JP6125006B2 - デジタル電流均等化装置、アナログ電流均等化装置、電流均等化方法及びシステム - Google Patents

Description

本発明は通信分野に関し、具体的に、デジタル電流均等化装置、アナログ電流均等化装置、電流均等化方法及びシステムに関する。

電源システムにおいては、負荷電力の要求と信頼性の要求を満たすために、多くの場合、並列に若干の電源モジュールを使用する分散システムが採用される。並列に使用される過程において、電源モジュールに相違性が存在するため、各モジュールに分担される電流が異なり、さらに、各モジュールに電流応力と熱応力の異なりを引き起こし、それによって、システムの信頼性を低下させる。システムにおけるいくつかの電源の間の電流均等化を保証し、電流応力と熱応力の均一分配を保証するために、電源モジュールが、並列電流均等化機能をサポートするのは必須である。

スイッチング電源は、現在、アナログ制御電源からデジタル制御電源へ発展し始めており、デジタル電源が高効率、高電力密度の特性を持ち、それに、省エネの観念も原因で、高効率のデジタル電源はますます使用者に好まれている。しかし、現在の電源システムにおけるデジタル電源は、完全にアナログ電源を取り替えていなく、つまり、現在の電源システムにおいては、デジタル電源とアナログ電源が混合挿入に使用されており、システムとモジュールの信頼性を保証するために、デジタル電源とアナログ電源が混合挿入される場合も電流均等化をサポートするのも必須で、すると、デジタルア電源とナログ電源が混合挿入されて使用される時の電流均等化を如何なる実現する難題は直面されないとならない。

現在、自動電流均等化制御方式としては、アナログツーアナログの制御方式またはデジタルツーデジタルの制御方式に係るのが一般的であり、且つアナログ電源の電流均等化方式とデジタル電源の電流均等化方式の間には大きな違いが存在する。このような分化の設計については、アナログ電流均等化方式を採用するかデジタル電流均等化方式を採用し、アナログ電流均等化方式を採用する場合、混合挿入のデジタル電源に対して電流均等化できず、デジタル電流均等化方式を採用する場合、混合挿入されて使用されるアナログ電源に対して電流均等化できない。こうすると、デジタル電源とアナログ電源が混合挿入される場合の電流均等化は、効果的に実現することができない。現在、如何なるデジタル電源とアナログ電源が混合挿入される場合で電流均等化を行って、電源モジュール及び電源システム全体の信頼性を保証するのは難題となっている。
関連技術におけるアナログとデジタル電流均等化が分化設計を採用して、アナログ電源とデジタル電源が混合挿入使用の場合に、効果的に電流均等化できない問題は、現在、効果的な解決スキームはまだ提出されていない。

本発明における実施例は、アナログとデジタル電流均等化が分化設計を採用して、アナログ電源とデジタル電源が混合挿入使用の場合に、効果的に電流均等化できない問題を解決する、デジタル電流均等化装置、アナログ電流均等化装置、電流均等化方法及びシステムを提供することにある。

本発明における実施例の第1側面によれば、デジタル電流均等化装置が提供されており、出力電流サンプリングアンプモジュール、デジタル処理モジュール及びマスタ電力周波数変換モジュールを備え、ここで、前記出力電流サンプリングアンプモジュールの入力端は電源の出力回路に接続され、前記出力電流サンプリングアンプモジュールの出力端が電気抵抗器Ｒ０を介して電流均等化母線に接続され、前記デジタル処理モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分に基づいて、出力電圧参考信号Ｖｒを調整し、調整後の出力電圧参考信号Ｖｒ’に基づいて、前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置される。

好ましくは、この装置は、さらに、電流均等化制御モジュールを備え、前記電流均等化制御モジュールの一方の入力端が前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２に接続され、他方の入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続され、前記電流均等化制御モジュールの出力端が前記デジタル処理モジュールに接続され、ここで、前記電流均等化制御モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分を表示できる電圧信号Ｖ３を出力するように設置される。前記デジタル処理モジュールは、前記電流均等化制御モジュールから出力される前記電圧信号Ｖ３に基づいて前記出力電圧参考信号Ｖｒを調整し、調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置される。

好ましくは、この装置は、さらに、デジタル処理周辺モジュールと出力電圧フィードバックモジュールを含み、前記出力電圧フィードバックモジュールの出力と前記電流均等化制御モジュールの出力が前記デジタル処理周辺モジュールを介して前記デジタル処理モジュールに接続され、ここで、前記出力電圧フィードバックモジュールは、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設定される。前記デジタル処理周辺モジュールは、それぞれ前記電流均等化制御モジュールから出力される電圧信号Ｖ３と前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆを、デジタル処理モジュールがアナログデジタルを変換及びサンプリングを行うことに適合する信号Ｖ３’とＶｆ’に変換するように設定される。前記デジタル処理モジュールは、前記電流均等化制御モジュールから出力される前記電圧信号Ｖ３が前記デジタル処理周辺モジュールで変換された信号Ｖ３’に基づいて前記出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュールで変換された信号Ｖｆ’と調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設定される。

好ましくは、前記デジタル処理モジュールは、第１のＡ／Ｄサンプリング変換チャネル、バイアス処理モジュール、第１のＰＩ調節モジュール、第１のデジタル計算モジュール、第２のデジタル計算モジュール、第２のＰＩ調節モジュール及び第１の変調信号生成モジュールを含む。第１のＡ／Ｄサンプリング変換チャネルは、前記デジタル処理周辺モジュールを介して変換された信号Ｖ３’とＶｆ’をそれぞれデジタル信号に変換するように設置される。バイアス処理モジュールは、Ｖ３’のデジタル信号に対してバイアス処理を行って電流均等化ループ誤差を得るように設置される。第１のＰＩ調節モジュールは、前記電流均等化誤差に対してＰＩ調節を行って電流均等化ループ出力を得るように設置される。第１のデジタル計算モジュールは、デジタル量の出力電圧参考信号Ｖｒと前記電流均等化出力の間のデジタル計算を行って、前記調整後の出力電圧参考信号Ｖｒ’を得るように設置されており、ここで、前記電流均等化制御モジュールの反対方向入力端が前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２に接続され、正方向入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続されている場合、前記デジタル計算は、加重加算計算である。前記電流均等化制御モジュールの正方向入力端が前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２に接続され、反対方向入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続されている場合、前記デジタル計算は、加重減算計算であり、デジタル量の出力電圧参考信号Ｖｒが被減数とされ、前記電流均等化ループ出力が減数とされる。第２デジタル計算モジュールは、前記調整後の出力電圧参考信号Ｖｒ’と前記変換後の信号Ｖｆ’のデジタル信号の間のデジタル計算を行って電圧ループ誤差を得るように設定されており、ここで、前記デジタル計算は加重減算計算であり、Ｖｒ’が被減数とされ、Ｖｆ’のデジタル信号が減数とされる。第２ＰＩ調節モジュールは、前記電圧誤差に対してＰＩ調節を行って電圧ループ出力を得るように設置される。第１変調信号生成モジュールは、前記電圧ループ出力に基づいて変調信号を生成するように設置される。

好ましくは、前記電流均等化制御モジュールは、アナログチップ電流均等化コントローラーを備えた回路、または計算アンプを備えた回路を含む。

好ましくは、前記出力電流サンプリングアンプモジュールの出力と前記電流均等化母線が前記デジタル処理モジュールに接続される。

好ましくは、この装置は、さらに、デジタル処理周辺モジュールと出力電圧フィードバックモジュールを含み、前記出力電圧フィードバックモジュールの出力、前記出力電流サンプリングアンプモジュールの出力及び前記電流均等化母線の出力が前記デジタル処理周辺モジュールを介して前記デジタル処理モジュールに接続され、ここで、前記出力電圧フィードバックモジュールは、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置される。前記デジタル処理周辺モジュールは前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２、前記電流均等化母線の電圧信号Ｖｂｕｓ及び前記出力電圧フィードバックモジュールの出力する前記出力電圧フィードバック信号Ｖｆを、それぞれ、前記デジタル処理モジュールのアナログデジタル変換とサンプリングに適切な信号Ｖ２’、Ｖｂｕｓ’とＶｆ’に変換するように設置される。前記デジタル処理モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２が前記デジタル処理周辺モジュールで変換された信号Ｖ２’と、前記電流均等化母線の電圧信号Ｖｂｕｓが前記デジタル処理周辺モジュールで変換された信号Ｖｂｕｓ’に基づいて前記出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュールで変換された信号Ｖｆ’と、調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行う。

好ましくは、前記デジタル処理モジュールは、第２のＡ／Ｄサンプリング変換チャネル、第３のデジタル計算モジュール、第３のＰＩ調節モジュール、第４のデジタル計算モジュール、第５のデジタル計算モジュール、第４のＰＩ調節モジュール及び第２の変調信号生成モジュールを含む。第２のＡ／Ｄサンプリング変換チャネルは、前記デジタル処理周辺モジュールを介して変換された信号Ｖ２’、Ｖｂｕｓ’とＶｆ’をそれぞれデジタル信号に変換するように設置される。第３のデジタル計算モジュールは、Ｖ２’とＶｂｕｓ’のデジタル信号の間のデジタル計算を行って電流均等化ループ誤差を得るように設置されており、ここで、前記デジタル計算は、加重減算計算であり、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされ、または、Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされる。第３のＰＩ調節モジュールは、前記電流均等化ループ誤差に対してＰＩ調節を行って電流均等化ループ出力を得るように設置される。第４のデジタル計算モジュールは、前記電流均等化ループ出力とデジタル量の出力電圧参考信号Ｖｒに対してデジタル計算を行って調整後の出力電圧参考信号Ｖｒ’を得るように設置されており、ここで、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされる場合、前記デジタル計算は、加重減算計算であり、デジタル量の出力電圧参考信号Ｖｒが被減数とされ、前記電流均等化ループ出力が減数とされる。Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされる場合、前記デジタル計算は、加重加算計算である。第５のデジタル計算モジュールは、調整後の出力電圧参考信号Ｖｒ’と前記変換後の信号Ｖｆ’のデジタル信号の間のデジタル計算を行って電圧ループ誤差を得るように設置されており、ここで、前記デジタル計算は、加重減算計算であり、Ｖｒ’が被減数とされ、Ｖｆ’のデジタル信号が減数とされる。第４のＰＩ調節モジュールは、前記電圧ループ誤差に対してＰＩ調節を行って電圧ループ出力を得るように設置される。第２の変調信号生成モジュールは、前記電圧ループ出力に基づいて変調信号を生成するように設置される。

好ましくは、前記装置は、更に、前記デジタル処理モジュールの制御もとでドライブ信号を生成するように設置されるドライブモジュールを含み、前記マスタ電力周波数変換モジュールは、前記ドライブ信号に基づいて電圧調整を行うように設置される。

好ましくは、前記出力電流サンプリングアンプモジュールは、出力電流サンプリングモジュールと電流サンプリングアンプモジュールを含み、前記出力電流サンプリングモジュールが前記出力回路のプラス側またはマイナス側に接続され、前記出力電流サンプリングモジュールの出力信号が前記電流サンプリングアンプモジュールの入力信号とされ、前記電流サンプリングアンプモジュールの出力端が前記電気抵抗器Ｒ０を介して前記電流均等化母線に接続される。

本発明における実施例の第2側面によれば、アナログ電流均等化装置が提供されており、出力電流サンプリングアンプモジュール、電流均等化制御モジュール、計算モジュール、電圧誤差アンプモジュール及びマスタ電力周波数変換モジュールを含み、ここで、前記出力電流サンプリングアンプモジュールの入力端が前記アナログ電源の出力回路に接続され、前記出力電流サンプリングアンプモジュールの出力端が１つの電気抵抗器Ｒ０を介して電流均等化母線に接続され、前記電流均等化制御モジュールの一方の入力端が前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２に接続され、他方の入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続され、前記電流均等化制御モジュールが、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分を表示できる電圧信号Ｖ３を出力するように設置される。前記計算モジュールは、前記電圧信号Ｖ３に基づいて出力電圧参考信号Ｖｒを調整するように設置される。前記電圧誤差アンプモジュールの反対方向入力が出力電圧フィードバック信号Ｖｆに接続され、同方向入力が前記計算モジュールの出力する調整後の出力電圧参考信号Ｖｒ’に接続され、前記電圧誤差アンプモジュールが、調整後の出力電圧参考信号Ｖｒ’と前記出力電圧フィードバック信号Ｖｆに基づいて前記マスタ電力モジュールを制御して電圧調整を行う。

本発明における実施例の第３側面によれば、電流均等化システムが提供され、１つまたは複数のアナログ電源と１つまたは複数のデジタル電源を含み、各電源の出力が並列され、各電源の電流均等化母線が互いに接続され、前記デジタル電源に上記デジタル電流均等化装置が含まれ、前記アナログ電源に上記アナログ電流均等化装置が含まれる。

本発明における実施例の第４側面によれば、電流均等化方法が提供され、それは、出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と電流均等化母線の電圧信号Ｖｂｕｓの間の差分に基づいて出力電圧参考信号Ｖｒを調整し、ここで、前記出力電流サンプリングアンプモジュールの入力端が電源の出力回路に接続され、出力端が１つの電気抵抗器Ｒ０を介して前記電流均等化母線に接続され、調整後の出力電圧参考信号Ｖｒ’に基づいて前記電源の電圧調整を行うことを含む。

本発明における実施例によれば、関連技術におけるアナログとデジタル電流均等化が分化設計を採用して、アナログ電源とデジタル電源が混合挿入されて使用される場合に、効果的に電流均等化できない問題を解決し、このスキームは、容易に実現され、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

本発明実施例に係るデジタル電流均等化装置の構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第１の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第２の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル処理モジュール１０４の第１の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第３の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第４の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル処理モジュール１０４の第２の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第５の最適的な構造を示すブロック図である。 本発明実施例に係るデジタル電流均等化装置の第６の最適的な構造を示すブロック図である。 本発明実施例に係るアナログ電流均等化装置を示す図である。 本発明実施例に係る電流均等化システムの構造を示すブロック図である 本発明実施例に係る電流均等化方法のフローチャートである。 本発明実施例に係るデジタル電源とアナログ電源が混合挿入されて並列されることを示す図である。 本発明実施例に係るアナログ電源内部の電流均等化に関連する回路を示すブロック図である。 本発明実施例に係るデジタル電源内部のアナログ電流均等化コントローラーありの電流均等化に関連する回路を示すブロック図である。 本発明実施例に係るデジタル電源内部のアナログ電流均等化コントローラーなしの電流均等化に関連する回路を示すブロック図である。 本発明実施例２に係るデジタル処理器内部の電流均等化に関連する制御を示す図である。 本発明実施例３に係るデジタル処理器内部の電流均等化に関連する制御を示す図である。

これからは、付図を参照しながら、実施例を合わせて本発明を詳細に説明する。なお、衝突しない限り、本願中の実施例及び実施例における特徴は互いに組み合わせることができる。

＜装置実施例＞
関連技術において、アナログ電源の電流均等化方式とデジタル電源の電流均等化方式の間に大きな違いが存在することに鑑み、このような分化の設計としては、アナログ電流均等化方式を採用するか、デジタル電流均等化方式を採用し、アナログ電流均等化方式を採用する場合、混合挿入使用のデジタル電源に対して電流均等化できず、デジタル電流均等化方式を採用する場合、混合挿入使用のアナログ電源に対して電流均等化できない。こうすると、デジタル電源とアナログ電源が混合挿入される場合の電流均等化を効果的に実現することができない。このために、実施例では、デジタル電流均等化装置が提供されている。

図１は本発明実施例に係るデジタル電流均等化装置の構造を示すブロック図であり、図１に示すように、このデジタル電流均等化装置は、出力電流サンプリングアンプモジュール１０２、デジタル処理モジュール１０４及びマスタ電力周波数変換モジュール１０６を含み、出力電流サンプリングアンプモジュール１０２の入力端が電源の出力回路に接続され、前記出力電流サンプリングアンプモジュール１０２の出力端が電気抵抗器Ｒ０を介して電流均等化母線に接続される。ここで、デジタル処理モジュール１０４は、出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分に基づいて出力電圧参考信号Ｖｒを調整し、調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュール１０６を制御して電圧調整を行うように設置される。

上記のデジタル電流均等化装置によって、デジタル電源の電流均等化を実現でき、それに、この電流均等化装置はアナログ電流均等化と同様な処理根拠を採用しているので、デジタル電源とアナログ電源混合挿入の場合のデジタル電流均等化に同様に適用し、この装置は、容易に実現され、アナログ電源とデジタル電源が混合挿入されて使用される場合の電流均等化難題を解決でき、その上、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

図２は本発明実施例に係るデジタル電流均等化装置の第１の最適的な構造を示すブロック図であり、図２に示すように、このデジタル電流均等化装置は、さらに、電流均等化制御モジュール２０２を含み、電流均等化制御モジュール２０２の一方の入力端が前記出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２に接続され、他方の入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続され、前記電流均等化制御モジュール２０２の出力端がデジタル処理モジュール１０４に接続される。ここで、前記電流均等化制御モジュール２０２は、前記出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分を表示できる電圧信号Ｖ３を出力するように設置される。デジタル処理モジュール１０４は、電流均等化制御モジュール２０２から出力される前記電圧信号Ｖ３に基づいて前記出力電圧参考信号Ｖｒを調整し、そして調整後の出力電圧参考信号Ｖｒ’に基づいてマスタ電力周波数変換モジュール１０６を制御して電圧調整を行うように設置される。

上記の電流均等化モジュール２０２は、アナログ回路の方式を採用して電流均等化信号Ｖ３の生成を実現することができ、好ましくは、電流均等化制御モジュール２０２がアナログチップ電流均等化コントローラーを備えた回路でまたは計算アンプを備えた回路で実現できる。デジタル処理モジュール１０４は電流均等化制御モジュール２０２の出力信号に基づいて出力電圧参考信号を調整することができ、それによってデジタル電源の出力を調整し、電流均等化の目的を達する。

デジタル処理モジュール１０４の信号処理に便利するために、１つの好ましい実施方式として、デジタル処理周辺モジュールを加えて入力デジタル処理モジュール１０４の信号を予め変換を行ってよい。図３は本発明実施例に係るデジタル電流均等化装置の第２の最適的な構造を、示すブロック図であり、図３に示すように、このデジタル電流均等化装置は、デジタル処理周辺モジュール３０２と出力電圧フィードバックモジュール３０４を含んでよく、出力電圧フィードバックモジュール３０４の出力と前記電流均等化制御モジュール２０２の出力がデジタル処理周辺モジュール３０２を介してデジタル処理モジュール１０４に接続され、ここで、出力電圧フィードバックモジュール３０４は、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置され、デジタル処理周辺モジュール３０２はそれぞれ電流均等化制御モジュール２０２から出力される電圧信号Ｖ３と出力電圧フィードバックモジュール３０４から出力される出力電圧フィードバック信号Ｖｆを、デジタル処理モジュール１０４がアナログデジタルを変換・サンプリングすることに適合する信号Ｖ３’とＶｆ’に変換するように設置され、デジタル処理モジュール１０４は、電流均等化制御モジュール２０２から出力される電圧信号Ｖ３がデジタル処理周辺モジュール３０２で変換された信号Ｖ３’に基づいて出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュール３０４から出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュール３０２で変換された信号Ｖｆ’と調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュール１０６を制御して電圧調整を行うように設置される。

図４は本発明実施例に係るデジタル処理モジュール１０４の第１の最適な構造を示すブロック図であり、図４に示すように、デジタル処理モジュール１０４は、デジタル処理周辺モジュールを介して変換された信号Ｖ３’とＶｆ’をそれぞれデジタル信号に変換するように設置される第１Ａ／Ｄサンプリング変換チャネル４０２と、Ｖ３’のデジタル信号に対してバイアス処理を行って電流均等化ループ誤差を得るように設置されるバイアス処理モジュール４０４と、電流均等化誤差に対してＰＩ調節を行って電流均等化ループ出力を得るように設置される第１のＰＩ調節モジュール４０６と、デジタル量の出力電圧参考信号Ｖｒと電流均等化出力の間のデジタル計算を行って、調整後の出力電圧参考信号Ｖｒ’を得るように設置される第１のデジタル計算モジュール４０８と、ここで、電流均等化制御モジュール２０２の反対方向入力端が出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２に接続され、正方向入力端が電流均等化母線の電圧信号Ｖｂｕｓに接続されている場合、デジタル計算は、加重加算計算であり、電流均等化制御モジュール２０２の正方向入力端が出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２に接続され、反対方向入力端が電流均等化母線の電圧信号Ｖｂｕｓに接続されている場合、デジタル計算は、加重減算計算であり、デジタル量の出力電圧参考信号Ｖｒが被減数とされ、電流均等化ループ出力が減数とされ、調整後の出力電圧参考信号Ｖｒ’と変換後の信号Ｖｆ’のデジタル信号の間のデジタル計算を行って電圧ループ誤差を得るように設置される第２のデジタル計算モジュール４１０と、ここで、前記デジタル計算は加重減算計算であり、Ｖｒ’が被減数とされ、Ｖｆ’のデジタル信号が減数とされ、電圧誤差に対してＰＩ調節を行って電圧ループ出力を得るように設置される第２のＰＩ調節モジュール４１２と、電圧ループ出力に基づいて変調信号を生成するように設置される第１の変調信号生成モジュール４１４とを含む。

図５は本発明実施例に係るデジタル電流均等化装置の第３の最適的な構造を示すブロック図であり、図５に示すように、出力電流サンプリングアンプモジュール１０２の出力及び電流均等化母線がデジタル処理モジュール１０４に接続される。この実施例において、デジタル処理モジュール１０４が出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２と電流均等化母線の電圧信号Ｖｂｕｓの間の差分を確定し、出力電圧参考信号Ｖｒを調整し、それによって、デジタル電源の出力を調整し、電流均等化の目的を達する。

デジタル処理モジュール１０４の信号処理を便利にするために、１つの好ましい実施方式として、デジタル処理周辺モジュールを加えて出力デジタル処理モジュール１０４の信号に対して予めに変換を行ってもよい。図６は本発明実施例に係るデジタル電流均等化装置の第４の最適的な構造を示すブロック図であり、図６に示すように、この装置は、さらに、デジタル処理周辺モジュール６０２と出力電圧フィードバックモジュール６０４を含み、出力電圧フィードバックモジュール６０４の出力、出力電流サンプリングアンプモジュール１０２の出力及び電流均等化母線の出力がデジタル処理周辺モジュール６０２を介してデジタル処理モジュール１０４に接続される。ここで、出力電圧フィードバックモジュール６０４は、電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置される。デジタル処理周辺モジュール６０２はそれぞれ出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２、電流均等化母線の電圧信号Ｖｂｕｓ及び出力電圧フィードバックモジュール６０４の出力する出力電圧フィードバック信号Ｖｆを、デジタル処理モジュール１０４がアナログデジタルを変換・サンプリングすることに適切な信号Ｖ２’、Ｖｂｕｓ’とＶｆ’に変換するように設置される。デジタル処理モジュール１０４は、出力電流サンプリングアンプモジュール１０２の出力電圧信号Ｖ２がデジタル処理周辺モジュール６０２で変換された信号Ｖ２’と、電流均等化母線の電圧信号Ｖｂｕｓがデジタル処理周辺モジュール６０２で変換された信号Ｖｂｕｓ’に基づいて出力電圧参考信号Ｖｒを調整し、出力電圧フィードバックモジュール６０４の出力する出力電圧フィードバック信号Ｖｆがデジタル処理周辺モジュール６０２で変換された信号Ｖｆ’と、調整後の出力電圧参考信号Ｖｒ’に基づいてマスタ電力周波数変換モジュール１０６を制御して電圧調整を行う。

図７は本発明実施例に係るデジタル処理モジュール１０４の第２の最適的な構造を示すブロック図であり、図７に示すように、デジタル処理モジュール１０４は、前記デジタル処理周辺モジュール６０２を介して変換された信号Ｖ２’、Ｖｂｕｓ’及びＶｆ’をそれぞれデジタル信号に変換するように設置される第２のＡ／Ｄサンプリング変換チャネル７０２と、Ｖ２’とＶｂｕｓ’のデジタル信号の間のデジタル計算を行って電流均等化ループ誤差を得て、デジタル計算が加重減算計算であり、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされ、または、Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされるように設置される第３のデジタル計算モジュール７０４と、電流均等化ループ誤差に対してＰＩ調節を行って電流均等化ループ出力を得るように設置される第３のＰＩ調節モジュール７０６と、電流均等化ループ出力とデジタル量の出力電圧参考信号Ｖｒに対してデジタル計算を行って調整後の出力電圧参考信号Ｖｒ’を得て、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされる場合、デジタル計算は、加重減算計算であり、デジタル量の出力電圧参考信号Ｖｒが被減数とされ、電流均等化ループ出力が減数とされ、Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされる場合、デジタル計算は、加重加算計算であるように設置される第４のデジタル計算モジュール７０８と、調整後の出力電圧参考信号Ｖｒ’と変換後の信号Ｖｆ’のデジタル信号の間のデジタル計算を行って電圧ループ誤差を得て、デジタル計算が、加重減算計算であり、Ｖｒ’が被減数とされ、Ｖｆ’のデジタル信号が減数とされるように設置される第５のデジタル計算モジュール７１０と、電圧ループ誤差に対してＰＩ調節を行って電圧ループ出力を得るように設置される第４のＰＩ調節モジュール７１２と、電圧ループ出力に基づいて変調信号を生成するように設置される第２の変調信号生成モジュール７１４とを含む。

図８は本発明実施例に係るデジタル電流均等化装置の第５の最適的な構造を示すブロック図であり、図８に示すように、このデジタル電流均等化装置は、さらに、デジタル処理モジュール１０４の制御もとでドライブ信号を生成するドライブモジュール８０２を含み、マスタ電力周波数変換モジュール１０６は、ドライブ信号に基づいて電圧調整を行うように設置される。

図９は本発明実施例に係るデジタル電流均等化装置の第６の最適な構造を示すブロック図であり、図９に示すように、出力電流サンプリングアンプモジュール１０２は、出力電流サンプリングモジュール９０２と電流サンプリングアンプモジュール９０４を含み、出力電流サンプリングモジュール９０２が出力回路のプラス側またはマイナス側に接続され、出力電流サンプリングモジュール９０２の出力信号が電流サンプリングアンプモジュール９０４の入力信号とされ、電流サンプリングアンプモジュール９０４の出力端が電気抵抗器Ｒ０を介して電流均等化母線に接続される。

なお、上記の出力電流サンプリングアンプモジュール１０２、マスタ電力周波数変換モジュール１０６、電流均等化制御モジュール２０２、デジタル処理周辺モジュール３０２、出力電圧フィードバックモジュール３０４、デジタル処理周辺モジュール６０２、出力電圧フィードバックモジュール６０４、ドライブモジュール８０２、出力電流サンプリングモジュール９０２と電流サンプリングアンプモジュール９０４は、すべて回路によって実現されることができる。デジタル処理モジュール１０４は、デジタル処理器によって実現でき、デジタル処理モジュール１０４内部の各モジュールは、デジタル処理モジュール１０４内部において相応なコードを運行することによって実現できる。

本発明実施例は、さらに、アナログ電源に設置されて電流均等化を実現可能なアナログ電流均等化装置が提供されている。図１０は本発明実施例に係るアナログ電流均等化装置であり、図１０に示すように、このアナログ電流均等化装置は、出力電流サンプリングアンプモジュール１００２、電流均等化制御モジュール１００４、計算モジュール１００６、電圧誤差アンプモジュール１００８とマスタ電力周波数変換モジュール１０１０を含み、ここで、出力電流サンプリングアンプモジュール１００２の入力端が前記アナログ電源の出力回路に接続され、出力電流サンプリングアンプモジュール１００２の出力端が１電気抵抗器Ｒ０を介して電流均等化母線に接続される。電流均等化制御モジュール１００４の一方の入力端が出力電流サンプリングアンプモジュール１００２の出力電圧信号Ｖ２に接続され、他方の入力端が電流均等化母線の電圧信号Ｖｂｕｓに接続され、電流均等化制御モジュール１００４が、出力電流サンプリングアンプモジュール１００２の出力電圧信号Ｖ２と電流均等化母線の電圧信号Ｖｂｕｓの間の差分を表示できる電圧信号Ｖ３を出力するように設置される。計算モジュール１００６は、電圧信号Ｖ３に基づいて出力電圧参考信号Ｖｒを調整するように設置される。電圧誤差アンプモジュール１００８の反対方向入力が出力電圧フィードバック信号Ｖｆに接続され、同方向入力が計算モジュール１００６の出力する調整後の出力電圧参考信号Ｖｒ’に接続され、電圧誤差アンプモジュール１００８が、調整後の出力電圧参考信号Ｖｒ’と出力電圧フィードバック信号Ｖｆに基づいてマスタ電力モジュール１０１０を制御して電圧調整を行う。

上記のアナログ電流均等化装置は、電源の電流均等化を実現でき、且つアナログ装置が電流均等化時に採用する制御根拠は上記のデジタル電流均等化装置の制御根拠と同じであり、そのため、アナログ電源とデジタル電源が混合挿入されて使用される場合に、アナログ電流均等化装置が配置されたアナログ電源が、及びデジタル電流均等化装置が配置されたデジタル電源が同時に効果的に稼働でき、それによって、アナログデジタル混合挿入使用の条件もとで、アナログ電源とデジタル電源の電流均等化制御を同時に実現でき、アナログ電源とデジタル電源が混合挿入されて使用される場合における電流均等化難題を解決し、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

アナログ電流均等化装置において、出力電流サンプリングアンプモジュール１００２は、出力電流サンプリングモジュールと電流サンプリングアンプモジュールも含んでよく、出力電流サンプリングモジュールが出力回路のプラス側またはマイナス側に接続され、出力電流サンプリングモジュールの出力信号が電流サンプリングアンプモジュールの入力信号とされ、電流サンプリングアンプモジュールの出力端が電気抵抗器Ｒ０を介して電流均等化母線に接続される。

また、アナログ電流均等化装置は、ドライブモジュールも含んでよく、デジタル処理モジュール１００４の制御もとでドライブ信号を生成するように設置される。マスタ電力周波数変換モジュール１００６はドライブ信号に基づいて電圧調整を行うように設置される。

なお、上記の出力電流サンプリングアンプモジュール１００２、電流均等化制御モジュール１００４、計算モジュール１００６、電圧誤差アンプモジュール１００８、マスタ電力モジュール１０１０、ドライブモジュール、出力電流サンプリングモジュール及び電流サンプリングアンプモジュールは全て回路によって実現できる。

本発明実施例はさらに、電流均等化システムが提供されており、図１１は本発明実施例に係る電流均等化システムの構造を示すブロック図であり、図１１に示すように、このシステムは１つまたは複数のアナログ電源と１つまたは複数のデジタル電源を含み、各電源の出力が並列され、各電源の電流均等化母線が互いに接続され、デジタル電源に上記実施例に説明されたデジタル電流均等化装置が含まれ、アナログ電源に上記実施例に説明されたアナログ電流均等化装置が含まれている。

＜方法実施例＞
図１２は本発明実施例に係る電流均等化方法のフローチャートであり、図１２に示すように、次のステップを含む。
ステップＳ１２０２について、出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と電流均等化母線の電圧信号Ｖｂｕｓの間の差分に基づいて出力電圧参考信号Ｖｒを調整し、ここで、出力電流サンプリングアンプモジュールの入力端が電源の出力回路に接続され、出力端が１電気抵抗器Ｒ０を介して電流均等化母線に接続される。

ステップＳ１２０４について、調整後の出力電圧参考信号Ｖｒ’に基づいて電源の電圧調整を行う。

この方法によって、アナログ電源とデジタル電源の電流均等化制御が実現されることができ、この方法は、デジタル電源とアナログ電源が混合挿入されて使用される場合に応用されることができるが、これに限られない。アナログ電源とデジタル電源の電流均等化制御を同時に実現し、デジタル電源とアナログ電源が混合挿入されて使用される時の電流均等化難題を解決し、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

以下は、いくつかの最適な実施例で本発明実施例に提供される電流均等化スキームの構成及び原理を詳しく説明する。

＜実施例１＞
本実施例がデジタルアナログ混合制御の自動電流均等化装置を提供し、自動電流均等化技術によってアナログ電源とデジタル電源が混合挿入されて使用される時の電流均等化問題を解決できる。図１３は本発明実施例に係るデジタル電源とアナログ電源が混合挿入されて並列されることを示す図であり、図１３に示すように、並列使用時の電源モジュールは複数の電源モジュールであり、簡潔化するために、図１３には２つの電源モジュールのみマークされ、ここで、電源モジュール１３０１はアナログ電源モジュールであり、電源モジュール１３０２はデジタル電源モジュールであり、６つの省略点は、マークされていない他の電源モジュールを表示する。デジタルアナログ電源が混合挿入されて使用される場合、各電源モジュールの出力が直接に並列され、各電源モジュールが単体外に引いた電流均等化母線も直接に接続される。

本実施例装置中には、アナログ電源内部の電流均等化に関連する回路とデジタル電源内部の電流均等化に関連する回路が含まれている。

図１４は本発明実施例に係るアナログ電源内部の電流均等化に関連する回路ブロック図であり、図１４に示すように、本実施例装置における前記アナログ電源内部の電流均等化に関連する回路は、出力電流サンプリング回路１１、出力電流アンプ回路１２、電流均等化コントローラー回路１３、電圧誤差アンプ回路１５、出力電圧フィードバック回路１４、電圧誤差アンプ回路出力誤差電圧をドライブ信号に変換する信号生成及びドライブユニット回路１６、及びマスタ電力変換回路１７を含む。ここで、出力電流サンプリング回路１１が出力回路にあり、出力電流サンプリング回路１１の出力信号が電流サンプリングアンプ回路１２の入力信号とされ、電流サンプリングアンプ回路１２の出力信号が１つの電気抵抗器Ｒ０を介して電流均等化母線に接続され、電流均等化コントローラー１３の一方の入力端が電流サンプリングアンプ回路１２の出力信号に接続され、他方の入力端が電流均等化母線電圧信号に接続され、その出力信号と出力電圧参考信号がアナログ回路で計算されて電流均等化された出力電圧参考を得る。実際出力電圧が出力電圧フィードバック回路１４によって出力電圧フィードバック信号を取得し、出力電圧フィードバック信号が電圧誤差アンプ１５の反対方向入力とされ、電流均等化後の出力電圧が電圧誤差アンプ１５の同方向入力とされ、電圧誤差アンプ回路の出力信号が信号生成及びドライブユニット１６を介してドライブ信号を取得し、最終的にドライブ信号がマスタ電力変換回路１７中の関連回路デバイスを駆動する。

本実施例装置における前記デジタル回路内部は、アナログ電流均等化制御回路あり方式と、アナログ電流均等化制御回路なし方式と、２つの処理方式がある。

図１５は本発明実施例に係るデジタル電源内部のアナログ電流均等化コントローラーありの電流均等化に関連する回路を示すブロック図であり、図１５に示すように、本実施例装置における前記アナログ電流均等化制御回路ありのデジタル電源内部の電流均等化に関連する回路は、出力電流サンプリング回路２１、出力電流アンプ回路２２、出力電圧フィードバック回路２４、電流均等化コントローラー回路２８、デジタル処理周辺回路２３、デジタル処理器２５、ドライブ回路２６及びマスタ電力変換回路２７を含む。ここで、出力電流サンプリング回路２１が出力回路にあり、出力電流サンプリング回路２１の出力信号が電流サンプリングアンプ回路２２の入力信号とされ、電流サンプリングアンプ回路２２の出力信号が１つの電気抵抗器Ｒ０を介して電流均等化母線に接続される。電流均等化コントローラー２８の一方の入力端が電流サンプリングアンプ回路２２の出力信号に接続され、他方の入力端が電流均等化母線電圧信号に接続される。実際出力電圧が出力電圧フィードバック回路２４を介して出力電圧フィードバック信号を取得する。電流均等化コントローラー２８の出力と出力電圧フィードバック信号がデジタル処理器周辺回路２３を介してデジタル処理器２５に送り、デジタル処理器２５が上記２つの信号に対してサンプリングとに関連する計算を行って変調信号を出力し、変調信号がドライブ回路２６を介してドライブ信号を生成し、最終的にドライブ信号がマスタ電力変換回路２７中の関連回路デバイスを駆動する。

図１６は本発明実施例に係るデジタル電源内部でアナログ電流均等化コントローラーなしの電流均等化に関連する回路を示すブロック図であり、図１６に示すように、本実施例装置における前記アナログ電流均等化制御回路なしのデジタル電源内部の電流均等化に関連する回路は、出力電流サンプリング回路３１、出力電流アンプ回路３２、出力電圧フィードバック回路３４、デジタル処理周辺回路３３、デジタル処理器３５、ドライブ回路３６及びマスタ電力変換回路３７を含む。ここで、出力電流サンプリング回路３１が出力回路にあり、出力電流サンプリング回路３１の出力信号が電流サンプリングアンプ回路３２の入力信号とされ、電流サンプリングアンプ回路３２の出力信号が１つの電気抵抗器Ｒ０を介して電流均等化母線に接続される。実際出力電圧が出力電圧フィードバック回路３４を介して出力電圧フィードバック信号を取得する。電流サンプリングアンプ回路３２の出力信号、電流均等化母線電圧信号と出力電圧フィードバック信号がデジタル処理器周辺回路３３を介してデジタル処理器３５に送り、デジタル処理器３５が上記３つの信号に対してサンプリングとに関連する計算を行って変調信号を出力し、変調信号がドライブ回路３６を介してドライブ信号を生成し、最終的にドライブ信号がマスタ電力変換回路３７中の関連回路デバイスを駆動する。

本実施例において、デジタル電源とアナログ電源が混合挿入されて並列される稼働の場合、電流均等化母線電圧Ｖｂｕｓは各電源モジュール出力電流が出力電流サンプリング回路と電流サンプリングアンプ回路によって処理されて得た電圧信号Ｖ２の平均値を反映し、即ち各モジュール出力電流の平均値を反映し、各モジュールが均等でないと、各モジュール中のＶ２が等しくなく、即ちＶ２がＶｂｕｓに等しくない。アナログ電源において、電流均等化コントローラー１３の出力が電圧誤算アンプ１５の同方向入力端出力電圧参考を調整し、最終的に本モジュールの出力電圧を調整することで本モジュールの出力電流を調節する。アナログ電流均等化コントローラーありのデジタル電源において、電流均等化コントローラー２８の出力がデジタル処理器２５で出力電圧参考を調整し、最終的に本モジュールの出力電圧を調整することで本モジュールの出力電流を調節する。アナログ電流均等化コントローラーなしの複数の電源において、Ｖ２とＶｂｕｓがデジタル処理器３５でデジタル計算によって差を得ることで出力電圧参考を調整し、最終的に本モジュールの出力電圧を調整することで本モジュールの出力電流を調節する。各モジュールの間に電流均等化する場合、各モジュールの出力電圧参考が調整されなく、出力電圧不変を維持し、さらに各モジュール間の電流均等化を維持する。

本実施例は複数の電源並列使用の電源システムに応用され、特に、デジタル電源が混合挿入されて並列使用される電源システムに広く応用されることができる。本実施例中の電源モジュールはスイッチ電源を含むがそれに限られず、本実施例中の電源システムは通信電源システムを含むがそれに限られない。

また、本実施例装置の前記出力電流サンプリング回路の位置については、出力回路のプラス側にあってもよく、出力回路のマイナス側にあってもよい。

本実施例装置の前記出力電流サンプリング回路中の電流サンプリングデバイスは２端子シャント、４端子シャント、電流トランス、電流センサなどを含むがそれに限られない。

本実施例装置の前記電流均等化コントローラー回路は、専門のアナログチップ電流均等化コントローラーを備えた回路、計算アンプを備えた回路を含むがそれに限られない。
本実施例は、実現が容易で、アナログ電源とデジタル電源が混合挿入されて使用される場合における電流均等化難題を解決でき、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

＜実施例２＞
図１３に示すように、アナログ電源１３０１とデジタル電源１３０２が並列に電流均等化することであり、ここで、デジタル電源１３０２内部がアナログ電流均等化コントローラーがあり、アナログ電源１３０１内部の電流均等化相関回路ブロック図は、図１４に示すようであり、デジタル電源１３０２内部の電流均等化に関連する回路ブロック図は、図１５に示すようである。

Ｖｂｕｓは、電気抵抗器Ｒ０を介してアナログ電源１３０１とデジタル電源１３０２の出力電流がアンプされた信号と接続された電流均等化母線から取得され、それは、アナログ電源１３０１とデジタル電源１３０２の出力電流の平均値を反映する。

図１４に示すように、アナログ電源内部において、出力電流Ｉ０が出力電流サンプリング回路１１と電流サンプリングアンプ回路１２を経て電圧信号Ｖ２を取得し、Ｖ２が本機の出力電流の大きさを反映し、それが電流均等化コントローラー１３の一方の入力端とされ、Ｖｂｕｓが両電源出力電流の平均値を反映し、それが電流均等化コントローラー１３の他方の入力端とされる。Ｖ３は電流均等化コントローラー１３の出力であり、それが出力電圧参考Ｖｒに影響し、さらにＶｒとアナログ回路計算で得られた新しい出力電圧参考Ｖｒ’に影響する。Ｖｒ’が電圧誤差アンプ１５の同方向入力端とされ、それが電圧誤差アンプ１５の反対方向入力端出力電圧フィードバックＶｆと、電圧誤差アンプ１５の出力Ｖｅに影響し、Ｖｅが信号生成及びドライブユニット１６回路を経てドライブ信号を変え、最終的にマスタ電力変換回路１７の稼働状態を調節することで出力電圧を調整して出力電流均等化の目的を達する。例えば、本モジュールのＶ２がＶｂｕｓより小さい、即ち本モジュールの出力電流が平均電流より小さい場合、電流均等化コントローラー１３の出力Ｖ３が増え、出力電圧参考がそれに伴って大きくなると、本モジュールの出力電圧が増え、本モジュールの出力電流が高め、それによって電流均等化の目的を実現し、逆も同様である。

図１５に示すように、デジタル電源内部において、アナログ電流均等化コントローラー２８ありの回路であり、出力電流Ｉ０が出力電流サンプリング回路２１と電流サンプリングアンプ回路２２を経て電圧信号Ｖ２を取得し、Ｖ２が本機出力電流の大きさを反映し、それが電流均等化コントローラー２８の一方の入力端とされ、Ｖｂｕｓが両電源出力電流の平均値を反映し、それが電流均等化コントローラー２８の他方の入力端とされる。Ｖ３は電流均等化コントローラー２８の出力であり、Ｖｆは実際出力電圧Ｖ０が出力電圧フィードバック回路２４を経て得た電圧フィードバック信号であり、Ｖ３とＶｆが相応なデジタル処理器周辺回路２３を経てデジタル処理器２５がＡ／Ｄ変換サンプリングを行うのに適切なアナログ信号Ｖ３’とＶｆ’が取得される。

図１７は、本発明実施例２のデジタル処理器内部の電流均等化に関連する制御を示す図であり、デジタル処理器２５内部において、図１７に示すような制御を行う。デジタル処理器２５のＡ／Ｄサンプリング変換チャネルを介してアナログ信号Ｖ３’とＶｆ’をデジタル信号に変換する。Ｖ３’のデジタル信号がまたバイアス処理を経て電流均等化ループ誤差が得られ、電流均等化ループ誤差がＰＩ調節を経て電流均等化ループ出力が得られ、電流均等化ループ出力とデジタル量出力電圧参考がデジタル計算を行って新しい出力電圧参考を取得し、新しい出力電圧参考がＶｆ’のデジタル信号とデジタル計算を行って電圧ループ誤差を取得し、電圧ループ誤差がＰＩ調節を経て電圧ループ出力が得られ、電圧ループ出力が関連処理を経て変調信号が生成される。デジタル処理器２５の出力する変調信号がドライブ回路２６を経てドライブ信号が生成され、ドライブ信号がマスタ電力変換回路２７の稼働状態を調節することで出力電圧を調整して出力電流均等化の目的を達する。例えば、本モジュールのＶ２がＶｂｕｓより小さい、即ち本モジュールの出力電流が平均電流より小さいとし、電流均等化コントローラー１３の出力Ｖ３が増え、デジタル処理器２５中の電流均等化ループ出力がプラス値増加の出力電圧参考であると、本モジュール出力電圧が増え、さらに、本モジュール出力電流が大きくさせ、それによって電流均等化目的を達し、逆も同様である。

＜実施例３＞
図１３に示すように、アナログ電源１３０１とデジタル電源１３０２が並列均等であり、ここで、デジタル電源１３０２内部がアナログ電流均等化コントローラーなしであり、アナログ電源１３０１内部の電流均等化に関連する回路ブロック図は、図１４に示すように、デジタル電源１３０２内部の電流均等化に関連する回路ブロック図は、図１６に示すようである。

Ｖｂｕｓは、電気抵抗器Ｒ０を介してアナログ電源１３０１とデジタル電源１３０２の出力電流がアンプされた信号と接続された電流均等化母線から取得され、それは、アナログ電源１３０１とデジタル電源１３０２の出力電流の平均値を反映する。

アナログ電源内部電流均等化の調節メカニズムは実施例２と同じであるため、ここで繰り返し説明しない。

図１６に示すように、デジタル電源内部において、アナログ電流均等化コントローラーなしの回路である。出力電流Ｉ０が出力電流サンプリング回路３１と電流サンプリングアンプ回路３２を経て電圧信号Ｖ２が得られ、Ｖ２が本機出力電流の大きさを反映し、Ｖｂｕｓが両電源出力電流の平均値を反映する。出力電圧が出力電圧フィードバック回路３４を経て出力電圧フィードバックＶｆが得られる。Ｖ２、ＶｂｕｓとＶｆが相応なデジタル処理周辺回路３３を経てデジタル処理器３５がＡ／Ｄ変換サンプリングを行うのに適切なアナログ信号Ｖ２’、Ｖｂｕｓ’とＶｆ’が取得される。

図１８は本発明実施例３のデジタル処理器内部の電流均等化に関連する制御を示す図であり、デジタル処理器３５内部において、図１８に示すような制御を行う。デジタル処理器３５のＡ／Ｄサンプリング変換チャネルによってアナログ信号Ｖ２’、Ｖｂｕｓ’とＶｆ’をデジタル信号に変換する。Ｖ２’、Ｖｂｕｓ’のデジタル信号がデジタル計算処理を経て電流均等化ループ誤差が得られ、電流均等化ループ誤差がＰＩ調節を経て均等化ループ出力が得られ、電流均等化ループ出力がデジタル量出力電圧参考とデジタル計算を行って新しい出力電圧参考が得られ、新しい出力電圧参考がＶｆ’のデジタル信号とデジタル計算を行って電圧ループ誤差が得られ、電圧ループ誤差がＰＩ調節を経て電圧ループ出力が得られ、電圧ループ出力が関連処理を経て変調信号が生成される。デジタル処理器３５から出力される変調信号がドライブ回路３６を経てドライブ信号が生成され、ドライブ信号がマスタ電力変換回路３７の稼働状態を調節することで出力電圧を調整して出力電流均等化の目的を達する。例えば、本モジュールのＶ２がＶｂｕｓより小さい、即ち本モジュールの出力電流が平均電流より小さいとし、デジタル処理器３５内部の電流均等化ループ誤差がプラス値であり、ＰＩ調節を経て電流均等化出力がプラス値増加の出力電圧参考であると、本モジュール出力電圧が増え、さらに、本モジュール出力電流が大きくさせ、それによって電流均等化目的を達し、逆も同様である。

実施例２と実施例３は２台の電源の電流均等化を例として説明したが、Ｎ台のモジュールが並列に電流均等化される場合、対応する設計はこれによって類推する。

以上の説明から分かるように、以上の実施例に提供されたスキームは、関連技術におけるアナログとデジタル電流均等化が分化設計を採用してアナログ電源とデジタル電源が混合挿入されて使用される場合に効果的に電流均等化できない問題を解決し、このスキームは容易に実現され、各電源モジュール及び電源システム全体の信頼性を向上させることができる。

もちろん、上記の本発明の各モジュールまたは各ステップが、汎用の計算装置によって実現され、これらが単体の計算装置に集中されてもよいし複数の計算装置から構成されるネットワークに配布されてもよく、選択可能に、これらが計算装置で実行可能なプログラムコードで実現でき、それによって、これらを記憶装置に記憶させて計算装置によって実行され、且つある情况もとで、ここの順番と異なる順番で、示されたまたは記載されたステップを実行でき、あるいは、これらをそれぞれ各ＩＣモジュールに作成し、あるいは、これらのうちの複数のモジュールやステップを、単体のＩＣモジュールに作成して実現できることは、当業者が分かろう。こうすると、本発明は如何なる特定のハードウェアとソフトウェアの組合せに制限されない。

以上は、本発明の最適的な実施例に過ぎなく、本発明を制限せず、本分野の当業者に対して、本発明が各種類の変更と変化がある。本発明の主旨精神と原則以内に、いかなる改修、同等入れ替わり、改良等が、本発明の保護範囲以内に含まれるべきである。

Claims (8)

1. デジタル電流均等化装置であって、出力電流サンプリングアンプモジュール、デジタル処理モジュール及びマスタ電力周波数変換モジュールを含み、前記出力電流サンプリングアンプモジュールの入力端が電源の出力回路に接続され、前記出力電流サンプリングアンプモジュールの出力端が電気抵抗器Ｒ０を介して電流均等化母線に接続され、
   前記デジタル処理モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分に基づいて出力電圧参考信号Ｖｒを調整し、調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置され、
   前記デジタル電流均等化装置は、デジタル処理周辺モジュールと出力電圧フィードバックモジュールをさらに含み、前記出力電圧フィードバックモジュールの出力と前記電流均等化制御モジュールの出力が前記デジタル処理周辺モジュールを介して前記デジタル処理モジュールに接続され、
   前記出力電圧フィードバックモジュールは、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置され、
   前記デジタル処理周辺モジュールはそれぞれ前記電流均等化制御モジュールの出力する電圧信号Ｖ３と前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆを、前記デジタル処理モジュールがアナログデジタル変換を行ってサンプリングすることに適合する信号Ｖ３’とＶｆ’に変換するように設置され、
   前記デジタル処理モジュールは、前記電流均等化制御モジュールの出力する前記電圧信号Ｖ３が前記デジタル処理周辺モジュールで変換された信号Ｖ３’に基づいて前記出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュールで変換された信号Ｖｆ’と調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置され、
   前記デジタル電流均等化装置は、デジタル処理周辺モジュールと出力電圧フィードバックモジュールをさらに含み、前記出力電圧フィードバックモジュールの出力と前記電流均等化制御モジュールの出力が前記デジタル処理周辺モジュールを介して前記デジタル処理モジュールに接続され、
   前記出力電圧フィードバックモジュールは、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置され、
   前記デジタル処理周辺モジュールはそれぞれ前記電流均等化制御モジュールの出力する電圧信号Ｖ３と前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆを、前記デジタル処理モジュールがアナログデジタル変換を行ってサンプリングすることに適合する信号Ｖ３’とＶｆ’に変換するように設置され、
   前記デジタル処理モジュールは、前記電流均等化制御モジュールの出力する前記電圧信号Ｖ３が前記デジタル処理周辺モジュールで変換された信号Ｖ３’に基づいて前記出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュールで変換された信号Ｖｆ’と調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置される、ことを特徴とするデジタル電流均等化装置。
2. 前記デジタル電流均等化装置は、一方の入力端が前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２に接続され、他方の入力端が前記電流均等化母線の電圧信号Ｖｂｕｓに接続され、出力端が前記デジタル処理モジュールに接続される電流均等化制御モジュールをさらに含み、
   前記電流均等化制御モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２と前記電流均等化母線の電圧信号Ｖｂｕｓの間の差分を表示できる電圧信号Ｖ３を出力するように設置され、
   前記デジタル処理モジュールは、前記電流均等化制御モジュールの出力する前記電圧信号Ｖ３に基づいて前記出力電圧参考信号Ｖｒを調整し、調整後の出力電圧参考信号Ｖｒ’に基づいて前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置される、ことを含むことを特徴とする請求項１に記載のデジタル電流均等化装置。
3. 前記電流均等化制御モジュールは、アナログチップ電流均等化コントローラーを備えた回路または計算アンプを備えた回路を含む、ことを特徴とする請求項２に記載のデジタル電流均等化装置。
4. 前記出力電流サンプリングアンプモジュールの出力と前記電流均等化母線が前記デジタル処理モジュールに接続される、ことを特徴とする請求項１に記載のデジタル電流均等化装置。
5. このデジタル電流均等化装置は、デジタル処理周辺モジュールと出力電圧フィードバックモジュールをさらに含み、前記出力電圧フィードバックモジュールの出力、前記出力電流サンプリングアンプモジュールの出力及び前記電流均等化母線の出力が、前記デジタル処理周辺モジュールを介して前記デジタル処理モジュールに接続され、
   前記出力電圧フィードバックモジュールは、前記電源の実際出力電圧Ｖ０に基づいて出力電圧フィードバック信号Ｖｆを得るように設置され、
   前記デジタル処理周辺モジュールはそれぞれ前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２、前記電流均等化母線の電圧信号Ｖｂｕｓ及び前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆを、前記デジタル処理モジュールがアナログデジタル変換を行ってサンプリングすることに適切な信号Ｖ２’、Ｖｂｕｓ’とＶｆ’に変換するように設置され、
   前記デジタル処理モジュールは、前記出力電流サンプリングアンプモジュールの出力電圧信号Ｖ２が前記デジタル処理周辺モジュールで変換された信号Ｖ２’と、前記電流均等化母線の電圧信号Ｖｂｕｓが前記デジタル処理周辺モジュールで変換された信号Ｖｂｕｓ’に基づいて前記出力電圧参考信号Ｖｒを調整し、前記出力電圧フィードバックモジュールから出力される前記出力電圧フィードバック信号Ｖｆが前記デジタル処理周辺モジュールで変換された信号Ｖｆ’と、調整後の出力電圧参考信号Ｖｒ’に基づいて、前記マスタ電力周波数変換モジュールを制御して電圧調整を行うように設置される、ことを特徴とする請求項４に記載のデジタル電流均等化装置。
6. 前記デジタル処理モジュールは、
   前記デジタル処理周辺モジュールにより変換された信号Ｖ２’、Ｖｂｕｓ’とＶｆ’をそれぞれデジタル信号に変換するように設置される第２のＡ／Ｄサンプリング変換チャネルと、
   Ｖ２’とＶｂｕｓ’のデジタル信号の間のデジタル計算を行って電流均等化ループ誤差を得て、前記デジタル計算は、加重減算計算であり、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされ、または、Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされるように設置される第３のデジタル計算モジュールと、
   前記電流均等化ループ誤差に対してＰＩ調節を行って電流均等化ループ出力を得るように設置される第３のＰＩ調節モジュールと、
   前記電流均等化ループ出力とデジタル量の出力電圧参考信号Ｖｒに対してデジタル計算を行って調整後の出力電圧参考信号Ｖｒ’を得て、Ｖ２’のデジタル信号が被減数とされ、Ｖｂｕｓ’のデジタル信号が減数とされる場合、前記デジタル計算は、加重減算計算であり、デジタル量の出力電圧参考信号Ｖｒが被減数とされ、前記電流均等化ループ出力が減数とされ、Ｖｂｕｓ’のデジタル信号が被減数とされ、Ｖ２’のデジタル信号が減数とされる場合、前記デジタル計算は、加重加算計算であるように設置される第４のデジタル計算モジュールと、
   調整後の出力電圧参考信号Ｖｒ’と前記変換後の信号Ｖｆ’のデジタル信号の間のデジタル計算を行って電圧ループ誤差を得て、前記デジタル計算は、加重減算計算であり、Ｖｒ’が被減数とされ、Ｖｆ’がデジタル信号が減数とされるように設置される第５のデジタル計算モジュールと、
   前記電圧ループ誤差に対してＰＩ調節を行って電圧ループ出力を得るように設置される第４のＰＩ調節モジュールと、
   前記電圧ループ出力に基づいて変調信号を生成するように設置される第２の変調信号生成モジュールと、
   を含む、ことを特徴とする請求項５に記載のデジタル電流均等化装置。
7. このデジタル電流均等化装置は、更に、前記デジタル処理モジュールの制御もとでドライブ信号を生成するように設置されるドライブモジュールを含み、
   前記マスタ電力周波数変換モジュールは、前記ドライブ信号に基づいて電圧調整を行うように設置される、ことを特徴とする請求項１〜６のいずれか１項に記載のデジタル電流均等化装置。
8. 前記出力電流サンプリングアンプモジュールは、出力電流サンプリングモジュールと電流サンプリングアンプモジュールを含み、前記出力電流サンプリングモジュールが前記出力回路のプラス側またはマイナス側に接続され、前記出力電流サンプリングモジュールの出力信号が前記電流サンプリングアンプモジュールの入力信号とされ、前記電流サンプリングアンプモジュールの出力端が前記電気抵抗器Ｒ０を介して前記電流均等化母線に接続される、ことを特徴とする請求項１〜６のいずれか１項に記載のデジタル電流均等化装置。

Images