CN114125334B - 可输出时间信号及进行模拟运算的像素电路 - Google Patents

可输出时间信号及进行模拟运算的像素电路 Download PDF

Info

Publication number
CN114125334B
CN114125334B CN202110584848.3A CN202110584848A CN114125334B CN 114125334 B CN114125334 B CN 114125334B CN 202110584848 A CN202110584848 A CN 202110584848A CN 114125334 B CN114125334 B CN 114125334B
Authority
CN
China
Prior art keywords
circuit
light energy
period
during
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110584848.3A
Other languages
English (en)
Other versions
CN114125334A (zh
Inventor
刘仁杰
吴志桓
柯怡贤
刘汉麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to CN202410229666.8A priority Critical patent/CN118055336A/zh
Priority to CN202311661801.8A priority patent/CN117857941A/zh
Publication of CN114125334A publication Critical patent/CN114125334A/zh
Application granted granted Critical
Publication of CN114125334B publication Critical patent/CN114125334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种可进行模拟运算的像素电路，包含光二极管、第一时间电路、第二时间电路以及运算电路。在第一期间中，光二极管检测的第一光能量储存于第一时间电路。在第二期间中，光二极管检测的第二光能量储存于第二时间电路。在运算期间中，第一时间电路根据第一光能量输出第一脉冲长度的第一检测信号且第二时间电路根据第二光能量输出第二脉冲长度的第二检测信号，以供运算电路进行计算。

Description

可输出时间信号及进行模拟运算的像素电路
技术领域
本发明涉及一种像素结构，更特别涉及一种可输出对应检测光能量的脉冲长度信号及进行模拟运算的像素电路。
背景技术
目前，光学式传感器用于输出电压值以供模拟数字转换器转换为数字图像帧后，光学式传感器的处理器再根据所述数字图像帧进行后续运算，例如计算位移量或进行动作检测。
然而，在数字后端进行运算的光学式传感器中，数字后端通常需要帧缓冲器来储存整张数字图像帧。一般而言，光学式传感器必须具备两个帧缓冲器以供储存像素数据。
有鉴于此，一种能够在模拟阶段直接进行各种像素数据运算的像素结构则为所需。
发明内容
本发明提供一种以脉冲长度表示检测光强度的像素电路，并利用脉冲长度信号进行像素内(intra-pixel)及像素间(inter-pixel)的像素层级运算。
本发明提供一种包含光二极管、第一时间电路以及第二时间电路的像素电路。所述光二极管用于产生光能量。所述第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号。所述第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号。
本发明还提供一种包含光二极管、第一时间电路、第二时间电路以及加法电路的模拟运算像素电路。所述光二极管用于产生光能量。所述第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号。所述第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号。所述加法电路耦接所述第一时间电路及所述第二时间电路，并包含运算电容、第一运算晶体管及第二运算晶体管。所述第一运算晶体管用于在所述运算期间根据所述第一脉冲长度控制第一电流对所述运算电容的第一充电时间。所述第二运算晶体管用于在所述运算期间根据所述第二脉冲长度控制第二电流对所述运算电容的第二充电时间。
本发明还提供一种包含光二极管、第一时间电路、第二时间电路以及减法电路的模拟运算像素电路。所述光二极管用于产生光能量。所述第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号。所述第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号。所述减法电路耦接所述第一时间电路及所述第二时间电路，并包含运算电容、第一运算晶体管及第二运算晶体管。所述第一运算晶体管用于在所述运算期间根据所述第一脉冲长度控制第一电流对所述运算电容的充电时间。所述第二运算晶体管用于在所述运算期间根据所述第二脉冲长度控制第二电流对所述运算电容的放电时间。
本发明实施例的时间电路用于储存不同期间的检测光能量及输出不同脉冲长度的检测信号，其中，所述脉冲长度与所述检测光能量呈正相关。
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
图1是本发明实施例的光传感器的像素架构的方框示意图；
图2是本发明实施例的像素电路的电路图；
图3是本发明实施例的像素电路的时间电路的电路图；
图4A是图3的时间电路的运行时序图；
图4B是图2的像素电路的运行时序图；
图5是本发明实施例的像素电路的减法电路的电路图；
图6是本发明实施例的像素电路的加法电路的电路图；
图7是本发明实施例的像素电路的绝对差分电路的电路图；
图8是本发明实施例的像素电路的递归运算电路的电路图；
图9是图8的递归运算电路的运行时序图；及
图10是本发明实施例的像素电路的一种应用的示意图。
附图标记说明
10、200 像素电路
12 运算电路
14 判断电路
2a 第一时间电路
2b 第二时间电路
PD 光二极管
SWrst 重置晶体管
SWt 转移晶体管
A 第一检测信号
B 第二检测信号
T1、T2 脉冲长度
具体实施方式
本发明是涉及一种可在像素层级(pixel-wise)进行模拟运算的像素电路。每个像素输出具有对应检测光能量的脉冲长度的检测信号。运算电路针对脉冲长度信号(pulsewidth signal)进行模拟运算。模拟运算后的电压值可再经过电压-时间转换电路转换成脉冲长度信号后，以相同或其他运算电路进行下一次模拟运算。藉此，可在模拟阶段即完成所有数据运算，而无须先转换为数字数据。
请参照图1所示，其为本发明实施例的光传感器(例如CMOS图像传感器)的像素架构的方框示意图。所述像素架构包含像素电路10及运算电路12。像素电路10用于输出不同期间的检测信号，例如图1中以信号A及信号B表示不同期间检测的不同检测信号。本发明中，检测信号A及B以脉冲长度T1及T2表示像素电路10所检测的光能量的大小，其中，当检测光能量越大，相对应的检测信号A或B的脉冲长度越长。
运算电路12包含任何用以进行信号之间运算的电路，例如本发明说明中以图5的减法电路、图6的加法电路以及图7的绝对差分电路来说明，但不限于此。在包含多个像素的像素阵列中，运算电路12可配置于每一像素内以对像素内数据进行处理或配置像素之间以对像素间数据进行处理。
某些实施方式中，所述像素架构还可另包含判断电路14，该判断电路14例如包含比较器，用以比较运算电路12的输出结果与预定阈值，以判断应用本发明的像素架构的装置的运行状态。例如，当本发明的像素架构应用于鼠标装置时，判断电路14可用以判断鼠标装置是否被用户提起。运算电路12的输出结果表示亮度变化，当判断电路14判断所述亮度变化大于或小于亮度阈值时，则判断鼠标装置被用户提起。判断电路14接着输出控制信号以进行相对应控制，例如，关闭电源和/或停止输出位移信号等，但并不以此为限。
请参照图2，其为本发明实施例的像素电路200的电路图。像素电路200用于输出脉冲长度信号A、B，亦即检测信号。像素电路200包含光二极管PD、转移晶体管SWt、重置晶体管SWrst、第一时间电路2a以及第二时间电路2b连接至节点VFD。
光二极管PD用于根据所接收的光线L产生光能量。该光能量经过转移晶体管SWt以在不同期间(例如由控制信号TX控制)分别储存于第一时间电路2a及第二时间电路2b。本发明中，第一时间电路2a及第二时间电路2b除了用于储存不同期间的光能量外，还将该光能量分别转换成具有对应脉冲长度(例如T1及T2)的检测信号A及B以供运算电路12进行模拟运算。第一时间电路2a及第二时间电路2b具有相同的电路配置，仅运行期间不同。
第一时间电路2a在第一期间(例如参照图4B显示的TSA)储存光二极管PD产生的第一光能量(例如参照图4B显示的VSIG1)，并在运算期间(例如参照图4B显示的TO1)根据第一光能量VSIG1输出具有第一脉冲长度T1的第一检测信号A。
第二时间电路2b在第二期间(例如参照图4B显示的TSB)储存光二极管PD产生的第二光能量(例如参照图4B显示的VSIG2)，并在运算期间TO1根据第二光能量VSIG2输出具有第二脉冲长度T2的第二检测信号B。可以了解的是，图中T1及T2的长度仅为例示，而并非用以限定本发明。
重置晶体管SWrst耦接于电压源VDD与节点VFD之间，用于在第一期间TSA重置第一时间电路2a并在第二期间TSB重置第二时间电路2b。
转移晶体管SWt耦接于光二极管PD与节点VFD之间，用于在第一期间TSA将第一光能量VSIG1转移至第一时间电路2a储存，并在第二期间TSB将第二光能量VSIG2转移至第二时间电路2b储存。藉此，像素电路200可用以储存不同期间的检测光能量，以表示检测光随时间的变化。
某些实施方式中，第一时间电路2a还包含第一反向器INV1耦接于第一时间电路2a的输出端与运算电路12之间，用于将第一检测信号A进行反向；第二时间电路2b还包含第二反向器INV2耦接于第二时间电路2b的输出端与运算电路12之间，用于将第二检测信号B进行反向。其他实施方式中，第一反向器INV1及第二反向器INV2配置于运算电路12中而非配置于第一时间电路2a及第二时间电路2b内。
请同时参照图3及图4A，图3是本发明实施例的像素电路的时间电路(例如2a及2b)的电路图；图4A是图3的时间电路2a/2b的运行时序图。必须说明的是，虽然图2显示单一像素电路包含两个时间电路，但本发明并不以此为限。其他实施方式中，每个像素电路包含如图3的单一时间电路以输出脉冲长度信号A或B。
本发明中，以图3及图4A说明图2的时间电路2a及2b的运行方式。
时间电路2a及2b分别包含储存电容C、第一晶体管SW1、第二晶体管SW2以及第三晶体管SW3。储存电容及第一晶体管至第三晶体管在图2中分别以不同标号表示以区隔所属的时间电路。
储存电容C(第一时间电路2a中显示为第一电容C1，第二时间电路2b中显示为第二电容C2)的第一端连接重置晶体管SWrst，储存电容C用于储存光二极管PD产生的光能量，例如第一光能量VSIG1或第二光能量VSIG2。
第一晶体管SW1(第一时间电路2a中显示为SWa1，第二时间电路2b中显示为SWb1)耦接于电压源VDD与节点VX之间，其受到控制信号BIAS(第一时间电路2a中显示为BIAS1，第二时间电路2b中显示为BIAS2)控制，将储存光能量转换为检测信号，例如第一检测信号A或第二检测信号B。
第二晶体管SW2(第一时间电路2a中显示为SWa2，第二时间电路2b中显示为SWb2)耦接于储存电容C与第一晶体管SW1之间，并受到控制信号AZ(第一时间电路2a中显示为AZ1，第二时间电路2b中显示为AZ2)的控制。在第一期间TSA中，第二晶体管SWb2不导通以避免改变第二电容C2中已储存的能量。在第二期间TSB中，第二晶体管SWa2不导通以避免改变第一电容C1中已储存的能量。
第三晶体管SW3(第一时间电路2a中显示为SWa3，第二时间电路2b中显示为SWb3)耦接于储存电容C的第二端与地电压之间。
请再参照图4A，其显示时间电路2a/2b的运行包含重置期间、电荷转移期间、电荷储存期间以及转脉冲期间。重置期间中，控制信号BIAS、RESET及AZ为高准位，以重置储存电容C上的电荷，例如节点VFD的电位重置至VRESET(例如等于VDD)且节点VG的电位重置至VAZ。电荷转移期间，控制信号RESET改变为低准位，当控制信号TX转为高准位时，光二极管PD检测的光能量VSIG通过转移晶体管SWt转移至节点VFD而使其上的电位降为VRESET-VSIG，其中VSIG表示检测光能量。电荷储存期间，控制信号RESET再度改变为高准位而控制信号BIAS及AZ改变为低准位，以将光能量VSIG储存至节点VG而使其上的电位升为VAZ+VSIG。此时若将控制信号AZ维持为低准位以关闭第二晶体管SW2，储存电容C的储存电荷则大致维持不变。
图4A中，重置期间、电荷转移期间及电荷储存期间用作为第一时间电路2a的能量储存期间TSA或作为第二时间电路2b的能量储存期间TSB。在运算电路12的运算起始前，第一时间电路2a及第二时间电路2b依序储存光二极管PD的检测光能量。如图4A所示，运算起始后进入转脉冲期间，第一时间电路2a中的第一光能量VSIG1才被转换为第一检测信号A且第二时间电路2b中的第二光能量VSIG2才被转换为第二检测信号B。
在转脉冲期间，控制信号BIAS使用电压准位随时间递减的斜坡信号(rampsignal)。当控制信号BIAS开始改变为高准位(例如VBIAS_AZ)时，流经第一晶体管SW1的电流I1小于流经第三晶体管SW3的电流I3，而使得输出电压VX为低准位。随着控制信号BIAS的电压准位逐渐变小，电流I1逐渐变大，直到电流I1大致等于电流I3时，输出电压VX改变为高准位，而形成负脉冲长度信号。当输出电压VX经过反向器INV后，可产生如图4A所示的正脉冲长度信号，其中，脉冲长度ΔT与光能量VSIG成正相关。藉此，本发明实施例的时间电路2a及2b将光二极管PD的检测光能量转换为时间信号，以供运算电路12进行运算。
请参照图4B，其为图2的像素电路200的运行时序图。第一时间电路2a在第一期间(例如能量储存期间TSA)根据图4A的运行方式储存第一光能量VSIG1至第一电容C1。第二时间电路2b在第二期间(例如能量储存期间TSB)根据图4A的运行方式储存第二光能量VSIG2至第二电容C2。接着，在第一运算期间TO1，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1将转换为第一检测信号A，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B。优选的，斜坡信号BIAS1及BIAS2大致同相(in-phase)以大致同时产生检测信号A及B，但不限于此。检测信号A及B根据运算电路12进行的运算可依序产生。运算电路12则在第一运算期间TO1对第一检测信号A及第二检测信号B进行数值计算，例如本发明中所举例的加法、减法及绝对差分运算，但本发明并不限于此。
如图4B所示，在第一运算期间TO1，储存第一光能量VSIG1的第一期间TAS早于储存第二光能量VSIG2的第二期间TAB。
一种实施方式中，在第一运算期间TO1结束后，第二时间电路2b继续储存第二光能量VSIG2，第一时间电路2a在下一个能量储存期间TSA’同样根据图4A的运行方式储存下一个第一光能量VSIG1’至第一电容C1。接着，在第二运算期间TO2，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1’将转换为第一检测信号A’，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B，其大致相同于第一运算期间TO1中所产生的信号。运算电路12则在第二运算期间TO2对第一检测信号A’及第二检测信号B进行数值计算。在第二运算期间TO2中，储存第一光能量VSIG1’的第一期间TSA’晚于储存第二光能量VSIG2的第二期间TSB。
在下一个能量储存期间，则维持第一时间电路2a的第一光能量VSIG1’而更新第二时间电路2b的第二光能量为VSIG2’。如图4B所示的反复更新第一时间电路2a及第二时间电路2b的储存光能量，可针对不同时间的信号进行数值计算。
请参照图5所示，其为本发明实施例的减法电路500的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲长度T1的第一检测信号A及具有第二脉冲长度T2的第二检测信号B。减法电路500包含运算电容Co以及彼此串接的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲长度T1控制第一电流Ic对运算电容Co的充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲长度T2控制第二电流Id对运算电容Co的放电时间，其中第一电流Ic大致等于第二电流Id。藉此，减法电路500可进行A-B的数值计算。可以了解的是，当减法电路500用于进行B-A的数值计算，第一运算晶体管SWA及第二运算晶体管SWB的闸极所接收的输入信号相反，其例如可通过切换组件或多任务器来实现。
请参照图6所示，其为本发明实施例的加法电路600的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲长度T1的第一检测信号A及具有第二脉冲长度T2的第二检测信号B。加法电路600包含运算电容Co以及相互并联的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲长度T1控制第一电流Ic1对运算电容Co的第一充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲长度T2控制第二电流Ic2对运算电容Co的第二充电时间，其中第一电流Ic1大致等于第二电流Ic2。藉此，加法电路600可进行A+B的数值计算。
请参照图7所示，其为本发明实施例的绝对差分电路700的电路图，其具有两组输入端耦接第一时间电路2a及第二时间电路2b，以接收具有第一脉冲长度T1的第一检测信号A、Abar及具有第二脉冲长度T2的第二检测信号B、Bbar，其中Abar、Bbar可使用反相器分别从A、B产生，或反向为之。当第一脉冲长度T1大于第二脉冲长度T2时，由第一组输入端(包含运算晶体管SWA及SWBbar)接收脉冲长度信号A及Bbar，以控制第一电流Ic1对运算电容Co的第一充电时间。当第一脉冲长度T1小于第二脉冲长度T2时，由第二组输入端(包含运算晶体管SWB及SWAbar)接收脉冲长度信号B及Abar，以控制第二电流Ic2对运算电容Co的第二充电时间。藉此，绝对差分电路700可进行|A-B|的数值计算。
虽然图5至图7的电流源显示为以控制信号PBIAS控制晶体管来实现，但本发明并不限于此。也可以使用其他电流源。
请参照图8，其为本发明实施例的像素电路的递归运算电路800的电路图，该递归运算电路800连接至运算电路12，用于控制运算电路12的运算时序以及将运算结果(即储存于运算电容Co中的电荷)再度转换为脉冲长度信号以进行下一次运算，例如递归运算电路800的脉冲长度输出连接至运算电路12的一个信号输入端，作为图5至图7的A或B。
递归运算电路800包含第一递归晶体管SWr1、第二递归晶体管SWr2及第三递归晶体管SWr3，其与图3的第一晶体管SW1、第二晶体管SW2及第三晶体管SW3的连接相同。
图8中，虚线框81内的电路例如可称为电压-时间转换电路，用于将运算电容Co的电压转换为如同A及B的脉冲长度信号，其中，图8的运算电容Co即为图5至图7的运算电容Co。
请同时参照图9，其为图8的递归运算电路800的运行时序图。在使用运算电容Co对第一时间电路2a及第二时间电路2b输出的第一检测信号A及第二检测信号B进行数值计算前，先要对运算电容Co进行重置。在运算重置期间，控制信号AZr及BIASr改变为高准位，用于将运算电容Co的电位重置为VAZ。本实施方式中，第二递归晶体管SWr2用作为运算重置晶体管，以在运算重置期间重置运算电容Co的电位。数值计算期间(例如斜线部分)中，控制信号AZr改变为低准位，运算电路12的运算结果被存入运算电容Co以使得其电位改变，其中，电位改变的幅度与运算结果相关。接着，电荷储存期间，运算电容Co持续保持运算后电位直到下一次运算起始，电压-时间转换电路81再度将运算后电位转换为脉冲长度信号以供运算电路12进行运算。递归运算电路800的电荷储存期间与转脉冲期间的运行方式与图4A的电荷储存期间与转脉冲期间的运行方式相同，例如使用斜坡信号产生脉冲长度信号，故于此不再赘述。
一种实施方式中，递归运算电路800还可包含反相器INV用于将输出的脉冲长度信号反向。然而，当运算电路12包含反相器时，递归运算电路800则不包含反相器INV。
本发明中，图4A的转脉冲期间与图9的运算重置期间及数值计算期间整体可称为运算期间To，其中，图9的运算重置期间的运行可与图4A的转脉冲期间的运行同时进行或可接续于其后进行。
可以了解的是，如果递归运算电路800之后不用进行下一次运算，递归运算电路800可直接将运算电容Co的计算后电位提供(例如通过开关元件来控制)至判断电路14以供判断，例如通过比较器与参考电位相比较。
本发明将图8的电路称为递归运算电路，是因为运算电路12的运算结果可多次经过递归运算电路800储存及转换为脉冲长度信号以进行多次递归运算。亦即，运算电路12不仅计算光二极管PD的检测结果，还可将其本身的运算结果与其他相素的运算结果再次运算。
藉此，通过使用图2的像素电路200搭配图8的递归运算电路800，可在像素层级直接对像素数据进行各种运算，以进行各种应用，判断电路14则是直接根据像素电路200搭配递归运算电路800的最终运算结果，进行各种判断，例如，可进行导航装置的抬起判断、导航向量计算、图像识别、图像分类、动作检测、多层神经网络运算等，以实现像素内运算的电路架构。
例如参照图10所示，其显示本发明的像素电路应用于动作检测(例如应用于安防系统)的示意图。照相机的像素阵列包含多个阵列排列的像素，判断电路14例如根据彼此相邻的9个像素，包含像素0至像素8，来进行动作检测，其中，像素0为像素1至像素8的中间像素。本实施方式中，像素0至像素8分别包含图2的像素电路200和/或至少一个运算电路12。
如上所述，像素0至像素8分别产生第一检测信号A0～A8及第二检测信号B0～B8。像素0至像素8的第一检测信号A0～A8及第二检测信号B0～B8经过减法电路500(例如，包含于像素0至像素8的像素电路中，但不限于此)进行数值计算，可分别得到Y0～Y8的减法结果储存于相应的运算电容Co(例如图8的Co)，其中，Y0～Y8表示每个像素0至像素8可进行不同检测期间的检测信号的时间差分运算，以表示每个像素所检测的亮度变化。
接着，通过递归运算电路800将Y0～Y8转换为脉冲长度信号后，通过绝对差分电路700，分别对Y0与Y1、Y0与Y2、…、Y0与Y8进行绝对差分的数值计算而得到Y01至Y08，其中，Y01～Y08表示像素阵列进行不同像素之间的空间差分运算，且Y01～Y08包含了时间及空间差分的运算结果。
最后，Y01～Y08经由加法电路600进行加总。同理，Y01～Y08是先储存于相应的运算电容Co，再由电压-时间转换电路81转换为脉冲长度信号以供加法电路600进行加法运算。
一种实施方式中，加法电路600如图6所示包含两个信号输入端，以每次计算Y01～Y08其中两个的加法运算后进行储存及电压-时间转换后，再与Y01～Y08中剩下的下一个进行加法运算，直到完成全部加法运算。
另一物种实施方式中，加法电路包含8个输入端并使用Y01～Y08相关的脉冲长度控制各别电流源对运算电容的充电时间，以相加Y01～Y08。
判断电路14接收加法电路600的加法运算结果，并将其与预定阈值比较(例如使用比较器)。当Y01～Y08的总和大于或等于预定阈值时，表示检测到活动。判断电路14则输出控制信号以进行相对应控制，例如开启光源、进行录像、提高图像取样频率等。
另一实施方式中，判断电路14接收时间差分Y0～Y8的总和(例如Y0～Y8直接从相素0至相素8输出至加法电路600)，当该总和大于或小于(根据光源配置而定)亮度阈值，表示鼠标装置被用户提起。
可以了解的是，图10中是以9个相邻像素检测到的时间及空间亮度变化来进行动作检测或抬起检测，但本发明并不以此为限。判断电路14可根据适当数目像素的时间及空间亮度变化进行检测，其可根据检测环境及像素阵列的尺寸来设定。
综上所述，在已知光学式传感器中，像素数据被事先转换成数字数据后，再由数字后端进行运算，因此需要使用帧缓冲器来暂存帧数据。因此，本发明还提供一种可输出脉冲长度信号以进行模拟运算的像素电路(图2及图5至图7)，其可通过在运算期间输出相对不同检测期间的脉冲长度信号以供运算电路进行模拟运算，以达成在像素层级即完成像素数据运算的目的。
虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (20)

1.一种像素电路，该像素电路包含：
光二极管，该光二极管用于产生光能量；
第一时间电路，该第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号；以及
第二时间电路，该第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号，其中，
所述第一时间电路及所述第二时间电路分别包含：
电容，该电容用于分别储存所述第一光能量及所述第二光能量；
第一晶体管，该第一晶体管用于分别受到第一控制信号及第二控制信号控制以分别将所述第一光能量及所述第二光能量分别转换为所述第一检测信号及所述第二检测信号；
第二晶体管，该第二晶体管连接于所述电容与所述第一晶体管之间；及
第三晶体管，该第三晶体管连接于所述电容的第二端与地电压之间。
2.根据权利要求1所述的像素电路，其中，
在第一运算期间，储存所述第一光能量的所述第一期间早于储存所述第二光能量的所述第二期间，且
在第二运算期间，储存所述第一光能量的所述第一期间晚于储存所述第二光能量的所述第二期间。
3.根据权利要求1所述的像素电路，还包含重置晶体管，该重置晶体管用于在所述第一期间重置所述第一时间电路并在所述第二期间重置所述第二时间电路。
4.根据权利要求3所述的像素电路，其中，
所述第一时间电路的所述电容还具有第一端连接所述重置晶体管，
所述第一时间电路的所述第二晶体管在所述第二期间不导通。
5.根据权利要求4所述的像素电路，其中在所述运算期间中，所述第一控制信号为斜坡信号，以将所述第一光能量转换为所述第一检测信号，且当所述第一光能量越大，所述第一检测信号的所述第一脉冲长度越长。
6.根据权利要求3所述的像素电路，其中所述第二时间电路包含：
所述第二时间电路的所述电容还具有第一端连接所述重置晶体管，
所述第二时间电路的所述第二晶体管在所述第一期间不导通。
7.根据权利要求6所述的像素电路，其中在所述运算期间中，所述第二控制信号为斜坡信号，以将所述第二光能量转换为所述第二检测信号，其中，当所述第二光能量越大，所述第二检测信号的所述第二脉冲长度越长。
8.一种模拟运算像素电路，该模拟运算像素电路包含：
光二极管，该光二极管用于产生光能量；
第一时间电路，该第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号；
第二时间电路，该第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号；以及
加法电路，该加法电路耦接所述第一时间电路及所述第二时间电路，并包含：
运算电容；
第一运算晶体管，该第一运算晶体管用于在所述运算期间根据所述第一脉冲长度控制第一电流对所述运算电容的第一充电时间；及
第二运算晶体管，该第二运算晶体管用于在所述运算期间根据所述第二脉冲长度控制第二电流对所述运算电容的第二充电时间，其中，
所述第一时间电路及所述第二时间电路分别包含：
电容，该电容用于分别储存所述第一光能量及所述第二光能量；
第一晶体管，该第一晶体管用于分别受到第一控制信号及第二控制信号控制以分别将所述第一光能量及所述第二光能量分别转换为所述第一检测信号及所述第二检测信号；
第二晶体管，该第二晶体管连接于所述电容与所述第一晶体管之间；及
第三晶体管，该第三晶体管连接于所述电容的第二端与地电压之间。
9.根据权利要求8所述的模拟运算像素电路，其中
在第一运算期间，储存所述第一光能量的所述第一期间早于储存所述第二光能量的所述第二期间，且
在第二运算期间，储存所述第一光能量的所述第一期间晚于储存所述第二光能量的所述第二期间。
10.根据权利要求8所述的模拟运算像素电路，还包含重置晶体管，该重置晶体管用于在所述第一期间重置所述第一时间电路，并在所述第二期间重置所述第二时间电路。
11.根据权利要求8所述的模拟运算像素电路，还包含：
第一反向器，该第一反向器耦接于所述第一时间电路与所述加法电路之间；及
第二反向器，该第二反向器耦接于所述第二时间电路与所述加法电路之间。
12.根据权利要求8所述的模拟运算像素电路，还包含转移晶体管，该转移晶体管用于
在所述第一期间将所述第一光能量从所述光二极管转移至所述第一时间电路储存，且
在所述第二期间将所述第二光能量从所述光二极管转移至所述第二时间电路储存。
13.根据权利要求8所述的模拟运算像素电路，其中
所述第一时间电路用于使用第一斜坡信号作为所述第一控制信号将所述第一光能量转换为所述第一检测信号，且
所述第二时间电路用于使用第二斜坡信号作为所述第二控制信号将所述第二光能量转换为所述第二检测信号，其中，所述第一斜坡信号与所述第二斜坡信号同相。
14.根据权利要求8所述的模拟运算像素电路，还包含运算重置晶体管，用于在所述运算期间重置所述运算电容。
15.一种模拟运算像素电路，该模拟运算像素电路包含：
光二极管，该光二极管用于产生光能量；
第一时间电路，该第一时间电路用于在第一期间储存所述光二极管产生的第一光能量，并在运算期间根据所述第一光能量输出具有第一脉冲长度的第一检测信号；
第二时间电路，该第二时间电路用于在第二期间储存所述光二极管产生的第二光能量，并在所述运算期间根据所述第二光能量输出具有第二脉冲长度的第二检测信号；以及
减法电路，该减法电路耦接所述第一时间电路及所述第二时间电路，并包含：
运算电容；
第一运算晶体管，该第一运算晶体管用于在所述运算期间根据所述第一脉冲长度控制第一电流对所述运算电容的充电时间；及
第二运算晶体管，该第二运算晶体管用于在所述运算期间根据所述第二脉冲长度控制第二电流对所述运算电容的放电时间，其中，
所述第一时间电路及所述第二时间电路分别包含：
电容，该电容用于分别储存所述第一光能量及所述第二光能量；
第一晶体管，该第一晶体管用于分别受到第一控制信号及第二控制信号控制以分别将所述第一光能量及所述第二光能量分别转换为所述第一检测信号及所述第二检测信号；
第二晶体管，该第二晶体管连接于所述电容与所述第一晶体管之间；及
第三晶体管，该第三晶体管连接于所述电容的第二端与地电压之间。
16.根据权利要求15所述的模拟运算像素电路，还包含重置晶体管，该重置晶体管用于在所述第一期间重置所述第一时间电路，并在所述第二期间重置所述第二时间电路。
17.根据权利要求15所述的模拟运算像素电路，还包含：
第一反向器，该第一反向器耦接于所述第一时间电路与所述减法电路之间；及
第二反向器，该第二反向器耦接于所述第二时间电路与所述减法电路之间。
18.根据权利要求15所述的模拟运算像素电路，还包含转移晶体管，该转移晶体管用于
在所述第一期间将所述第一光能量从所述光二极管转移至所述第一时间电路储存，且
在所述第二期间将所述第二光能量从所述光二极管转移至所述第二时间电路储存。
19.根据权利要求15所述的模拟运算像素电路，其中
所述第一时间电路用于使用第一斜坡信号作为所述第一控制信号将所述第一光能量转换为所述第一检测信号，且
所述第二时间电路用于使用第二斜坡信号作为所述第二控制信号将所述第二光能量转换为所述第二检测信号，其中，所述第一斜坡信号与所述第二斜坡信号同相。
20.根据权利要求15所述的模拟运算像素电路，还包含运算重置晶体管，用于在所述运算期间重置所述运算电容。
CN202110584848.3A 2020-09-01 2021-05-27 可输出时间信号及进行模拟运算的像素电路 Active CN114125334B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410229666.8A CN118055336A (zh) 2020-09-01 2021-05-27 可进行差分运算的模拟运算电路
CN202311661801.8A CN117857941A (zh) 2020-09-01 2021-05-27 可输出时间信号的光传感器及其像素电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/009,417 2020-09-01
US17/009,417 US11290671B2 (en) 2020-09-01 2020-09-01 Pixel circuit outputting pulse width signals and performing analog operation

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202311661801.8A Division CN117857941A (zh) 2020-09-01 2021-05-27 可输出时间信号的光传感器及其像素电路
CN202410229666.8A Division CN118055336A (zh) 2020-09-01 2021-05-27 可进行差分运算的模拟运算电路

Publications (2)

Publication Number Publication Date
CN114125334A CN114125334A (zh) 2022-03-01
CN114125334B true CN114125334B (zh) 2024-04-05

Family

ID=80357864

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110584848.3A Active CN114125334B (zh) 2020-09-01 2021-05-27 可输出时间信号及进行模拟运算的像素电路
CN202311661801.8A Pending CN117857941A (zh) 2020-09-01 2021-05-27 可输出时间信号的光传感器及其像素电路
CN202410229666.8A Pending CN118055336A (zh) 2020-09-01 2021-05-27 可进行差分运算的模拟运算电路

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202311661801.8A Pending CN117857941A (zh) 2020-09-01 2021-05-27 可输出时间信号的光传感器及其像素电路
CN202410229666.8A Pending CN118055336A (zh) 2020-09-01 2021-05-27 可进行差分运算的模拟运算电路

Country Status (2)

Country Link
US (4) US11290671B2 (zh)
CN (3) CN114125334B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation
TWI813943B (zh) * 2021-02-04 2023-09-01 神盾股份有限公司 影像感測器晶片及其感測方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08336073A (ja) * 1995-06-08 1996-12-17 Matsushita Electric Ind Co Ltd 固体撮像装置及びその駆動方法
JPH11308531A (ja) * 1998-04-24 1999-11-05 Canon Inc 固体撮像装置とその駆動方法
JP2005265457A (ja) * 2004-03-16 2005-09-29 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 視差センサ及び視差画像の生成方法
TW201243396A (en) * 2011-03-24 2012-11-01 Samsung Electronics Co Ltd Depth sensors, depth information error compensation methods thereof, signal processing systems having the depth sensors, three-dimensional image sensor, and method of operating an image sensor
JP2020024138A (ja) * 2018-08-07 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
KR20200038380A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
JP2010251957A (ja) 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2012165168A (ja) * 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP6021670B2 (ja) * 2012-02-16 2016-11-09 オリンパス株式会社 内視鏡システムおよびａ／ｄ変換器
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP6265346B2 (ja) * 2013-05-10 2018-01-24 国立大学法人静岡大学 距離計測装置
US9807326B2 (en) * 2014-01-24 2017-10-31 Universite Catholique De Louvain Image sensor
JP6278730B2 (ja) 2014-02-20 2018-02-14 オリンパス株式会社 固体撮像装置および撮像システム
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US9930278B2 (en) * 2015-10-27 2018-03-27 Analog Value Ltd. Readout circuit coupled via a coupling line to a pixel and a method for reading a pixel using capacitance of the coupling line
JP6702704B2 (ja) 2015-12-04 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
CN113923389A (zh) * 2016-03-29 2022-01-11 株式会社尼康 摄像元件
JP6727906B2 (ja) 2016-04-27 2020-07-22 キヤノン株式会社 撮像装置、撮像システム
JP6789678B2 (ja) * 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
US10021334B2 (en) 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
US9936153B1 (en) 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
US10542184B2 (en) * 2017-01-25 2020-01-21 Ricoh Company, Ltd. Photoelectric conversion device, defective pixel determining method, image forming apparatus, and recording medium
US10070081B2 (en) 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
WO2019150522A1 (ja) * 2018-02-01 2019-08-08 オリンパス株式会社 Ａｄ変換回路、撮像装置、および内視鏡システム
JP7280691B2 (ja) * 2018-11-27 2023-05-24 キヤノン株式会社 撮像素子およびその制御方法、及び撮像装置
CN113728616B (zh) 2019-04-26 2024-04-12 索尼半导体解决方案公司 事件检测装置、包括事件检测装置的系统和事件检测方法
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08336073A (ja) * 1995-06-08 1996-12-17 Matsushita Electric Ind Co Ltd 固体撮像装置及びその駆動方法
JPH11308531A (ja) * 1998-04-24 1999-11-05 Canon Inc 固体撮像装置とその駆動方法
JP2005265457A (ja) * 2004-03-16 2005-09-29 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 視差センサ及び視差画像の生成方法
TW201243396A (en) * 2011-03-24 2012-11-01 Samsung Electronics Co Ltd Depth sensors, depth information error compensation methods thereof, signal processing systems having the depth sensors, three-dimensional image sensor, and method of operating an image sensor
JP2020024138A (ja) * 2018-08-07 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
KR20200038380A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법

Also Published As

Publication number Publication date
CN118055336A (zh) 2024-05-17
US20220174236A1 (en) 2022-06-02
US11290671B2 (en) 2022-03-29
US20230421924A1 (en) 2023-12-28
US11546540B2 (en) 2023-01-03
CN114125334A (zh) 2022-03-01
US20220070404A1 (en) 2022-03-03
CN117857941A (zh) 2024-04-09
US11792550B2 (en) 2023-10-17
US20230106895A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US8854244B2 (en) Imagers with improved analog-to-digital converters
CN114125334B (zh) 可输出时间信号及进行模拟运算的像素电路
USRE41865E1 (en) CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling
US6583817B1 (en) Autocalibration of the A/D converter within the CMOS type image sensor
KR20190097704A (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
KR101926606B1 (ko) 이미지 센서 및 이를 이용한 이미지 처리 장치
Huang et al. A dynamic vision sensor with direct logarithmic output and full-frame picture-on-demand
KR100782324B1 (ko) 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
KR101566003B1 (ko) 아날로그-디지털 변환 방법, 아날로그-디지털 변환기, 및 이를 포함하는 이미지 센서
US20070023788A1 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
US20070279506A1 (en) Solid-state imaging device, method of driving the same, and camera
US20050041128A1 (en) Per column one-bit ADC for image sensors
CN114125332B (zh) 像素电路及像素阵列的运行方法
US7864229B2 (en) Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
KR20050078024A (ko) 램프신호 발생회로
KR100191450B1 (ko) 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관연산장치,신호변환기,및이변환기를사용하는신호처리시스템
CN114125333B (zh) 可选择输出时间差分数据或图像数据的像素电路
US10812099B2 (en) Ad converter and image sensor
JP2001036816A (ja) Ｃｍｏｓ型イメージセンサ内のａ／ｄ変換器の自動較正
JP2018133829A (ja) 光電変換装置および撮像システム
JPH05244487A (ja) 光センサアレイの信号変換装置
KR20140122346A (ko) 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant