CN114125333B - 可选择输出时间差分数据或图像数据的像素电路 - Google Patents

可选择输出时间差分数据或图像数据的像素电路 Download PDF

Info

Publication number
CN114125333B
CN114125333B CN202110989718.8A CN202110989718A CN114125333B CN 114125333 B CN114125333 B CN 114125333B CN 202110989718 A CN202110989718 A CN 202110989718A CN 114125333 B CN114125333 B CN 114125333B
Authority
CN
China
Prior art keywords
circuit
pixel
period
time
time circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110989718.8A
Other languages
English (en)
Other versions
CN114125333A (zh
Inventor
刘仁杰
邱奕诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/009,417 external-priority patent/US11290671B2/en
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to CN202410051668.2A priority Critical patent/CN117915212A/zh
Priority to CN202410051264.3A priority patent/CN117915211A/zh
Publication of CN114125333A publication Critical patent/CN114125333A/zh
Application granted granted Critical
Publication of CN114125333B publication Critical patent/CN114125333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种可输出时间差分数据或图像数据的像素电路，包含第一时间电路及第二时间电路。第一时间电路用于储存第一期间与第二期间的检测光能量以作为所述时间差分数据。第二时间电路用于储存所述第二期间的检测光能量以作为所述图像数据。所述像素电路可在不同运行模式下输出所述时间差分数据或所述图像数据对应的脉冲宽度信号。

Description

可选择输出时间差分数据或图像数据的像素电路
技术领域
本发明涉及一种像素结构，更特别涉及一种可选择输出对应时间差分数据及图像数据的脉冲宽度信号的像素电路。
背景技术
目前，光学式传感器用于输出电压值以供模拟数字转换器转换为数字图像帧后，光学式传感器的处理器再根据所述数字图像帧进行后续运算，例如计算位移量或进行动作检测。
然而，在数字后端进行运算的光学式传感器中，数字后端通常需要帧缓冲器来储存整张数字图像帧。一般而言，光学式传感器必须具备两个帧缓冲器以供储存像素数据。
有鉴于此，一种能够在模拟阶段直接进行各种像素数据运算的像素结构则为所需。
发明内容
本发明提供一种以脉冲宽度表示检测光强度的像素电路，并利用脉冲宽度信号进行像素内(intra-pixel)及像素间(inter-pixel)的像素层级运算。
本发明提供一种包含光二极管、第一时间电路、第二时间电路、第一比较器以及第二比较器的像素电路。所述光二极管用于产生光能量。所述第一时间电路包含第一电容具有第一端耦接所述光二极管。所述第二时间电路包含第二电容具有第一端耦接所述光二极管。所述第一比较器包含第一输入晶体管及第二输入晶体管。所述第一输入晶体管配置于所述第一时间电路内并连接至所述第一电容的第二端。所述第二输入晶体管配置于所述第一时间电路外并与其他像素电路共享。所述第二比较器包含第三输入晶体管及第四输入晶体管。所述第三输入晶体管配置于所述第二时间电路内并连接至所述第二电容的第二端。所述第四输入晶体管配置于所述第二时间电路外并与所述其他像素电路共享。
本发明还提供一种包含光二极管、第一时间电路及第二时间电路的像素电路。所述光二极管用于产生光能量。所述第一时间电路包含第一电容具有第一端耦接所述光二极管。所述第二时间电路包含第二电容具有第一端耦接所述光二极管。所述第一电容的第二端耦接第一比较器的反向输入端，该第一比较器配置于所述像素电路之外并由所述第一时间电路与其他像素电路共享。所述第二电容的第二端耦接第二比较器的反向输入端，该第二比较器配置于所述像素电路之外并由所述第二时间电路与所述其他像素电路共享。
本发明还提供一种包含源极随耦器、第一时间电路以及第二时间电路的像素电路。所述第一时间电路包含第一电容具有第一端耦接所述源极随耦器。所述第二时间电路包含第二电容具有第一端耦接所述源极随耦器。所述第一电容的第二端耦接第一比较器的反向输入端，该第一比较器配置于所述像素电路之外并由所述第一时间电路与其他像素电路共享。所述第二电容的第二端耦接第二比较器的反向输入端，该第二比较器配置于所述像素电路之外并由所述第二时间电路与所述其他像素电路共享。
本发明还提供一种包含光二极管、第一时间电路以及第二时间电路的像素电路。所述光二极管用于在第一期间产生第一光能量并在第二期间产生第二光能量。所述第一时间电路用于在所述第一期间被重置，并在所述第二期间依序接收所述第一光能量及所述第二光能量。所述第二时间电路用于在所述第二期间被重置，并在被重置后接收所述第二光能量但不接收所述第一光能量。
本发明实施例的时间电路用于储存不同期间的检测光能量及输出不同脉冲宽度的检测信号，其中，所述脉冲宽度与所述检测光能量呈正相关。
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
图1是本发明实施例的光传感器的像素架构的方框示意图；
图2是本发明实施例的像素电路的电路图；
图3是本发明实施例的像素电路的时间电路的电路图；
图4A是图3的时间电路的运行时序图；
图4B是图2的像素电路的运行时序图；
图5是本发明实施例的像素电路的减法电路的电路图；
图6是本发明实施例的像素电路的加法电路的电路图；
图7是本发明实施例的像素电路的绝对差分电路的电路图；
图8是本发明实施例的像素电路的递归运算电路的电路图；
图9是图8的递归运算电路的运行时序图；
图10是本发明实施例的像素电路的一种应用的示意图；
图11A至11C是使用本发明实施例的像素电路所执行的不同模式的流程图；
图12是使用本发明实施例的像素电路输出时间差分数据或图像数据的示意图；
图13是图12的像素电路的运行时序图；
图14是使用本发明实施例的像素电路的像素阵列进行时间差分检测的示意图；
图15是本发明的像素电路的变形例I的电路图；
图16是图15的像素电路的运行时序图；
图17是本发明的像素电路的变形例II的电路图；
图18是本发明的像素电路的变形例III的电路图；及
图19是本发明的像素电路的变形例IV的电路图。
附图标记说明
10、200 像素电路
12 运算电路
14 判断电路
2a 第一时间电路
2b 第二时间电路
PD 光二极管
SWrst 重置晶体管
SWt 转移晶体管
A 第一检测信号
B 第二检测信号
T1、T2 脉冲宽度
具体实施方式
本发明是涉及一种可在像素层级(pixel-wise)进行模拟运算的像素电路。每个像素输出具有对应检测光能量的脉冲宽度的检测信号。运算电路针对脉冲宽度信号(pulsewidth signal)进行模拟运算。模拟运算后的电压值可再经过电压-时间转换电路转换成脉冲宽度信号后，以相同或其他运算电路进行下一次模拟运算。藉此，可在模拟阶段即完成所有数据运算，而无须先转换为数字数据。
请参照图1所示，其为本发明实施例的光传感器(例如CMOS图像传感器)的像素架构的方框示意图。所述像素架构包含像素电路10及运算电路12。像素电路10用于输出不同期间的检测信号，例如图1中以信号A及信号B表示不同期间检测的不同检测信号。本发明中，检测信号A及B以脉冲宽度T1及T2表示像素电路10所检测的光能量的大小，其中，当检测光能量越大，相对应的检测信号A或B的脉冲宽度越长。
运算电路12包含任何用以进行信号之间运算的电路，例如本发明说明中以图5的减法电路、图6的加法电路以及图7的绝对差分电路来说明，但不限于此。在包含多个像素的像素阵列中，运算电路12可配置于每一像素内以对像素内数据进行处理或配置像素之间以对像素间数据进行处理。
某些实施方式中，所述像素架构还可另包含判断电路14，该判断电路14例如包含比较器，用以比较运算电路12的输出结果与预定阈值，以判断应用本发明的像素架构的装置的运行状态。例如，当本发明的像素架构应用于鼠标装置时，判断电路14可用以判断鼠标装置是否被用户提起。运算电路12的输出结果表示亮度变化，当判断电路14判断所述亮度变化大于或小于亮度阈值时，则判断鼠标装置被用户提起。判断电路14接着输出控制信号以进行相对应控制，例如，关闭电源和/或停止输出位移信号等，但并不以此为限。
请参照图2，其为本发明实施例的像素电路200的电路图。像素电路200用于输出脉冲宽度信号A、B，亦即检测信号。像素电路200包含光二极管PD、转移晶体管SWt、重置晶体管SWrst、第一时间电路2a以及第二时间电路2b连接至节点VFD。
光二极管PD用于根据所接收的光线L产生光能量。该光能量经过转移晶体管SWt以在不同期间(例如由控制信号TX控制)分别储存于第一时间电路2a及第二时间电路2b。本发明中，第一时间电路2a及第二时间电路2b除了用于储存不同期间的光能量外，还将该光能量分别转换成具有对应脉冲宽度(例如T1及T2)的检测信号A及B以供运算电路12进行模拟运算。第一时间电路2a及第二时间电路2b具有相同的电路配置，仅运行期间不同。
第一时间电路2a在第一期间(例如参照图4B显示的TSA)储存光二极管PD产生的第一光能量(例如参照图4B显示的VSIG1)，并在运算期间(例如参照图4B显示的TO1)根据第一光能量VSIG1输出具有第一脉冲宽度T1的第一检测信号A。
第二时间电路2b在第二期间(例如参照图4B显示的TSB)储存光二极管PD产生的第二光能量(例如参照图4B显示的VSIG2)，并在运算期间TO1根据第二光能量VSIG2输出具有第二脉冲宽度T2的第二检测信号B。可以了解的是，图中T1及T2的长度仅为例示，而并非用以限定本发明。
重置晶体管SWrst耦接于电压源VDD与节点VFD之间，用于在第一期间TSA重置第一时间电路2a并在第二期间TSB重置第二时间电路2b。
转移晶体管SWt耦接于光二极管PD与节点VFD之间，用于在第一期间TSA将第一光能量VSIG1转移至第一时间电路2a储存，并在第二期间TSB将第二光能量VSIG2转移至第二时间电路2b储存。藉此，像素电路200可用以储存不同期间的检测光能量，以表示检测光随时间的变化。
某些实施方式中，第一时间电路2a还包含第一反向器INV1耦接于第一时间电路2a的输出端与运算电路12之间，用于将第一检测信号A进行反向；第二时间电路2b还包含第二反向器INV2耦接于第二时间电路2b的输出端与运算电路12之间，用于将第二检测信号B进行反向。其他实施方式中，第一反向器INV1及第二反向器INV2配置于运算电路12中而非配置于第一时间电路2a及第二时间电路2b内。
请同时参照图3及图4A，图3是本发明实施例的像素电路的时间电路(例如2a及2b)的电路图；图4A是图3的时间电路2a/2b的运行时序图。必须说明的是，虽然图2显示单一像素电路包含两个时间电路，但本发明并不以此为限。其他实施方式中，每个像素电路包含如图3的单一时间电路以输出脉冲宽度信号A或B。
本发明中，以图3及图4A说明图2的时间电路2a及2b的运行方式。
时间电路2a及2b分别包含储存电容C、第一晶体管SW1、第二晶体管SW2以及第三晶体管SW3。储存电容及第一晶体管至第三晶体管在图2中分别以不同标号表示以区隔所属的时间电路。
储存电容C(第一时间电路2a中显示为第一电容C1，第二时间电路2b中显示为第二电容C2)的第一端连接重置晶体管SWrst，储存电容C用于储存光二极管PD产生的光能量，例如第一光能量VSIG1或第二光能量VSIG2。
第一晶体管SW1(第一时间电路2a中显示为SWa1，第二时间电路2b中显示为SWb1)耦接于电压源VDD与节点VX之间，其受到控制信号BIAS(第一时间电路2a中显示为BIAS1，第二时间电路2b中显示为BIAS2)控制，将储存光能量转换为检测信号，例如第一检测信号A或第二检测信号B。
第二晶体管SW2(第一时间电路2a中显示为SWa2，第二时间电路2b中显示为SWb2)耦接于储存电容C与第一晶体管SW1之间，并受到控制信号AZ(第一时间电路2a中显示为AZ1，第二时间电路2b中显示为AZ2)的控制。在第一期间TSA中，第二晶体管SWb2不导通以避免改变第二电容C2中已储存的能量。在第二期间TSB中，第二晶体管SWa2不导通以避免改变第一电容C1中已储存的能量。
第三晶体管SW3(第一时间电路2a中显示为SWa3，第二时间电路2b中显示为SWb3)耦接于储存电容C的第二端与地电压之间。
请再参照图4A，其显示时间电路2a/2b的运行包含重置期间、电荷转移期间、电荷储存期间以及转脉冲期间。重置期间中，控制信号BIAS、RESET及AZ为高准位，以重置储存电容C上的电荷，例如节点VFD的电位重置至VRESET(例如等于VDD)且节点VG的电位重置至VAZ。电荷转移期间，控制信号RESET改变为低准位，当控制信号TX转为高准位时，光二极管PD检测的光能量VSIG通过转移晶体管SWt转移至节点VFD而使其上的电位降为VRESET-VSIG，其中VSIG表示检测光能量。电荷储存期间，控制信号RESET再度改变为高准位而控制信号BIAS及AZ改变为低准位，以将光能量VSIG储存至节点VG而使其上的电位升为VAZ+VSIG。此时若将控制信号AZ维持为低准位以关闭第二晶体管SW2，储存电容C的储存电荷则大致维持不变。
图4A中，重置期间、电荷转移期间及电荷储存期间用作为第一时间电路2a的能量储存期间TSA或作为第二时间电路2b的能量储存期间TSB。在运算电路12的运算起始前，第一时间电路2a及第二时间电路2b依序储存光二极管PD的检测光能量。如图4A所示，运算起始后进入转脉冲期间，第一时间电路2a中的第一光能量VSIG1才被转换为第一检测信号A且第二时间电路2b中的第二光能量VSIG2才被转换为第二检测信号B。
在转脉冲期间，控制信号BIAS使用电压准位随时间递减的斜坡信号(rampsignal)。当控制信号BIAS开始改变为高准位(例如VBIAS_AZ)时，流经第一晶体管SW1的电流I1小于流经第三晶体管SW3的电流I3，而使得输出电压VX为低准位。随着控制信号BIAS的电压准位逐渐变小，电流I1逐渐变大，直到电流I1大致等于电流I3时，输出电压VX改变为高准位，而形成负脉冲宽度信号。当输出电压VX经过反向器INV后，可产生如图4A所示的正脉冲宽度信号，其中，脉冲宽度ΔT与光能量VSIG成正相关。藉此，本发明实施例的时间电路2a及2b将光二极管PD的检测光能量转换为时间信号，以供运算电路12进行运算。
请参照图4B，其为图2的像素电路200的运行时序图。第一时间电路2a在第一期间(例如能量储存期间TSA)根据图4A的运行方式储存第一光能量VSIG1至第一电容C1。第二时间电路2b在第二期间(例如能量储存期间TSB)根据图4A的运行方式储存第二光能量VSIG2至第二电容C2。接着，在第一运算期间TO1，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1将转换为第一检测信号A，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B。优选的，斜坡信号BIAS1及BIAS2大致同相(in-phase)以大致同时产生检测信号A及B，但不限于此。检测信号A及B根据运算电路12进行的运算可依序产生。运算电路12则在第一运算期间TO1对第一检测信号A及第二检测信号B进行数值计算，例如本发明中所举例的加法、减法及绝对差分运算，但本发明并不限于此。
如图4B所示，在第一运算期间TO1，储存第一光能量VSIG1的第一期间TSA早于储存第二光能量VSIG2的第二期间TSB。
一种实施方式中，在第一运算期间TO1结束后，第二时间电路2b继续储存第二光能量VSIG2，第一时间电路2a在下一个能量储存期间TSA’同样根据图4A的运行方式储存下一个第一光能量VSIG1’至第一电容C1。接着，在第二运算期间TO2，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1’将转换为第一检测信号A’，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B，其大致相同于第一运算期间TO1中所产生的信号。运算电路12则在第二运算期间TO2对第一检测信号A’及第二检测信号B进行数值计算。在第二运算期间TO2中，储存第一光能量VSIG1’的第一期间TSA’晚于储存第二光能量VSIG2的第二期间TSB。
在下一个能量储存期间，则维持第一时间电路2a的第一光能量VSIG1’而更新第二时间电路2b的第二光能量为VSIG2’。如图4B所示的反复更新第一时间电路2a及第二时间电路2b的储存光能量，可针对不同时间的信号进行数值计算。
请参照图5所示，其为本发明实施例的减法电路500的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲宽度T1的第一检测信号A及具有第二脉冲宽度T2的第二检测信号B。减法电路500包含运算电容Co以及彼此串接的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲宽度T1控制第一电流Ic对运算电容Co的充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲宽度T2控制第二电流Id对运算电容Co的放电时间，其中第一电流Ic大致等于第二电流Id。藉此，减法电路500可进行A-B的数值计算。可以了解的是，当减法电路500用于进行B-A的数值计算，第一运算晶体管SWA及第二运算晶体管SWB的栅极所接收的输入信号相反，其例如可通过切换组件或多任务器来实现。
请参照图6所示，其为本发明实施例的加法电路600的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲宽度T1的第一检测信号A及具有第二脉冲宽度T2的第二检测信号B。加法电路600包含运算电容Co以及相互并联的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲宽度T1控制第一电流Ic1对运算电容Co的第一充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲宽度T2控制第二电流Ic2对运算电容Co的第二充电时间，其中第一电流Ic1大致等于第二电流Ic2。藉此，加法电路600可进行A+B的数值计算。
请参照图7所示，其为本发明实施例的绝对差分电路700的电路图，其具有两组输入端耦接第一时间电路2a及第二时间电路2b，以接收具有第一脉冲宽度T1的第一检测信号A、Abar及具有第二脉冲宽度T2的第二检测信号B、Bbar，其中Abar、Bbar可使用反相器分别从A、B产生，或反向为之。当第一脉冲宽度T1大于第二脉冲宽度T2时，由第一组输入端(包含运算晶体管SWA及SWBbar)接收脉冲宽度信号A及Bbar，以控制第一电流Ic1对运算电容Co的第一充电时间。当第一脉冲宽度T1小于第二脉冲宽度T2时，由第二组输入端(包含运算晶体管SWB及SWAbar)接收脉冲宽度信号B及Abar，以控制第二电流Ic2对运算电容Co的第二充电时间。藉此，绝对差分电路700可进行|A-B|的数值计算。
虽然图5至图7的电流源显示为以控制信号PBIAS控制晶体管来实现，但本发明并不限于此。也可以使用其他电流源。
请参照图8，其为本发明实施例的像素电路的递归运算电路800的电路图，该递归运算电路800连接至运算电路12，用于控制运算电路12的运算时序以及将运算结果(即储存于运算电容Co中的电荷)再度转换为脉冲宽度信号以进行下一次运算，例如递归运算电路800的脉冲宽度输出连接至运算电路12的一个信号输入端，作为图5至图7的A或B。
递归运算电路800包含第一递归晶体管SWr1、第二递归晶体管SWr2及第三递归晶体管SWr3，其与图3的第一晶体管SW1、第二晶体管SW2及第三晶体管SW3的连接相同。
图8中，虚线框81内的电路例如可称为电压-时间转换电路，用于将运算电容Co的电压转换为如同A及B的脉冲宽度信号，其中，图8的运算电容Co即为图5至图7的运算电容Co。
请同时参照图9，其为图8的递归运算电路800的运行时序图。在使用运算电容Co对第一时间电路2a及第二时间电路2b输出的第一检测信号A及第二检测信号B进行数值计算前，先要对运算电容Co进行重置。在运算重置期间，控制信号AZr及BIASr改变为高准位，用于将运算电容Co的电位重置为VAZ。本实施方式中，第二递归晶体管SWr2用作为运算重置晶体管，以在运算重置期间重置运算电容Co的电位。数值计算期间(例如斜线部分)中，控制信号AZr改变为低准位，运算电路12的运算结果被存入运算电容Co以使得其电位改变，其中，电位改变的幅度与运算结果相关。接着，电荷储存期间，运算电容Co持续保持运算后电位直到下一次运算起始，电压-时间转换电路81再度将运算后电位转换为脉冲宽度信号以供运算电路12进行运算。递归运算电路800的电荷储存期间与转脉冲期间的运行方式与图4A的电荷储存期间与转脉冲期间的运行方式相同，例如使用斜坡信号产生脉冲宽度信号，故于此不再赘述。
一种实施方式中，递归运算电路800还可包含反相器INV用于将输出的脉冲宽度信号反向。然而，当运算电路12包含反相器时，递归运算电路800则不包含反相器INV。
本发明中，图4A的转脉冲期间与图9的运算重置期间及数值计算期间整体可称为运算期间To，其中，图9的运算重置期间的运行可与图4A的转脉冲期间的运行同时进行或可接续于其后进行。
可以了解的是，如果递归运算电路800之后不用进行下一次运算，递归运算电路800可直接将运算电容Co的计算后电位提供(例如通过开关组件来控制)至判断电路14以供判断，例如通过比较器与参考电位相比较。
本发明将图8的电路称为递归运算电路，是因为运算电路12的运算结果可多次经过递归运算电路800储存及转换为脉冲宽度信号以进行多次递归运算。亦即，运算电路12不仅计算光二极管PD的检测结果，还可将其本身的运算结果与其他相素的运算结果再次运算。
藉此，通过使用图2的像素电路200搭配图8的递归运算电路800，可在像素层级直接对像素数据进行各种运算，以进行各种应用，判断电路14则是直接根据像素电路200搭配递归运算电路800的最终运算结果，进行各种判断，例如，可进行导航装置的抬起判断、导航向量计算、图像识别、图像分类、动作检测、多层神经网络运算等，以实现像素内运算的电路架构。
例如参照图10所示，其显示本发明的像素电路应用于动作检测(例如应用于安防系统)的示意图。照相机的像素阵列包含多个阵列排列的像素，判断电路14例如根据彼此相邻的9个像素，包含像素0至像素8，来进行动作检测，其中，像素0为像素1至像素8的中间像素。本实施方式中，像素0至像素8分别包含图2的像素电路200和/或至少一个运算电路12。
如上所述，像素0至像素8分别产生第一检测信号A0～A8及第二检测信号B0～B8。像素0至像素8的第一检测信号A0～A8及第二检测信号B0～B8经过减法电路500(例如，包含于像素0至像素8的像素电路中，但不限于此)进行数值计算，可分别得到Y0～Y8的减法结果储存于相应的运算电容Co(例如图8的Co)，其中，Y0～Y8表示每个像素0至像素8可进行不同检测期间的检测信号的时间差分运算，以表示每个像素所检测的亮度变化。
接着，通过递归运算电路800将Y0～Y8转换为脉冲宽度信号后，通过绝对差分电路700，分别对Y0与Y1、Y0与Y2、…、Y0与Y8进行绝对差分的数值计算而得到Y01至Y08，其中，Y01～Y08表示像素阵列进行不同像素之间的空间差分运算，且Y01～Y08包含了时间及空间差分的运算结果。
最后，Y01～Y08经由加法电路600进行加总。同理，Y01～Y08是先储存于相应的运算电容Co，再由电压-时间转换电路81转换为脉冲宽度信号以供加法电路600进行加法运算。
一种实施方式中，加法电路600如图6所示包含两个信号输入端，以每次计算Y01～Y08其中两个的加法运算后进行储存及电压-时间转换后，再与Y01～Y08中剩下的下一个进行加法运算，直到完成全部加法运算。
另一物种实施方式中，加法电路包含8个输入端并使用Y01～Y08相关的脉冲宽度控制各别电流源对运算电容的充电时间，以相加Y01～Y08。
判断电路14接收加法电路600的加法运算结果，并将其与预定阈值比较(例如使用比较器)。当Y01～Y08的总和大于或等于预定阈值时，表示检测到活动。判断电路14则输出控制信号以进行相对应控制，例如开启光源、进行录像、提高图像取样频率等。
另一实施方式中，判断电路14接收时间差分Y0～Y8的总和(例如Y0～Y8直接从相素0至相素8输出至加法电路600)，当该总和大于或小于(根据光源配置而定)亮度阈值，表示鼠标装置被用户提起。
可以了解的是，图10中是以9个相邻像素检测到的时间及空间亮度变化来进行动作检测或抬起检测，但本发明并不以此为限。判断电路14可根据适当数目像素的时间及空间亮度变化进行检测，其可根据检测环境及像素阵列的尺寸来设定。
图2中的本发明实施例的像素电路200在不同控制信号可运行于不同模式，包含如图11A所示的输出图像数据、如图11B所示的输出差分数据以及如图11C所示的判断是否输出图像数据，其中模式III可以视为模式I及模式II的组合。
图12中，第一时间电路2a显示在输出期间(例如图4B的期间TO1)为输出差分数据Ddiff而第二时间电路2b显示在所述输出期间为输出图像数据Dimage。在下一个输出期间(例如图4B的期间TO2)，第一时间电路2a输出图像数据Dimage而第二时间电路2b输出差分数据Ddiff，如此反复交换。
亦即，图11A至图11C中所示的电路互换是指记录并输出差分数据Ddiff及图像数据Dimage的时间电路在每次输出期间互换，其中该输出期间是从时间电路读取数据或信号的期间。
图12的像素电路1200与图2相同，其差异在于改变控制信号以从两个时间电路得到不同的输出信号。此外，为了标示不同时间电路，图12中，第一时间电路2a中的组件及信号标示_R而第二时间电路2b中的组件及信号标示_N。
请参照图13所示，其为图12的像素电路1200的信号时序图，其包含了记录光能量的第一期间及第二期间，以及三个信号输出期间，包含读取差分数据期间、差分检查期间以及读取图像数据期间。
第一期间的重置曝光期间中，对光二极管PD曝光并通过图13所示的控制信号BIAS_R、RESET及AZ_R的配置将节点VFD的电压重置为VRESET且将节点VG_R的电压重置为VAZ。
第一期间的电荷转移期间中，通过图13所示的控制信号BIAS_R、RESET及AZ_R的配置将光能量VREF通过转移晶体管SWt转移至节点VFD而使其上的电位变化为VRESET-VREF。
第二期间的重置曝光期间中，再对二极管PD曝光并将节点VFD的电压再次重置为VRESET。此时，由于储存电容C1为浮接(AZ_R转为低准位)，对应节点VFD的电压发生VREF的变化，节点VG_R的电压同时增加VREF而成为VAZ+VREF。
第二期间的电荷转移期间中，将光能量VNEW通过转移晶体管SWt转移至节点VFD而使其上的电位变化为VRESET-VNEW，其中，VREF的意义类似图4B的VSIG1而VNEW的意义类似图4B的VSIG2，只是此处VREF及VNEW都是转移至节点VFD。此时，由于储存电容C1仍为浮接，节点VG_R的电压同时改变为VAZ+(VREF-VNEW)。亦即，节点VG_R记录了第一期间与第二期间的光二极管PD所检测的光能量变化(VREF-VNEW)。
接着，通过选择控制信号BIAS_R或BIAS_N，即可选择运行于图11A至图11C的不同模式。
图11A的模式I中，读取第二时间电路2b的检测光能量VNEW。该检测光能量VNEW未与其他期间检测的光能量差分，故可以考虑是第二期间中像素电路1200检测的图像数据。
请再参照图13所示，第二期间的电荷转移期间中，节点VFD的电压形成为VRESET-VNEW。读取图像数据期间，储存电容C2为浮接(AZ_N转为低准位)。当节点VFD的电压被重置为VRESET时，对应节点VFD的电压变化VREF，节点VG_N的电压同时增加VNEW而形成VAZ+VNEW。使用如图4A的相同方法，将斜坡信号作为控制信号BIAS_N输入第一晶体管SW1_N以输出脉冲宽度信号Timage，其长度对应于光能量VNEW的大小，因其已说明于上，故于此不再赘述。该脉冲宽度信号Timage可如上所述由其他运算电路进行模拟运作或由后端的处理器进行其他应用，例如进行影像识别或动作检测，但不限于此。
在下一个期间中，对光二极管PD曝光时，新的图像数据则记录于第一时间电路2a而新的差分数据则记录于第二时间电路2b。使用如图4A的相同方法，将斜坡信号作为控制信号BIAS_R输入第一晶体管SW1_R以输出时间信号(即脉冲宽度信号)Timage以作为像素电路1200输出的图像数据。
图11B的模式II中，读取第一时间电路2a的光能量差(VREF-VNEW)。
请再参照图13所示，第二期间的电荷转移期间中，节点VG_R的电压变化为VAZ+(VREF-VNEW)。读取差分数据期间，使用如图4A的相同方法，将斜坡信号作为控制信号BIAS_R输入第一晶体管SW1_R以输出时间信号Tdiff，其长度对应光能量差(VREF-VNEW)的大小，因其已说明于上，故于此不再赘述。
必须说明的是，读取差分数据期间，根据不同期间中光二极管PD所检测的光能量，光能量差(VREF-VNEW)可能为正值或负值，为了能够在(VREF-VNEW)为负值时仍能够输出相对应的脉冲宽度信号(脉冲宽度没有负值)，因此斜坡信号的起始并非从VAZP开始，而是增加一个电压偏移值Voff。虽然图13中显示脉冲宽度信号Tdiff正比于Voff+(VREF-VNEW)，当Voff为固定值时，脉冲宽度信号Tdiff实质上只与(VREF-VNEW)相关。
必须说明得是，虽然图13显示斜坡控制信号BIAS_R及BIAS_N在电压谷之后开始，该电压谷用于创造斜坡信号得起始点。
在下一个期间中，对光二极管PD曝光时，新的差分数据Ddiff则记录于第二时间电路2b而新的图像数据Dimage则记录于第一时间电路2a。使用如图4A的相同方法，将斜坡信号作为控制信号BIAS_N输入第一晶体管SW1_N以输出时间信号Tdiff作为像素电路1200输出的差分数据。
图11C的模式III中，根据从第一时间电路2a记录的差分信号(VREF-VNEW)，判断是否读取像素电路1200的第二时间电路2b的图像数据。
请再参照图13所示，差分检查期间，将控制信号BIAS_R的电压VAZP加上及减去电压阈值Vth以与VAZ+(VREF-VNEW)比较。当(VREF-VNEW)的变化量大于Vth时，差分信号Ddiff会出现转态，例如从1变0或从0变1，表示像素电路1200在第一期间与第二期间之间检测到光能量变化。因此，后端的处理器则在读取图像数据期间读取像素电路1200的第二时间电路2b记录于节点VG_N的图像数据。
若(VREF-VNEW)的变化量不大于Vth，则不读取节点VG_N的电压值并在下一个期间继续检测光能量，如图11C所示。
同理，在所述下一个期间中，对光二极管PD曝光时，差分数据及图像数据的储存位置互换。后端处理器则根据第二时间电路2b的差分信号Ddiff判断光能量变化是否大于或等于阈值Vth，以决定是否从第一时间电路2a读取图像数据Dimage。
必须说明的是，图13的读取差分数据期间，差分检查期间及读取图像数据期间并没有必要都执行，可根据不同应用只执行至少其中一者。
例如参照图14所示，当像素阵列包含多个像素电路1200(或后述的1500、1700、1800、1900)时，根据图13显示的差分检查可确认每个像素电路1200在第一图像帧及第二图像帧之间是否检测到光能量变化，亦即判断信号Ddiff否转态。
一种实施方式中，后端的处理器(例如上述的判断电路或后端主机)针对检测到足够光能量变化的像素电路1200进行标记(tag)，例如图14显示像素阵列中有五个(标示箭头符号者)像素电路1200检测到光能量变化，即差分信号Ddiff发生转态。
另一种实施方式中，后端的处理器仅读取检测到光能量变化的像素电路1200的图像数据(即脉冲宽度信号)用于更新后端所储存的对应帧缓冲器(frame buffer)包的图像数据，以供图像识别或动作检测，但不限于此。没有检测到光能量变化的像素电路1200的图像数据则不被后端的处理器读取。
必须说明的是，后端的处理器对于检测到足够光能量变化的像素电路1200及其图像数据的使用方式可根据不同应用而定。
综上所述，本发明的像素电路1200由于包含两个时间电路，在进行了两个不同期间的重置曝光及电荷转移后，可分别记录时间差分数据(或信号)及图像数据，根据选择不同的控制信号BIAS_R及BIAS_N(例如使用切换开关或多任务器)，可执行图11A至图11C等不同模式的操作。
请参照图15所示，其为本发明实施例的像素电路的变形例1500，其同样可根据不同的控制信号BIAS_R及BIAS_N，来执行图11A至图11C等不同模式的操作。
图15的像素电路1500与图12的像素电路1200的差异在于，以比较器取代图12的第一晶体管SW1_R、SW1_N及第三晶体管SW3_R、SW3_N。图15右上方的电路表示两个比较器的结构及其输入信号。比较器CMP1的反向输入端连接第一电容C1的第二端及第二晶体管SW2_R，比较器CMP1的非反向输入端接收控制信号BIAS_R。比较器CMP2的反向输入端连接第二电容C2的第二端及第二晶体管SW2_N，比较器CMP2的非反向输入端接收控制信号BIAS_N。相对图12，本实施例可降低电流及噪声的影响。
请参照图16所示，其为图15的像素电路1500的信号时序图。
类似地，第一期间中，对光二极管PD曝光并通过图16所示的控制信号BIAS_R、RESET及AZ_R的配置在节点VFD上形成电压VRESET-VREF。第二期间中，再对光二极管PD曝光并通过图16所示的控制信号BIAS_R、RESET及AZ_R的配置在节点VG_R上形成电压VAZ+(VREF-VNEW)。
读取图像数据期间，储存电容C2为浮接(AZ_N转为低准位)，当节点VFD的电压被重置为VRESET时，对应节点VFD的电压变化VREF，节点VG_N的电压同时增加VNEW而形成VAZ+VNEW。将斜坡信号作为控制信号BIAS_N输入比较器CMP2以使比较器CMP2输出时间信号Timage。
读取差分数据期间，将斜坡信号作为控制信号BIAS_R输入比较器CMP1以使比较器CMP1以输出时间信号Tdiff。
差分检查期间，将电压VAZ加上及减去电压阈值Vth作为控制信号BIAS_R以与VAZ+(VREF-VNEW)比较。当(VREF-VNEW)的变化量大于Vth时，差分信号Ddiff会出现转态。
读取差分数据，差分检查及读取图像数据类似于图13，主要差异在于控制信号BIAS_R及BIAS_N不同。
图15中，是将比较器CMP1及CMP2的所有晶体管都配置于像素电路1500内，因此增加了像素电路1500的面积。
请参照图17所示，其为本发明实施例的像素电路的变形例1700，其主要将图15的比较器的第一输入晶体管SWc1及第三输入晶体管SWc3分别配置于像素电路1700内，而将比较器的其他晶体管配置于像素电路1700外并与其他像素电路共享。该其他像素电路是与像素电路1700位于相同列(例如图14的像素阵列的相同列)的多个像素电路。
像素电路1700的信号时序图同样显示于图16。
本变形例中，像素电路1700包含光二极管PD、转移晶体管SWt、重置晶体管SWrst、第一时间电路172a以及第二时间电路172b。
第一时间电路172a包含第一电容(或储存电容)C1及第二晶体管SW2_R，其功能分别与图2的组件C1及SWa2类似，故于此不再赘述。第一电容C1具有第一端(例如图17显示其左端)耦接光二极管PD。
第一时间电路172a还包含第一输入晶体管SWc1，其作为第一比较器的反向输入端，并连接于第一电容C1的第二端(例如图17显示其右端)。该第一比较器还包含第二输入晶体管SWc2以及晶体管T1、T2配置于像素电路1700外并由第一时间电路172a与其他像素电路共享。第二输入晶体管SWc2作为第一比较器的非反向输入端。
第二时间电路172b包含第二电容(或储存电容)C2及第二晶体管SW2_N，其功能分别与图2的组件C2及SWb2相同，故于此不再赘述。第二电容C2具有第一端(例如图17显示其左端)耦接光二极管PD。
第二时间电路172b还包含第三输入晶体管SWc3，其作为第二比较器的反向输入端，并连接于第二电容C2的第二端(例如图17显示其右端)。该第二比较器还包含第四输入晶体管SWc4以及晶体管T3、T4配置于像素电路1700外并由第二时间电路172b与所述其他像素电路共享。第四输入晶体管SWc4作为所述第二比较器的非反向输入端。
光二极管PD用于产生光能量，包含图16所示的VREF及VNEW。
转移晶体管SWt连接于光二极管PD与第一电容C1的第一端及第二电容C2的第一端之间。如图16所示，转移晶体管SWt用于在第一期间及第二期间将光能量(包含VREF及VNEW)转移至第一时间电路172a(分别显示在节点VFD上的VRESET-VREF及VRESET-VNEW)并在第二期间将光能量(包含VNEW)转移至第二时间电路172b(显示在节点VFD上的VRESET-VNEW)。
重置晶体管SWrst连接于转移晶体管SWt与第一电容C1的第一端及第二电容C2的第一端之间。重置晶体管SWt的功能已说明于上，故于此不再赘述。
第二晶体管SW2_R连接于第一电容C1与第一输入晶体管SWc1之间，其中第一时间电路172a的第二晶体管SW2_R在第二期间不导通，如图16所示控制信号AZ_R在第二期间为低准位。第二晶体管SW2_N连接于第二电容C2与第三输入晶体管SWc3之间，其中第二时间电路172b的第二晶体管SW2_N在第一期间不导通，如图16所示控制信号AZ_N在第一期间为低准位。
本实施例中，第一时间电路172a用于记录第一期间与第二期间之间光二极管PD检测的光能量的光能量变化，如图16所示在第二期间转移晶体管SWt导通时，节点VG_R电压转变成VAZ+(VREF-VNEW)，其中，VAZ是重置期间节点VG_R上的电压。第二时间电路172b用于记录第二期间中光二极管PD的检测光能量，如图16所示在读取图像数据期间当节点VFD重置至电压VRESET时，节点VG_N电压转变成VAZ+VNEW。
根据第二输入晶体管SWc2的输入信号，像素电路1700可运行于不同模式，如图11B至图11C所示。当第二输入晶体管SWc2接收斜坡信号时(如图16的读取差分数据期间所示)，第一时间电路172a输出与光能量变化(VREF-VNEW)对应的脉冲宽度信号Tdiff。如前所述，(VREF-VNEW)可能为负值，斜坡信号的起始点加上了偏压值Voff。
当第二输入晶体管SWc2依序接收下阈值电压VAZ-Vth及上阈值电压VAZ+Vth时(如图16的读取检查差分期间所示)，可确认光能量变化(VREF-VNEW)是否超过电压阈值Vth。当VAZ+(VREF-VNEW)没有超出上阈值电压VAZ+Vth及下阈值电压VAZ-Vth的范围，输出信号Ddiff不会出现转态，表示像素电路1700没有检测到足够的能量变化；当VAZ+(VREF-VNEW)超出上阈值电压VAZ+Vth或下阈值电压VAZ-Vth的范围，输出信号Diff则会出现转态，表示像素电路1700检测到能量变化，后端的处理器则可据以进行对应运行。
根据第四输入晶体管SWc4的输入信号，像素电路1700可运行于另一种模式，如图11A所示。当第四输入晶体管SWc4接收斜坡信号时(如图16的读取图像数据期间所示)，第二时间电路172b输出与检测光能量VNEW对应的脉冲宽度信号Timage。由于检测光能量VNEW没有经过差分运算而不会出现负值，因此不用加上偏压值Voff。
本发明实施例的像素电路1700适用于滚动快门(rolling shutter)像素阵列。因此，第一时间电路172a还包含行选择晶体管SWrs_R(显示包含两个)连接于第一时间电路172a与第一比较器之间，行选择晶体管SWrs_R用于根据行选择信号RS连接第一时间电路172a与第一比较器。第二时间电路172b还包含行选择晶体管SWrs_N(显示包含两个)连接于第二时间电路172b与第二比较器之间，行选择晶体管SWrs_N用于根据行选择信号RS连接第二时间电路172b与第二比较器。
产生行选择信号给滚动快门像素阵列的方式为已知，故于此不再赘述。
关于像素电路1700未说明的运行可参照图16所示。
请参照图18所示，其为本发明实施例的像素电路的变形例1800，其主要将图17的第一比较器及第二比较器全部配置于像素电路1800外并与其他像素电路共享。该其他像素电路是与像素电路1800位于相同列(例如图14的像素阵列的相同列)的多个像素电路。
每个像素电路1800的信号时序图同样显示于图16。
像素电路1800包含光二极管PD、转移晶体管SWt、重置晶体管SWrst、第一时间电路182a以及第二时间电路182b。
第一时间电路182a包含第一电容C1及第二晶体管SW2_R，其功能分别与图2的组件C1及SWa2类似，故于此不再赘述。第一电容C1具有第一端(例如图18显示其左端)耦接光二极管PD。
第一时间电路182a的第一电容C1的第二端(例如图18显示其右端)耦接第一比较器CMP1的反向输入端。该第一比较器CMP1配置于像素电路1800之外并由第一时间电路182a与所述其他像素电路共享。
第二时间电路182b包含第二电容C2及第二晶体管SW2_N，其功能分别与图2的组件C2及SWb2类似，故于此不再赘述。第二电容C2具有第一端(例如图18显示其左端)耦接光二极管PD。
第二时间电路182b的第二电容C2的第二端(例如图18显示其右端)耦接第二比较器CMP2的反向输入端。该第二比较器CMP2配置于像素电路1800之外并由第二时间电路182b与所述其他像素电路共享。
光二极管PD用于产生光能量，包含图16所示的VREF及VNEW。
转移晶体管SWt连接于光二极管PD与第一电容C1的第一端及第二电容C2的第一端之间。如图16所示，转移晶体管SWt用于在第一期间及第二期间将光能量(包含VREF及VNEW)转移至第一时间电路182a(分别显示在节点VFD上的VRESET-VREF及VRESET-VNEW)并在第二期间将光能量(包含VNEW)转移至第二时间电路182b(显示在节点VFD上的VRESET-VNEW)。
重置晶体管SWrst连接于转移晶体管SWt与第一电容C1的第一端及第二电容C2的第一端之间。重置晶体管SWt的功能已说明于上，故于此不再赘述。
第二晶体管SW2_R连接于第一电容C1与第一比较器CMP1之间，其中第一时间电路182a的第二晶体管SW2_R在第二期间不导通，如图16所示控制信号AZ_R在第二期间为低准位。第二晶体管SW2_N连接于第二电容C2与第二比较器CMP2之间，其中第二时间电路182b的第二晶体管SW2_N在第一期间不导通，如图16所示控制信号AZ_N在第一期间为低准位。
本实施例中，第一时间电路182a用于记录第一期间与第二期间之间光二极管PD检测的光能量的光能量变化，如图16所示在第二期间转移晶体管SWt导通时，节点VG_R电压转变成VAZ+(VREF-VNEW)，其中，VAZ是重置期间节点VG_R上的电压。第二时间电路182b用于记录第二期间中光二极管PD的检测光能量，如图16所示在读取图像数据期间当节点VFD重置至电压VRESET时，节点VG_N电压转变成VAZ+VNEW。
根据第一比较器CMP1的非反向输入端的输入信号，像素电路1800可运行于不同模式，如图11B至图11C所示。例如，当第一比较器CMP1的非反向输入端接收斜坡信号时(如图16的读取差分数据期间所示)，第一时间电路182a输出与光能量变化(VREF-VNEW)对应的脉冲宽度信号Tdiff。如前所述，(VREF-VNEW)可能为负值，斜坡信号的起始点加上了偏压值Voff。
当第一比较器CMP1的非反向输入端依序接收下阈值电压VAZ-Vth及上阈值电压VAZ+Vth时(如图16的读取检查差分期间所示)，可确认光能量变化(VREF-VNEW)是否超过电压阈值Vth。当VAZ+(VREF-VNEW)没有超出上阈值电压VAZ+Vth及下阈值电压VAZ-Vth的范围，输出信号Ddiff不会出现转态，表示像素电路1800没有检测到足够的能量变化；当VAZ+(VREF-VNEW)超出上阈值电压VAZ+Vth或下阈值电压VAZ-Vth的范围，输出信号Ddiff则会出现转态，表示像素电路1800检测到能量变化，后端的处理器则可据以进行对应运行。
必须说明的是，上阈值电压及下阈值电压的输入顺序并无特定限制。
根据第二比较器CMP2的非反向输入端的输入信号，像素电路1800可运行于另一种模式，如图11A所示。当第二比较器CMP2的非反向输入端接收斜坡信号时(如图16的读取图像数据期间所示)，第二时间电路182b输出与检测光能量VNEW对应的脉冲宽度信号Timage。由于检测光能量VNEW没有经过差分运算而不会出现负值，因此不用加上偏压值Voff。
为了让第一电容C1上的电压无损耗地缓冲至电容C3进行储存，第一时间电路182a还包含第一源极随耦器SF_R连接于第一电容C1与第二晶体管SW2_R与第一比较器CMP1之间。为了让第二电容C2上的电压无损耗地缓冲至电容C4进行储存，第二时间电路182b还包含第二源极随耦器SF_N连接于第二电容C2与第二晶体管SW2_N与第二比较器CMP2之间。
本发明实施例的像素电路1800适用于滚动快门像素阵列。因此，第一时间电路182a还包含行选择晶体管SWrs_R连接于第一源极随耦器SF_R与第一比较器CMP1之间，行选择晶体管SWrs_R用于根据行选择信号RS导通第一源极随耦器SF_R与第一比较器CMP1。第二时间电路182b还包含行选择晶体管SWrs_N连接于第二源极随耦器SF_N与第二比较器CMP2之间，行选择晶体管SWrs_N用于根据行选择信号RS导通第二源极随耦器SF_N与第二比较器CMP2。
关于像素电路1800未说明的运行可参照图16所示。
图18的变形例中，第一比较器CMP1及第二比较器CMP2是配置于像素电路1800外并与其他像素电路共享。因此，图16的运行中，第一期间与第二期间的运行是在像素电路1800内进行的，而输出阶段(即导通行选择晶体管SWrs_R或SWrs_N)的读取差分数据、差分检查以及读取图像数据，主要是在像素电路1800外进行的。
一个像素列的多个像素电路1800根据行选择信号RS依序使用比较器CMP1或CMP2输出时间信号或差分检查信号。
请参照图19所示，其为本发明实施例的像素电路的变形例1900，其主在图18的像素电路1800中另外配置源极随耦器SF连接于转移晶体管SWt与第一时间电路192a的第一电容C1及第二时间电路192b的第二电容C2之间，以将节点VFD上的电压无损耗地缓冲至第一电容C1及第二电容C2以提升像素电路的灵敏度及转换增益。
图19的其余电路均于图18相同且其运行同样可参照图16，故于此不再赘述。
图19的变形例中，第一电容C1的第二端耦接第一比较器CMP1的反向输入端，该第一比较器CMP1配置于像素电路1900之外并由第一时间电路192a与其他像素电路共享。第二电容C2的第二端耦接第二比较器CMP2的反向输入端，该第二比较器CMP2配置于像素电路1900之外并由第二时间电路192b与其他像素电路共享。所述其他像素电路是与像素电路1900位于相同列(例如图14的像素阵列的相同列)的多个像素电路。
必须说明的是，上述像素电路1500、1700、1800及1900的运行，可套用于例如图14的像素阵列的每个像素。
必须说明的是，既然时间差分数据及图像数据的存放位置会互换，在第一次循环时，也可能第一时间电路记录图像数据而第二时间电路记录时间差分数据。
必须说明的是，本发明说明中所谓组件在像素电路内是指像素阵列的每个像素电路都包含一个该组件，而所谓组件在像素电路外是指像素阵列的一列像素电路共享该组件。
综上所述，在已知光学式传感器中，像素数据被事先转换成数字数据后，再由数字后端进行运算，因此需要使用帧缓冲器来暂存帧数据。因此，本发明还提供一种可输出脉冲宽度信号以进行模拟运算的像素电路(图2及图5至图7)，其可通过在运算期间输出相对不同检测期间的脉冲宽度信号以供运算电路进行模拟运算，以达成在像素层级即完成像素数据运算的目的。
虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (6)

1.一种像素电路，该像素电路包含：
光二极管，该光二极管用于产生光能量；
第一时间电路，该第一时间电路包含：
第一电容，该第一电容具有第一端耦接所述光二极管；
第二时间电路，该第二时间电路包含：
第二电容，该第二电容具有第一端耦接所述光二极管；
转移晶体管，该转移晶体管连接于所述光二极管与所述第一电容的所述第一端及所述第二电容的所述第一端之间，用于在第一期间及第二期间将所述光能量转移至所述第一时间电路并在所述第二期间将所述光能量转移至所述第二时间电路；
重置晶体管，该重置晶体管连接于所述转移晶体管与所述第一电容的所述第一端及所述第二电容的所述第一端之间；
第一比较器，该第一比较器包含：
第一输入晶体管，该第一输入晶体管配置于所述第一时间电路内作为所述第一比较器的反向输入端并连接至所述第一电容的第二端；及
第二输入晶体管，该第二输入晶体管配置于所述第一时间电路外作为所述第一比较器的非反向输入端并与其他像素电路共享；以及
第二比较器，该第二比较器包含：
第三输入晶体管，该第三输入晶体管配置于所述第二时间电路内作为所述第二比较器的反向输入端并连接至所述第二电容的第二端；及
第四输入晶体管，该第四输入晶体管配置于所述第二时间电路外作为所述第二比较器的非反向输入端并与所述其他像素电路共享，其中，所述第一时间电路用于记录所述第一期间与所述第二期间之间所述光二极管的光能量变化，及
所述第二时间电路用于记录所述第二期间中所述光二极管的检测光能量。
2.根据权利要求1所述的像素电路，其中，
所述其他像素电路是与所述像素电路位于像素阵列的相同列的多个像素电路。
3.根据权利要求1所述的像素电路，其中，
所述第一时间电路还包含第二晶体管，连接于所述第一电容与所述第一输入晶体管之间，
所述第二时间电路还包含第二晶体管，连接于所述第二电容与所述第三输入晶体管之间，及
所述第一时间电路的所述第二晶体管在所述第二期间不导通，所述第二时间电路的所述第二晶体管在所述第一期间不导通。
4.根据权利要求1所述的像素电路，其中，所述第二输入晶体管用于接收斜坡信号，以使所述第一时间电路输出与所述光能量变化对应的脉冲宽度信号，或
依序接收上阈值电压及下阈值电压，以确认所述光能量变化是否超过所述上阈值电压或所述下阈值电压。
5.根据权利要求1所述的像素电路，其中所述第四输入晶体管用于
接收斜坡信号，以使所述第二时间电路输出与所述检测光能量对应的脉冲宽度信号。
6.根据权利要求1所述的像素电路，还包含多个行选择晶体管连接于所述第一时间电路与所述第一比较器之间及连接于所述第二时间电路与所述第二比较器之间。
CN202110989718.8A 2020-09-01 2021-08-26 可选择输出时间差分数据或图像数据的像素电路 Active CN114125333B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410051668.2A CN117915212A (zh) 2020-09-01 2021-08-26 具有可分享比较器的时间电路的像素电路
CN202410051264.3A CN117915211A (zh) 2020-09-01 2021-08-26 具有两个时间电路的像素电路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/009,417 2020-09-01
US17/009,417 US11290671B2 (en) 2020-09-01 2020-09-01 Pixel circuit outputting pulse width signals and performing analog operation
US17/395,527 2021-08-06
US17/395,527 US11812176B2 (en) 2020-09-01 2021-08-06 Pixel circuit selecting to output time difference data or image data

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202410051668.2A Division CN117915212A (zh) 2020-09-01 2021-08-26 具有可分享比较器的时间电路的像素电路
CN202410051264.3A Division CN117915211A (zh) 2020-09-01 2021-08-26 具有两个时间电路的像素电路

Publications (2)

Publication Number Publication Date
CN114125333A CN114125333A (zh) 2022-03-01
CN114125333B true CN114125333B (zh) 2024-05-07

Family

ID=80355946

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110989718.8A Active CN114125333B (zh) 2020-09-01 2021-08-26 可选择输出时间差分数据或图像数据的像素电路
CN202410051264.3A Pending CN117915211A (zh) 2020-09-01 2021-08-26 具有两个时间电路的像素电路
CN202410051668.2A Pending CN117915212A (zh) 2020-09-01 2021-08-26 具有可分享比较器的时间电路的像素电路

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202410051264.3A Pending CN117915211A (zh) 2020-09-01 2021-08-26 具有两个时间电路的像素电路
CN202410051668.2A Pending CN117915212A (zh) 2020-09-01 2021-08-26 具有可分享比较器的时间电路的像素电路

Country Status (2)

Country Link
US (2) US11812176B2 (zh)
CN (3) CN114125333B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755778A (zh) * 2004-09-30 2006-04-05 精工爱普生株式会社 像素电路、像素驱动方法以及电子机器
CN1808548A (zh) * 2004-12-24 2006-07-26 三星Sdi株式会社 数据驱动集成电路及其发光二极管显示器
CN105590582A (zh) * 2015-12-08 2016-05-18 友达光电股份有限公司 显示装置及其控制方法
CN106341628A (zh) * 2015-07-07 2017-01-18 三星电子株式会社 具有宽动态范围的图像传感器、像素电路和操作方法
CN106960649A (zh) * 2015-11-13 2017-07-18 原相科技(槟城)有限公司 像素电路、具有该像素电路的影像系统及其运作方法
CN110390905A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 显示设备及利用显示设备显示影像的方法
WO2020100427A1 (ja) * 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2920590B1 (fr) 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
JP2010251957A (ja) * 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
US9807326B2 (en) 2014-01-24 2017-10-31 Universite Catholique De Louvain Image sensor
JP6278730B2 (ja) 2014-02-20 2018-02-14 オリンパス株式会社 固体撮像装置および撮像システム
JP6702704B2 (ja) * 2015-12-04 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6727906B2 (ja) * 2016-04-27 2020-07-22 キヤノン株式会社 撮像装置、撮像システム
JP6789678B2 (ja) 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
US10021334B2 (en) 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
US9936153B1 (en) 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
US10070081B2 (en) 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
TWI831962B (zh) 2019-04-26 2024-02-11 日商索尼半導體解決方案公司 事件檢測裝置、具備事件檢測裝置之系統及事件檢測方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755778A (zh) * 2004-09-30 2006-04-05 精工爱普生株式会社 像素电路、像素驱动方法以及电子机器
CN1808548A (zh) * 2004-12-24 2006-07-26 三星Sdi株式会社 数据驱动集成电路及其发光二极管显示器
CN106341628A (zh) * 2015-07-07 2017-01-18 三星电子株式会社 具有宽动态范围的图像传感器、像素电路和操作方法
CN106960649A (zh) * 2015-11-13 2017-07-18 原相科技(槟城)有限公司 像素电路、具有该像素电路的影像系统及其运作方法
CN105590582A (zh) * 2015-12-08 2016-05-18 友达光电股份有限公司 显示装置及其控制方法
CN110390905A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 显示设备及利用显示设备显示影像的方法
WO2020100427A1 (ja) * 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Design of a IGZO TFT-based GOA circuit for external compensation pixel circuits;N. Safavian et al.;《 IEEE Journal of Solid-State Circuits 》;全文 *
一种新型硅基液晶微显示器件像素电路的研究;宋玉龙 等;《液晶与显示 》(第4期);全文 *
高响应度光电探测器及像素单元电路的设计与实现;董威锋;《中国优秀硕士学位论文全文数据库信息科技》(第4期);全文 *

Also Published As

Publication number Publication date
US11812176B2 (en) 2023-11-07
US20230396896A1 (en) 2023-12-07
CN117915212A (zh) 2024-04-19
US20220070402A1 (en) 2022-03-03
CN117915211A (zh) 2024-04-19
CN114125333A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US5694495A (en) Image sensing device and image sensing method
US6498576B1 (en) Selective analog-to-digital conversion for a digital pixel sensor
US8854244B2 (en) Imagers with improved analog-to-digital converters
US8872089B2 (en) Solid-state imaging device
US7456885B2 (en) Per column one-bit ADC for image sensors
US9584739B2 (en) CMOS image sensor with processor controlled integration time
US20030085402A1 (en) CMOS image sensor with noise cancellation
JP2002528970A (ja) ダイナミック・レンジを適応的に実時間で拡張する方法を使用する光学撮像装置
KR20100118772A (ko) 노이즈 제거 수단을 구비한 이미지 센서, 이를 포함하는 이미지 픽업 장치 및 그 방법
CN114125332B (zh) 像素电路及像素阵列的运行方法
EP1197735B1 (en) Photodetector
CN114125334B (zh) 可输出时间信号及进行模拟运算的像素电路
CN108777771B (zh) 图像感测器及成像系统的运作方法
JP2019533383A (ja) フラックスレートユニットセル焦点面アレイ
JP4781985B2 (ja) 固体撮像装置
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US20020154233A1 (en) Imaging device ,and its drive control method
US11412169B2 (en) Pixel circuit outputting over exposure information and method of calculating real intensity thereof, pixel array having the same
CN114125333B (zh) 可选择输出时间差分数据或图像数据的像素电路
JP4969792B2 (ja) 固体撮像装置
CN113763870B (zh) 像素电路及像素阵列
KR20030008325A (ko) 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
US10785436B1 (en) Image sensor and transfer circuit and transfer method thereof
US20100225579A1 (en) Image sensor and optical pointing system
CN117641141A (zh) 图像传感器像素单元、信号处理电路和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant