KR100873279B1

KR100873279B1 - 이미징 디바이스의 자동 이득 제어를 제공하는 시스템 및방법

Info

Publication number: KR100873279B1
Application number: KR1020070101778A
Authority: KR
Inventors: 브라이언 제이 미섹
Original assignee: 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date: 2006-10-11
Filing date: 2007-10-10
Publication date: 2008-12-11
Also published as: GB2442874A; GB2442874B; US7738019B2; KR20080033088A; GB0719906D0; US20080088716A1

Abstract

본 발명에 따른 이미징 디바이스에서의 자동 이득 제어(AGC)를 제공하는 시스템 및 방법은 노광 기간 동안 이미지 센서의 각각의 능동 픽셀에 저장된 축적 신호들을 사용하여 후속 이미지 캡처를 위한 셔터 값(shutter value)을 유도한다.

Description

이미징 디바이스의 자동 이득 제어를 제공하는 시스템 및 방법{SYSTEM AND METHOD FOR PROVIDING AUTOMATIC GAIN CONTROL IN AN IMAGING DEVICE}

본 발명은 동작하는 동안 소비되는 전력의 양을 더욱 감소시킬 수 있는 이미징 디바이스의 자동 이득 제어를 제공하는 방법 및 시스템에 관한 것이다.

광학 네비게이션 제품에 있어서 가장 통상적인 자동 이득 제어(AGC) 회로는 현재 네비게이션을 위해서 처리되고 있는 이미지로부터의 이미지 통계 사항을 사용한다. 통상적으로, 현재 처리되고 있는 이미지에 대해서 이미지 센서 어레이의 평균 픽셀 값과 함께 최소 픽셀 값 및 최대 픽셀 값이 관측된다. 이 관측된 값들을 사용하여, 필요하다면 다음 화상을 개선하기 위해서 노광 시간 및/또는 조명 강도가 조절된다.

이러한 AGC 방식은 광학 컴퓨터 마우스 및 이미지 프레임이 표면/장면 조명 레벨의 변화 정도보다 매우 신속하게 획득되는 다른 이미징 디바이스에서는 양호하게 동작한다. 그러나, 이러한 AGC 방식은 이미지 간의 조명 레벨이 크게 변화되는 이미징 디바이스에서는 양호하게 동작하지 않는데, 그 이유는 예상된 조명 레벨이 부정확할 수 있기 때문이다. 이러한 경우에, 이미지 정보는 최적화될 수 없거나 악화되거나 소실될 수 있다. 광학 컴퓨터 마우스에서, 이는 트랙킹 성능이 열화되어서 결국 트랙킹이 실패할 수 있음을 의미한다.

광학 네비게이션 제품에서, 이미지 간의 지연은 오직 소량의 이미지만이 변화되고 네비게이션 센서가 표면 상의 변화를 정확하게 트랙킹할 수 있기에 충분하게 예상 노광 정도가 될 수 있도록 충분하게 작게 유지되었다. 이를 위해서는 프레임 레이트가 높아야 하고, 매우 큰 개수의 이미지가 획득 및 처리되어야 하며, 결국 큰 에너지가 소모된다. 휴대용 디바이스의 경우에, 이는 달성될 수 있는 배터리 수명을 줄인다. 통상적인 광학 컴퓨터 마우스에서, 배터리 수명은 컴퓨터 마우스가 비활성 상태가 되는 시간을 모니터링함으로써 보존되었고, 이러한 비활성 상태가 길어질수록 프레임 레이트는 점진적으로 감소하게 되었다. 이러한 리셋/휴면 모드는 전력을 줄이기 위해서 FPS(frames per second)의 개수를 감소시킬 것이다. 마우스가 이동되면, 최고의 프레임 레이트가 실행되고, AGC는 허용 가능한 이미지 노광 정도에 도달할 때까지 조절될 것이다. 오직 허용 가능한 이미지 노광 정도에 도달할 때에만 트랙킹은 시작될 것이다.

이러한 전력 저감 기술이 자신의 목적대로 양호하게 기능할 수 있을지라도, 동작하는 동안 소비되는 전력의 양을 더욱 감소시킬 수 있는 이미징 디바이스의 AGC를 제공하는 방법 및 시스템이 필요하다.

이미징 디바이스에서 자동 이득 제어(AGC)를 제공하는 시스템 및 방법은 노광 기간 동안 이미지 센서의 각각의 능동 픽셀에 저장된 축적 신호들을 사용하여 후속 이미지 캡처를 위한 셔터 값(shutter value)을 유도한다. 능동 픽셀들 내에 저장된 전기 신호들은 이미지 센서 상으로 입사하는 광의 평균 강도를 표시한다. 따라서, 상기 유도된 셔터 값으로 인해서 가능하게는 후속 이미지 캡처 동안에 적합한 노광 정도가 달성된다.

본 발명의 일 실시예에 따른 이미징 디바이스를 위한 자동 이득 제어 시스템은 이미지 센서, 적분 회로, 비교 회로 및 카운터를 포함한다. 이미지 센서는 다수의 능동 픽셀을 갖는다. 상기 다수의 능동 픽셀 각각은 입사 광에 응답하여 전기 신호를 생성하는 광감 소자 및 상기 광감 소자에 전기적으로 접속되어 노광 기간 동안 상기 전기 신호가 축적된 축적 신호를 저장하는 저장 디바이스를 포함한다. 적분 회로는 상기 각각의 능동 픽셀의 상기 저장 디바이스에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 저장 디바이스 내에 저장된 상기 축적 신호가 결 합된 결합 신호를 수신하는 출력 트랜지스터를 포함한다. 상기 출력 트랜지스터는 상기 결합 신호에 대응하는 비교 신호를 생성한다. 비교 회로는 상기 적분 회로에 접속되어 상기 비교 신호를 수신하고 상기 비교 신호를 임계 신호와 비교한다. 카운터는 상기 비교 회로에 동작가능하게 접속되어 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정한다. 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처를 위한 셔터 값을 유도하는데 사용된다.

본 발명의 일 실시예에 따른 이미징 디바이스를 위한 자동 이득 제어 시스템은 이미지 센서, 적분 회로, 비교 회로 및 카운터를 포함한다. 이미지 센서는 다수의 능동 픽셀을 갖는다. 상기 다수의 능동 픽셀 각각은 입사 광에 응답하여 전기 신호를 생성하는 광트랜지스터 및 상기 광트랜지스터에 전기적으로 접속되어 노광 기간 동안 상기 전기 신호가 축적된 축적 신호를 저장하는 저장 트랜지스터를 포함한다. 적분 회로는 상기 각각의 능동 픽셀의 상기 광트랜지스터에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 저장 트랜지스터 내에 저장된 상기 축적 신호가 결합된 결합 신호를 수신하고 상기 결합 신호에 대응하는 비교 신호를 생성하는 출력 트랜지스터를 포함한다. 상기 비교 회로는 상기 적분 회로에 접속되어 상기 비교 신호를 수신하고 상기 비교 신호를 임계 신호와 비교한다. 상기 카운터는 상기 비교 회로에 동작가능하게 접속되어 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정한다. 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처를 위한 셔터 값을 유도하는데 사용된다.

본 발명의 일 실시예에 따른 이미징 디바이스를 위한 자동 이득 제어 방법은 노광 기간 동안 입사 광에 응답하여 이미지 센서의 각각의 능동 픽셀에서 전기 신호를 축적하여 축적 신호를 생성하는 단계와, 상기 각각의 능동 픽셀로부터의 상기 축적 신호가 결합된 결합 신호에 응답하여 비교 신호를 생성하는 단계와, 상기 비교 신호를 임계 신호와 비교하는 단계를 포함하며, 상기 비교 단계는 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정하는 단계를 포함하고, 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처를 위한 셔터 값을 유도하기 위해서 사용된다.

본 발명의 다른 측면 및 장점들이 본 발명의 원리를 예시적으로 설명하면서 첨부 도면과 함께 기술되는 다음의 발명의 상세한 설명 부분을 독해하면 분명해질 것이다.

본 발명의 이미징 디바이스의 자동 이득 제어 방법 및 시스템을 통해서, 동작하는 동안 소비되는 전력의 양을 더욱 감소시킬 수 있다.

도 1을 참조하여, 본 발명의 일 실시예에 따른 자동 이득 제어 시스템(100)이 기술된다. 본 명세서에서는 광학 네비게이션 센서에서 구현되는 자동 이득 제어 시스템(100)(AGC 시스템)이 기술된다. 그러나, 이 AGC 시스템(100)은 다른 광학 이미징 디바이스에서도 구현될 수 있다. 도 1에 도시된 바와 같이, AGC 시스템(100) 은 이미지 센서(102), 적분 회로(104), 비교부(106), 카운터(108) 및 제어기(110)를 포함한다. 이하에서 보다 상세하게 설명될 바와 같이, 이 AGC 시스템(100)은 이미지 센서(102) 상으로 입사되는 광의 평균 강도를 나타내는 카운트 값을 결정하도록 동작한다. 이 카운트 값이 사용되어서 적합한 노광 기간이 사용될 수 있도록 보장하는 후속 이미지 캡처를 위한 셔터 값이 유도된다.

이미지 센서(102)는 능동 광감지 픽셀(114)의 어레이(112)를 포함한다. 각 능동 광감지 픽셀(114)은 각 노광 기간 동안 입사 광에 응답하여 축적 전기 신호를 생성한다. 따라서, 이 능동 광감지 픽셀(114)은 가령 표면 상에서의 컴퓨터 마우스의 움직임을 트랙킹하는데 사용될 수 있는 이미지들의 프레임을 순차적으로 캡처하는데 사용된다. 이 어레이(112)는 또한 능동 광감지 픽셀(114)을 둘러싸는 더미 광감지 픽셀(116)의 링을 포함한다. 이 더미 픽셀(116)은 어레이(112) 내에 배치되어서 최외각 능동 픽셀(114)에 어레이의 다른 능동 픽셀들과 동일한 주변 물리적 구조를 제공하며, 이로써 어레이의 전체 능동 픽셀의 정합 정도를 증가시킨다. 더미 픽셀(116)은 또한 어레이(112) 외측에서 생성된 임의의 반송파를 흡수할 수 있다. 더미 픽셀 링의 두께는 변화될 수 있다. 가령, 더미 픽셀 링은 1 개의 픽셀 내지 10 개의 픽셀의 두께를 가질 수 있다.

도 2에서는, 본 발명의 일 실시예에 따른 이미지 센서(102)의 어레이(112) 내에 포함된 광감지 픽셀(202)이 기술된다. 이미지 센서(102)의 어레이(112) 내에서 픽셀(202)의 위치에 따라서, 픽셀(202)은 능동 픽셀이거나 더미 픽셀이 된다. 도 2에 도시된 바와 같이, 픽셀(202)은 광-전류 변환부(204), 광 신호부(206), 암 신호부(dark signal section)(208) 및 NAND 게이트부(210)를 포함한다. 광 대 전류 변환부(204)는 입사 광에 응답하여 전류를 생성하도록 동작한다. 광 신호부(206)는 노광 기간 동안 상기 생성된 전류를 축적 및 저장하여 이미지 신호를 생성하도록 동작한다. 암 신호부(208)는 동일한 노광 기간 동안 기준 전류를 축적 및 저장하여 기준 신호를 생성하도록 동작한다. NAND 게이트부(210)는 광 신호부(206) 및 암 신호부(208)의 다양한 전기적 구성 요소를 활성화 및 비활성화시켜서 픽셀(202)의 다양한 동작을 용이하게 한다.

광-전류 변환부(204)는 광트랜지스터(212) 및 트랜지스터(214,216,218,220,222)를 포함한다. 트랜지스터(214,216)는 가령 공급 전압(VDD) 레일과 같은 제 1 전압 레일(226)과 가령 전기 접지(GND)와 같은 제 2 전압 레일(228) 간의 신호 경로(224) 상에서 직렬로 접속된다. 트랜지스터(214)의 소스는 VDD 레일(226)에 접속되고, 트랜지스터(214)의 드레인은 트랜지스터(216)의 드레인에 접속된다. 트랜지스터(216)의 소스는 접지(228)에 접속된다. 트랜지스터(214)의 게이트 또는 제어 노드는 바이어스 신호 PBB을 수신하도록 접속된다. 트랜지스터(216)의 게이트는 광트랜지스터(212)의 베이스에 접속된다. 트랜지스터(222)는 광트랜지스터(212)의 베이스와 접지(228) 간에 접속된다. 트랜지스터(222)의 게이트는 바이어스 신호 NBB를 수신하도록 접속된다. 트랜지스터(218,220)는 광트랜지스터(202)와 함께 VDD 레일(226)과 접지(228) 간의 신호 경로(230) 상에서 직렬로 접속되어 있다. 트랜지스터(218)의 드레인은 VDD 레일(226)에 접속되고, 트랜지스터(218)의 소스는 트랜지스터(220)의 드레인에 접속된다. 트랜지스터(218)의 게이 트는 노광 신호 또는 적분 신호 INTN을 수신하는데 사용되는 INTN 노드(232)에 접속된다. 트랜지스터(220)의 게이트는 트랜지스터(214)와 트랜지스터(216) 간의 신호 경로(224)에 접속된다. 트랜지스터(220)의 소스는 광트랜지스터(212)의 이미터에 접속된다. 광트랜지스터(212)의 컬렉터는 접지(228)에 접속된다.

광트랜지스터(212)는 입사 광에 응답하여 전류 형태로 전기 신호를 생성하는 광감 소자이다. 트랜지스터(214,216,220)는 바이어스 신호 PBB가 트랜지스터(214)의 게이트에 인가될 때에 광트랜지스터(212) 양단의 안정된 베이스-컬렉터 전압을 유지하기 위한 바이어스 조건을 셋업하는 바이어스 네트워크를 형성한다. 광트랜지스터가 입사 광에 대해 보다 신속하게 응답할 수 있도록, 트랜지스터(222)는 바이어스 신호 NBB가 자신의 게이트에 인가될 때에 광트랜지스터(212)를 사전 바이어스한다. 트랜지스터(218)는 노광 기간 동안 VDD 레일(226)과 같은 포지티브 전압으로부터 광트랜지스터(212)를 분리시키는 스위치로서 동작한다.

광 신호부(206)는 리셋 트랜지스터(234), 트랜지스터(236,238), 판독 트랜지스터(240) 및 저장 트랜지스터(242)를 포함한다. 리셋 트랜지스터(234)는 VRST 노드(246)와 저장 트랜지스터(242)의 게이트 간의 신호 경로(244)에 접속된다. 트랜지스터(234)의 게이트는 리셋 신호 라인(248)에 접속된다. 저장 트랜지스터(242)의 소스 및 드레인은 접지(228)에 접속된다. 트랜지스터(236)는 트랜지스터(218,220) 간의 신호 경로(230)와 트랜지스터(234,242) 간의 신호 경로(244) 간에 접속된다. 트랜지스터(236)의 게이트는 INTN 노드(232)에 접속된다. 트랜지스터(238,240)는 VDD 레일(226)과 OUT 노드(252) 간의 신호 경로(250) 상에서 직렬로 접속된다. 트 랜지스터(238)의 드레인은 VDD 레일(226)에 접속되고, 트랜지스터(238)의 소스는 트랜지스터(240)의 드레인에 접속된다. 트랜지스터(238)의 게이트는 트랜지스터(234,242) 간의 신호 경로(244)에 접속된다. 트랜지스터(240)의 소스는 OUT 노드(252)에 접속되고, 트랜지스터(240)의 게이트는 RD 노드(256)에 접속된 판독 신호 라인(254)에 접속된다.

저장 트랜지스터(242)는 노광 기간 동안 입사 광에 응답하여 광트랜지스터(212)에 의해 생성된 전하를 저장하는 저장 디바이스로서 사용된다. 리셋 트랜지스터(234)는 저장 트랜지스터의 게이트를 이하에서 설명될 바와 같이 VRST 노드(246)를 통해서 VDD로 접속시킴으로써 후속 노광 기간 동안 저장 트랜지스터(242)를 리셋한다. 트랜지스터(236)는 노광 기간 동안 저장 트랜지스터(242)의 게이트를 광트랜지스터(212)에 접속시킨다. 트랜지스터(238)는 자신의 게이트가 저장 트랜지스터(242)의 게이트에 접속되어서 노광 기간 동안 저장 트랜지스터(242) 내에 저장된 전기 신호의 양에 대응하는 소스 전압을 제공하는 소스 팔로워로서 접속된다. 판독 트랜지스터(240)는 특정 노광 기간 동안 트랜지스터(238)의 소스 전압을 이미지 신호로서 판독한다.

암 신호부(208)는 각기 광 신호부(206)의 트랜지스터(234,236,238,240,242)와 동일한 방식으로 접속된 트랜지스터(234-1, 236-1, 238-1, 240-1, 242-1)를 포함한다. 트랜지스터(234,236,238,240,242)와 트랜지스터(234-1, 236-1, 238-1, 240-1, 242-1) 간의 차이점은 트랜지스터(236-1)의 게이트가 INTN 노드(232) 대신에 VDD 레일(226)에 접속되는 것과, 트랜지스터(234-1)의 소스가 VRSTD 노드(258) 에 접속되는 것과, 트랜지스터(240-1)의 소스가 OUTD 노드(260)에 접속된다는 것이다.

NAND 게이트부(210)는 트랜지스터(262,264,266,268)를 포함한다. 트랜지스터(262)의 소스는 VDD 라인(226)에 접속되고, 트랜지스터(262)의 드레인은 리셋 신호 라인(248)에 접속된다. 트랜지스터(262)의 게이트는 리셋 신호 RST를 수신하는데 사용되는 RST 노드(270)에 접속된다. 마찬가지로, 트랜지스터(264)의 소스는 VDD 레일(226)에 접속되고, 트랜지스터(264)의 드레인은 리셋 신호 라인(248)에 접속된다. 트랜지스터(264)의 게이트는 판독 신호 라인(254)에 접속된다. 트랜지스터(266,268)는 리셋 신호 라인(248)과 접지(228) 간에서 직렬로 접속된다. 트랜지스터(266)의 드레인은 리셋 신호 라인(248)에 접속되고, 트랜지스터(266)의 소스는 트랜지스터(268)의 드레인에 접속된다. 트랜지스터(266)의 게이트는 RST 노드(270)에 접속된다. 트랜지스터(268)의 소스는 접지(228)에 접속되고, 트랜지스터(268)의 게이트는 판독 신호 라인(254)에 접속된다.

노광 기간 동안, 로우 리셋 신호 및 로우 판독 신호를 각기 RST 노드(270) 및 RD 노드(256)에 인가함으로써 트랜지스터(262,264)는 턴온된다. 리셋 동안, 하이 신호가 RST 노드(270) 및 모든 RD 라인(256)에 인가되고 이로써 트랜지스터(268,266)가 턴온된다. 이로써, 로우 신호가 리셋 신호 라인(248) 상에서 제공되어 리셋 트랜지스터(234,234-1)가 턴온된다. 판독 동안, 하이 판독 신호가 RD 노드(256)를 통해서 판독 신호 라인(254)에 인가되고 이로써 판독 트랜지스터(240,240-1)가 턴온되어 출력 노드(252,260) 상에서 출력 신호가 생성된다.

다시 도 1을 참조하면, 적분 회로(104)는 입력부(118,120), 스위치(122,124), 출력 트랜지스터(126,128), 전류 소스(130,132) 및 출력부(134,136)를 포함한다. 입력부(118)는 이미지 센서(102) 내의 모든 능동 픽셀(114)의 VRST 노드(246)에 접속된다. 스위치(122)는 VDD 레일(226)과 입력부(118) 간에 접속된다. 스위치(122)는 제어 신호에 의해 제어되어서 노광 기간 동안 모든 능동 픽셀(114)의 VRST 노드(246)를 VDD 레일(226)로 선택적으로 접속시킨다. 출력 트랜지스터(126)와 전류 소스(130)는 VDD 레일(226)과 접지(228) 간의 신호 경로(138) 상에서 직렬로 접속된다. 출력 트랜지스터(126)의 드레인은 VDD 레일(226)에 접속되고, 그의 소스는 접지(228)에 접속된 전류 소스(130)에 접속된다. 트랜지스터(126)의 게이트는 입력부(118)에 접속되어서 이미지 센서(102) 내의 모든 능동 픽셀(114)의 VRST 노드(246) 상의 VRST 신호가 결합된 결합 신호를 수신한다. 이 결합 신호는 도 1에서 C_VRST로서 표현되었다. 출력부(134)는 출력 트랜지스터(126)와 전류 소스(130) 간의 신호 경로(138)에 접속된다. 출력 트랜지스터(126)가 자신의 게이트가 입력부(118)에 접속되어서 소스 팔로워로서 접속되기 때문에, 출력 트랜지스터(126)는 입력부(118) 상의 C_VRST 신호에 대응하는 소스 전압을 제공한다. 이 소스 전압은 도 1에서 FRST 신호로서 표시된 출력 신호로서 출력부(134) 상에서 제공된다.

적분 회로(104)의 다른 입력부(120)는 이미지 센서(120) 내의 모든 능동 픽셀(114)의 VRSTD 노드(258)에 접속된다. 스위치(124)는 VDD 레일(226)과 입력부(120) 간에 접속된다. 또한, 스위치(124)는 제어 신호에 의해 제어되어서 노광 기간 동안 모든 능동 픽셀(114)의 VRSTD 노드(258)를 VDD 레일(226)로 선택적으로 접속시킨다. 출력 트랜지스터(128)와 전류 소스(132)는 VDD 레일(226)과 접지(228) 간의 신호 경로(140) 상에서 직렬로 접속된다. 출력 트랜지스터(128)의 드레인은 VDD 레일(226)에 접속되고, 그의 소스는 접지(228)에 접속된 전류 소스(132)에 접속된다. 출력 트랜지스터(128)의 게이트는 입력부(120)에 접속되어서 이미지 센서(102) 내의 모든 능동 픽셀(114)의 VRSTD 노드(258) 상의 VRSTD 신호들이 결합된 결합 신호를 수신한다. 이 결합 신호는 도 1에서 C_VRSTD로서 표시되었다. 출력부(136)는 출력 트랜지스터(128)와 전류 소스(132) 간의 신호 경로(140)에 접속된다. 출력 트랜지스터(128)가 자신의 게이트가 입력부(120)에 접속되어서 소스 팔로워로서 접속되기 때문에, 출력 트랜지스터(128)는 입력부(120) 상의 C_VRSTD 신호에 대응하는 소스 전압을 제공한다. 이 소스 전압은 도 1에서 FRSTD 신호로서 표시된 출력 신호로서 출력부 상에서 제공된다.

적분 회로(104)의 출력부(134,136)는 비교부(106)에 접속된다. 비교부(106)는 기준 전압 Vih 에 의해 설정된 레벨 시프트(142)를 포함한다. 이 기준 전압은 픽셀 어레이(112)를 위해서 요구된 평균 적분 전압을 위해서 선택된다. 이 기준 전압은 상이한 통상적인 표면 범주에 대해서 고정 또는 변경될 수 있다. 레벨 시프트(142)는 기준 전압 Vih를 FRSTD 신호에 더하여 임계 신호를 생성한다. 따라서, FRSTD 신호 및 기준 전압 Vih는 임계 신호의 성분들이다. 비교부(106)는 FRST 신호가 임계 신호에 의해 표현되는 소망 임계치로 하향 적분(down integration)될 때에 트립핑(tripping)한다. 따라서, 비교부(106)는 FRST 신호를 임계 신호와 비교한다. 결합된 FRST 신호가 임계 신호와 동일하게 되는 기간을 카운터(108)가 측정한다. 비교부(106)는 비교 조건이 만족되는 때를 표시하는 출력 신호 TAVG를 생성한다. 비교부(106)의 출력은 제어기(110)에 접속되고, 이 제어기는 비교부의 출력을 모니터링하여 비교부가 트립핑할 때에 카운터(108)를 정지시킨다. 카운터(108)로부터 유도된 카운터 값이 사용되어서 후속 이미지 캡처를 위한 셔터 값이 유도된다. 일 실시예에서, 이렇게 생성된 카운터 값이 셔터 값으로서 바로 이용되기도 한다. 다른 실시예에서, 이렇게 생성된 카운터 값이 수정되어서 이미지 캡처를 위해서 사용되는 셔터 값과 카운터 값 사이에서의 소망하는 전환 기능이 생성되기도 한다. 이러한 방식으로, 이미지 센서(102) 내의 능동 픽셀(114)의 저장 트랜지스터(242) 내에 저장된 축적된 전기 신호의 양이 자동 이득 제어 및 이미지 캡처를 위해서 사용되고, 이로써 AGC 시스템(100)에 의해 획득된 셔터 값이 소망하는 노광 정도를 산출하는 것이 보장된다.

도 3에서는, 본 발명의 일 실시예에 따른 레벨 시프트(142)를 갖는 비교부(106)가 도시된다. 비교부(106)는 비교 회로(380), 커패시터(382,384) 및 트랜지스터(386,388,390,392,394,396)를 포함한다. 비교 회로(380)는 비교 신호들이 인가되는 2 개의 입력부(400,402)를 갖는다. 커패시터(382) 및 트랜지스터(386,390,394)는 비교 신호들 중 하나의 신호로서 FRST 신호를 비교 회로(380)의 입력부(400)에 제공한다. 트랜지스터(386) 및 커패시터(382)는 적분 회로(104)의 출력부(134)와 비교 회로(380)의 입력부(400) 간에서 직렬로 접속되어 있다. 트랜지스터(390)는 트랜지스터(386)와 커패시터(382) 간에 위치한 노드와 접지 간에 접 속된다. 트랜지스터(390)는 S1 신호에 의해서 제어되고, 트랜지스터(386)는 S2 신호에 의해서 제어된다. S1 신호 및 S2 신호는 비중첩 클록 신호들이다. 트랜지스터(394)는 커패시터(382)와 비교 회로(380)의 입력부(400) 간에 위치한 노드와 접지 간에 접속된다. 트랜지스터(394)는 S1 신호에 의해서 제어된다.

이와 마찬가지로, 커패시터(384) 및 트랜지스터(388,392,396)는 기준 전압 Vih 및 FRSTD 신호를 기반으로 하는 다른 나머지 비교 신호를 비교 회로(380)의 입력부(402)에 제공한다. 트랜지스터(388) 및 커패시터(384)는 적분 회로(104)의 출력부(136)와 비교 회로(380)의 입력부(402) 간에서 직렬로 접속되어 있다. 트랜지스터(388)는 S2 신호에 의해서 제어된다. 트랜지스터(392)는 커패시터(384)와 트랜지스터(388) 간에 위치한 노드와 단자(404) 간에 접속된다. 이 단자(404)는 기준 전압 Vih가 인가되는 단자이다. 트랜지스터(392)는 S1 신호에 의해서 제어된다. 트랜지스터(396)는 커패시터(384)와 비교 회로(380)의 입력부(402) 간에 위치한 노드와 접지 간에 접속된다. 트랜지스터(396)는 S1 신호에 의해서 제어된다.

비교부(106)는 다음과 같은 방식으로 동작한다. 먼저, 하이 S1 신호가 트랜지스터(390,392,394,396)에 인가되어 이 트랜지스터들이 턴온되고, 로우 S2 신호가 트랜지스터(386,388)에 인가되어 이 트랜지스터들이 턴오프된다. 이로써, 커패시터(382) 양단에는 어떠한 전압도 존재하지 않고 커패시터(384) 양단에는 기준 전압 Vih가 저장된다. 또한, 두 입력부(400,402)는 트랜지스터(394,396)에 의해서 접지된다. 다음에, 로우 S1 신호가 트랜지스터(390,392,394,396)에 인가되어 이 트랜지스터들이 턴오프되고, 하이 S2 신호가 트랜지스터(386,388)에 인가되어 이 트랜지 스터들이 턴온된다. 이로써, 비교 회로(380)의 입력부(400,402)가 접지로부터 분리되고 커패시터(382,384)는 각기 적분 회로의 출력부(134,136)에 접속된다. 이로써, FRST 신호가 적분 회로의 출력부(134)를 통해서 커패시터(382)에 인가되고, FRSTD 신호가 적분 회로의 출력부(136)를 통해서 커패시터(384)에 인가된다. 비교 회로(106)에 대한 기준 전압 Vih의 오프셋 전압을 구축하기 위해서 커패시터(382,384)를 사용함으로써, C_VRST 신호와 C_VRSTD 신호 간의 소망하는 오프셋 전압에 도달하여 비교 회로(38)가 트립핑될 때까지 C_VRST 신호가 하향 적분되게 하는 소망하는 효과가 이루어진다.

도 4에서, AGC 시스템(100)에서 사용되는 상이한 신호들의 타이밍 도면이 도시된다. 파워 업 기간 동안, INTN 신호 및 RST 신호가 하이로 설정되고, RD 신호가 로우로 설정된다. 또한, 하이 S1 신호 및 로우 S2 신호가 비교부(106)에 인가되어 비교부는 FRST 신호 및 FRSTD 신호들을 비교할 것을 준비한다. 파워 업 기간의 종료 근방에서, RD 신호가 하이로 스위칭되어 이미지 센서(102) 내의 모든 능동 픽셀(114)로부터 VRST 신호 및 VRSTD 신호를 추출하며, 이로써 FRST 신호 및 FRSTD 신호가 생성되어서 비교부(106)에 전송된다.

TAVG 신호가 활성화되는 기간 동안, 적분 회로(104)의 스위치(122,124)가 개방되어서 C_VRST 신호 및 C_VRSTD 신호가 그들의 최초 상태로부터 하향 적분된다. 이러한 기간 동안, C_VRST 신호에 대응하는 FRST 신호 및 C_VRSTD 신호에 대응하는 FRSTD 신호가 비교부(106)에 인가되고, 카운터(108)가 활성화된다. 또한, 로우 S1 신호 및 하이 S2 신호가 비교부(106)에 인가되고 이로써 비교 회로(308)의 입력 부(400,402)가 접지로부터 분리되어 각기 커패시터(382,384)에 접속되며, 이로써 커패시터(382,384)는 각기 FRST 신호 및 FRSTD 신호를 수신하게 된다. FRST 신호가 FRSTD 신호 및 기준 전압 Vih에 의해서 규정된 소망 임계 신호를 도달할 때까지 비교부(106)로부터의 TAVG 신호는 로우 상태로 유지된다. 비교 회로(380)가 트립핑하고 TAGV 신호가 하이 상태가 되면, 카운터(108)는 정지되고 이로써 생성된 카운터 값이 후속 이미지 캡처를 위한 셔터 값으로서 사용된다. 이러한 방식으로, 새로운 셔터 값이 이미지 캡처에 대한 조건을 변화시키는 것에 부합하게 AGC 시스템(100)에 의해서 연속적으로 획득되게 되며, 이는 후속 이미지를 캡처하는데 있어서 적합한 노광 기간이 사용될 수 있도록 한다.

리셋 기간 동안, INTN 신호, RD 신호 및 RST 신호가 하이 상태로 설정되어서 이미지 센서(102)의 픽셀(114,116)을 리셋한다. 또한, 적분 회로(104)의 스위치(122,124)가 폐쇄되고, 이로써 이미지 센서(102)의 픽셀(114,116) 내의 VRST 신호 및 VRSTD 신호가 VDD로 이동한다. 또한, 하이 S1 신호 및 로우 S2 신호가 비교부(106)에 인가되어 비교 회로(380)의 입력부(400,402)가 접지되며 이로써 커패시터(382,384) 내에 저장된 전압이 리셋된다. 이어서, RST 신호가 적분을 준비하기 위해서 로우 상태로 설정된다.

적분 기간 동안, INTN 신호가 로우 상태로 되어 각 능동 픽셀(114)의 저장 트랜지스터(124)가 입사 광에 응답하여 광트랜지스터(212)에 의해 생성된 전하에 대응하는 전하를 축적한다.

판독 기간 동안, RD 신호 및 RST 신호가 하이 상태로 선택적으로 스위칭되어 서 이미지 센서(102)의 각 능동 픽셀(114)로부터 출력 신호를 판독한다. 일 실례로서, 능동 픽셀(114)의 한 열이 먼저 선택되고 이어서 능동 픽셀(114)의 각 행이 순차적으로 선택되어서 상기 선택된 열 상의 능동 픽셀들로부터 출력 신호가 판독된다.

파워 다운 기간 동안, INTN 신호 및 RST 신호가 하이로 설정되고, RD 신호는 로우로 설정된다.

본 발명의 일 실시예에 따른 이미징 디바이스에서의 자동 이득 제어 방법이 도 5를 참조하여 설명될 것이다. 블록(502)에서, 노광 기간 동안 입사 광에 응답하여 이미지 센서의 각 능동 픽셀에 전기 신호를 축적하여 축적 신호를 생성한다. 블록(504)에서, 각 능동 픽셀로부터의 상기 축적 신호가 결합된 결합 신호에 응답하여 비교 신호를 생성한다. 블록(506)에서, 상기 비교 신호를 임계 신호와 비교한다. 또한, 이 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정한다. 이 측정된 기간을 사용하여 후속 이미지 캡처를 위한 셔터 값을 유도한다.

본 발명의 특정 실시예들이 도시 및 기술되었지만, 본 발명은 지금까지 도시 및 기술된 특정 실시예들로만 한정되는 것이 아니다. 본 발명의 범위는 다음에 첨부된 청구 범위 및 이와 균등한 바에 의해서 규정된다.

도 1은 본 발명의 일 실시예에 따른 자동 이득 제어(AGC) 시스템의 회로도,

도 2는 본 발명의 일 실시예에 따른 자동 이득 제어 시스템의 광감지 픽셀의 회로도,

도 3은 본 발명의 일 실시예에 따른 자동 이득 제어 시스템의 비교부의 회로도,

도 4는 본 발명의 일 실시예에 따른 자동 이득 제어 시스템에서 사용되는 다양한 신호의 타이밍 도면,

도 5는 본 발명의 일 실시예에 따른 이미징 디바이스의 자동 이득 제어 방법의 흐름도.

도면의 주요 부분에 대한 부호의 설명

100 : 자동 이득 제어 시스템 102 : 이미지 센서

104 : 적분 회로 106 : 비교 회로

108 : 카운터 110 : 제어기

Claims

이미징 디바이스를 위한 자동 이득 제어 시스템으로서,

다수의 능동 픽셀을 갖는 이미지 센서━상기 다수의 능동 픽셀 각각은 입사 광(impinging light)에 응답하여 전기 신호를 생성하는 광감 소자 및 상기 광감 소자에 전기적으로 접속되어 노광 기간 동안 상기 전기 신호가 축적된 축적 신호를 저장하는 저장 디바이스를 포함함━와,

상기 각각의 능동 픽셀의 상기 저장 디바이스에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 저장 디바이스 내에 저장된 상기 축적 신호가 결합된 결합 신호를 수신하고 상기 결합 신호에 대응하는 비교 신호를 생성하는 출력 트랜지스터를 포함하는 적분 회로와,

상기 적분 회로에 접속되어 상기 비교 신호를 수신하고 상기 비교 신호를 임계 신호와 비교하는 비교 회로와,

상기 비교 회로에 동작가능하게 접속되어 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정하는 카운터를 포함하며,

상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처를 위한 셔터 값(shutter value)을 유도하는데 사용되는

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 1 항에 있어서,

상기 저장 디바이스는 저장 트랜지스터이며,

상기 저장 트랜지스터의 제어 노드는 상기 적분 회로의 상기 출력 트랜지스터에 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 1 항에 있어서,

상기 적분 회로의 상기 출력 트랜지스터는 제 1 전압 레일과 제 2 전압 레일 간의 신호 경로 상에 존재하는 전류 소스와 직렬로 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 3 항에 있어서,

상기 적분 회로의 상기 출력 트랜지스터는 소스 팔로워(source follower)로서 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 4 항에 있어서,

상기 적분 회로의 상기 출력 트랜지스터의 제어 노드는 상기 능동 픽셀 각각의 상기 저장 디바이스에 접속되고,

상기 출력 트랜지스터의 제어 노드는 또한 스위치를 통해서 상기 제 1 전압 레일에 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 1 항에 있어서,

상기 각각의 능동 픽셀은 상기 노광 기간 동안 기준 신호를 저장하는 기준 저장 디바이스를 더 포함하는

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 6 항에 있어서,

상기 적분 회로는 상기 각각의 능동 픽셀의 상기 기준 저장 디바이스에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 기준 저장 디바이스 내에 저장된 상기 기준 신호가 결합된 결합 기준 신호를 수신하고, 상기 결합 기준 신호에 대응하는 제 2 비교 신호를 생성하는 제 2 출력 트랜지스터를 포함하고,

상기 결합 기준 신호는 상기 임계 신호의 성분인

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 7 항에 있어서,

상기 적분 회로의 상기 제 2 출력 트랜지스터는 제 1 전압 레일과 제 2 전압 레일 간의 제 2 신호 경로 상에 존재하는 제 2 전류 소스에 직렬로 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 7 항에 있어서,

상기 비교 회로는 상기 임계 신호를 생성하기 위해서 고정 기준 신호를 상기 결합 기준 신호에 더하는 레벨 시프트를 포함하는

이미징 디바이스를 위한 자동 이득 제어 시스템.
이미징 디바이스를 위한 자동 이득 제어 방법으로서,

노광 기간 동안 입사 광에 응답하여 이미지 센서의 각각의 능동 픽셀에서 전기 신호를 축적하여 축적 신호를 생성하는 단계와,

상기 각각의 능동 픽셀로부터의 상기 축적 신호가 결합된 결합 신호에 응답하여 비교 신호를 생성하는 단계와,

상기 비교 신호를 임계 신호와 비교하는 단계를 포함하되,

상기 비교 단계는 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정하는 단계를 포함하고,

상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처를 위한 셔터 값을 유도하는데 사용되는

이미징 디바이스를 위한 자동 이득 제어 방법.
제 10 항에 있어서,

상기 전기 신호를 축적하여 축적 신호를 생성하는 단계는 상기 전기 신호를 저장 트랜지스터 내에 축적하는 단계를 포함하는

이미징 디바이스를 위한 자동 이득 제어 방법.
제 10 항에 있어서,

상기 비교 신호를 생성하는 단계는 상기 결합 신호를 출력 트랜지스터의 제어 노드에 인가하는 단계를 포함하고,

상기 출력 트랜지스터의 상기 제어 노드는 상기 이미지 센서의 상기 각각의 능동 픽셀에 전기적으로 접속된

이미징 디바이스를 위한 자동 이득 제어 방법.
제 10 항에 있어서,

상기 이미지 센서의 상기 각각의 능동 픽셀에서 기준 신호를 축적하는 단계를 더 포함하는

이미징 디바이스를 위한 자동 이득 제어 방법.
제 13 항에 있어서,

상기 각각의 능동 픽셀로부터의 상기 기준 신호가 결합된 결합 기준 신호에 응답하여 제 2 비교 신호를 생성하는 단계를 더 포함하고,

상기 결합 기준 신호는 상기 임계 신호의 성분인

이미징 디바이스를 위한 자동 이득 제어 방법.
제 14 항에 있어서,

상기 임계 신호를 생성하기 위해서 고정 기준 신호를 상기 제 2 비교 신호에 더하는 단계를 더 포함하는

이미징 디바이스를 위한 자동 이득 제어 방법.
이미징 디바이스를 위한 자동 이득 제어 시스템으로서,

다수의 능동 픽셀을 갖는 이미지 센서━상기 다수의 능동 픽셀 각각은 입사 광에 응답하여 전기 신호를 생성하는 광트랜지스터 및 상기 광트랜지스터에 전기적으로 접속되어 노광 기간 동안 상기 전기 신호가 축적된 축적 신호를 저장하는 저장 트랜지스터를 포함함━와,

상기 각각의 능동 픽셀의 상기 광트랜지스터에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 저장 트랜지스터 내에 저장된 상기 축적 신호가 결합된 결합 신호를 수신하고 상기 결합 신호에 대응하는 비교 신호를 생성하는 출력 트랜지스터를 포함하는 적분 회로와,

상기 적분 회로에 접속되어 상기 비교 신호를 수신하고 상기 비교 신호를 임계 신호와 비교하는 비교 회로와,

상기 비교 회로에 동작가능하게 접속되어 상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간을 측정하는 카운터를 포함하며,

상기 비교 신호가 상기 임계 신호와 동일하게 되는 기간은 후속 이미지 캡처 를 위한 셔터 값을 유도하는데 사용되는

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 16 항에 있어서,

상기 출력 트랜지스터는 소스 팔로워로서 접속되고,

상기 출력 트랜지스터의 게이트는 상기 이미지 센서의 상기 각각의 능동 픽셀의 상기 저장 트랜지스터의 게이트에 접속된

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 16 항에 있어서,

상기 각각의 능동 픽셀은 상기 노광 기간 동안 기준 신호를 저장하는 기준 저장 트랜지스터를 더 포함하는

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 18 항에 있어서,

상기 적분 회로는 상기 각각의 능동 픽셀의 상기 기준 저장 트랜지스터에 전기적으로 접속되어서 상기 각각의 능동 픽셀의 상기 기준 저장 디바이스 내에 저장된 상기 기준 신호가 결합된 결합 기준 신호를 수신하고, 상기 결합 기준 신호에 대응하는 제 2 비교 신호를 생성하는 제 2 출력 트랜지스터를 포함하고,

상기 결합 기준 신호는 상기 임계 신호의 성분인

이미징 디바이스를 위한 자동 이득 제어 시스템.
제 19 항에 있어서,

상기 비교 회로는 상기 임계 신호를 생성하기 위해서 고정 기준 신호를 상기 결합 기준 신호에 더하는 레벨 시프트를 포함하는

이미징 디바이스를 위한 자동 이득 제어 시스템.