JP2501208B2 - 光電変換装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光励起により発生したキャリアを蓄積する
方式の光電変換装置に係り、特に、強い光の入射によっ
て発生する過剰キャリアを除去して隣接素子への漏れ込
みを未然に防止することを企図した光電変換装置に関す
る。

［従来技術］ 第７図は、従来の光電変換装置におけるセンサ部の概
略的断面図である。

同図において、ｎ型基板701上にn^-層702が形成され、
そこにセンサセルが素子分離領域703を挟んでライン状
又はエリア状に形成されている。

各セルのｐ領域704には光励起によって発生したキャ
リアが蓄積し、その蓄積電圧を読出すことで光電変換出
力が得られる。

［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置では、一部に
強い光が入射すると、過剰なキャリア（ここではホー
ル）がｐ領域704に蓄積したn^-層702側へ流出し、隣接セ
ルのｐ領域704に流入する。このために、強い光が入射
した近傍のセルでは入射光に対応した出力が得られない
という問題点を有していた。

特に、ラインセンサ又はエリアセンサでは、隣接セル
へのキャリアの漏れ込みによってスメアが発生し、画質
を著しく低下させる。

［問題点を解決するための手段］ 本発明による光電変換装置は、 光励起により発生したキャリアを蓄積するキャリア蓄
積領域を有し、エリア状に配列された複数の光電変換セ
ルと、 前記複数の光電変換セルの２個ずつのセルを同時に読
み出すフィールド蓄積モードと、前記複数の光電変換セ
ルの１個ずつのセルを読み出すフレーム蓄積モードとを
切り換えるモード切り換え手段と、 前記キャリア蓄積領域の電位を飽和電位より低い所定
の上限電位内に制限するキャリア除去手段と、 前記フィールド蓄積モードと前記フレーム蓄積モード
との切り換えに伴って、前記フィールド蓄積モードにお
ける前記上限電位を前記フレーム蓄積モードにおける上
限電位より低くするように前記キャリア除去手段を切り
換え制御する制御手段と、 を有することを特徴とする。

［作用］ 光励起によって発生したキャリアは上記制御電極領域
に蓄積されるが、制御電極領域の電位が上記一定電位を
超えようとすると、制御電極領域のキャリアは上記キャ
リア除去手段によって除去されるために、制御電極領域
の電位は常に飽和電位に達する前の一定電位内に制限さ
れる。このために、制御電極領域が飽和電位に達するこ
とによるキャリアの流出はなくなり、隣接素子へのキャ
リアの漏れ込みが防止される。

又、フィールド蓄積モードとフレーム蓄積モードとで
キャリアの飽和レベルを切り換えることができるので、
各蓄積モードにおけるキャリアの飽和レベル最適化する
ことができる。

［実施例］ まず、本発明の実施例で使用する光電変換セルについ
て説明する。

第８図は、ライン状に配列された光電変換セルの概略
的断面図、第９図は、その１セルのＡ−Ａ線断面図であ
る。

第８図および第９図において、ｎ型基板101上にエピ
タキシャル成長によってn^-層が形成され、n^-層に素子分
離領域116によって相互に分離されたセルS₁、S₂・・・S
nがライン状に形成されている。各セルにおいてn^-層は
コレクタ領域102となる。

さらに、各セル内にｐベース領域103、ｐベース領域1
03内にn⁺エミッタ領域104が形成され、npn型バイポーラ
トランジスタが構成されている。

また、ｐベース領域103にp⁺領域105が形成され、一定
距離においてn^-層102にp⁺領域106が形成されている。更
に、酸化膜107を介してゲート電極108が形成され、リセ
ット用のｐチャネルMOSトランジスタ（以下、「リセッ
トTr」とする。）が構成されている。勿論、リセットTr
をｎチャネルMOSトランジスタとしてもよい。

バイポーラトランジスタおよびリセットTr上には絶縁
膜109が形成され、p⁺領域106に接合した電極110とn⁺エ
ミッタ領域104に接合したエミッタ電極111とが各々形成
されている。更に、その上に絶縁膜112が形成され、開
口部を除く部分は遮光膜113が覆われている。

また、基板101の裏面にはコレクタ電極114が形成され
ている。

なお本実施例では、npn型バイポーラトランジスタを
用いた光電変換セルの場合を説明したが、勿論、電界効
果トランジスタや静電誘導トランジスタを用いたもので
あっても、またその他の方式のものであっても、キャリ
アを蓄積するための領域を有するトランジスタを用いた
ものであれば、本発明は容易に適用できる。

次に、上記光電変換セルの基本的動作を説明する。

第10図（Ａ）は、上記光電変換セルの基本動作を説明
するための等価回路図、第10図（Ｂ）は、その動作を示
す電圧波形図である。

第10図（Ａ）において、上記光電変換セルは、npn型
バイポーラトランジスタ１のｐベース領域103がリセッ
トTr5のドレインに接続された回路と等価である。

リセットTr5のゲート電極108にはパルスφresが入力
し、そのソース電極110には一定電圧Vbg（たとえば2V）
が適時印加される。また、エミッタ電極111はｎチャネ
ルMOSトランジスタ８を介して端子115に接続され、その
ゲート電極にはパルスφvesが入力し、端子115には電圧
Vbgより十分に低い電圧又は接地電圧が適時印加され
る。

まず、蓄積動作において、ｐベース領域103の電位Vb
は初期の正電位で浮遊状態に、エミッタ領域104はゼロ
電位の浮遊状態に、各々設定されている。なお、コレク
タ電極114には正電圧Vccが印加されている。また、リセ
ットTr5のゲート電極108は正電位にあり、リセットTr5
はOFF状態となっている。

この状態で受光部に光が入射し、光量に対応したキャ
リア（ここでは正孔）がｐベース領域103に蓄積され
る。

その際、ｐベース領域103は初期の正電位に設定され
ているために、光励起によってキャリアが蓄積される
と、その蓄積キャリアに応じた信号が同時に浮遊状態の
エミッタ側へ読出され、光電変換出力が得られる。すな
わち、ここでは蓄積動作と同時に読出し動作が進行す
る。

次に、ｐベース領域103に蓄積されたキャリアを消滅
させる動作について説明する。

第10図（Ｂ）に示すように、まず、リセットTr5のゲ
ート電極108に負電圧のパルスφresが印加されること
で、リセットTr5はON状態となる（期間T₁）。これによ
って、ｐベース領域103の電位Vbは、それまでの蓄積電
圧に関係なく、すなわち入射光の照度に関係なく、一定
電圧Vbgとなる。

一定電圧Vbgは、キャリア消滅動作終了後のベース残
留電位Vkよりも十分高くなるように設定されている。た
とえば、Vbg＝2Vである。

次に、正電圧のパルスφvrsによってトランジスタ８
をON状態とし、端子115の接地電圧又はVbgより十分低い
電圧をトランジスタ８を介してエミッタ電極111に印加
する（期間T₂′）。勿論、正電圧のφvrsをパレスφres
の立上がりから継続して印加してもよい（期間T₂）。

これによって、ｐベース領域103に蓄積されたホール
は、n⁺エミッタ領域104からｐベース領域103に注入され
る電子と再結合し消滅する。すでに述べたように、期間
T₁においてｐベース領域103の電位Vbは、蓄積電位に関
係なく、前記残留電位Vkより十分高い電位Vbgに設定さ
れているために、期間T₂又はT₂′が経過した時点で、ｐ
ベース領域103の電位Vbは、照度の高低に関係なく一定
電位Vkとなる。

また、期間T₂又はT₂′が経過した時点で、パルスφvr
sは立下がり、トランジスタ８がOFF状態となって、エミ
ッタ電極111は浮遊状態となる。そして、上述した蓄積
動作および読出し動作へ移行する。

このようにｐベース領域103の電位を一定電位とする
期間T₁を設けることによって、期間T₂又はT₂′での消滅
動作を終了した時点で、ｐベース領域103の電位Vbを一
定にすることができ、低照度状態での光電変換特性の非
直線性および残像現象を完全に防止することができる。
また、ｐベース領域103の電位制御をキャパシタによっ
て行わないために、キャパシタに起因する出力の低下、
バラツキの発生がない。

このような光電変換セルを用いて、以下本発明の実施
例を図面を参照しながら詳細に説明する。

第１図は、本発明に使われる光電変換装置の概略的回
路図である。

同図において、上記光電変換セルのコレクタ電極114
には一定正電圧Vccが印加され、エミッタ電極111からは
上述した出力が得られる。

リセットTr5のソース電極110には一定電圧Vbgが印加
されている。また、そのゲート電極は抵抗R₃を介して接
地されているとともに、ｎチャネルMOSトランジスタQ₁
のソース電極に接続され、そのトランジスタQ₁のドレイ
ン電極にパルスφresが入力する。

トランジスタQ₁のゲート電極には、電圧Vccを抵抗R₁
およびR₂によって分圧した電圧Vgが印加される。

ゲート電圧Vgの値は、ドレイン電圧との関係で定めら
れる。ここではパルスφresが低電圧の時にトランジス
タQ₁が非飽和領域で導通状態となるように、かつ、パル
スφresが高電圧の時にトランジスタQ₁がドレインにお
けるピンチオフ状態又は飽和状態となるように、ゲート
電圧Vgが設定される。

なお、上記回路において、トランジスタQ₁のドレイン
電圧である（Ａ）点の電圧をＶ（Ａ）、リセットTr5の
ゲート電圧である（Ｂ）点の電圧をＶ（Ｂ）とする。

次に、本実施例の動作を説明する。

第２図は、本実施例における電圧Ｖ（Ａ）およびＶ
（Ｂ）のグラフ、第３図は、本実施例の光電変換特性を
概略的に示すグラフである。

まず、第２図において、光電変換セルのリフレッシュ
動作時では、パルスφresによって電圧Ｖ（Ａ）は期間T
₁だけ立下がり負電位となる。これによって、上述した
ようにトランジスタQ₁は非飽和領域でON状態となり、リ
セットTr5のゲート電圧Ｖ（Ｂ）は電圧Ｖ（Ａ）とほぼ
等しくなる。

したがって、ｐチャネルMOSトランジスタであるリセ
ットTr5はONとなって、既に説明したようにｐベース領
域103の電圧Vbは、入射光に関係なく電圧Vbgに設定され
る。

期間T₁が経過すると、電圧Ｖ（Ａ）は所定の正電位ま
で立上がり、これによってトランジスタQ₁は飽和状態と
なる。そして、ゲート電圧Vgは電圧Vccが一定であり限
り一定であるから、トランジスタQ₁にはほぼ一定のドレ
イン・ソース間電流が流れ、抵抗R₃によって、リセット
Tr5のゲート電圧Ｖ（Ｂ）は電圧Ｖ（Ａ）より低い一定
の正電圧、Ｖ（Ｂ）＝Vg−Vt₁となる。ただし、Vt₁はト
ランジスタQ₁のしきい値電圧である。なお、本実施例で
は、次に述べるリセットTr5との関係でＶ（Ｂ）＜Vccに
設定される。

この一定のゲート電圧Ｖ（Ｂ）によってリセットTr5
はOFFとなり、既に述べたように期間T₂が経過するまで
リフレッシュ動作が行われ、続いて蓄積動作および読出
し動作が行われる。

リセットTr5のしきい値電圧をVt₅とすれば、本実施例
においてリセットTr5は一応OFF状態にあるが、蓄積によ
りｐベース領域103の電位Vbが一定電位Vbmに達すると、
リセットTr5は導通し、ベース電位Vbは常に一定電位Vbm
以下に制限される。逆に言えば、ベース電位をVbm内に
制限するように、リセットTr5のゲート電圧Ｖ（Ｂ）の
値が設定される。

即ち、ベース電位Vbが上昇することでリセットTr5の
ドレイン・ゲート間電圧（Ｖ（Ｂ）−Vb）が小さくな
る。そして、Vb＝Vbmとなった時に、ドレインにおける
ピンチオフ状態となるようにゲート電圧Ｖ（Ｂ）を設定
しておれば、Vb＝VbmにおいてリセットTr5は導通状態と
なり、ベース電位はVbm以上には上昇しない。ここでVbm
＝Ｖ（Ｂ）＋Vt5となる。

一定電位Vbmは、ｐベース領域103に蓄積されたキャリ
アが流出する飽和電位より低い電位に設定されるため
に、強い光が入射しても、キャリアが隣接セルへ漏れ込
む事態が未然に防ぐことができる。また、エミッタ側へ
流出することも防止される。

このようにベース電位に上限を設けることによって、
本実施例における出力特性は、第３図に示すように、出
力信号レベルが飽和レベルに到達する前に上限に達する
が、その上限のレベルを適当に選べば、実用上の問題は
ない。

なお、本実施例では、バイポーラトランジスタのコレ
クタ電圧であり、またリセットTr5の基板電圧でもある
電圧VccによってトランジスタQ₁のゲート電圧Vgを得て
いるために、電圧Vccが変動しても、光電変換セルへの
影響が相殺されるという利点を有している。

第４図は、本発明の実施例の概略的回路図である。

本実施例では、トランジスタQ₁のゲート電圧Vgを切り
換えるスイッチSWを有している。

たとえば、上記光電変換セルをエリア状に配列した光
電変換装置では、２個のセルを同時に読出すフィールド
蓄積モードと、１個のセルを読出すフレーム蓄積モード
とがある。

フィールド蓄積モードでは、フレーム蓄積モードより
１セル当りの信号レベルが半分で同等のレベルが得られ
るために、フィールド蓄積モードの時のゲート電圧Vgを
低く設定しておく。これによって、リセットTr5のゲー
ト電圧Ｖ（Ｂ）も低くなり、その結果ｐベース領域103
の電位Vbを低いレベルで上限に到達させることができ、
スメア防止を有効に行うことができる。

第５図は、第１図の構成を用いたラインセンサの概略
的回路図である。

同図において、各セルのリセットTr5のゲート電極103
はラインLresに共通接続され、ラインLresは抵抗R₃を介
して接地されるとともに、トランジスタQ₁を介して端子
70に接続され、端子70にパルスφresが入力する。トラ
ンジスタQ₁のゲート電極には電圧Vgが印加され、このゲ
ート電圧Vgは電圧Vccを抵抗R₁およびR₂で分圧して得ら
れる。

また、各リセットTr5のソース電極110は端子72に共通
接続され電圧Vbgが印加される。

各セルのエミッタ電極111はトランジスタ８を介して
接地されている。トランジスタ８のゲート電極は端子71
に共通接続され、端子71にはパルスφresが入力する。

さらに、各セルのエミッタ電極111はトランジスタ11
を介して蓄積用キャパシタCtに各々接続され、各キャパ
シタCtは各々トランジスタ12を介して出力ライン20に共
通接続されている。

トランジスタ11のゲート電極は端子73に共通接続さ
れ、端子73にはパルスφｔが入力する。

トランジスタ12のゲート電極はシフトレジスタ13の出
力端子に接続され、シフトレジスタ13によってトランジ
スタ12は順次ONされる。またシフトレジスタ13は、端子
79から入力するシフトパルスφshによって動作し、ハイ
レベルの位置が順次シフトしていくように構成されてい
る。

出力ライン20は出力アンプ15を通して出力端子76に接
続されている。また、出力アンプ15の入力はトランジス
タ14を介して端子74に接続され、端子74には一定電圧Vb
hが印加されている。また、トランジスタ14のゲート電
極75にはパルスφhrsが入力する。

なお、上記各パルスφおよび定電圧Vbg、Vbhはドライ
バ77から供給され、ドライバ77は発振器78からのクロッ
ク信号に応じたタイミングで各パルスを出力する。

以下、第６図を参照しながら、上記ラインセンサの動
作を説明する。

第６図は、上記ドライバ77から出力される各パルスの
タイミング例を示すタイミングチャートである。なお、
図中φｔ（Ａ）、φｔ（Ｂ）は夫々異なる読出し方法の
タイミングを示すものである。

先ず、φｔ（Ａ）の場合を説明する。

時刻t₁でφｔおよびφvrsをハイレベルとした後で、
時刻t₂にφresをローレベルとすることによって、既に
述べたように全てのリセットTr5がONとなり各セルのｐ
ベース領域103が電位が一定電位Vbgとなる。

また、φｔがハイレベルであるから、トランジスタ11
はONであり、キャパシタCt内の電荷はトランジスタ11お
よび８を通して除去される。

次に、時刻t₃でφresがハイレベルになると、各セル
のリセットTr5はOFF状態となる。そして、φvrsが未だ
ハイレベルであるから、既に述べたようにベース蓄積さ
れたキャリアが徐々に再結合して消滅していく。そして
時刻t₂以前にベースに残留していたキャリアの多少に関
係なく、時刻t₄でベースに残留するキャリアは、どのセ
ルについても常に等しくなる。

時刻t₄でφvrsが立下がると、各セルのエミッタ電極1
11はトランジスタ11を介してキャパシタCtに接続された
状態となる。そして時刻t₆でφｔが立下がるまで、既に
述べたように蓄積および読出し動作を行う。すなわち、
セルS₁〜Snにおいて光励起されたキャリアがベースに蓄
積されるに従って、その量に応じたキャリアがキャパシ
タCtに各々蓄積されていく。その際、強い光が入射して
も、各リセットTr5によって各セルのベース電位は一定
値内に制限されるために、過剰キャリアの流出が防止さ
れる。

こうして時刻t₆でφｔが立下がると、トランジスタ11
がOFFとなり、各セルS₁〜Snで光電変換された信号が各
々キャパシタCtに蓄積され記憶されたことになる。

次に、キャパシタCtに各々蓄積された情報を順次取り
出し、シリアルに出力する動作を行う。

まず、時刻t₇でφhrsを１パルス与えることでトラン
ジスタ14をONにして出力ライン20の浮遊容量に残留して
いた電荷を除去する。

続いて、時刻t₈でφshを１パルス与えることによりシ
フトレジスタ13による各トランジスタ12の走査を開始す
る。

１つのトランジスタ12がONすると該当するキャパシタ
Ctに蓄積された電荷は出力ライン20に取り出されアンプ
15を介して出力端子76から外部へ出力される。そして、
その直後にφhrsによりトランジスタ14がONとなり出力
ライン20がクリアされる。

以上の信号取り出し動作がシフトパルスφshのタイミ
ングでセルS₁〜Snまで順次行われ、時刻t₄〜t₆の間に光
電変換された信号および暗基準信号を順次出力すること
ができる。

こうしてキャパシタCtに蓄積された信号を全て取り出
すと、再びt₁〜t₄のキャリア消滅動作、t₄〜t₆の蓄積お
よび読出し動作、t₇以降の信号取り出し動作をこの順番
に繰り返す。

なお、φｔ（Ｂ）の場合の読出し動作はφｔ（Ａ）の
場合を更に改良したものである。

すなわち、時刻t₄〜t₅にかけてφｔをローレベルにし
ておく。これにより各セルのベースで光励起により発生
したキャリアはキャパシタCtに蓄積されず、各セルに蓄
積される。そして、時刻t₅〜t₆のφｔにより各セルに蓄
積された信号がキャパシタCtに各々転送される。この方
法であると、φｔ（Ａ）の場合よりも、出力が20〜30％
向上し、感度のバラツキも大幅に権限することが実験的
に確かめられた。

また、φvrsは時刻t₁〜t₃の間ハイレベルとしている
が、ローレベルであってもよく、その方が時刻t₁〜t₃に
かけてセルのベース・エミッタ間に流れる電流を遮断で
き、電源のロスを防ぐ効果を有する。

こうしてS₁〜Snの各信号はアンプ15の端子76から出力
信号Voutとしてシリアルに外部へ出力される。

上記ラインセンサでは、強い光が入射しても、隣接セ
ルへキャリアが漏れ込むことがないために、スメアを防
止できる。

なお、本発明によれば、エリアセンサを構成しても同
様の効果を得ることができる。その際、本発明の実施例
を用いることで、スメア防止を更に有効に行うことがで
きる。

［発明の効果］ 以上詳細に説明したように本発明による光電変換装置
は、光励起により発生したキャリアを蓄積するキャリア
蓄積領域を有し、エリア状に配列された複数の光電変換
セルと、上記複数の光電変換セルの２個づつのセルを同
時に読み出すフィールド蓄積モードと、上記複数の光電
変換セルの１個づつのセルを読み出すフレーム蓄積モー
ドとを切り換えるモード切り換え手段と、上記キャリア
蓄積領域の電位を飽和電位より低い所定の上限電位内に
制限するキャリア除去手段と、上記フィールド蓄積モー
ドと上記フレーム蓄積モードとの切り換えに伴って、上
記フィールド蓄積モードにおける上記上限電位を上記フ
レーム蓄積モードにおける上限電位より低くするように
上記キャリア除去手段を切り換え制御する制御手段と、
を有するので、ブルーミングやスミアの発生を効果的に
抑制することができると共に、フィールド蓄積モードに
おいて更にこの効果を強めることができるものである。

【図面の簡単な説明】

第１図は、本発明に使われる光電変換装置の概略的回路
図、 第２図は、本実施例における電圧Ｖ（Ａ）およびＶ
（Ｂ）のグラフ、 第３図は、本実施例の光電変換特性を概略的に示すグラ
フ、 第４図は、本発明の実施例の概略的回路図、 第５図は、第１図の構成を用いたラインセンサの概略的
回路図、 第６図は、上記ドライバ77から出力される各パルスのタ
イミング例を示すタイミングチャート、 第７図は、従来の光電変換装置におけるセンサ部の概略
的断面図、 第８図は、ライン状に配列された光電変換セルの概略的
断面図、 第９図は、その１セルのＡ−Ａ線断面図、 第10図（Ａ）は、上記光電変換セルの基本動作を説明す
るための等価回路図、第10図（Ｂ）は、その動作を示す
電圧波形図である。 ５……リセットMOSトランジスタ 101……ｎ基板 102……コレクタ領域 103……ｐベース領域 104……n⁺エミッタ領域 108……ゲート電極 110……ソース電極 111……エミッタ電極 114……コレクタ電極

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】光励起により発生したキャリアを蓄積する
   キャリア蓄積領域を有し、エリア状に配列された複数の
   光電変換セルと、 前記複数の光電変換セルの２個ずつのセルを同時に読み
   出すフィールド蓄積モードと、前記複数の光電変換セル
   の１個ずつのセルを読み出すフレーム蓄積モードとを切
   り換えるモード切り換え手段と、 前記キャリア蓄積領域の電位を飽和電位より低い所定の
   上限電位内に制限するキャリア除去手段と、 前記フィールド蓄積モードと前記フレーム蓄積モードと
   の切り換えに伴って、前記フィールド蓄積モードにおけ
   る前記上限電位を前記フレーム蓄積モードにおける上限
   電位より低くするように前記キャリア除去手段を切り換
   え制御する制御手段と、 を有することを特徴とする光電変換装置。
2. 【請求項２】上記キャリア除去手段はスイッチングトラ
   ンジスタであり、その一方の主電極が上記キャリア蓄積
   領域に接続されており、かつ、上記光電変換セルのキャ
   リア蓄積領域の電位が上記上限電位内に制限されるよう
   に、前記スイッチングトランジスタの他方の主電極の電
   圧及びその制御電極の電圧が設定されていることを特徴
   とする特許請求の範囲第１項記載の光電変換装置。
3. 【請求項３】前記スイッチングトランジスタは前記キャ
   リア蓄積領域をリセットするためのリセット手段を兼ね
   ることを特徴とする特許請求の範囲第２項記載の光電変
   換装置。