JPH05336314A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 高解像度、高感度、高Ｓ／Ｎのイメージセン
サを実現する。 【構成】 １画素当りに関して、フォトダイオード７、
フォロワ増幅トランジスタ１２、リセットトランジスタ
３と前記フォトダイオード７と前記フォロワ増幅トラン
ジスタ１２の間に設けたゲート接地増幅トランジスタ１
０からなる構成とすることにより、１画素当りのトラン
ジスタの個数を削減してより高解像度化を実現するもの
であると共に、前記フォロワ増幅トランジスタ１２とし
てバイポーラトランジスタを使用する画素構成して高感
度化を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像情報を極めて高感
度、高Ｓ／Ｎで読み取ることのできるイメージセンサに
関するものである。エリアセンサへの対応も可能であ
る。

【０００２】

【従来の技術】高感度読み取り性能を有するイメージセ
ンサとして、フォトダイオードと容量素子と、上記のフ
ォトダイオードと容量素子とを光情報蓄積期間中オン状
態にするスイッチと、上記の容量素子の端子電圧値を電
流増幅素子を介して画像信号として出力し特に上記の容
量素子の端子電圧値に対する前記フォトダイオード自身
の接合容量の影響を遮断し前記フォトダイオードに実質
的な印加電圧を与えるためのトランジスタとを設けたイ
メージセンサが報告されている（特開昭６３−２５４７
６５号公報）。以下、上記従来例のイメージセンサの構
成を図６を参照しながら説明する。同図において、描か
れている電界効果トランジスタはすべてＮチャネル型と
して説明する。容量素子８の電位をリセット電位にスイ
ッチトランジスタ３を介してリセットを行う。そして再
びスイッチトランジスタ３を開放して容量素子８は光情
報の蓄積状態に入る。このとき増幅トランジスタ６及び
１０のゲート端子には増幅トランジスタ６及び１０自身
が電界効果トランジスタとして飽和領域で動作するよう
な一定電圧を印加しておく。またスイッチトランジスタ
１のゲートにはスイッチトランジスタ１自身を充分オン
状態にするようなパルス電圧を、スイッチ２にはスイッ
チトランジスタ２自身がオフするようなパルス電圧を印
加する。このときフォトダイオード７に入射した光情報
による光電流がゲート接地された増幅トランジスタ１０
を介して容量素子８にリセット時に蓄えられた電荷を放
電していくので、フォトダイオード２の寄生容量９の効
果は容量素子８から全く遮断される。従って容量素子８
の値を小さくしておけば、寄生容量９の大小に依らず光
電流に対する容量素子８の端子間電圧感度を飛躍的に向
上することができる。以下、読み出し走査パルスにより
駆動される読み出しスイッチトランジスタ５を介して、
フォロワ増幅トランジスタ４はそのゲート端子に受けた
容量素子８の電位をフォロワ増幅して、映像信号を映像
信号出力線１１に出力する。スイッチトランジスタ２は
スイッチトランジスタ１がオフ状態のときにオン状態に
なるものであり、常にフォトダイオード７に印加される
バイアス電圧を一定にするものである。

【０００３】

【発明が解決しようとする課題】図６に示されるような
上記従来例においては１つの画素に対して６個以上もの
トランジスタが付属しており高解像度化の要求に合致し
ない上に、走査回路による読み出しスイッチトランジス
タの動作が即ち電荷情報蓄積期間の終了を意味するので
全画素の電荷情報蓄積期間の開始及び終了のタイミング
が少しずつ異なって、差動出力をとるための明時出力と
暗時出力の各列毎の一斉転送が困難になり、各画素毎の
ゲート接地増幅トランジスタ及びフォロワ増幅トランジ
スタの素子パラメータばらつきに起因する固定パターン
ノイズの除去動作をさせる上で支障がある。また上記従
来例ではＭＯＳ電界効果トランジスタをフォロワ増幅素
子として使用している。ＭＯＳ電界効果トランジスタの
ゲート酸化膜容量は逆バイアスされたｐｎ接合容量に比
べて単位面積当り通常１桁前後大きいことと、フォロワ
トランジスタ４に関していえば、本質的に電流駆動能力
の小さいＭＯＳ電界効果トランジスタ故に或る程度のゲ
ート幅が要求される。従って尚更ゲート容量が大きくな
り、実効的に容量素子８の容量値の低減は充分でなくな
る。

【０００４】

【課題を解決するための手段】本発明は、１画素当りに
関して、フォトダイオード、フォロワ増幅トランジス
タ、リセットトランジスタと前記フォトダイオードと前
記フォロワ増幅トランジスタの間に設けたゲート接地増
幅トランジスタからなる構成とすることにより、１画素
当りのトランジスタの個数を削減してより高解像度化を
実現するものであると共に、前記フォロワ増幅トランジ
スタとしてバイポーラトランジスタを使用することによ
り一層の高感度化とフォロワの高駆動能力化とを実現す
るものである。

【０００５】

【作用】本発明では、ゲート接地増幅トランジスタのゲ
ートを駆動することにより、光情報蓄積期間には前記ゲ
ート接地増幅トランジスタをオフ状態として、光電流が
フォトダイオードの電位を直接変動させる状態とし、光
情報転送期間には前記ゲート接地増幅トランジスタが飽
和領域動作するオン状態として前記フォトダイオードの
電位が前記ゲート接地増幅トランジスタのゲート電圧か
ら閾値電圧を加算した値になるまで電流が流れることを
許容させ、この電流が運ぶ電荷が次段フォロワの入力端
子容量に蓄積させる。これにより、１画素当りの素子数
を減少させると共に一つの行に属する画素について一斉
にフォロワの入力端子容量への光情報の転送を可能に
し、これにより上記選択行の画素について一斉に明時出
力及び暗時出力を取り出すことができ、上記明時出力及
び暗時出力をそれぞれ画素毎に記憶させ、走査回路によ
り選択された例の１つの画素について上記の記憶された
明時出力及び暗時出力を同時出力してこれの差動をとる
ことによって、各素子毎のパラメータのばらつきに起因
する固定パターンノイズの影響を抑制して高Ｓ／Ｎの映
像信号出力を得る。またフォロワ増幅トランジスタとし
てバイポーラトランジスタを使用するので、素子面積が
小さくても電流駆動能力の大きいフォロワ増幅を行い後
段の比較的大きい容量値を有する明時出力及び暗時出力
記憶用の容量素子でも素早く充電駆動できるし、前記フ
ォロワ増幅トランジスタの入力端子容量はＭＯＳ電界効
果トランジスタを使用した場合に比べて数分の一に抑え
ることにより極めて大きな電圧感度を実現する。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明のイメージセンサの実施例１として
１画素に関する回路構成を示したものである。図１中、
７はフォトダイオード、１０はゲート接地増幅トランジ
スタ、１２はフォロワ増幅作用するバイポーラトランジ
スタ、８は前記バイポーラトランジスタのベース端子に
付随する容量、３は前記容量８の電位をリセットするス
イッチトランジスタである。１３及び１４は明時出力伝
達スイッチ及び暗時出力伝達スイッチ、１５及び１６は
明時出力蓄積容量及び暗時出力蓄積容量、１７及び１８
は明時出力蓄積容量リセットスイッチ及び暗時出力蓄積
容量リセットスイッチ、１９及び２０は明時出力読み出
しスイッチ及び暗時出力読み出しスイッチ、２１及び２
２は明時出力信号線及び暗時出力信号線、２３及び２４
は明時出力信号線容量及び暗時出力信号線容量である。
本実施例１では従来例とはフォトダイオード７の接続の
極性が異なり、ゲート接地増幅トランジスタ１０はＰチ
ャネル型電界効果トランジスタとしている。

【０００７】まず、ゲート接地増幅トランジスタ１０の
ゲート端子に飽和領域動作するゲート電圧Ｖ_ggが印加さ
れている状態を考える。このときフォトダイオード７の
アノード電位はＶ_ggにゲート接地増幅トランジスタ１０
の閾値電圧Ｖ_thを加算した電位になる。この後、更にス
イッチトランジスタ３とゲート接地増幅トランジスタ１
０が開放された後、光入射に伴って流れる光電流により
逆バイアスされたフォトダイオード７の端子間電圧は徐
々に減少している。このとき各画素の光情報は各フォト
ダイオード自身のみに蓄積されていることになる。次に
当該列の露光期間すなわち光情報蓄積期間が経過した
後、明時出力蓄積容量１５及び暗時出力蓄積容量１６を
明時出力蓄積容量リセットスイッチ１７及び暗時出力蓄
積容量リセットスイッチ１８を介してリセットした後
で、ゲート接地増幅トランジスタ１０を飽和領域動作す
るように駆動すればフォトダイオード７のアノード電圧
がＶ_gg＋Ｖ_thになるまで容量８の電位は増加する。この
とき飽和領域で動作するゲート接地増幅トランジスタ１
０の作用によりフォトダイオード７の寄生容量は容量８
には全く影響しなくなり、フォトダイオード７における
蓄積期間中の光電流による放電電荷量に等しい電荷量が
容量８において増加する電荷量となり、容量８の値を小
さくできれば極めて低露光量でも大きな映像信号電圧を
取り出せることになる。実施例１ではフォロワ増幅トラ
ンジスタとして大きいエミッタ増幅率ｈ_FE（１０００以
上）を有するバイポーラトランジスタ１２を用いてい
る。バイポーラトランジスタのベース端子容量はＭＯＳ
電界効果トランジスタのゲート端子容量よりも単位面積
当りの容量値が数倍から一桁小さく設計することができ
る。従って容量８の値は少なくとも２分の１程度にはで
き、一層の感度向上を実現できる。またバイポーラトラ
ンジスタの電流駆動能力はＭＯＳ電界効果トランジスタ
に比べて桁違いに大きく、低インピーダンス負荷を迅速
且つ容易に駆動することができる。従って上記の動作に
引き続いて明時出力伝達スイッチ１３をオンして、バイ
ポーラトランジスタ１２は比較的大きな容量を有する明
時出力蓄積容量１５を迅速に充電する。このときの充電
電圧はバイポーラトランジスタ１２のベース電圧からベ
ース・エミッタ間電圧Ｖ_beを減じた値となる。明時出力
伝達スイッチ１３を開放した後、スイッチトランジスタ
３をオンして容量８の電位をＶ_rsに設定する。更にスイ
ッチトランジスタ３を開放し、続いて暗時出力伝達スイ
ッチ１４をオンして、バイポーラトランジスタ１２は比
較的大きな容量を有する暗時出力蓄積容量１６を迅速に
充電する。このときの充電電圧はＶ_rsからバイポーラト
ランジスタ１２のベース・エミッタ間電圧Ｖ_beを減じた
値となる。そして暗時出力伝達スイッチ１４を開放し、
またゲート接地増幅トランジスタ１０を開放状態として
フォトダイオード７に対して再び光情報蓄積期間を開始
する。

【０００８】以上が選択行の画素に関して光情報の非蓄
積期間即ち水平ブランキング期間に一斉に行う一連の動
作である。以後、水平走査期間において前記選択行の内
の選択列に存する画素情報に関して、明時出力読み出し
スイッチ１９及び暗時出力読み出しスイッチ２０が同時
にオンになり、明時出力及び暗時出力が明時出力信号線
２１及び暗時出力信号線２２に読み出され、この両者の
差動出力をとればゲート接地増幅トランジスタ１０やバ
イポーラトランジスタ１２のパラメータばらつきが除去
された高Ｓ／Ｎの映像信号を得ることができる。なお実
施例１では、容量８に現われた明時出力及び暗時出力は
その電圧値のフォロワ値が明時出力蓄積容量１５及び暗
時出力蓄積容量１６に記憶されるが信号線２１及び２２
に読み出されるに際して、明時出力信号線容量２３及び
暗時出力信号線容量２４により分圧減衰する。この減衰
率を抑えるには信号線容量２３及び２４に対して蓄積容
量１５及び１６の容量値を充分大きくすることが望まし
いので、低インピーダンス負荷を迅速に駆動できるバイ
ポーラトランジスタ１２が極めて好適となる。またバイ
ポーラトランジスタ１２の動作において蓄積容量１５及
び１６をフォロワ充電するに際してその高ｈ_FE故に、そ
のコレクタ電流に比してそのベース電流は極めて小さく
そのベース電位に及ぼす影響は小さい。

【０００９】以上のように本発明は実施例１においてゲ
ート接地増幅トランジスタ１０を適切に駆動することに
１画素当りの素子として、フォトダイオード７、ゲート
接地増幅トランジスタ１０、スイッチトランジスタ３、
フォロワ増幅トランジスタ１２だけで構成することがで
き画素の高解像度化に寄与するものである。またフォロ
ワ増幅トランジスタ１２としてバイポーラトランジスタ
を用いることによって、容量８をさらに低減して高感度
化を実現すると共に、更にバイポーラトランジスタの高
駆動能力故に大きな蓄積容量１５及び１６を負荷とする
ことができ、信号線容量２１及び２２に得られる映像信
号の分圧減衰を抑えることを可能とするものである。

【００１０】次に本発明の実施例２を図２を用いて説明
する。図２において、３，７，８，１０，１２，１３，
１４，１５，１６，１７，１８，１９，２０，２１，２
２は本発明の実施例１の説明における同一番号の部材と
等しい働きをするので説明を省略する。２５及び２６は
明時出力増幅トランジスタ及び暗時出力増幅トランジス
タであり、信号出力線２１及び２２に電圧出力を得る場
合には前記増幅トランジスタ２５及び２６の整合性を向
上する共通重心構成とする。水平ブランキング期間中の
動作は本発明の実施例１の説明と同様であり、水平走査
期間中において明時出力読み出しスイッチ１９及び暗時
出力読み出しスイッチ２０を介して明時出力蓄積容量１
５及び暗時出力蓄積容量１６各々の電圧値が明時出力増
幅トランジスタ２５及び暗時出力増幅トランジスタ２６
のフォロワ出力として、容量分圧による減衰を生じるこ
となく明時出力信号線２１及び暗時出力信号線２２に得
られ、両信号の差動出力をとれば極めて高感度、高Ｓ／
Ｎなる映像信号を得る。信号出力線２１及び２２に電流
出力線を得る場合には前記増幅トランジスタ２５及び２
６の整合性と読み出しスイッチ１９及び２０の整合性の
両方を向上する共通重心構成とする。水平ブランキング
期間中の動作については、水平走査期間中において明時
出力蓄積容量１５及び暗時出力蓄積容量１６各々の電圧
値に基づいて、明時出力増幅トランジスタ２５及び暗時
出力増幅トランジスタ２６が明時出力読み出しスイッチ
１９及び暗時出力読み出しスイッチ２０を負荷として、
信号線容量の影響のない明時出力信号電流及び暗時出力
信号電流が何等減衰を受けることなく明時出力信号線２
１及び暗時出力信号線２２に得られ、両信号の差動出力
をとれば極めて高感度、高Ｓ／Ｎなる映像信号を得る。

【００１１】また図１及び図２において、８の電圧が過
度に大きくなると残像が著しくなる。従ってスイッチト
ランジスタ３のゲート電位は非リセット時には完全にオ
フとなるレベルではなく、スイッチトランジスタ３がＰ
チャネル型の場合には、容量８の電位が上がり過ぎない
ように、或一定限度以上に前記容量８の端子電位が上が
ると自動的にオン状態になるようなバイアスに設定すれ
ば、残像を除去することができる。即ちＶ_gg＋Ｖ_th＞Ｖ
_bb（フォロワ増幅トランジスタの入力端子電圧）がゲー
ト接地増幅トランジスタ１０の飽和動作領域条件であり
スイッチトランジスタ３のオフ時のゲート電圧値をゲー
ト接地増幅トランジスタ１０（Ｐチャネル型の場合）の
動作時のゲート電圧値Ｖ_ggに合わせておけば、スイッチ
トランジスタ３が開放時においても上記Ｖ_bbがゲート接
地増幅トランジスタ１０の飽和領域動作を破る程度まで
上昇し始めると自動的にスイッチトランジスタ３がオン
状態に入り、容量８の過度な電位上昇による残像を除去
することが可能である。なおこのような作用を行わせる
には、前記スイッチトランジスタ３とゲート接地増幅ト
ランジスタ１０とが同チャネル型であることが必要であ
り、当然両者がＮチャネル型でこのときのゲート接地増
幅トランジスタをフォトダイオードのカソード端子に接
続する構成とした場合でも同様な効果が得られ、この場
合はフォロワ増幅トランジスタの入力端子電圧の過度の
低下がスイッチトランジスタ３によって制限されること
になる。

【００１２】図３（ａ），（ｂ）に実施例１及び実施例
２において１画素当りの構成素子である、フォトダイオ
ード７、ゲート接地増幅トランジスタ１０、スイッチト
ランジスタ３、フォロワ増幅トランジスタ１２のデバイ
ス構造を表わす平面図及び平面図のＸ−Ｘ′における断
面図を示す。図３中、２７，２８，２９はＰ型半導体領
域であり、３０，３１は多結晶シリコンゲート電極であ
り、３２，３３は金属引出し電極であり、３４はＮ型半
導体領域である。図１及び図２のフォトダイオード７は
２７とＮ型半導体基板との間で構成され、ゲート接地増
幅トランジスタ１０のソース領域とゲート電極とドレイ
ン領域は２７と３０と２８から構成され、スイッチトラ
ンジスタ３のソース領域とゲート電極とドレイン領域は
２８と３１と２９から構成され、バイポーラトランジス
タ１２のコレクタ領域とベース領域とエミッタ領域はＮ
型半導体基板と２８と３４から構成される。電流駆動能
力の高いバイポーラトランジスタ１２がコンパクトに形
成される。容量８はＰ型半導体領域２８に付随する容量
であり、ｐｎ接合のみからなり、その容量値を極めて小
さく構成することができ、高感度電圧出力を得ることが
できる。金属引出し電極３２は図１や図２における明時
出力伝達スイッチ１３や暗時出力伝達スイッチ１４に接
続され、金属引出し電極３３はＶ_rsなる電位のリセット
電源に接続される。

【００１３】更に解像度向上の要求に対しては、半導体
基板内に形成したフォトダイオードではスイッチトラン
ジスタ３、ゲート接地増幅トランジスタ１０及びバイポ
ーラトランジスタ１２の存在故に最早開口率が不十分に
なってくる。従ってこのような場合の１画素分の構造断
面図を図４に示す。図４中の２８，２９，３０，３１，
３２，３３，３４は図３中の同一番号の部材と等しい働
きをするので説明を省略する。２７′はＰ型半導体領
域、３５はほぼ１画素分の面積を占有する金属電極、３
６は積層Ｐ型半導体層、３７は積層Ｎ型半導体層、３８
は透明電極である。２７′は図３中の２７と同様に図
１，図２中のゲート接地増幅トランジスタ１０のソース
領域であるが、最早フォトダイオードとしては機能せ
ず、金属電極３５と透明電極３８とに挟まれた積層Ｐ型
半導体層３６と積層Ｎ型半導体層３７からなるダイオー
ドがフォトダイオードとして機能し、その開口率は１０
０％近い。図４におけるフォトダイオードの構造はＰＮ
接合フォトダイオード構造であったが、ＰＩＮ接合フォ
トダイオード構造でもショットキ接合フォトダイオード
構造でもよい。このように開口率の向上は光電流電荷の
増大を意味する一方、バイポーラトランジスタ１２のベ
ース端子容量値は小さく保持されるので、極めて高感度
電圧信号を出力する画素構造を実現している。

【００１４】図５に実施例１の構成を基本とする２行４
列のエリアセンサの回路構成を示す。図５において、図
１と同一番号を付した部材は全く等しい働きをするので
個々の説明は省略する。４０は垂直シフトレジスタ、４
１は水平シフトレジスタ、４２は垂直信号線、３９は垂
直信号線４２の電位を読み出しに際して予めリセットし
ておくためのスイッチトランジスタである。図５のエリ
アセンサの読み出し動作の概略を以下に説明する。所定
の光情報蓄積期間を経た行は水平ブランキング期間とな
り、垂直シフトレジスタからの選択により当該行のゲー
ト接地増幅トランジスタが動作して容量８に各々のフォ
トダイオード７の露光量に基づく電圧値が発生しこれが
バイポーラトランジスタ１２によりフォロワ増幅されて
列毎に垂直信号線４２に出力され、これが明時出力伝達
スイッチ１３を介して明時出力蓄積容量１５に蓄積され
る。次に容量８の電位をスイッチトランジスタ３を介し
てリセットし、そのフォロワ出力を暗時出力伝達スイッ
チ１４を介して暗時出力蓄積容量１６に蓄積する。尚上
記の蓄積容量１５及び１６は明時出力及び暗時出力の蓄
積が行われるに先だってリセットしておくことは言うま
でもないし、上記水平ブランキング期間中は当該選択行
のゲート接地増幅トランジスタ１０を動作状態としてお
く。上記一連の明時出力及び暗時出力の蓄積容量への蓄
積が行われた後は、水平走査期間となり、当該選択行画
素の蓄積された明時出力及び暗時出力が順次読み出しス
イッチ１９及び２０を介して出力信号線２１及び２２に
取り出される。以下次の選択行の画素の読み出しが同様
に順次行われ、エリアセンサの垂直走査が進行する。１
画素分の素子は、フォトダイオード７、スイッチトラン
ジスタ３、ゲート接地増幅トランジスタ１０そしてフォ
ロワ増幅トランジスタ１２と少ないので高解像度のエリ
アセンサを実現できる。図４のような光電変換層を積層
した画素構造を採用すればより高解像度のセンサを実現
できる。また本エリアセンサが高感度であることは実施
例１において既に説明したようにフォロワ増幅トランジ
スタとしてバイポーラトランジスタを用いていることに
より明らかである。出力信号線２１及び２２に現われる
信号の差動出力をとることにより更に高Ｓ／Ｎの映像出
力信号を得ることができる。

【００１５】図５は図１の画素構成を用いたエリアセン
サであるが、同様にして図２の画素構成を用いた高感
度、高Ｓ／Ｎのエリアセンサを実現できることは言うま
でもない。また図５のエリアセンサの水平ブランキング
期間の駆動に関して、ゲート接地増幅トランジスタ１０
の動作に先だって暗時出力のフォロワ値の蓄積容量１６
への伝達を行った後で前記ゲート接地増幅トランジスタ
１０を動作させて、容量８に光電流電荷による電位変動
を発生し、この後再びゲート接地増幅トランジスタ１０
を開放状態とした後で、明時出力のフォロワ値の蓄積容
量１５への伝達を行い、この後で容量８のリセットをし
てから当該選択行の蓄積された暗時出力及び明時出力が
順次読み出しスイッチ２０及び１９を介して出力信号線
２２及び２１に取り出す手順をとってもよい。以下次の
選択行の画素の読み出しが同様に順次行われ、エリアセ
ンサの垂直走査が進行する。以上の信号伝達手順は図２
の画素構成を用いたエリアセンサの場合も可能である。
また図５のエリアセンサの行数を１行にすればリニアセ
ンサになる。

【００１６】

【発明の効果】以上述べたように本発明によれば、ゲー
ト接地増幅トランジスタのゲートを駆動することによっ
て、１画素当りに関して、フォトダイオード、フォロワ
増幅トランジスタ、リセットトランジスタと前記フォト
ダイオードと前記フォロワ増幅トランジスタの間に設け
たゲート接地増幅トランジスタからなる少ない素子構成
とし、１画素当りのトランジスタの個数を削減して画素
面積を縮小して、より高解像度化を実現すると共に、前
記フォロワ増幅トランジスタとして素子面積が小さくて
も電流駆動能力の大きいバイポーラトランジスタを使用
することによって、フォロワ増幅トランジスタの入力端
子容量値を削減し極めて大きな感度のイメージセンサを
実現することができ、産業上の効果は極めて大である。

【図面の簡単な説明】

【図１】実施例１の１画素に関する回路構成図

【図２】実施例２の１画素に関する回路構成図

【図３】本発明のデバイス構造図

【図４】本発明の第２のデバイス構造図

【図５】実施例１を基本とするエリアセンサの回路構成
図

【図６】従来例の１画素に関する回路構成図

【符号の説明】

３ フォロワ段入力容量電圧をリセットするスイッチト
ランジスタ ４，１２ フォロワ増幅トランジスタ ７ フォトダイオード １０ ゲート接地増幅トランジスタ １３ 明時出力伝達スイッチ １４ 暗時出力伝達スイッチ １５ 明時出力蓄積容量 １６ 暗時出力蓄積容量 １９ 明時出力読み出しスイッチ ２０ 暗時出力読み出しスイッチ ２１ 明時出力信号線 ２２ 暗時出力信号線 ４０ 垂直シフトレジスタ ４１ 水平シフトレジスタ ４２ 垂直信号線

Claims (6)

【特許請求の範囲】
1. 【請求項１】１つの画素を構成する素子が、一端を固定
   電位に接続し他端をゲート接地増幅トランジスタを介し
   てフォロワ増幅トランジスタの入力端子に接続したフォ
   トダイオードと、前記フォロワ増幅トランジスタの入力
   端子電圧をリセットするスイッチトランジスタと、前記
   フォロワ増幅トランジスタと、前記ゲート接地増幅トラ
   ンジスタからなることを特徴とするイメージセンサにお
   いて、当該画素が垂直シフトレジスタにより選択されて
   水平ブランキング期間にあるときにのみ、当該画素の前
   記ゲート接地増幅トランジスタを飽和動作領域で動作さ
   せ前記フォロワ増幅トランジスタの入力端子にフォトダ
   イオードに蓄積された光情報を前記選択行の画素に関し
   て一斉に導くことを特徴とするイメージセンサ。
2. 【請求項２】請求項１記載のイメージセンサにおいて、
   フォロワ増幅トランジスタがバイポーラトランジスタで
   あることを特徴とするイメージセンサ。
3. 【請求項３】１つの画素を構成する素子が少なくとも、
   一端を固定電位に他端をゲート接地増幅トランジスタを
   介して、バイポーラトランジスタからなるフォロワ増幅
   トランジスタのベース端子に接続されたフォトダイオー
   ドと、前記バイポーラトランジスタの入力端子電圧をリ
   セットするスイッチトランジスタと、前記バイポーラト
   ランジスタと、前記ゲート接地増幅トランジスタからな
   ることを特徴とするイメージセンサ。
4. 【請求項４】請求項１，２または３記載のイメージセン
   サにおいて、開口率向上のために、フォトダイオードが
   半導体基板上に積層された構造を有していることを特徴
   とするイメージセンサ。
5. 【請求項５】請求項１，２，３または４記載のイメージ
   センサにおいて、フォロワ増幅トランジスタの入力端子
   をリセットするためのスイッチトランジスタのオフ時に
   おけるゲート電圧を調整することにより、前記フォロワ
   増幅トランジスタの入力端子電圧が過度に変動しようと
   した場合に自動的に前記スイッチトランジスタがオン状
   態となり、前記フォロワ増幅トランジスタの入力端子電
   圧変動を制限する作用を持たせたことを特徴とするイメ
   ージセンサ。
6. 【請求項６】請求項５記載のイメージセンサにおいて、
   フォロワ増幅トランジスタの入力端子をリセットするた
   めのスイッチトランジスタのオフ時におけるゲート電圧
   を、ゲート接地増幅トランジスタの動作時のゲート電圧
   値にほぼ一致させたことを特徴とするイメージセンサ。