JPS61144063A

JPS61144063A - 光電変換装置

Info

Publication number: JPS61144063A
Application number: JP59265477A
Authority: JP
Inventors: Toshimoto Suzuki; 鈴木　敏司; Yoshitake Nagashima; 長島　良武; Shigeyuki Matsumoto; 繁幸松本; Nobuyoshi Tanaka; 田中　信義
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-12-18
Filing date: 1984-12-18
Publication date: 1986-07-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、キャｉ４シタを介して電位が制御される光電
荷蓄積領域を有する充電変換装置は関する。

〔従来技術およびその問題点〕

近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯａｍの２方式を中心に行われ【いる
。

ＣＣＤ型撮像装置は、ＭＯ８塁キャノ臂シタ電極下にポ
テンシャル井戸を形成し、光入射により発生した電荷を
この井戸に蓄積し、読出し時には、このポテンシャル井
戸を、電極Ｋかけるノぐルスにより順次動かし【、蓄積
された電荷を出力アンプまで転送して読出す、という原
理を用いている。したがって、比較的構造が簡単であり
、ＣＣＤ自体で発生する雑音が小さく、低照度撮影が可
能となる。

一方、ＭＯ８型撮像装置は、受光部を構成するｐｎ接合
より成るフォトダイオードの各々に光の入射により発生
した電荷を蓄積し、続出し時には、それぞれの７オトメ
イオー°ドに！ｉ続されたＭＯＳスイッチングトランジ
スタを順次ＯＮすることｋより蓄積された電荷を出力ア
ンプに続出す、とい５原理を用いている。したがって、
ＣＣＤ型に比較して構造上複雑となるものの、蓄積容量
を大きくとることができ、ダイナミック・レンジを広く
することができる。

しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。

ＣＣＤ型撮像装置では、１）出力アンプとしてＭＯＳ型
アンプがオンチップ化されるために、シリコンとシリコ
ン酸化膜の界画から画像上、目につきやすい１／ｆ雑音
が発生する。２）高解像度化を図るために、セル数を増
加させて高密度化すると。

ひとつのポテンシャル井戸に蓄積できる最大電荷量が減
少し、ダイナミックレンジが取れなくなる。

３〕　蓄積電荷を転送して行く構造であるために、セル
に一つでも欠陥が存在すると、そこで電荷転送がストッ
プしてしまい、製造歩留りが悪くなる。

ＭＯＳ型撮像装置では、１）信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。２）配線容量が大きく、
これによるランダム雑音の発生が大きい。３）走査用Ｍ
ＯＳスイッチングトランジスタの寄生容量のバラツキに
よる固定ノ臂ターン雑音の混入がある。このために、低
照度撮像が困難となり、また、高解像度化を図るために
各セルを縮小すると、蓄積電荷は減少するが、配線容量
があまり小さくならないためＫｓ　Ｓ／Ｎ比が小さくな
る４゜このように、ＣＣＤｆｉおよびＭＯＳ型撮像装置は高解
像度化に対して本質的な問題点を有している。

これらの撮像装置に対して、新方式の半導体撮像装置が
提案されている（特開昭５６−１５０８７８号公報、特
開昭５６−１５７０７３号公報、特開ｌ８５６−１６５
４７３号公報）、ことで提案されている方式は、光入射
によりて発生した電荷を制御電極（例えば、パイポー２
トランジスタのペース、静電誘導トランジスタＢＩＴあ
るいはＭＯＳ　）ランジスタのゲート）Ｋ蓄積し、蓄積
された電荷を各セルの増幅機能を利用し【電荷増幅を行
い読出すものである。この方式では、高出力、広ダイナ
ミック・レンジ、低雑音および非破壊読出しが可能であ
り、高解像度化の可能性を有している。

しかしながら、この方式は基本的にＸ−Ｙアドレス方式
であり、また各セルは、従来のＭＯＢ　ｍセルにパ（／
−？）？レジスタ、ＢＩＴ　）　、ｙレジスタ等の増幅
素子を複合したものを基本構造としているために、高解
像度化に限界が存在する。また、高解像度を達成するた
めに、セルを多数配列すると、出力信号を読出すための
シフトレジスタが複雑化し、高速動作を困難となる。さ
らに、出力インポーダンスが高くなる一方で、８／Ｎ比
が低減する等の問題点も有している。

このような欠点を解決するために、特願昭５８−１２０
７５５号に新方式の光電変換装置が提案されている。

第８図および第９図は、特願昭５８−１２０７５５号に
記載されている光電変換装置を構成する光センサセルの
基本構造および動作を説明する図である。

第８図（、）は、光センナセルの平面図、第８図（ｂ）
は、そのＡ　−Ａ’線断面図、第９図は、その等価回路
である。なお、各部位において共通するものについては
同一の番号をつけている。

この光センチセルは、次のような構造を有している。

第８図（ａ）　＃　（ｂ）に示すごとく、ｎ型シリコン
基板ｌの上Ｋ。

パシペーシ冒ン膜２；シリコン酸化膜より成る絶縁酸化膜３；となり合５光セ
ンサセルとの間を電気的に絶縁するための絶縁膜又はポ
リシリ；ン膜等で構成される素子分離領域４；エピタキシャル技術等で形成される不純物濃度の低いｎ
″″　領域５；その上に、ノ々イポーラトランジスタのペースとなるｐ
領域６； Δイボーラド２ンジスタのエミッタとなる？領域７；信号を外部へ読出すための、例えばアルミニワム（Ａ４
）等の導電材料で形成される配線８；ｐ領域６に絶縁膜
３ｔ−はさんで対向し、浮遊状態になされたｐ領域６に
／４ルスを印加するためのキヤ／４シタ電極９；キャン４シタ電極９に接続された配１ｌｓ１０：基板１
の裏面にオーミックコンタクトをとるために形成された
ｎ　領域１１；そし【、バイＩ−２トツンジスタのコレクタ電位を与え
るための電極１２；がそれぞれ形成され、上記光センサセルを構成している
。

第９図に示す等価回路において、コンデンサＣｏｘ　ｌ
　３は、電極９、絶縁膜３、ｐ領域６のＭＯ８構造より
構成され、又バイポーラトランジスタ１４は、エミッタ
としてのｎ　領域７、ペースとしてのｐ領域６、コレク
タとしてのｎ″″　領域５および領域１の各部分より構
成されている。これらの図面から明らかなように、ｐ領
域６は浮遊領域になされている。

また、パイ／−２トランジスタ１４０等価回路は、ペー
ス・エミッタの接合容量ｃｂ・１５、ペース・エミッタ
のｐｎ接′合ダイオードＤｂｅ　１６　、ペース・コレ
クタの接合容ｌ　Ｃｂｃ　１７　、ペース・コレクタの
ｐｎ接合ダイオードＤｂｃ　１　ｇで表現右れる。

次に、とのよ５な構成を有する光センナセルの基本動作
を説明する。

この光センナセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシ、動作より構成され
る。電荷蓄積動作においては、例えばエミッタは、配線
８を通して接地され、コレクターは配線１２を通して正
電位にバイアスされている。またペースは、あらかじめ
エミッタ７Ｆｃ対して逆バイアス状態にされているもの
とする。

この状態におｈて、１ｇｓ図に示す様に光センナセルの
表側から光２０が入射してくゐと、半導体内においてエ
レクトロン・ホー”ル対が発生する−この内、エレクト
ロンは、ａ領域１が正電位に／４イアスされているので
ｎ領域１１１に流れだしてｈ・うてしまうが、ホールは
ｐ領域６にどんどん蓄積されていく、このホールのｐ領
域への蓄積によりｐ領域６の電位は次第に正電位に向か
りて変化していく。この時、光により励起されたホール
がペースに蓄積することＫより発生する電位ＶｐはＶｐ
　＝　Ｑ／Ｃで与えられる。ｑは蓄積されるホールの電
荷量であり、ＣはＣｂ＠１５とＣｂｃ　１７　ｔ−加算
した接合容量である。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていうた時に、一つの光センチセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定にだもたれるという仁とである・′これ
は光センナセルが第８図に示すごとく、きわめて簡単な
構造をしており有効受光画がきわめて大きくとれる可能
性を有しているからである。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクターは正電位Ｖｅｌ保持される・今、光を照射す
る前に、ペース６を負電位にバイアスした時の電位を−
ｖｂとし、光照射により発生した蓄積電圧をＶｐとする
と、ペース電位は、−ｖｂ　＋　Ｖｐなる電位になって
いる。この状態で配線１０を通して電極９Ｖｃ続出し用
の正の電圧Ｖｒを印加すると、この正の電位Ｖｒは酸化
膜容量Ｃｏｘ　１３トヘース・エミッタ間接合容１ｌｃ
ｂ・１５、ペース・コレクタ間接合容ｊｌｃｂａ１７に
より容量分割され、ベース電位は、ｏｘ −ｖｂ＋ｖ”　　Ｃｏｘ＋Ｃｂ。十ｃｂ。ｖｌとなる。

ここで、ペース電位を次式に示すＶｂｍだげ、余分に！
ｆｉ方向に一々イアスすると、ｏｘ −Ｖｂ＋　　　　　　　　　　　　　　　　　Ｖｒ　＝
　ＶｂｓＣＧＸ　＋　Ｃｂｓ　＋　Ｃｂｅベース電位は、光照射により発生した蓄積電圧ｖｐより
さらに順方向にノ々イアスされる。そのために、エレク
トロンはエミッタ、からペースに注入され、コレクタ電
位が正電位になっているために、ドリフト電界に加速さ
れてコレクタに到達する。

第１θ図（ａ）　ｔ！、Ｖｂｇ　＝　０．６　Ｖとした
場合の蓄積電圧ＶｐＫ対する読出し電圧の関係を示すグ
ラフである。

同グラフによれば、１００ｎｓｅｃ程度以上の読出し時
間（読出し電圧Ｖｒをキャノ臂シタ電極９に印加してい
る時間）をとれば、蓄積電圧Ｖｐと読出し電圧は、４桁
程度の範囲にわたって直線性が確保され、高速読出しが
可能であることを示している。

上記の計算例では、配線８の容量を４　ｐＦ、接合容量
Ｃｂａ　＋　Ｃｂｅを０．０１４ｐＦとした場合であり
、その容量比は約３００倍となっているが、ｐ領域６に
発生した蓄積電圧Ｖｐは何らの減衰も受けず、且つバイ
アス電圧Ｖｂ＋ｓの効果により、きわめて高速に読出し
動作が行われたことを示して＾る。これは、上記光セン
サセルのもつ増幅機能が有効にはたらいたからである。

このように、出力電圧が大きいために、固定ノ４ターン
雑音、出力容量に起因するランダム雑音が相対的に小さ
くなり、極めて良好なＳ／Ｎ比の信号を得ることができ
る。

先に、バイアス電圧Ｖｂｓを０．６Ｖに設定した時、４
桁程度の直線性が１０　Ｏｎ＋ｓｓｃ程度の高速読出し
時間で得られることを示したが、この直線性および読出
し時間とバイアス電圧Ｖｂｓとの関係を第１Ｏ図（ｂ）
　Ｋ示す。

第１０図（ｂ）に示すグラフによれば、バイアス電圧Ｖ
ｂｓによる、読出し電圧が蓄積電圧の所望の割合（％）
に達するのに必要な読出し時間を知ることができる。し
たがって、撮像装置の全体の設計から読出し時間および
必要な直線性が決定されると、必要とされるバイアス電
圧Ｖｂｇが第１Ｏ図（ｂ）のグラフを用いることにより
決定することができる。

上記構成に係る光センナセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に続出し可能なことである。このことは、上記構成
に係る光センナセルを撮像装置として構成した時に１シ
ステム動作上、新しい機能を提供することができること
を意味する。

さらに、ｐ領域６に蓄積電圧Ｖｐを保持できる時間は極
めて長く、最大保持時間は、むしろ接合の空乏層中にお
いて熱的に発生する暗電流によって制限を受げる。しか
し、上記光センサセルにおいて、空乏層の広がっている
領域は、極めて不純物濃度が低いｎ−領域５であるため
に、その結晶性が良好であり、熱的に発生する黒しクト
ロン・ホール対は少ない。

次いでｐ領域６に蓄積された電荷をリフレッシ、する動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごと＜
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためｋは、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成忙係る光センサセルでは、リフレッシ、動作も
読出し動作と同様、配線ｌＯを通して電極９に正電圧を
印加することにより行なう。このとき、配線８を通して
エミッタを接地する。コレクタは、電極１２ｔ−通して
接地又は正電位にしておく。第１１図（ａ）Ｋリフレッ
シュ動作の等価回路を示す。但しコレクタ側を接地した
状態の例を示している。

この状態で正電圧Ｖｒｈなる電圧が電極９に印加される
と、ベース２２には、酸化膜容量Ｃｏｘ　１３、ペース
・エミッタｆｔ、　接合容量Ｃｂ＠１５　、ペース・コ
レクタ間接合容量Ｃｂｅ　１７の容量分割により、なる
電圧が、前の読出し動作のときと同様瞬時的にかかる。

この電圧により、ベース・エミッタ間接合ダイオードＤ
ｂ＠１６およびベース・コレクタ間接合ダイオードＤｂ
ａ　ｌ　８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位の変化について計
算した結果を、ペース電位の時間依存性の一例として第
１１図（ｂ）　Ｋ示す、横軸は、リフレッシ、電圧Ｖｒ
ｈが電極９に印加された瞬間からの時間経過すなわちリ
フレッシ、時間を、縦軸は、ベース電位をそれぞれ示し
、ペースの初期電位を１４′ラメータにしている。ペー
スの初期電位とは、リフレッシ、電圧Ｖｒｈが加わりた
瞬間に、浮遊状態にあるペースが示す電位であり、Ｖｒ
ＬＣｏｘｒＣｂｓｓＣｂｃ及びペースに蓄積されている
電荷によってきまる。

この第１１図（ｂ）をみれば、ペースの電位は初期電位
によらず、ある時間経過後には必ず、片対数グラフ上で
一つの直線にしたがって下がっていくことがわかる。

ｐ領域６が、ＭＯＳキャパシタＣｏｘ　を通して正電圧
をある時間印加し、その正電圧を除去すると負電位に帯
電する仕方には、２通りの仕方がある。

一つは、ｐ領域６から正電荷を持つホールが、主として
接地状態にあるｎ領域ＩＫ流れ出すことによう【、負電
荷が蓄積される動作である。

一方、ｎ　領域７やｎ領域ｌからの電子が、ｐ領域６に
流れ込み、ホールと再結合するととＫよって、ｐ領域６
に負電荷が蓄積する動作も行なえる。

上記構成に係る光センサセルによる光電変換装置では、
リフレッシ、動作により全てのセンサセルのペース電位
をゼロゲルトまで持っていく完全リフレッシュモードと
（このときは第１１図（ｂ）の例では１０　（ｉｅｃ：
ｌを要する）、ペース電位にはあ−る一定電圧Ｖｋは残
るものの蓄積電圧ＶＰＫよる変動成分が消えてしまう過
渡的リフレッシュモードの二つが存在するわけである（
このときは第１１図伽）の例では、１０〔μｓ＠ｅ）〜
１０　（ｓｅａ）のリフレッシュパルスとなる）。

完全リフレッシ、モードで動作させるか、過渡的リフレ
ッシュモードで動作させるかの選択は撮像装置の使用目
的によりて決定される。　、７４以上が光入射による電
荷蓄積動作、読出し動作リフレッシ、動作よ）なる上記
構成に係る光センサセルの基本動作の説明であシ、各動
作を基本サイクルとして、入射光の観測又は光情報の読
出しを行うことが可能となる。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５６−１５７０７３、特開昭５６−１６５４７３の
各公報に記載された撮像装置と比較してきわめて簡単な
構造であシ、将来の高解儂度化に十分対応できるととも
に、それらのもつ優れた特徴である増幅機能からくる低
雑音、高出力、広ダイナミツクレンジ、非破壌読出し等
のメリットをそのまま保存している。

ところで、上記光センチセルを高速動作させるためＫは
、リフレッシュ動作を過渡的リフレッシ為モードで行わ
せる方が望ましい、しかしながら、上述したよ５Ｋ”％
過渡的リフレッシュモードでは、リフレッシ、電圧Ｖｒ
ｈ　ｔ−ゼロ電圧に戻す時点で、ペース電位忙ある電圧
Ｖｋが残存している。このために、す７レツシ、電圧Ｖ
ｒｈをゼロ電圧に戻しりフレッシュ動作が終了した時点
で、ペース電位はとなり、残留電圧Ｖｋとリフレッシュ
動作によって新しく発生した電圧とが加算された電位と
なる。

この状態で、続く蓄積動作、読出し動作を打込、再びリ
フレッシ、動作を行おうとすると、ペース電位は蓄積電
圧Ｖｐに上記式（すが加算された電位となっている。し
たがって、リフレッシュ電圧Ｖｒｈを印加するとペース
電位はｖｋ＋　Ｖｐとなり、残留電圧Ｖｋ分だけ正方向
にバイアスされた状態となる。

そのために、蓄積電圧Ｖｐが大きい場合は、十分な順方
向バイアスがかかり蓄積電圧ｖｐｔ−除去することがで
きるが、小さい場合は不十分な順方向バイアスとなって
しｔ５゜したがって、光の強くあたった所は順方向バイ
アス量が大きいので光情報は消えるものの、光の弱い部
分の情報は消えずに残るということが生ずる。

すなわち、第１１図（ｂ）　Ｋ示すグラフから明らかな
ように、ペース電位は初期電位によらず、ある時間経過
後に一つの直線に従って下降する。しかし、その経過時
間は、ペース電位が低い程長くなる。したがって、過渡
的′す７レツシ、モードでリフレッシ、動作を行うと、
強い光のあたったセルは蓄積電圧Ｖｐを十分消去できる
が、弱い光のあたったセルはペース電位が低いために、
同じ時間リフレッシュ電圧を印加しても蓄積電圧Ｖｐを
消去するＫは至らない。

この様な現象は過渡的リフレッシ、モード独特のもので
あり、完全リフレッシ、モードでは、ペース電位が必ず
ゼロ電位になるまで長いり７レッジ１時間をとるために
、この様な問題は生じない。

また、上記光センナセルを用いた撮像装置では、強すぎ
る光が入射すると、入射光の強度に対応して発生したホ
ールによってペース電位が上昇し、蓄積期間内にエミッ
タ電位より高くなる場合がある。この時、ペースとエミ
ッタが順方向バイアス状態となり、エミッタ電位が上昇
し、読出し電圧Ｖｒを印加していないＫもかかわらず出
力が現われるというツルーミング現象が生起する。

〔発明の概要〕

一本発明は、′−リフレッシュ時にペース電位を確実に
ゼロ電位又は所定電位に戻すとともに、ツルーミング防
止を行うものである。

本発明による光電変換装置は、半導体トランジスタの制
御電極領域の電位をキヤ・譬シタを介して制御すること
Ｋより、前記制御電極領域に光励起によって発生したキ
ャリアを蓄積し、該蓄積量に対応して発生した電圧を読
出すという動作を行う光電変換装置において、前記制御
電極領域と電気的に分離した半導体領域に絶縁ゲート屋
トランジスｐｔ設ｆ、Ｋ絶縁膜−）型トランジスタのゲ
ート電極と一方の主電極領域とを前記制御電極領域に電
気的に接続したことを特徴とする。

〔作用〕

上記のように構成することで、リフレッシ、動作時に上
記絶Ｊｌｒ−）温トランジスタを導通状態にしてリフレ
ッシ、動作を高速で行うことができる。また、制御電極
領域に許容量以上のキャリアが蓄積された時は、トラン
ジスタが導通状態となって余分なギヤリアを除去し、ツ
ルーミング現象を防止することができる。

〔実施例〕

以下、本発明の実施例を図面を用いて詳細に説明する。

第１図囚は本発明による光電変換装置の一実施例の平面
図、第１図（Ｂ）はそのＩ−Ｉ線断面図である。

両図において、ｎ型シリコン基板２０１上にｎ−エピタ
キシャル層２０６が形成され、その中ｋ。

シリコン酸化物の素子分離領域２０４によって電気的に
分離された光センナセルが形成されている。

光センナセルは；ｎ−エピタキシャル層２０６上のｐペ
ース領域２０８と、ｐペース領域２０８内のｎ＋　エミ
ッタ領域２１３、酸化Ｉ！Ｘ２１０を挾んでｐペース領
域２０８と対向しているキャパシタ電極２１５とから成
る。また、ｎ＋　領域２２３を素子分離領域としてｐウ
ェル領域２０８′が設けられ、その中Ｋｎ領域２１４（
ソース）、ｎ領域２２８（ドレイン）、そして酸化膜２
１０’をはさんだゲート電極２３０とから成るｎチャネ
ルＭＤＳトランジスタが形成されている。ここで、ゲー
ト電極２３０はソースであるｎ領域２１４と接続され・
電極２１７を通してｐ′ペース領域２０８と電気的に接
続されている。

その他に、ｎ領域２２８に接続されたドレイン電極２２
８’、ドレイン電極に接続された配線２２６１エミツタ
領域２１３とオーミックコンタクトを有するエミッタ電
極２１１．エミッタ電位２１１に接続された配線２１９
、キャパシタ電極２１５に接続された配線２２４％Ｐク
エル領域２０８’ＩＣ接続された電極２３２、電極２３
２に接続された配線２３１、眉間絶縁膜２１６，２１８
，２１８’。

２１８“、ノ々シペーシ、ン膜２２０、ソＬテ基板２０
１の裏面には、オーミックコンタクトをとるためのｎ＋
層２０２を弄して電極２２９が形成されている。

第１図（Ｑは、上記光センサセルの等価回路図である。

ここで、午ヤΔシタ１０１はキャパシタ電極２１５、酸
化膜２１６、ｐペース領域２０８で構成され、パイ／−
１ト９ンジスタ１０２はエミッタ領域２１３、ｐベース
領域２０８、コレクタとし′ｃｎ″″　エピタキシャル
層２０６およびｎ基板２０１から構成され、ｎチャネル
ＭＯ８）ランジスタ１０３はｐウェル領域２０８′をサ
ラストレートとし、ソースの′ｎ領域２１４．　　ドレ
インのｎ領域２２８、そしてゲート酸化膜２１０′をは
さんでゲート電極２３０から構成され【いる、そして、
ゲート電極２３０およびソース領域２１４は、ｐぺ−ス
領域２０８と常に同電位となる。

次に、上記光センサセルの基本動作を説明する。

第２図■は各動作の駆動波形図、第２図（Ｂ）は各動作
における電位レベル図である（ただし、ビルトイン電圧
は無視したものを示している。）。とこで、Ｅはエミッ
タ領域２１３、Ｂはｐペース領域２０８、Ｃはコレクタ
としてのｎ−エピタキシャル層２０６および基板２０１
を各々表わしてｈる。

（蓄積動作）まず、第２図（Ｂ）における状態■のようＫＳ　ｐベー
ス領域２０８は負の電位１１０　（−Ｗｂ）　、ｘミッ
タ領域２１３は接地電位、コレクタ領域は正電位１１２
（Ｗｅ）Ｋそれぞれバイアスされ、さらｋＭＯ８）ラン
ジスタ１０３のｐウェル領域２０８′に接続された電極
２３２には正電圧Ｖｓｕｂが印加され、ｐウェル領域２
０８′の電位を正にバイアスしている。正電圧Ｖｓｕｂ
は、後述するように１プルーミング現象を防止する、又
は意識的にツルーミング現象を発生させるように設定さ
れる。

この状態■において、光励起によるホールがｐベース領
域２０８に蓄積され、これによって蓄積電圧Ｖ、が発生
し、状態■に示すように１ベ一ス電位は電位ｚ　１ｏ’
　（−Ｖｂ＋Ｖｐ　）となル、りだし、電位１１０は光
が入射しなかった場合のペース電位である・（読出し動作）状態■において、キャｊ４シタ電極２１５に読出し正電
圧Ｖｒが印加されるとともに１エミツタ領域２１３が浮
遊状態にされる。これによって、状態■に示すように、
ペース電位は次式で表わされる電位１１３′となる。

０Ｘ −ｖｂ　＋　Ｖｐ　＋　　　　　　　　　ＶｒＣｏｘ　
＋　Ｃｂｓ　＋　Ｃｂｅただし、光が入射しなかりた場合のペース電位１１−３
は、である。この時、第２図（Ａ）Ｋ示すように、電極２３
２には負電圧−Ｖａが印加されているために、ｎチャネ
ルＭＯ８）ランジスタ１０３が形成されたｐウェル領域
２０８′の電位は負にバイアスされている。したがりて
、ペース電位が上記のように正方向に変化してもｎチャ
ネルＭＯ８）ランジスタ１０３はＯＦＦ状態を維持する
。

したがりて、ｐベース領域２０８は、浮遊状態にされ九
エミッタ領域２１３に対して順方向バイアス状態と々す
、すでに説明したように１エミツタ側に光情報信号が読
出される。状態■におけるエミッタ電位１１１′は、ペ
ース電位１１３’に対応し、光情報信号を表わしている
。続いて、読出し電圧Ｖｒが接地電圧に戻された時点で
、ペース電位は、状態■に示すように、読出し以前の状
態■とほぼ同一のレベルに復帰し、エミッタ電位１１１
′が光情報信号としてエミッタ電極２１１から読出され
る。次いて、読出しが終了するとエミッタは接地される
（状態■）、ペース電位には蓄積電圧Ｖｐが保持された
ｔまであるから、繰り返し読出しが可能となる。

（リフレッシ、動作）電極２３２に正電圧Ｖｓｕｂを印加し、ドレイン電極２
２８’にはり７レツシ、用の負電圧−Ｖｆを印加する。

これＫよってｎチャネルＭＯ８トランジスタ１０３のｒ
−ト電極２３０の電位は、相対的にドレイン電極２２８
′に対してしきい値電圧以上となシ、ＭＯＳトランジス
タ１０３はＯＮ状態となる。

したがって、ｐペース領域２０８に蓄積されていたホー
ルは除去され、ペース電位は負電位−Ｖｔに設定される
。こむで、ペース電位が初期の−ｖｂになるように、リ
フレッシュ用負電圧を−Ｖｂ　Ｋ設定しておけば、リフ
レッシュ動作によって状態■に示す初期状態にすること
ができる。

こ゛のように、従来のりフレッシュ動作で問題となった
残留電圧Ｖｋは、本実施例では全く問題とならない。

次゛に１プルーミング防止効果について第３図を用いて
゛説明する。

まず、第３囚（４）はプルーミング現象を説明するため
の電位レベル図である。ｐベース領域２０８の電位は初
期電位１１０にセットされ、蓄積動作が行われる。この
時、光の強度が強すぎると、ペース電位は接地電位であ
るエミッタ電位１１１よシ高くなシ、ペース・エミッタ
間のビルトイン電位差ｖｂｔ以上に高くなると、浮遊状
態であるエミッタ領域２１３の電位が正方向へ変化し、
はじめる。

このように１読出し電圧Ｖｒを印加していないにもかか
わらず、エミッタ側に出力が現われる現象がブルー・ミ
ングである。

第３図（Ｂ）は、本実施例に強い光が入射した場合の電
位レベル図である。第３図（Ａ）の場合と同様に、強い
光によってペース電位は電位１１０から上昇しはじめる
。

ここで、ペース電位がエミッタ電位１１１より高く、ビ
ルトイン電位差Ｖｂｉを越えない範囲の電位１１４′に
達した時ＩＣ，ｎチャネルＭＯ８トランジスタ１０３が
ＯＮ状態となるように、しきい値電圧又はｐウェル領域
２０８′の電位Ｖｓｕｂを設定しておく。これによって
強い入射光によってペース電位が上昇しても、電位１１
４′に達すれば、ＭＯＳ　トランジスタ１０３がＯＮ状
態となって過剰に蓄積されたホールをｐペース領域２０
８から除去することができる。すなわち、プルーミング
現象を防止できる。

このような構造と基本動作を有する光センサセルを二次
元的に配列して構成した撮像装置の一例を図面を用いて
説明する。

第４図は、上記光センサセルを３×３に配列し次場合の
撮像装置の回路図である。

同図において、光センサセル３０は、３×３に配列され
、各コレクタ電極２２９は共通に接続されている。各党
センサセル３０のキャ１４シタ電極２１５は、行毎に読
出しノタルスを印加する九めの水平ライン３１．３１’
、３１’に接続され、各水平ツインは、バッファＭＯＳ
トランジスタ３３．３３’。

ｉ’　ｉ＃を介して、読出じノ々ルスを発生させる九め
の―直走査回路３２の並列出力端子Ｌ１〜Ｌ３に接―セ
れている。バッフ　７　ＭＯＳ　）ランジスタ３３゜３
３’、３３＃の？−）電極は端子３４に共通に接続され
ている。また、水平ライン３１，３１’、３１’は、ｎ
チャネルのバッファＭＯ８トランジスタ３５゜３５’、
３５’を介して、リフレッシュパルスを印加するための
端子３７に接続され、バッファＭＯ８トランジスタ３５
．３５’、３５’のｒ−計電極は端子３６に共通に接続
されている。また、ＭＯＳ　）ランジスタ３５，３５’
、３５’のサラストレート電位は接地電位に固定されて
いる。

各党センサセル３０のエミッタ電極２１１は、列毎に信
号を読出すための垂直ライン３８．３８’。

３８’　Ｋ接続され、各垂直ラインはゲート用ＭＯ８）
ランジスタ４０．４０’、４０’を介して出力、信号線
４１に共通接続されている。ｒ−１−用ＭＯ８）ランジ
スタ４０．４０’、４０’の各ｆ−）電極は、垂直ライ
ンを順次開閉するためのノ４ルスを発生する水平シフト
レジスタ３９の並列出力端子Ｒ，−Ｒ。

Ｋ接続されている。

出力信号線４１は、出力信号線４１をリフレッシュする
九めのトランジスタ４２を介して接地され、トランジス
タ４２のｒ−計電極は端子４３に接続されている。

また、垂直ライン３８．３８’、３８’は、垂直ライン
をリフレッシュするためのＭＯＳ　トランジスタ４８−
、４８’　、　４８＃を介して接地され、ＭＯＳトラン
ジスタ４８．４８’、４Ｂ’の各ゲート電極は、端子４
９に共通接続されている。

また、ｎチャネルＭＯＳ　）ランジスタ１０３が形成さ
れ九ｐウェル領域２０８′の電位を設定するための電極
２３２は、すべて端子５０に共通に接続されている。

次に、このような構成を有する撮像装置の動作を第５図
に示すタイミング波形図を参照しながら説明する。

まず、リフレッシュ期間において、各党センサセル３０
のコレクタ電極２２９には電圧Ｖｃが印加され、エミッ
タ電極２１１は、端子４９にノ１イレペルが印加された
ＭＯＢ　）ランジスタ４８．４８’。

４８’を介して接地される。また、端子５０には正電圧
Ｖａｕｂが印加され、各光センサセル３０のｎチャネル
ＭＯ８）ランジスタ１０３のｐウェル領域２０８′電位
を固定している。また、端子３６は接地電位であり、端
子３７の電位、すなわちｎチャネルＭＯ８）ランジスタ
３５，３５／、３５’の各ソース電極Ｓの電位が、それ
らのしきい値電圧ｖｔｈ（〉Ｏ）以下である限り、ＯＦ
Ｆ状態である。

この状態において、端子３７にリフレッシュ用の負電圧
−Ｖｆ　ｉＥＭＯ８）　’＞　７’）スｆｉ　３５　、
３５’　。

３５Ｉのソース電極ＳＫ印加される。これによってソー
ス・ゲート間の電位差Ｖｓｇがしきい値電、圧ｖｔｈよ
シ大きくなり、ＭＯＢ　）ランジスタ３５゜３５’、３
５’はＯＮ状態となる。したがって、すぺての光センサ
セル３０の電極２３２にリフレッシュ用負電圧−Ｖｆが
印加され、すでに述べたように１ペース領域２０８に蓄
積されたホールがｎチャネルＭＯ８）ランジスタ１０３
を通して完全に除去される。そしてリフレッシュ用電圧
−Ｖｆが接地電位に戻り、リフレッシュ動作が終了する
。

次に、蓄積期間において、端子４９に引き続きハイレベ
ルが印加されることでエミッタ電極２１、ｌは接地され
ている。ま次、端子３６も引き続き接地電位で、端子３
７も接地電位であるから、ＭＯＳトランジスタ３５．３
５’、３５’はＯＦＦ状態を維持する。

端子５０には正電圧Ｖｍｕｂが印加されているが、すで
に述べたように１正、電圧Ｖｓｕｂを適当に設定するこ
とで、ｎチャネルＭＯ８）　？レジスタ１０３が導通す
るゲート電位を変えることができる。したがって、ブル
ーミング現象を確実に防止したり、又は意識的に発生さ
せｆｃシすることが容易にできるーこの状態で光が入射し、各党センサセル３０のペース領
域２０８に各々入射光量に対応したホールが蓄積される
。

次に、読出し期間において、端子４９はローレベルとな
りＭＯＢ　トランジスタ４８．４８’、４８’はオフ状
態になる。続いて、端子３４にノ・イレペルが印加され
、１２７７７ＭＯ８トランジスタ３３゜３３’、３３’
が導通状態となり、垂直走査回路３２の端子Ｌ１〜Ｌ８
から順次読出し用正電圧Ｖｒのパルスが出力される。

この時、各党センサセル３０のｐペース領域２０８の電
位は、すでに述べたように、容量分割された正電位とな
る。したがりてｎチャネルＭＯＳトランジスタ１０３が
ＯＮ状態とならないように、読出しパルス毎に端子５０
には負電圧−Ｖａが印加されている。また、端子３６に
負電圧−Ｖｇを印加して、ＭＯＢ　）ランジスタ３５．
３５’、３５’をＯＦＦ状態にしておく。

すなわち、まず端子５０に負電圧−Ｖａを印加してｎチ
ャネルＭＯ８）ランジスタ１０３を確実にＯＦＦ状態と
しておく。この状態で、垂直走査回路３２の端子Ｌ１か
ら水平ライン３１１Ｃ電圧Ｖｒのパルスが印加されると
、第１行の光センサセル３０の光情報信号がエミッタ側
忙読出される。続いて、水平シフトレジスタ３９の端子
Ｒ１〜Ｒ３から順次ハイレベルが出力される。今、端子
Ｒ，かう７１イレペルが出力されたとすると、第１行第
１列の光センサセル３０の光情報信号が垂直ライン３８
およびＭＯＢ　）ランジスタ４０を通して信号線４１に
読出され、信号増幅トランジスタ等で増幅さ些て出力さ
れる。その直後、端子４３に／Ｓイレベルが印加され、
出力信号線４１をり７レツシ、する・以上の動作を同行
第２°列、第３列の光センサセル３０の場合も同様ＫＪ
Ｋ次行う、すなわち、ゲート用ＭＯ８）ランジスタ４０
’、４０’を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル３０から順次出力信号を読出す
とともに、読出す毎に信号線４１をり７レツシ、する、
そして、第１行の光センサセル３０の読出しが終了する
と、端子４９にハイレベルが印加され、ＭＯＢ　トラン
ジスタ４８，４Ｂ’、４Ｂ’が導通状態になって垂直う
イン３８．３８’、３８’がリフレッシュされる・この
ような第１行の動作を、垂直走査回路３２の端子Ｌｓ＃
Ｌｓから順次読出し用電圧Ｖｒのノ母ルスを出力するこ
とで、第２行、第３行でも行い、全ての光センサセル３
０の光情報をシリアルに出力することができる。以下、
同様の動作が繰シ返される。

次に、本発明による光電変換装置の一実施例を製造する
方法を説明する。

第６図（４）〜（６）は、本実施例の製造方法を示す製
造工程図である。

まず、第６図（４）Ｋ示されるように１不純物濃度ｌＸ
１０１５〜ｌＸ１０”５１″″３の３厘シリコン基板２
０１の裏面に、不純物濃度１×１０１７〜ｌＸｌ０　　
ｃｍ　　のオーミッタコンタクト用のｎ層２０２をＰ　
ｅ　Ａｓ又はｓｂの拡散によって形成する。

基板２０１は、不純物濃度及び酸素濃度が均一に制御さ
れたものを用いる。すなわち、キャリアライフタイムが
ウェハで十分く長く、かつ均一な結晶ウェハを用いる。

その様なものとしては、例えばＨＣｌ法による結晶が適
している。続いてｎ＋層２０２上に厚さ３０００〜７０
００１の酸化膜２０３（たとえば８１０□膜）をＣＶＤ
法によって形成する。

なお、酸化膜２０３はバックコートと呼ばれ、基板２０
１が熱処理される際の不純物蒸気の発生を防止するもの
である。

次に、基板２０１の表面に略々１μｍ程度の酸化膜をウ
ェット酸化によシ形成する。すなわち、Ｈ２０雰囲気か
あるいは（Ｈ２＋０２）雰囲気で酸化する。積層欠陥等
を生じさせずに良好な酸化膜を得るＫは、９００膜程度
の温度での高圧酸化が適している。

続いて、（Ｎ２＋８１Ｈ４＋Ｏ□）ガス系で、３００〜
５００℃程度の温度で、所望の厚さ、たとえば２〜４μ
ｍ程度の厚さのＳＩＯ□膜を素子分離領域２０４を形成
するためにＣＶＤで堆積する。０２／５ＩＨ４のモル比
は温度にもよるが４〜４０程度に設定する。

続匹て高密度化をはかるため１０００℃、３０分程度の
Ｎ２雰囲気の熱処理を行なう、そして、フォトリングラ
フィ工程によシ、セル間の分離領域・２０４となる部分
の酸化膜を残して他の領域の酸化膜は、（ＣＦ４＋Ｈ２
）　Ｉ　Ｃ２Ｆ６１　ＣＨ２Ｆ２等のガスを用いたりア
クティブイオンエツチングで除去する〔第６図（１１３
）。

例えば、１０×１０μｍＫ１画素を設ける場合には、１
０μｍピッチのメツシュ状Ｋ　８１０２膜を残す、ｓｉ
ｏ□膜の幅はたとえば２μｍ程度に選ばれる。

次に、リアクティブイオンエツチングによる表■のダメ
ージ層及び汚染層を、Ａｒ／ＣＡ２ガス系プラズマエツ
チングかウェットエツチングによって除去した後、超高
真空中における蒸着か、もしくは、ロードロック形式で
十分に雰囲気が清浄になされたクー４ツタ、あるいは、
５ｉｎ４ガスにＣＯ２レーデ光線を照射する減圧光ＣＶ
Ｄ法等で、アモルファスシリコン２０５を堆積させる。

続いて、ＣＢｒＦａ　＃ｃｃｚ、ｒ２．　ｃｔ２等のガ
スを用いたりアクティブイオンエツチングによる異方性
エッチにより、５ｔＯ２層側面に堆積している以外のア
モルファスシリコンを除去する〔同図（（１’ｌ　）。

次に１前と同様に、ダメージと汚染層を十分除去した後
、シリコン基板表面を十分清浄に洗浄し、（ｉｌ、＋５
ＩＨ２ｔ　Ｃ２２＋ＨＣｊ　）ガス系によりシリコン層
の選択成長を行う。

まず、基板２０１の表面を、温度１０００℃、ＨＣｊを
２Ｊ／ｍ１ＩＨ２を６０４／ｆ１１ｉｎの条件で約１．
５分間エツチングした後、ソースガス８１Ｈ２ＣＡ２（
１００チ）を１．２Ｍ市、ドーピングガス（Ｈ２希釈Ｐ
Ｈ，、２０ＰＰＭ　）をｌ００ＣＣ流し、成長温度１０
００℃、８０〜１８０　Ｔｏｒｒの減圧下において、ｎ
″″エピタキシャル層２０６（以下、ｎ一層２０６とす
る）を形成する。形成速度を０．５μｎ７ｍ　ｉ　ｎ程
度にすることで良い結果が得られた。ただし、ここでは
、選択エピタキシャル成長（Ｎ、　Ｋｎｄｏ　＠ｔ　ａ
ｌ、　−Ｎｏｖｅｌ　ｄ＊ｖｌｃｅ１ｓｓｏｌａｔ１ｏ
ｎ　ｔ＠ｅｈｎｏｌｏｇｙ　ｗｉｔｈ　ａ＠ｌ＠ｃｔｓ
＋ｄ　＠ｐｌｔａｘｉａ１ｇｒｏｗｔｈ’　Ｔｓｃｈ、
　Ｄｌｇ、　ｏｆ　１９８２　ＩＥＤＭ　、　ＰＰ、２
４１−２４４参照）を用いた。

ま九、シリニア／基板２０１上にはシリコン結晶層が成
長するが、５ＩＯ２層２０４上のシリコンはＨＣｌ　Ｋ
よりてエツチングされてしまうため、５ｌｏ２層上には
シリコンは堆積しない。ｎ一層２０６の厚さはたとえば
２〜４μｍ程度、不純物濃度は、好ましくは１０　〜１
０譚　　程度である〔同図（Ｄ）〕。

この時、分離領域２０４となる５１０２層の側壁にハア
モルファスシリコンが堆積している。アモルファスシリ
コンは固相成長で単結晶化し易いため、ＳｔＯ□分離領
域２０４との界面近傍の結晶が非常に優れ九ものになる
。

なお、今回は、前記選択エピタキシャル成長法（ＢＥＧ
　）を用いて、セル間の分離領域を形成したが、この手
法に限らず高品質エピタキシャル層及び絶縁分離が得ら
れれば問題はない。

次に、ベース領域を形成するために１まずパッツγ用の
酸化膜２０７を形成する。酸化膜２０７は、ベース領域
をイオン注入によって形成する際のチャネリング防止お
よび表面欠陥防止のために設けられ、厚さは５００〜１
５００Ｘである。

続いて、上記酸化膜２０７上に選択的に７オトレジスト
２２１をノぐターニングする。このレジストは部分的に
イオン注入するためのマスクとして用いるため、０．７
μｍ以上の厚さが望ましい。

続いて、ＢＦ　を材料ガスとして生成されたＢ＋イ次に
１同様の７オトレジスト２２２のパターニングを行ない
、選択的ＫＰあるいはＡｓイオンの打込みを行なう〔同
図（Ｆ５〕。

この様にしてイオンが選択的に注入された後、１０００
’Ｃ１ｉ度のＮ２雰囲気で熱処理により、不純−１物の
電気的活性化及び欠陥の消滅を行なう。

次に、１０００〜１１００℃、Ｎ２，０□、Ｎ２雰囲気
で、Ｐ型ベース領域２０８及びベース領域を電気的に分
離するｎ＋領域２２３を所定の深さまで形成する。

これと同時に、素子表面にフィールド酸化膜と呼ばれる
酸化膜２０９を３．０００〜５０００　ＸＫ厚さく形成
する〔同図（６）〕。

なお、ベース領域を電気的に分離するｎ領域の拡散され
た不純物量が充分大きければ、ベース領域を同図（ト）
の如く部分的に形成する必要はなく、全面にベース拡散
してもよい０次Ｋｓｙオトリソグラフィ一工程によシ、
光センサセルのエミッターとなるべき部分、ＭＯＳキャ
パシターとなるべき部分、亀チャネルＭＯＳトランジス
タの部分のフィールド酸化膜２０９を除去する。

続いて、酸化膜２０９を除去し九部分に、酸化Ｍ２１０
およびゲート酸化ＪＩＥ２１０’を厚さ１００〜５００
Ｘ成長させる〔同図（９）〕。

なお、酸化条件としては、８５０〜１０００℃の温度下
で酸素３〜６１１１分、塩化水素１００〜２００ω／分
、窒素４〜７１７分なる雰囲気中で行なうと良い結果が
得られた。

次に１エミツター２１３となるべき部分にコンタクトホ
ール２１１′を形成した後、ＡｓあるいはＰを不純物と
して含むポリシリコンを減圧ＣＶＤ法により堆積する。

堆積温度は５６０〜７００℃、厚さは２０００〜７００
０Ｘである。

続いて、堆積させたポリシリコンを選択的に除去するこ
とで、ｎチャネルＭＯ８）ランジスタ１０３のゲート電
極２３０１キヤパシタ電極２１５およびエミッタ電極２
１１を形成する。そして、ゲート電極２３０をマスクと
してＡｓ又はＰのイオンをｆ−）酸化膜２１０′を通し
て打込む〔同図（１）〕。

次Ｋ　％　Ｎ２雰囲気で熱処理を行い、上記打込みイオ
ンを所定の深さまで拡散させ、鳳チャネルＭＯＳトラン
ジスタ１０３のソースであるｎ領域２１４およびドレイ
ンであるｎ領域２２８を形成する。

また、エミッタ電極２１１であるポリシリコンからの不
純物拡散によってｎ＋エミッタ領域２１３を形成する〔
同図（Ｊ）　）。

次に、厚さ３０００〜７０００又の５１０２膜２１６を
ＣＶＤ法により堆積し、フォトリソグラフィ一工程によ
りキャノ臂シタ電極２１５、Ｐベース領域２０８、ｎ領
域２１４、ゲート電極２３０上の各部分にコンタクトホ
ールを形成する。これらコンタクトホールを埋めるよう
に１配線−２１７、２２４（ｈｔ。

ＡＡ−８１ｅ　Ａｔ−Ｃｕ−８１等の金属）を真空蒸着
又はスパッタリングによって形成する〔同図（６）〕。

次に、ＰＳＧ膜又は５１０２膜等の層間絶縁＠２１８を
ＣＶＤ法で厚さ３０００〜６０００１堆積させる。そし
て、マスク合わせおよびエツチング工程によシ、エミッ
タ電極２１３上にコンタトホールを開け、配線２１９　
（ｋｌ　、　Ａｔ−８１、ＡＬ−Ｃｕ−８１等の金属）
を形成する。同様の工程により、層間絶縁膜２１８’。

ドレイン電極２２８′および配線２２６と、層間絶縁膜
２１８′、電極２３２および配線２３１を形成する。

ソシて最後Ｋ　、バクシペーション［２２０（ＰＳＧ膜
又は８１．Ｎ４膜等）をＣＶＤ法によって形成し、ウェ
ハ裏面に電極２２９　（ｋｌ　ｅ　ｋｌ−８ｓ　ｐ　Ａ
ｕ等の金属）を形成して完成する〔第１図（４）および
（匂〕。

なお、本実施例では、ｐウェル領域２０８’Ｋｎチャネ
ルＭＯ８）ランジスタ１０３を形成したが、他のセルと
共通にして複数のＭＯＳ　）ランジスタ１０３を形成し
てもよい。

第７図は、本実施例における他の実施態様を示す光セン
サセルの断面図である。同図に示されるように、バイポ
ーラトランジスタ１０２が形成される領域とｎチャネル
ＭＯＳ　）ランジスタ１０３が形成される領域とを酸化
膜２２３′によって分離してもよい。

また、ＭＯＳトランジスタ１０３のラッチアップ防止の
ためＰの埋め込み拡散を行う方法もある。

〔発明の効果〕

以上詳細に説明し次ように１本発明による光電変換装置
は、絶縁ｙ−ト型トランジスタを光電荷が蓄積する制御
電極領域に接続したことにより、リフレッシュ動作時に
上記トランジスタを導通状態にしてリフレッシュ動作を
高速で行うことができる。また、制御電極領域に許容量
以上のキャリアが蓄積された時は、上記トランジスタが
導通状態となって余分なキャリアを除去し、プルーミン
グ現象を防止することができる。

また、上記トランジスタのサブストレートに当たる領域
の電位を調節することで、意識的にプルーミング現象を
生起させることも可能である。

【図面の簡単な説明】

第１図（４）は、本発明による光電変換装置の一実施例
の平面図、第１図（Ｂ）は、そのＩ−Ｘ線断面図、第１
図（ｑは、その等価回路図、第２図（４）は、本実施例の動作を説明する九めの駆動
電圧波形図、第２図（Ｂ）は各動作における電位レベル
状態図、第３図（Ａ）は、プルーミング現象を説明するための電
位レベル状態図、第３図（Ｂ）は、本実施例の電位レベ
ル状態図、第４図は、上記光センサセルを３Ｘ３に配列した場合の
撮像装置の回路図、第５図は、上記撮像装置の動作を説明するためのタイミ
ング波形図、第６図（Ｎ−（６）は、本実施例の製造方法を示す製造
工程図、第７図は、本実施例の他の実施態様の断面図、第８図（
ａ）は、特願昭５８−１２０７５５号に記載されている
光電変換装置の平面図、第８図（ｂ）は、そのＡ　−Ａ
’線断面図、第９図は、従来の光電変換装置の等価回路図、第１０図
（、）は蓄積電圧と読出し電圧との関係を、第１０図（
ｂ）はバイアス電圧と読出し時間との関係をそれぞれ示
すグラフ、第１１図（ａ）はリフレッシュ動作時の等価回路図、第
１１図（ｂ）はリフレッシュ時間とベース電位との関係
を示すグラフである。１０１・・・キャノやシタ、１０２・・・バイポーラト
ランジスタ、１０３・・・ｎチャネルＭＯＳトランジス
タ、２０１・・・シリコン基板、２０４・・・素子分離
領域、２０６・・・ｎ″″″エピタキシヤル層０８・・
・ベース領域、２０８’・・・ｐウェル領域、２１３・
・・エミッタ領域、２１４・・・ｎ領域（ソース）、２
２８・・・ｎ領域（ドレイン）、２２３・・・ｎ　領域
、２１５　、＋・・キャパシタ電極、２１１・・・エミ
ッタ電極、２２９・・・コレクタ電極や代理人　弁理士　山　下　穣　平第１図（Ａ）第１図（Ｂ）・２２９　　　　　　　　　　　　　　　ン０２第１図（
Ｃ）第２図（Ａ）第５図第６図（Ａ）（Ｂ）（Ｄ）（Ｅ）第６図第８図（０）第８図ｆｂ）第９図第１０　図（ａ）第１０　図（ｂ）

Claims

【特許請求の範囲】

（１）半導体トランジスタの制御電極領域の電位をキャ
パシタを介して制御することにより、前記制御電極領域
に光励起によって発生したキャリアを蓄積し、該蓄積量
に対応して発生した電圧を読出すという動作を行う光電
変換装置において、前記制御電極領域と電気的に分離し
た半導体領域に絶縁ゲート型トランジスタを設け、該絶
縁ゲート型トランジスタのゲート電極と一方の主電極領
域とを前記制御電極領域に電気的に接続したことを特徴
とする光電変換装置。