JPH0340465A - 光電変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換方法に係り、特に光入射により発生
したキャリアを蓄積し、蓄積されたキャリアに基づいて
信号を読み出す光電変換方法に関する。

［従来の技術］ 近年、光電変換装置殊に、固体撮像装置に関する研究が
、半導体技術の進展と共に積極的に行われ、一部では実
用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの井戸を形成し、光
の入射により発生した電荷をこの井戸に蓄積し、読出し
時には、これらのポテンシャルの井戸を、電極にかける
パルスにより順次動かして、蓄積された電荷を出力アン
プ部まで転送して読出すという原理を用いている。

またＣＣＤ型撮像装置の中には、受光部はｐｎ接合ダイ
オード構造を使い、転送部はＣＯＤ構造で行うというタ
イプのものもある。また一方、ＭＯＳ型撮像装置は、受
光部を構成するｐｎ接合よりなるフォトダイオードの夫
々に光の入射により発生した電荷を蓄積し、読出し時に
は、それぞれのフォトダイオードに接続されたＭＯＳス
イッチングトランジスタを順次オンすることにより蓄積
された電荷を出力アンプ部に読出すという原理を用いて
いる。

ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また、
発生し得る雑音からみても、最終段におけるフローティ
ング・デイフュージョンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯＳ型アンプがオンチップ化されるため、シリコン
と、Ｓ　ｉ　Ｏ！膜との界面から画像上、目につきやす
い、１／ｆ雑音が発生する。従って、低雑音とはいいな
がら、その性能に限界が存在している。また、高解像度
化を図るためにセル数を増加させて高密度化すると、一
つのポテンシャル井戸に蓄積できる最大の電荷量が減少
し、ダイナミックレンジがとれなくなるので、今後、固
体撮像装置が高解像度化されていく上で大きな問題とな
る。また、ＣＣＤ型の撮像装置は、ポテンシャルの井戸
を順次動かしながら蓄積電荷を転送していくわけである
から、セルの一つに欠陥が存在してもそこで電荷転送が
ストップしたり、あるいは、極端に悪くなってしまい、
製造歩留りが上がらないという欠点も有している。

これに対してＭＯＳ型撮像装置は、構造的にはＣＣＤ型
撮像装置、特にフレーム転送型の装置に比較して少し複
雑ではあるが、蓄積容量を大きくし得る様に構成でき、
ダイナミックレンジを広くとれるという優位性をもつ。

また、たとえセルの１つに欠陥が存在しても、Ｘ−Ｙア
ドレス方式のためその欠陥による他のセルへの影響がな
く、製造歩留り的には有利である。しかしながら、この
ＭＯＳ型撮像装置では、信号読出し時に各フォトダイオ
ードに配線容量が接続されるため、きわめて大きな信号
電圧ドロップが発生し、出力電圧が下がってしまうこと
、配線容量が大きく、これによるランダム雑音の発生が
大きいこと、また各フォトダイオードおよび水平スキャ
ン用のＭＯＳスイッチングトランジスタの寄生容量のば
らつきによる固定パターン雑音の混入等があり、ＣＣＤ
型撮像装置に比較して低照度撮影はむずかしいこと等の
欠点を有している。

また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、蓄積電荷が減少していく。これに対
しチップサイズから決まってくる配線容量は、たとえ線
幅を細くしてもあまり下がらない。このため、ＭＯＳ型
撮像装置は、ますますＳ／Ｎ的に不利になる。

ＣＣＤ型およびＭＯＳ型撮像装置は、以上の様な一長一
短を有しながらも次第に実用化レベルに近ずいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

これに対して、固体撮像装置に関し、特開昭５６−１５
０８７８号公報“半導体撮像装置。

特開昭５６−１５７０７３号公報“半導体撮像装置°°
、特開昭５６−１６５４７３号公報“半導体撮像装置”
に新しい方式が提案されている。ＣＣＤ型、ＭＯＳ型の
撮像装置が、光入射により発生した電荷を主電極（例え
ばＭＯＳトランジスタのソース）に蓄積するのに対して
、ここで提案されている方式は、光入射により発生した
電荷を、制御電極（例えばバイポーラ・トランジスタの
ベース、５ＩＴ（静電誘導トランジスタ）あるいはＭＯ
Ｓ）ランジスタのゲート）に蓄積し、光により発生した
電荷により、流れる電流をコントロールするという新し
い考え方にもとずくものである。すなわち、ＣＣＤ型、
ＭＯＳ型が、蓄積された電荷そのものを外部へ読出して
くるのに対して、ここで提案されている方式は、各セル
の増幅機能により電荷増幅してから蓄積された電荷を読
出すわけであり、また見方を変えるとインピーダンス変
換により低インピーダンス出力として読出すわけである
。従って、ここで提案されている方式ｃｉ、高出力、広
ダイナミツクレンジ、低雑音であり、かつ、光信号によ
り励起されたキャリア（電荷）は制御電極に蓄積するこ
とから、非破壊読出しができる等のいくつかのメリット
を有している。さらに将来の高解像度化に対しても可能
性を有する方式であるといえる。

［発明が解決しようとする技術課題］ しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯＳ型撮像装置の各セルにバイポーラトランジスタ
、５ＩＴ）ランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

また以下に述べる点においても限界が存在している。上
記特開昭５６−１５０８７８号公報、特開昭５６−１５
７０７３号公報、特開昭５６−１６５４７３号公報及び
ｒ　ＳＩＴ　（Ｓｔａｔｉｃ　Ｉｎｊｅｃｔｉｏｎ　Ｔ
ｒａｎｓｉｓｔｏｒ）イメージセンサへの応用、テレビ
ジョン学会技術報告（以下ＴＶ学会誌と称する）」は、
本願発明の発明者の内−人が係った従来技術の一代表例
を示すものである。

特開昭５６−１５０８７８号公報、特開昭５６−１５７
０７３号公報には、Ｎ”　　Ｐ″″　Ｉ（又はＰ−、Ｎ
−）、Ｎ”領域からなるフック構造のＰ″″″領域荷を
蓄積し、接地電位との間でキャパシタを形成しているＮ
”領域の電位をスイッチングトランジスタで読み出す方
式の構成が記載されている。

しかしながら、この構成では逆バイアス蓄積ではないの
で飽和電圧を任意に設定できず、またベース電位をコン
トロールしていないので出力信号の高速且つ直線性が十
分な読み出しができない。また読み出し後のリセット動
作においてもＰ°領領域接地するだけで出力側のリセッ
トすらしておらず、目につくような残像が多く発生する
し、また固定パターンノイズも大きい。

一方、特開昭５６−１６５４７３号公報には、Ｎ０領域
、浮遊状態のＰ”領域、高抵抗領域及びパルス電圧が印
加される透明電極に接続されたＮ＋領領域で構成される
、Ｎ”　　Ｐ″″　　Ｉ　（又はＰ−Ｎ−）、Ｎ”領域
のフック構造が示されている。

そして浮遊状態のＮ０領域は同時に読み出し用トランジ
スタの主電極領域の一つとなっており、読み出し動作時
にはトランジスタがオンして正に帯電したＮ°領領域電
子が流入してその電圧変化を信号として読み出しを行う
。しかしながら、これも前記特開昭５６−１５０８７８
号公報、５６−１５７０７３号公報に記載した光電変換
装置と同様に、飽和電圧を任意に設定できず、出力信号
の高速で直線性が十分な読出しができない。また、読み
出し後のリセット動作においても透明電極側のＮ゛領域
Ｏか僅かに負電位にセットするだけである。そうすると
ベース電位をコントロールしていないので、高速リフレ
ッシュが不可能であるし、出力側のリセットもないので
目につくような残像が多く発生してしまう。また固定パ
ターンノイズも大きい。

そして、ＴＶ学会誌には、ゲート蓄積型ホトセルとペー
ス蓄積型ホトセルとが示されている。このうちゲート蓄
積型ホトセルは、ゲートを浮遊状態として絶縁膜を介し
たリフレッシュ線を介してゲート領域を予め所定の電圧
に逆バイアスし、ソース接地抵抗負荷の出力回路に読み
出す構成である。しかしながら、この構成では、出力信
号を高速で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアスがかか
らない為に短時間では出力電圧が必要な値に到達しない
からである。又、出力側のリセットすらないので、リセ
ット動作が不十分で残像が多く発生してしまう。

また、一方、ベース蓄積型ホトセルは、ＮｏＰ”　、Ｎ
”　、・Ｎ１ホトトランジスタ構造を有しており、浮遊
状態とされたベース（Ｐゝ）、パルス的に電圧が印加さ
れるコレクタ（Ｎｏ）と、容量とスイッチングＭＯＳ　
Ｆ　ＥＴとを含むエミッタホロアの出力回路が接続され
たエミッタ（Ｎｏ）と、で構成されている。しかしなが
ら、この構成ではコレクタに電圧を印加することで読み
出しを行っている為に、第５図や第６図で後述するよう
に高速動作で直線性を確保することが難しい。

また、以上の従来技術とは別に、米国特許第３、６２４
．４２８号明細書や特公昭５０−３８５３１号公報には
ベースに絶縁層を介して電極を設けたトランジスタにエ
ミッタ接地抵抗負荷の出力回路を接続し、ベースを逆バ
イアスにして蓄積動作を行い、該エミッタ接地抵抗負荷
の出力回路で電流読み出しを行う構成が示されている。

しかし破壊型の電流読み出しである為に直線性、残像特
性が悪い。ベースコレクタ間が比較的不純物濃度の高い
ものどうしの接合となっているので、感度とりわけ青色
感度が低い。

［発明の目的］ 本発明の目的は、各セルに増幅機能を有するもきわめて
簡単な構造であり、将来の高解像度化にも十分対処しつ
る新しい光電変換方法を提供することを目的とする。

本発明の別の目的は、照射された光に対して直線性の良
好な出力信号な極短時間で得るここが可能となる高速性
に優れた光電変換方法を提供することにある。

更に本発明の別の目的は、直線性の良好な高速読み出し
を行っても残像や固定パターンノイズがほとんど問題と
ならないような優れた光電変換方法を提供することにあ
る。

本発明の更に他の目的は、青色光に対しても感度のよい
光電変換方法を提供することにある。

かかる目的は、第１導体と電気的に接続されている第１
導電型の第１半導体領域と、 前記第１半導体領域に隣接して配設され、該第１半導体
領域よりも高い抵抗率の第２半導体領域と、 前記第２半導体領域に隣接して配設され、第２導体に対
して絶縁領域を介して配設されている第１導電型と異な
る第２導電型の第３半導体領域と、 前記第３半導体領域に隣接して配設され、第３導体に電
気的に接続された第１導電型の第４半導体領域と、 を有するトランジスタを含む光電変換装置を用いた光電
変換方法であって、 前記第４半導体領域を接地電位に保持または浮遊状態と
し、前記第４半導体領域と前記第３半導体領域との接合
部を逆方向にバイアスし、前記第３半導体領域に入射光
に対応するキャリアを蓄積するために前記トランジスタ
を光照射することを含むキャリア蓄積工程と、 前記第４半導体領域を浮遊状態に保ち、前記第３半導体
領域と前記第４半導体領域との接合部を順方向にバイア
スし蓄積されたキャリアに対応する電気信号を出力する
ことを含む読み出し工程と、 前記第４半導体領域は接地電位に保持し、前記第３半導
体領域と前記第４半導体領域との接合部を順方向にバイ
アスし蓄積されたキャリアを除くことを含むリフレッシ
ュ工程と、 を順次行なうことを特徴とする光電変換方法により達成
される。

［作　用］ 本発明によれば、蓄積、読み出し、リフレッシュの各動
作時に制御電極領域の電位を主電極領域とは独立的に制
御することができる。蓄積時には、制御電極領域と出力
回路に接続された主電極領域との間の接合は、逆方向に
バイアスされた状態から電荷の蓄積とともに制御電極領
域の電位が主電極領域の電位まで変化する。したがって
、この時のバイアス電圧により飽和電圧が決定されるの
で大きな飽和電圧を確保することができる。次の読み出
し時には、上記接合が順方向に深くバイアスできる。そ
うすると極めて短い時間で照射された光に対して直線性
の良い出力信号を得ることができる。この場合制御電極
に蓄積された電荷は非破壊であるため、非破壊読み出し
が可能であって且つセル自体がスイッチング作用をもつ
ので読み出し用スイッチングトランジスタを省略するこ
とができる。またリフレッシュ時には、読み出し時と同
様に制御電極領域の電位を独立的に制御して制御電極領
域と主電極領域との接合部を順方向に深くバイアスする
ことで出力回路に接続された主電極領域を通じてリフレ
ッシュができ高速動作で残像やノイズ除去が可能となる
。

［実施例］ 以下に本発明の実施態様例を図面を用いて詳細に説明す
る。

第１図は、本発明の一実施態様例に係る光電変換装置を
構成する光センサセルの基本構造および動作を説明する
図である。

第１図（ａ）は、光センサセルの平面図を、第１図（ｂ
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、第
１図（ｃ）は、それの等他回路をそれぞれ示す。なお、
各部位において第１図（ａ）、（ｂ）、（ｃ）に共通す
るものについては同一の番号をつけている。

第１図では、整列配置方式の平面図を示したが、水平方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、第１図（ａ）、（ｂ）に示すごと
く、 リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）等の不
純物をドープしてｎ型又はｎゝ型とされた第１半導体領
域としてのコレクタを構成するシリコン基板１の上に、
通常ＰＳＧ膜等で構成されるパシベーション膜２； シリコン酸化膜（Ｓｉｎ、）より成る絶縁酸化膜３； となり合う光センサセルとの間を電気的に絶縁するため
の５ｉＯ＝あるいは５ｉｓＮ４等よりなる絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低く、
基板１よりも高い抵抗率の第２半導体領域としてのｎ”
領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてボロン（Ｂ）等の不純物をドープした第３半導体領
域としてのバイポーラトランジスタのベースとなるｐ領
域６； 不純物拡散技術、イオン注入技術等で形成される第４半
導体領域としてのバイポーラトランジスタのエミッタと
なる００領域７； 信号を外部へ読出すための、例えばアルミニウム（Ａｌ
２）　、　Ａｌ２−５　Ｌ、　Ａｇ−Ｃｕ−５ｉ等の導
電材料で形成される第３導体としての配線８；絶縁膜３
を通して、浮遊状態になされたｐ領域６にパルスを印加
するための第２導体としての電極９； それの配！１１１０； 基板ｌの裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ０領域１
１゜ 基板の電位を与える、すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される第１導体としての電極１２； より構成されている。

なお、第１図（ａ）の１９はｎ０領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、Ｓ　ｉ　Ｏｚ等の絶縁材料で形成される絶縁領域で、
それぞれ互いに絶縁されている。すなわち、金属の２層
配線構造になっている。

第１図（ｃ）の等価回路のコンデンサＣｏｘ１３は電極
９．絶縁膜３．ｐ領域６のＭＯＳ構造より構成され、又
バイポーラトランジスタ１４はエミッタとしてのｎ０領
域７、ベースとしてのｐ領域６、不純物濃度の小さいｎ
−領域５、コレクタとしてのｎ又はｎ０領域１の各部分
より構成されている。これらの図面から明らかなように
、ｐ領域９は浮遊領域になされている。

第１図（ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース・エミッタの接合容量Ｃｂｅ　１５、
ベース・エミッタのｐｎ接合ダイオードＤｂｅ　１６、
ベース・コレクタの接合容量Ｃｂｃ　１７、ベース・コ
レクタのｐｎ接合ダイオードＤｂｃ　ｌ　８を用いて表
現したものである。

ここでは、本来等価回路図として、ｐｎ接合ダイオード
Ｄｂｅ　ｌ　６及びｐｎ接合ダイオードＤｂｃ　ｌ　８
と並列に記されるべき２つの異なる向きの電流源を示す
記号は省略しである。

ここで、本発明の光電変換方法における、キャリア蓄積
工程、読み出し工程、リフレッシュ工程について、簡単
に説明する。

キャリア蓄積工程においては、予め、例えばバイポーラ
トランジスタのエミッタを接地、コレクタを正電位とし
、ベースを負電位としてエミッタに対して逆バイアス状
態としておく。この状態で光が照射されると、エレクト
ロン・ホール対が発生してベース領域にホールが蓄積さ
れていき、ベース電位は、ベースに蓄積されたホールが
エミッタに流出し始める電位（ここでは接地電位）まで
上昇する。この場合の光センサセルの飽和電圧は、ベー
スを負電位にバイアスした時のバイアス電位と接地電位
との電位差で与えられるため、バイアス電位の設定によ
り大きな飽和電圧を得ることができる。

次に読み出し工程においては、エミッタを浮遊状態、コ
レクタを所定の正電位とし、第１図（ｂ）の電極９に読
み出し用の正の電圧を印加し、ベース電位を上昇させて
、エミッタに対して順バイアス状態として、信号読み出
しを行う。なおベースに蓄積されたホールは第１図（ｂ
）のｐ領域６における再結合確率が極めて小さいので非
破壊読み出しが可能である。

次にリフレッシュ工程においては、エミッタを接地、コ
レクタを接地または正電位とし、第１図（ｂ）の電極９
に正の電圧を印加し、ベース電位を上昇させて、エミッ
タに対して順バイアス状態とし、ベース電位を低下させ
る。かかる動作でベースに蓄積されていた電荷がリフレ
ッシュされる。なお、第１図（ｂ）の電極９に印加して
いた正の電圧をゼロボルトにもどすとベース電位は負電
位となり、電荷蓄積工程で述べた逆バイアス状態となる
。

第２図及び第４図を参照して回路構成について説明する
と、第４図の符号３０で示されるようなトランジスタを
含む光電変換セルの主電極領域の一方には出力回路が接
続されている。この出力回路は垂直ライン３８．３８′
、３８″、水平シフトレジスタ３９、Ｍｏｓトランジス
タ４０゜４０’　、４０″、出力ライン４１、Ｍｏｓト
ランジスタ４２、出力トランジスタ４４、負荷抵抗４５
等で構成され、垂直ライン３８．３８′３８″は各々容
量負荷としての配線容量を有している。

また蓄積された電荷に基づき光電変換された信号を読み
出す為の読み出し手段として垂直シフトレジスタ３２、
バッファＭＯＳトランジスタ３３．３３’　、３３″、
端子３４、水平ライン３１．３１’　、３１“が設けら
れた回路構成を採っている。

そして、制御電極領域は主電極領域とは独立的に読み出
し手段によって、その電位が制御される。この時の動作
を第２図を参照して説明する。

読み出し時には浮遊状態にある主電極領域としてのエミ
ッタ及び正の電位に保持されている主電極領域としての
コレクタに対して、独立的に配線１０より正の電圧■８
を印加することでエミッタ電位に対してベース電位を上
昇させることにより、制御電極領域と出力回路に接続さ
れた主電極領域との間の接合について順方向電位が正方
向にバイアスされる。このようにして、エミッタ電位が
ベース電位即ち光照射により発生した蓄積電圧に等しく
なるまで、電流が流れるのであるが、このときに要する
時間は、電圧ｖｌＩの作用により短縮され高速読み出し
においても、優れた直線性が確保できるのである。

一方、第１の主電極領域としてのエミッタはスイッチ手
段としてのＭＯＳ）ランジスタ４８゜４８’　、４８″
によりアース記号をもって示される第１の基準電圧源に
接続され接地される。

このとき第２主電極領域としてのコレクタは第２の基準
電圧源に接続、即ち正電位または接地電位にされるこの
ような状態において正電位Ｖ□なる電圧を印加して制御
電極領域としてのベースの電位を制御することにより少
なくともベース・エミッタ間が順方向バイアスされてベ
ース領域に蓄積されたホールが流れ出したり、ベース領
域内に電子が流入したりして蓄積された電荷が消滅する
。このような順バイアスを与える為の順バイアス手段と
しては上記読み出し手段に加えて、例えば第１図のバッ
ファＭＯＳトランジスタ３５゜３５’　、３５″、端子
３６．３７等を設けることで構成される。

以下、光センサセルの基本動作を第１図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。

まず、電荷蓄積動作について説明する。

電荷蓄積動作においては、例えばエミッタは、配線８を
通して接地され、コレクタは配線１２を通して正電位に
バイアスされている。またベースは、あらかじめコンデ
ンサＣｏｘ１３に、配線１０を通して正のパルス電圧を
印加することにより負電位、すなわち、エミッタ７に対
して逆バイアス状態にされているものとする。このＣｏ
ｘ１３にパルスを印加してベース６を負電位にバイアス
する動作については、後にリフレッシュ動作の説明のと
き、くわしく説明する。

この状態において、第１図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域ｌが正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐ領域６にどんどん蓄積されていく。このホ
ールのｐ領域への蓄積によりｐ領域６の電位は次第に正
電位に向かって変化していく。

第１図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占められており、部ｎ゛領域７とな
っている。当然のことながら、光により励起されるエレ
クトロン・ホール対濃度は表面に近い程大きい。このた
めｐ領域６中にも多くのエレクトロン・ホール対が光に
より励起される。ｐ領域中に光励起されたエレクトロン
が再結合することなくｐ領域６からただちに流れ出て、
ｎ領域に吸収されるような構造にしておけば、ｐ領域６
で励起されたホールはそのまま蓄積されて、ｐ領域６を
正電位方向に変化させる。ｐ領域６の不純物濃度が均一
になされている場合には、光で励起されたエレクトロン
は拡散で、ｐ領域６とｎ−領域５とのｐｎ−接合部まで
流れ、その後はｎ−領域に加わっている強い電界による
ドリフトでｎコレクタ領域１に吸収される。もちろん、
ｐ領域６内の電子の走行を拡散だけで行ってもよいわけ
であるが、表面から内部に行くほどｐベースの不純物濃
度が減少するように構成しておけば、この不純物濃度差
により、ベース内に内部から表面に向う電界Ｅｄ、 が発生する。ここで、Ｗａはｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、Ｎ□はｐベース領域６の表面不純物濃度、ＮＡ
Ｉはｐ領域６のｎ−高抵抗領域５との界面における不純
物濃度である。

ここで、Ｎ　ＡＳ／　Ｎ　ａ　ｌ＞　３とすれば、ｐ領
域６内の電子の走行は、拡散よりはドリフトにより行わ
れるようになる。すなわち、ｐ領域６内に光により励起
されるキャリアを信号として有効に動作させるためには
、ｐ領域６の不純物濃度は光入射側表面から内部に向っ
て減少しているようになっていることが望ましい、拡散
でｐ領域６を形成すれば、その不純物濃度は光入射側表
面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ０領域７により占ら
れている。ｎ１領域７の深さは、通常０．２〜０．３μ
ｍ程度、あるいはそれ以下に設計されるから、ｎ０領域
７で吸収される光の量は、もともとあまり多くはないの
でそれ程問題はない。ただ、短波長側の光、特に青色光
に対しては、ｎ４領域７の存在は感度低下の原因になる
。

ｎ０領域７の不純物濃度は通常１×１０″’ｃｍ−”程
度あるいはそれ以上に設計される。こうした高濃度に不
純物がドープされたｎ０領域７におけるホールの拡散距
離は０．１５〜０．２μｍ程度である。したがって、ｎ
０領域７内で光励起されたホールを有効にｐ領域６に流
し込むには、ｎ０領域７も光入射表面から内部に向って
不純物濃度が減少する構造になっていることが望ましい
。ｎ９領域７の不純物濃度分布が上記の様になっていれ
ば、光入射側表面から内部に向う強いドリフト電界が発
生して、ｎ４領域７に光励起されたホールはドリフトに
よりただちにｐ領域６に流れ込む。

ｎ０領域７、ｐ領域６の不純物濃度がいずれも光入射側
表面から内部に向って減少するように構成されていれば
、センサセルの光入射側表面側に存在するｎ３領域７、
ｐ領域６において光励起されたキャリアはすべて光信号
として有効に働くのである。Ａｓ又はＰを高濃度にドー
プしたシリコン酸化膜あるいはポリシリコン膜からの不
純物拡散により、このｎ＋領域７を形成すると、上記に
述べたような望ましい不純物傾斜をもつｎ１領域を得る
ことが可能である。

最終的には、ホールの蓄積によりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。

より厳密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、最初にｐ領域６を負電
位にバイアスしたときのバイアス電位と接地電位との電
位差で略々与えられるわけである。ｎゝ領域７が接地さ
れず、浮遊状態において光入力によって発生した電荷の
蓄積を行う場合には、ｐ領域６はｎ領域ｌと略々同電位
、まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明であるが、以下
に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与えられる。

ｘ（ｌ−ｅｘｐ（−αｙ））　　・Ｔ ［Ａ／Ｗ］ 但し、えは光の波長〔μｍ〕、αはシリコン結晶中での
光の減衰係数【μｍ−’）　、ｘは半導体表面における
、再結合損失を起こし感度に寄与しない“ｄｅａｄ　　
１ａｙｅｒ　　（不感領域〉の厚さｔμｍｌ　、ｙはエ
ピタキシャル層の厚さ（ＬＬｍｌ　、Ｔは透過率すなわ
ち、入射してくる光量に対して反射等を考慮して有効に
半導体中に入射する光量の割合をそれぞれ示している。

この光センサセルの分光感度Ｓ（λ）および放射照度Ｅ
ｅ（λ）を用いて光電流Ｉｐは次式で計算される。

Ｉｐ−１”Ｓ（λ）−Ｅｅ（λ）−ｄλ【μＡ／ｃｍ”
１ 但し、放射照度Ｅｅ（尤’）［μＷ−ｃｍ−２゜ｎｍ”
”］は次式で与えられる。

［μＷ−ｃｍ−”−ｎｍ−’］ 但しＥｖはセンサの受光面の照度［Ｌｕｘ〕、Ｐ（Ｌ）
はセンサの受光面に入射している光の分光分布、■（λ
）は人間の目の比視感度である。

これらの式を用いると、エビ厚の層４μｍをもつ光セン
サセルでは、Ａ光源（２８５４°Ｋ）で照射され、セン
サ受光面照度が１　［Ｌｕｘ）のとき、約２８０ｎＡ／
ｃｍ−”の光電流が流れ、入射してくるフォトンの数あ
るいは発生するエレクトロン・ホール対の数は１．８Ｘ
１０”ケ／　ｃ　ｍ　”・ｓｅｃ程度である。

又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｅ　１５とＣｂｃ　１７を加算した接合容量である。

今、ｎ″″領域７の不純物濃度を１０”ｃｍ−”ｐ領域
６の不純物濃度を５ＸｌＯ”ｃｍ“３ｎ領域５の不純物
濃度を１０１３ｃ　ｍ−”、ｎ“領域７の面積を１６μ
ｍＷ　　ｐ領域６の面積を６４μｍ２、ｎ−領域５の厚
さを３μｍにしたときの接合容量は、約０．０１４ｐＦ
位になり、一方、ｐ領域６に蓄積されるホールの個数は
、蓄積時間１　／　６０　ｓ　ｅ　ｃ、有効受光面積、
すなわちｐ領域６の面積から電極８および９の面積を引
いた面積を５６μｍ２程度とすると、１．７Ｘ１０’ケ
となる。従って光入射により発生する電位Ｖｐは１９０
ｍＶ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定に保たれるということである。これは本
発明における光センサセルが第１図に示すごとく、きわ
めて簡単な構造をしており有効受光面がきわめて大きく
とれる可能性を有しているからである。

インターラインタイプのＣＣＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型撮像装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に大きくなり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型撮像装置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し、本発明における光センサセルでは、先にも書
いた様に、最初にｐ領域６を負電位にバイアスした時の
バイアス電圧により飽和電圧は決まるわけであり、大き
な飽和電圧を確保することができる。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクタは正電位Ｖｃｃに保持される。

第２図に等他回路を示す。

ここでも、本来等価回路として、ｐｎ接合ダイオードＤ
ｂｅ　ｌ　６及びｐｎ接合ダイオードＤｂｃｌ・８と並
列に記されるべき２つの異なる向きの電流源を示す記号
は省略しである。

今、光を照射する前に、ベース６を負電位にバイアスし
た時の電位を−Ｖ、とじ、光照射により発生した蓄積電
圧なＶＰとすると、ベース電位は、−Ｖａ　＋ｖ、なる
電位になっている。この状態で配線１０を通して電極９
に読出し用の正の電圧ＶＲを印加すると、この正の電位
Ｖ、Ｉは酸化膜８ｍＣｏ　ｘ　ｌ　３とベース・エミッ
タ間接合容量Ｃｂｅ１５．ベース・コレクタ間接合容量
Ｃｂｃ７により容量分割され、ベースには電圧が加算さ
れる。従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。

Ｘ　（ｅｘｐ±（ｖＰ−ｖ、）−１） ｋＴ 但しＡＪはベース・エミッタ間の接合面積、ｑは単位電
荷量（１，６Ｘ１０−”クーロン）、Ｄｎはベース中に
おけるエレクトロンの拡散定数、ｎ２．＠はｐベースの
エミッタ端における少数キャリヤとしてのエレクトロン
濃度、Ｗ８はベース幅、Ｎｏはベースのエミッタ単にお
けるアクセプタ濃度、Ｎ　ＡＣはベースのコレクタ端に
おけるアクセプタ濃度、ｋはボルツマン定数、Ｔは絶対
温度、■、はエミッタ電位である。

この電流は、エミッタ電位Ｖ、がベース電位、すなわち
ここでは光照射により発生した蓄積電圧Ｖｐに等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位Ｖ、の時間的変化は次式で計算される。

ｘ（ｅ　ｘ　ｐ　ｈ　−ｒ　（ｖ　ｐ　−ｖ　−）　−
１）但し、ここで配線容量Ｃｓはエミッタに接続されて
いる配線８のもつ容量２１である。

第５図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第５図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位Ｖ、がＶｐに近くなるとあまり電流が流れなくな
ることに起因しているわけである。したがって、これを
解決する手段は、先に電極９に正電圧Ｖ７を印加すると
きに、なる条件を設定したが、この条件の代りになる条
件を入れ、 ベース電位なＶ　ａｌａｓだけ、 余分 に順方向にバイアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

Ｘ　（ｅｘｐ±（ｖ　ｐ　＋　ｖ　ｍ　ｒ　−＠　−Ｖ
　−）　−１）Ｔ 第６図（ａ）に、Ｖ、、、、＝０．６Ｖとした場合、あ
る一定時間の後、電極９に印加していたｖＲをゼロボル
トにもどし、流れる電流を停止させたときの蓄積電圧Ｖ
ｐに対する、読出し電圧、すなわちエミッタ電位の関係
を示す。但し、第６図（ａ）では、読出し電圧はバイア
ス電圧成分による読出し時間に依存する一定の電位が必
ず加算されてくるがそのゲタ分をさし引いた値をプロッ
トしている。電極９に印加している正電圧ｖＲをゼロボ
ルトにもどした時には、印加したときとは逆に なる電圧がベース電位に加算されるので、ベース電位は
、正電圧Ｖ８を印加する前の状態、すなわち、−Ｖ、に
なり、エミッタに対し逆バイアスされるので電流の流れ
が停止するわけである。第６図（ａ）によれば１００ｎ
ｓ程度以上の読出し時間（すなわち■８を電極９に印加
している時間）をとれば、蓄積電圧Ｖｐと読出し電圧は
４行程度の範囲にわたって直線性は確保され、高速の読
出しが可能であることを示している。第６図（ａ）で、
４５°の線は読出しに十分の時間をかけた場合の結果で
あり、上記の計算例では、配線８の容量Ｃｓを４ｐＦと
しているが、これはＣｂｅ＋Ｃｂｃの接合容量のＯ，０
１４ｐＦと比較して約３００倍も大きいにもかかわらず
、ｐ領域６に発生した蓄積電圧Ｖｐが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて高速に
読出されていることを第６図（ａ）は示している。これ
は上記構成に係る光センサセルのもつ増幅機能、すなわ
ち電荷増幅機能が有効に働らいているからである。

これに対して従来のＭＯ３型撮像装置では、蓄積電圧Ｖ
Ｐは、このような読出し過程において配線容量Ｃｓの影
響でＣｊ−ＶＰ／（Ｃｊ＋Ｃ３）（但しＣｊはＭＯＳ型
撮像装置の受光部のｐｎ接合容量）となり、２桁位読出
し電圧値が下がってしまうという欠５点を有していた。

このためＭＯＳ型撮像装置では、外部へ読出すためのス
イッチングＭＯＳ）ランジスタの寄生容量のばらつきに
よる固定パターン雑音、あるいは配線容量すなわち出力
容量が大きいことにより発生するランダム雑音が大きく
、Ｓ／Ｎ比がとれないという問題があったが、第１図（
ａ）、（ｂ）、（ｃ）で示す構成の光センサセルでは、
ｐ領域６に発生した蓄積電圧そのものが外部に読出され
るわけであり、この電圧はかなり大きいため固定パター
ン雑音、出力容量に起因するランダム雑音が相対的に小
さくなり、きわめてＳ／Ｎ比の良い信号を得ることが可
能である。

先に、バイアス電圧■□、、を０．６Ｖに設定したとき
、４行程度の直線性が１００ｎｓｅｃ程度の高速読出し
時間で得られることを示したが、この直線性および読出
し時間とバイアス電圧Ｖ３、。

の関係を計算した結果をさらにくわしく、第６図（ｂ）
に示す。

第６図（ｂ）において、横軸はバイアス電圧ｖ１□であ
り、また、縦軸は読出し時間をとっている。またパラメ
ータは、蓄積電圧が１ｍＶのときに、読出し電圧が１ｍ
Ｖの８０％、９０％。

９５％、９８％になるまでの時間依存性を示している。

第６図（ａ）に示される様に、蓄積電圧１ｍＶにおいて
、それぞれ８０％、９０％、９５％、９８％になってい
る時は、それ以上の蓄積電圧では、さらに良い値を示し
ていることは明らがである。

この第６図（ｂ）によれば、バイアス電圧Ｖ　Ｂ　Ｉ　
Ｉｔ　ｍが０．６Ｖでは、読出し電圧が蓄積電圧の８０
％になるのは読出し時間が０．１２μｓ、９０％になる
のは０．２７μ５１９５％になるのは０．５４μｓ、９
８％になるのは１．４μｓであるのがわかる。また、バ
イアス電圧Ｖａｔ□を０．６ｖより大きくすれば、さら
に高速の読出しが可能であることを示している。この様
に、撮像装置の全体の設計から読出し時間および必要な
直線性が決定されると、必要とされるバイアス電圧Ｖ１
１．が第６図（ｂ）のグラフを用いることにより決定す
ることができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧■５をゼロボルトにもどした時
、ｐ領域６の電位は電圧■□を印加する前の逆バイアス
状態になり、光照射により発生した蓄積電圧Ｖｐは、新
しく光が照射されない限り、そのまま保存されるわけで
ある。このことは、上記構成に係る光センサセルを光電
変換装置として構成したときに、システム動作上、新し
い機能を提供することができることを意味する。

このｐ領域６に蓄積電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ−領域５であり、このｎ
−領域５は１０”ｃｍ−”〜ｌ　Ｏ”ｃｍ−”程度と、
きわめて不純物濃度が低いため、その結晶性が良好であ
り、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このため、暗電
流は、他の従来の装置に比較して小さい。すなわち、上
記構成に係る光センサセルは本質的に暗電流雑音の小さ
い構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線１０を通して電極９に正電圧を
印加することにより行う。このとき、配線８を通してエ
ミッタを接地する。コレクタは、電極１２を通して接地
又は正電位にしておく、第３図にリフレッシュ動作の等
他回路を示す。但しコレクタ側を接地した状態の例を示
している。

この状態で正電圧ｖ、ｌ）ｌなる電圧が電極９に印加さ
れると、ベース２２には、酸化膜容量Ｃｏｘ１３、ベー
ス・エミッタ間接合容量Ｃｂｅ　１５、ベース・コレク
タ間接合容量Ｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ　１６およびベース・コレクタ間接合ダイオー
ドＤｂｃ　１８は順方向バイアスされて導通状態となり
、電流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 Ｘ　（ｅｘｐ　Ｃ±Ｖ）−１） Ｔ ｘ　（ｅｘｐ　（±Ｖ）−１） Ｔ ｉ＋はダイオードＤｂｃを流れる電流、ｉ２はダイオー
ドＤｂｅを流れる電流である。Ａ、はベース面積、Ａｅ
はエミッタ面積、Ｄｐはコレクタ中におけるホールの拡
散定数、ｐｏ、はコレクタ中における熱平衡状態のホー
ル濃度、Ｌｐはコレクタ中におけるホールの平均自由行
程、ｎ、、はベース中における熱平衡状態でのエレクト
ロン濃度である。１□で、ベース側からエミッタへのホ
ール注入による電流は、エミッタの不純物濃度がベース
の不純物濃度にくらべて充分高いので、無視できる。

上に示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分布を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。

上式中のベース・コレクタ間に流れる電流ｉ。

の内、ｑ−Ｄｐ−ｐ、、、／Ｌｐはホールによる電流、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。

この式を用いて計算した、ベース電位の時間依存性の一
例を第７図に示す。横軸は、リフレッシュ電圧Ｖ　ＲＨ
が電極９に印加された瞬間からの時間経過すなわちリフ
レッシュ時間を、縦軸は、ベース電位をそれぞれ示す。

また、ベースの初期電位をパラメータにしている。ベー
スの初期電位とは、リフレッシュ電圧Ｖ□が加わった瞬
間に、浮遊状態にあるベースが示す電位であり、Ｖ　Ｒ
Ｈ。

Ｃｏｘ、Ｃｂｅ、Ｃｂｃ及びベースに蓄積され−ている
電荷によってきまる。

この第７図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。

第７図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実験値を示す。第７図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミッタの両
者を接地したときの値を示している。

今、光照射による蓄積電圧Ｖｐの最大値を０．４　［Ｖ
ｌ　、リフレッシュ電圧■８□によりベースに印加され
る電圧■　を０．４　（Ｖｌ　とすると、第７図に示す
ごとく初期ベース電位の最大値はＯ，Ｓ　（Ｖ）となり
、リフレッシュ電圧印加後１Ｏ−１ｓ　［５ｅｃｌ後に
は直線にのってベース電位が下がり始め、１０−’［５
ｅｃｌ後には、光があたらなかった時、すなわち初期ベ
ース電位が０．４　［Ｖｌのときの電位変化と一致する
。

ｎ領域６が、ＭＯＳキャバシクＣｏｘを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｎ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域ｌに流れ出すことによって、負電荷が蓄積される動
作である。

ｎ領域６からホールが、ｎ領域１に一方的に流れ、ｎ領
域ｌの電子があまりｎ領域６内に流れ込まないようにす
るためには、ｎ領域６の不純物密度をｎ領域１の不純物
密度より高くしておけばよい。一方、ｎ０領域７やｎ領
域１からの電子が、ｎ領域６に流れ込み、ホールと再結
合することによって、ｎ領域６に負電荷が蓄積する動作
も行える。この場合には、ｎ領域ｌの不純物密度はｎ領
域６より高くなされている。ｎ領域６からホールが流出
することによって、負電荷が蓄積する動作の方が、ｎ領
域６ベースに電子が流れ込んでホールと再結合すること
により負電荷が蓄積する動作よりはるかに速い、しかし
、これまでの実験によれば、電子なｎ領域６に流し込む
リフレッシュ動作でも、光電変換装置の動作に対しては
、十分に速い時間応答を示すことが確認されている。

上記構成に係る光センサセルをＸＹ方向に多数ならべて
光電変換装置を構成したとき、画像により各センサセル
で、蓄積電圧ＶＰは、上記の例ではＯ〜０．４　［Ｖｌ
の間でばらついているが、リフレッシュ電圧ＶＩＩＨ印
加後１０−’（ｓｅｃｌには、全てのセンサセルのベー
スには約０．３［Ｖ］程度の一定電圧は残るものの、画
像による蓄積電圧Ｖｐの変化分は全て消えてしまうこと
がわかる。すなわち、上記構成に係る光センサセルによ
る光電変換装置では、リフレッシュ動作により全てのセ
ンサセルのベース電位をゼロボルトまで持っていく完全
リフレッシュモードと（このときは第７図（ａ）の例で
は１０　（ｓｅｃ）を要する）、ベース電位にはある一
定電圧は残るものの蓄積電圧ＶＰによる変動成分が消え
てしまう過渡的リフレッシュモードの二つが存在するわ
けである（このときは第７図（ａ）の例では、１０［ｕ
ｓｅｃｌ　〜１０　（ｓｅｃｌのリフレッシュパルス）
。以上の例では、リフレッシュ電圧■ＲＨによりベース
に印加される電圧ＶＡを０．４　［Ｖｌとしたが、この
電圧ｖＡを０．６　（Ｖｌとすれば、上記、過渡的リフ
レッシュモードは、第７図によれば、１（ｎｓｅｃｌで
おこり、きわめて高速にリフレッシュすることができる
。完全リフレッシュモードで動作させるか、過渡的リフ
レッシュモードで動作させるかの選択は光電変換装置の
使用目的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧を■８とすると、リフレッシュ電圧Ｖ　ＲＨを印加後
、■、をゼロボルトにもどす瞬間の過渡的状態において
、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアを蓄積する蓄積動作の
とき、蓄積状態ではベースは逆バイアス状態で行われる
という説明をしたが、このリフレッシュ動作により、リ
フレッシュおよびベースを逆バイアス状態に持っていく
ことの２つの動作が同時に行われるわけである。

第７図（Ｃ）にリフレッシュ電圧Ｖ□に対するリフレッ
シュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。このときＶｘ＝０
．５２Ｖであり、また、Ｃｂｃ十Ｃｂｅ＝４ｐＦである
。但し観測用オシロスコープのプローグ容量１３ｐＦが
Ｃｂｃ＋Ｃｂｅに並列に接続されている。この様に、計
算値と実験値は完全に一致しており、リフレッシュ動作
が実験的にも確認されている。

以上のリフレッシュ動作においては、第３図に示す様に
、コレクタを接地したときの例について説明したが、コ
レクタを正電位にした状態で行うことも可能である。こ
のときは、ベース・コレクタ間接合ダイオードＤｂｃ　
１８が、リフレッシュパルスが印加されても、このリフ
レッシュパルスによりベースに印加される電位よりも、
コレクタに印加されている正電位の方が大きいと非導通
状態のままなので、電流はベース・エミッタ間接合ダイ
オードＤｂｅ　１６だけを通して流れる。このため、ベ
ース電位の低下は、コレクタを接地した時より相対的に
ゆっくりしたものとはなるが、基本的には、前に説明し
たのと、まったく同様な高速リフレッシュ動作が行われ
るわけである。

すなわち第７図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第７図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。したがって、コレクタを
接地した時と同じリフレッシュ電圧ＶＲＨを用いると、
リフレッシュに時間を要することになるが、リフレッシ
ュ電圧■□、をわずか高めてやればコレクタを接地した
時と同様、高速のリフレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８号公
報、特開昭５６−１５７０７３号公報、特開昭５６−１
６５４７３号公報と比較してきわめて簡単な構造であり
、将来の高解像度化に十分対応できるとともに、それら
のもつ優れた特徴である増幅機能からくる低雑音、高出
力、広ダイナミツクレンジ、非破壊読出し等のメリット
をそのまま保存している。

次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。

基本光センサセル構造を二次元的に３×３に配列した光
電変換装置の回路構成図を第４図に示す。

すでに説明した点線で囲まれた基本光センサセル３０（
この時バイポーラトランジスタのコレクタは基板及び基
板電極に接続されることを示している。）、読出しパル
ス□・およびリフレッシュパルスを印加するための水平
ライン３１．３１’３１″、読出しパルスを発生させる
ための垂直シフトレジスタ３２、垂直シフトレジスタ３
２と水平ライン３１．３１’　、３１″の間のバッファ
ＭＯＳトランジスタ３３．３３’　、３３″のゲートに
パルスを印加するための端子３４、リフレッシュパルス
を印加するためのバッファＭＯＳ）−ランラスタ３５，
３５’　、３５″、それのゲートにパルスを印加するた
めの端子３６、リフレッシュパルスを印加するための端
子３７、基本光センサセル３０から蓄積電圧を読出すた
めの垂直ライン３８．３８’　、３８″、各垂直ライン
を選択するためのパルスを発生する水平シフトレジスタ
３９、各垂直ラインを開閉するためのゲート用ＭＯＳト
ランジスタ４０．４０’　、４０″、蓄積電圧をアンプ
部に読出すための出力ライン４１、読出し後に、出力ラ
インに蓄積した電荷をリフレッシュするためのＭＯＳト
ランジスタ４２、ＭＯＳトランジスタ４２ヘリフレツシ
ユパルスを印加するための端子４３、出力信号を増幅す
るためのバイポーラ、ＭＯＳ、ＦＥＴ％Ｊ−ＦＥＴ等の
トランジスタ４４．負荷抵抗４５、トランジスタと電源
を接続するための端子４６、トランジスタの出力端子４
７、読出し動作において垂直ライン４０．４０’　、４
０″に蓄積された電荷をリフレッシュするためのＭＯＳ
トランジスタ４８゜４８’　　４８“、およびＭＯＳト
ランジスタ４８．４８’　、４８″のゲートにパルスを
印加するための端子４９によりこの光電変換装置は構成
されている。

この光電変換装置の動作について第４図および第８図に
示すパルスタイミング図を用いて説明する。

第８図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻ｔ、において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位または正電位のいずれにしても、すでに
説明した様に、リフレッシュに要する時間が異なってく
るだけであり、基本動作に変化はない。端子４９の電位
６５はｈｉｇｈ状態であり、ＭＯＳトランジスタ４８．
４８’　、４８″は導通状態に保たれ、各光センサセル
は、垂直ライン３８．３８’　、３８″を通して接地さ
れている。また端子３６には、波形６６のごとくバッフ
ァＭＯＳトランジスタが導通する電圧が印加されており
、全画面−括リフレッシュ用バッファＭＯＳトランジス
タ３５゜３５’　　３５″は導通状態となっている。こ
の状態で端子３７に波形６７のごとくパルスが印加され
ると、水平ライン３１．３１’　、３１″を通して各光
センサセルのベースに電圧がかかり、すでに説明した様
に、リフレッシュ動作に入り、それ以前に蓄積されてい
た電荷が、完全リフレッシュモード又は過渡的リフレッ
シュモードにしたがってリフレッシュされる。完全リフ
レッシュモードになるか又は過渡的リフレッシュモード
になるかは波形６７のパルス幅により決定されるわけで
ある。

ｔ２時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形６４は正電位にする。これ
により光照射により発生したエレクトロン・ホール対の
うちエレクトロンを、コレクタ側へ早く流してしまうこ
とができる。しかし、このコレクタ電位を正電位に保つ
ことは、ベースをエミッタに対して逆方向バイアス状態
、すなわち負電位にして撮像しているので必須条件では
なく、接地電位あるいは若干負電位状態にしても基本的
な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳトランジスタ４８．４
８’　、４８″のゲート端子４９の電位６５は、リフレ
ッシュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳトラン
ジスタは導通状態に保たれる。このため、各光センサセ
ルのエミッタは垂直ライン３８．３８’　、３８″を通
して接地されている。強い光の照射により、ベースにホ
ールが蓄積され、飽和してくると、すなわちベース電位
がエミッタ電位（接地電位）に対して順方向バイアス状
態になってくると、ホールは垂直ライン３８．３８’　
、３８″を通して流れ、そこでベース電位変化は停止し
、クリップされることになる。したがって、垂直方向に
となり合う光センサセルのエミッタが垂直ライン３８．
３８’３８“により共通に接続されていても、この様に
垂直ライン３８．３８’　、３８″を接地しておくと、
ブルーミング現象を生ずることはない。

このプルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’　、４８″を非導通状態にして、垂直
ライン３８．３８’　、３８″を浮遊状態にしていても
、基板電位、すなわちコレクタ電位６４を若干負電位に
しておき、ホールの蓄積によりベース電位が正電位方向
に変化してきたとき、エミッタより先にコレクタ側の方
へ流れ出す様にすることにより達成することも可能であ
る。

蓄積区間６２に次いで、時刻ｔ、より読出し区間６３に
なる。この時刻ｔ、において、ＭＯＳトランジスタ４８
．４８’　、４８″のゲート端子４９の電位６５をｌｏ
ｗにし、かつ水平ライン３１．３１’　、３１″のバッ
ファＭＯＳ）ランジスタ３３．３３’　、３３″のゲー
ト端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳ）
ランジスタを導通状態とする。但し、このゲート端子３
４の電位６８をｈｉｇｈにするタイミングは、時刻ｔ、
であることは必須条件ではなく、それより早い時刻であ
れば良い。

時刻ｔ４では、垂直シフトレジスタ３２の出力のうち、
水平ライン３１に接続されたものが波形６９のごと（ｈ
ｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が導
通状態であるから、この水平ライン３１に接続された３
つの各光センサセルの読出しが行・なわれる。この読出
し動作はすでに前に説明した通りであり、各光センサセ
ルのベース領域に蓄積された信号電荷により発生した信
号電圧は、そのまま、垂直ライン３８．３８′３８″に
現われる。このときの垂直シフトレジスタ３２からのパ
ルス電圧のパルス幅は、第６図に示した様に、蓄積電圧
に対する読出し電圧が、十分直線性を保つ関係になるパ
ルス幅に設定される。またパルス電圧は先に説明した様
に、Ｖ　ｅｌ　ｌ　ａ　ｓ分だけエミッタに対して順方
向バイアスがかかる様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと＜ｈ
ｉｇｈとなり、ＭＯＳトランジスタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り、電流増幅されて出力端子４７から出力
される。この様に信号が読出された後、出力ライン４１
には配線容量に起因する信号電荷が残っているので、時
刻ｔ６において、ＭＯＳトランジスタ４２のゲート端子
４３にパルス波形７１のごとくパルスを印加し、ＭＯＳ
）ランラスタ４２を導通状態にして出力ライン４１を接
地して、この残留した信号電荷をリフレッシュしてやる
わけである。以下同様にして、スイッチングＭＯＳトラ
ンジスタ４０．４０’　、４０″を順次導通させて垂直
ライン３８．３８’　、３８″の信号出力を読出す。こ
の様にして水平に並んだ−ライン分の各光センサセルか
らの信号を読出した後、垂直ライン３８．３８’　、３
８〜には、出力ライン４１と同様、それの配線容量に起
因する信号電荷が残留しているので、各垂直ライン３８
．３８’　、３８″に接続されたＭＯＳトランジスタ４
８．４８’４８″を、それのゲート端子４９に波形６５
で示される様にｈｉｇｈにして導通させ、この残留信号
電荷をリフレッシュする。

次いで、時刻ｔａにおいて、垂直シフトレジスタ３２の
出力のうち、水平ライン３１’に接続された出力が波形
６９′のごと＜ｈｉｇｈとなり、水平ライン３１′に接
続された各光センサセルの蓄積電圧が、各垂直ライン３
８．３８’３８″に読出されるわけである。以下、順次
前と同様の動作により、出力端子４７から信号が読出さ
れる。

以上の説明においては、蓄積区間６２と読出し区間６３
が明確に区分される様な応用分野、例えば最近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが、テレビカメラの様に蓄積区
間６２における動作と読出し区間６３における動作が同
時に行なわれている様な応用分野に関しても、第８図の
バルスタイミングを変更することにより適用可能である
。但し、この時のリフレッシュは全画面−括リフレッシ
ュではなく、−ライン毎のリフレッシュ機能が必要であ
る。例えば、水平ライン３１に接続された各光センサセ
ルの信号が読出された後、時刻ｔ、において各垂直ライ
ンに残留した電荷を消去するためＭＯＳトランジスタ４
８．４８’４８″を導通にするが、このとき水平ライン
３１にリフレッシュパルスを印加する。すなわち、波形
６９において時刻ｔ７においても時刻ｔ４と同様、パル
ス電圧、パルス幅の異なるパルスを発生する様な構成の
垂直シフトレジスタを使用することにより達成すること
ができる。この様にダブルパルス的動作以外には、第４
図の右側に設置したー括リフレッシュパルスを印加する
機器の代わりに、左側と同様の第２の垂直シフトレジス
タを右側にも設け、タイミングを左側に設けられた垂直
レジスタとずらせながら動作させることにより達成させ
ることも可能である。

この時は、すでに説明したような蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押えるという動作の自由度が少なく
なる。しかし、基本動作の所で説明した様に、読出し状
態では、ベースにｖ１□なるバイアス電圧を印加したと
きに高速読出しができる様な構成としているので、第５
図のグラフかられかる様に、Ｖ　ａ＋ａｍを印加しない
時に、各光センサセルの飽和により、垂直ライン２８．
２８’　、２８″に流れ出す信号型荷分はきわめてわず
かであり、ブルーミング現象は、まったく問題にはなら
ない。

また、スミア現象に対しても、本実施例に係る光電変換
装置は、きわめて優れた特性を得ることができる。スミ
ア現象は、ＣＣＤ型撮像装置、特にフレーム転送型にお
いては、光の照射されている所を電荷転送されるという
、動作および構造上発生する問題であり、インクライン
型においては、特に長波長の光により半導体の深部で発
生したキャリアが電荷転送部に蓄積されるために発生す
る問題である。

また、ＭＯ３型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯＳトランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本実施例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアが蓄積さ
れるという現象もまったく生じない。但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現像が心配されるが、これは、−括リフレッシュ動作
のときは蓄積動作状態において、エミッタが接地されて
いるため、エレクトロンは蓄積されず、スミア現象が生
じない。また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに蓄積電圧を読出す前に、垂直ラ
インを接地してリフレッシュするので、この時同時にエ
ミッタに一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとんど発生
しない、この様に、本実施例に係る光電変換装置では、
その構造上および動作上、スミア現像はほとんど本質的
に無視し得る程度しか発生せず、本実施例に係る光電変
換装置の大きな利点の一つである。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押えるという
動作について前に記述したが、これを利用してγ特性を
制御することも可能である。

すなわち、蓄積動作の途中において、−時的にエミッタ
またはコレクタの電位をある一定の負電位にし、ベース
に蓄積されたキャリアのうち、この負電位を与えるキャ
リア数より多く蓄積されているホールをエミッタまたは
コレクタ側へ流してしまうという動作をさせる。これに
より、蓄積電圧と入射光量に対する関係は、入射光量の
小さいときはシリコン結晶のもつγ＝１の特性を示し、
入射光量の大きい所では、γが１より小さくなる様な特
性を示す。つまり、折線近似的に通常テレビカメラで要
求されるγ＝０．４５の特性をもたせることが可能であ
る。蓄積動作の途中において上記動作を一度やれば一折
線近似となり、エミッタ又はコレクタに印加する負電位
を三鷹適宜変更して行なえば、二指線タイプのγ特性を
持たせることも可能である。

また、以上の実施側においては、シリコン基板を共通コ
レクタとしているが通常バイポーラトランジスタのごと
く埋込ｎ９領域を設け、各ライン毎にコレクタを分割さ
せる様な構造としてもよい。

なお、実際の動作には第８図に示したパルスタイミング
以外に、垂直シフトレジスタ３２、水平シフトレジスタ
３９を駆動するためのクロックパルスが必要である。

第９図に出力信号に関係する等価回路を示す。

容量Ｃｖ８０は垂直ライン３８．３８’　、３８−の配
線容量であり、容量Ｃ８８１は出力ライン４１の配線容
量をそれぞれ示している。また第９図右側の等価回路は
、読出し状態におけるものであり、スイッチング用ＭＯ
Ｓトランジスタ４０゜４０’　　４０″は導通状態であ
り、それの導通状態における抵抗値を抵抗Ｒ２８２で示
している。

また増幅用トランジスタ４４を抵抗ｒ、８３および電流
源８４を用いた等価回路で示している。出力ライン４１
の配線容量に起因する電荷蓄積をリフレッシュするため
のＭＯ３Ｉ−ランラスタ４２は、読出し状態では非導通
状態であり、インピーダンスが高いので、右側の等価回
路では省略している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃｖ８０は約４ｐＦ位、容量ＣＨ３１は約４ｐＦ位、
ＭＯＳトランジスタの導通状態の抵抗Ｒ，８２は３にΩ
程度、バイポーラトランジスタ４４の電流増幅率βは約
１００程度として、出力端子４７において観測される出
力信号波形を計算した例を第１０図に示す。

第１０図において横軸はスイッチングＭＯＳトランジス
タ４０．４０’　、４０″が導通した瞬間からの時間［
μＳ］を、縦軸は垂直ライン３８゜３８′、３８″の配
線容量Ｃｖ８０に、各光センサセルから信号電荷が読出
されてｌボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧［Ｖ］をそれぞれ示している。

出力信号波形８５は負荷抵抗ＲＥ４５が１０にΩ、８６
は負荷抵抗Ｒ２４５が５にΩ、８７は負荷抵抗Ｒ１４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃｖ８０とＣＨ３１の容量分割により０．５Ｖ程
度になっている。当然のことながら、負荷抵抗Ｒ，４５
が大きいほうが減衰量は小さく、望ましい出力波形にな
っている。立ち上がり時間は、上記のパラメータ値のと
き、約２０ｎｓｅｃと高速である。スイッチングＭＯＳ
トランジスタ４０．４０”４０″の導通状態における抵
抗ＲＭを小さくすることにより、および、配線容ｉｃｖ
、ｃ、を小さくすることにより、さらに高速の読出しも
可能である。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅機能により、出力に現わ
れる電圧が大きいため、最終段の増幅アンプも、ＭＯ３
型撮像装置に比較してかなり簡単なものでよい。上記例
ではバイポーラトランジスタ１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、ＣＣＤ撮像装
置における最終段のアンプのＭＯＳトランジスタから発
生する画像上目につきゃすいｌ／ｆ雑音の問題が、本実
施例の光電変換装置では発生せず、きわめてＳ／Ｎ比の
良い画質を得ることが可能である。

上に述べた様に、上記構成に係る光センサセルを利用し
た光電変換装置では、最終段の増幅アンプがきわめて簡
単なもので良いことから、最終段の増幅アンプを一つだ
け設ける第４図に示した実施例のごときタイプではなく
、増幅アンプを複数個設置して、一つの画面を複数に分
割して読出す様な構成とすることも可能である。

第１１図に、分割読出し方式の一例を示す。第１１図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第４図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが、この第１１図の実施例では、３つの
等価な水平シフトレジスタ１ＯＯ１１０１，１０２を設
け、これらの始動パルスを印加するための端子１０３に
始動パルスが入ると、１列目、（ｎ＋１）列目、（２ｎ
＋１）列目（ｎは整数であり、この実施例では水平方向
絵素数は３ｎ個である。）に接続された各センサセルの
出力が同時に読出されることになる。次の時点では、２
列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出される
ことになる。

この実施例によれば、−本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャンニング周波
数は、一つの最終段アンプをつけた方式に比較して１／
３の周波数で良く、水平シフトレンジスタが簡単になり
、かつ光電変換装置からの出力信号をアナログディジタ
ル変換して、信号処理する様な用途には、高速のアナロ
グ・ディジタル変換器は不必要であり、分割読出し方式
の大きな利点である。

第１１図に示した実施例では、等価な水平シフトレジス
タを３つ設けた方式であったが、同様な機能は、水平シ
フトレジスタ１つだけでももたせることが可能である。

この場合の実施例を第１２図に示す。

第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯ３）ランジスタと、最終段アンプ
の中間の部分だけを書いたものであり、他の部分は、第
１１図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスタ１０４から
の出力を１列目、（ｎ＋１）列目、（２ｎ＋１）列目の
スイッチングＭＯＳトランジスタのゲートに接続し、そ
れらのラインを同時に読出すようにしている。次の時点
では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読
出されるわけである。

この実施例によれば、各スイッチングＭＯＳトランジス
タのゲートへの配線は増加するものの、水平シフトレジ
スタとしては１つだけで動作が可能である。

第１１図、１２図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

第１１図、第１２図の実施例ではいずれも、水平シフト
レジスタ、垂直シフトレジスタの始動パルスおよびクロ
ックパルスは省略しているが、これらは、他のリフレッ
シュパルスと同様、同一チップ内に設けたクロックパル
ス発生器あるいは、他のチップ上に設けられたクロック
パルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と（ｎ＋１）列目の
光センサセル間では、わずか蓄積時間が異なり、これに
より、暗電流成分および信号成分に、わずかの不連続性
が生じ、画像上目についてくる可能性も考えられるが、
これの量はわずかであり、実用上問題はない。また、こ
れが、許容限度以上になってきた場合でも、外部回路を
用いて、それを補正することは、キヨシ状波を発生させ
、これと暗電流成分との減算およびこれと信号成分の乗
除算により行なう従来の補正技術を使用することにより
容易に可能である。

この様な光電変換装置を用いて、カラー画像を撮像する
時は、光電変換装置の上に、ストライブフィルタあるい
は、モザイクフィルタ等をオンチップ化したり、又は、
別に作ったカラーフィルタを貼合わせることによりカラ
ー信号を得ることが可能である。

一例として、Ｒ，Ｇ、Ｂのストライプ・フィルタを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段アンプよりＲ信号、
Ｇ信号、Ｂ信号を得ることが可能である。これの一実施
例を第１３図に示す。この第１３図も第１２図と同様、
水平シフトレジスタのまわりだけを示している。他は第
４図および第１１図と同じであり、ただ１列目はＲのカ
ラーフィルタ、２夕１ｊ目はＧのカラーフィルタ、３列
目はＢのカラーフィルタ、４夕１」目はＲのカラーフィ
ルタという様にカラーフィルタがついているものとする
。第１３図に示すごとく、１列目、４列目、７列目・・
・の各垂直ラインは出力ライン１１０に接続され、これ
はＲ信号をとりだす。

又２列目、５列目、８列目・・・の各垂直ラインは出力
ライン１１１に接続され、これはＧ信号をとりだす。又
同様にして、３列目、６列目、９列目・・・の各垂直ラ
インは出力ライン１１２に接続されたＢ信号をとりだす
。出カラインｉｉｏ、ｉｉｉ。

１１２はそれぞれオンチップ化されたリフレッシュ用Ｍ
ＯＳトランジスタおよび最終段アンプ、例えばエミッタ
フォロアタイプのバイポーラトランジスタに接続され、
各カラー信号が別々に出力されるわけである。

本発明の他の実施例に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を第１４図に示す。またそれの等価回路および全体
の回路構成図を第１５図（ａ）に示す。

第１４図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。第１
４図において、すでに第１図で示した構成と異なる点は
、第１図の場合水平ライン配Ａｍ　１０に接続されるＭ
ＯＳキャパシタ電極９が一つだけであったものが上下に
隣接する光センサセルの側にもＭＯＳキャパシタ電極１
２０が接続され、１つの光センサセルからみた時に、ダ
ブルコンデンサタイプとなっていること、および図にお
いて上下に隣接する光センサセルのエミッタ７．７′は
２層配線にされた配線■８．および配線■１２１、（第
１４図では、垂直ラインが１本に見えるが、絶縁層を介
して２本のラインが配置されている）に交互に接続、す
なわちエミッタ７はコンタクトホール１９を通して配線
■８に、エミッタ７′はコンタクトホール１９′を通し
て配線■１２１にそれぞれ接続されていることが異なっ
ている。

これは第１５図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳキャパシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。

また光センサセル１５２の図において下に隣接する光セ
ンサセル１５２′のＭＯＳキャパシタ１５０′は共通す
る水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２′のエミッタは垂直ライン１３８に、
光センサセル１５２″のエミッタは垂直ライン３８とい
う様にそれぞれ交互に接続されている。

第１５図（ａ）の等価回路では、以上述べた基本の光セ
ンサセル部以外で、第４図の撮像装置と異なるのは、垂
直ライン３８をリフレッシュするためのスイッチングＭ
ｏ５ｔ−”ンジスタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯＳトランジスタ
１４８、および垂直ライン３８を選択するスイッチング
ＭＯＳトランジスタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯＳトランジスタ１４８が追
加され、また出力アンプ系が一つ増設されている。この
出力系の構成は、各ラインをリフレッシュするためのス
イッチングＭＯＳトランジスタ４８、および１４８が接
続されている様な構成とし、さらに水平スキャン用のス
イッチングＭＯＳトランジスタを用いる第１５図（ｂ）
に示す様にして出力アンプを一つだけにする構成もまた
可能である。第１５図（ｂ）では第１５図（ａ）の垂直
ライン選択および出力アンプ系の部分だけを示している
。

二の第１４図の光センサセルおよび第１５図（ａ）に示
す実施例によれば、次の様な動作が可能である。すな−
わち、全水平ライン３１に接続された各光センサセルの
読出し動作が終了し、テレビ動作における水平ブランキ
ング期間にある時、垂直シフトレジスタ３２からの出力
パルスが水平ライン３１’に出力されるＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。

また、水平ライン３１゛に接続されたＭＯＳキャパシタ
１５０′を通して光センサセル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯＳトランジスタ１４８は非導通状態にな
され、垂直ライン１３ｇは浮遊状態となっているわけで
ある。この様に一つの垂直スキャンパルスにより、すで
に読出しを終了した光センサセルのリフレッシュと、次
のラインの光センサセルの読出しが同一のパルスで同時
的に行なうことが可能である。このときすでに説明した
様にリフレッシュする時の電圧と読出しの時の電圧は、
読出し時には、高速読出しの必要性からバイアス電圧を
かけるので異なってくるが、これは第１４図に示すごと
く、ＭＯＳキャパシタ電極９およびＭＯＳキャパシタ電
極１２０の面積を変えることにより各電極に同一の電圧
が印加されても各光センサセルのベースには異なる電圧
がかかる様な構成をとることにより達成されている。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、ラインずつリフレッシュしてい
く場合には、第１図（ｂ）に示される様にコレクタをｎ
型あるいはｎ基板で構成しておいてもよいが、水平ライ
ンごとにコレクタを分離して設けたほうが望ましいこと
がある。コレクタが基板にグっている場合には、全光セ
ンサセルのコレクタが共通領域となっているため、蓄積
および受光読出し状態ではコレクタに一定のバイアス電
圧が加わった状態になっている。もちろん、すでに説明
したようにコレクタにバイアス電圧が加わった状態でも
浮遊ベースのリフレッシュは、エミッタの間で行なえる
。ただし、この場合には、ベース領域のリフレッシュが
行なわれると同時に、リフレッシュパルスが印加された
セルのエミッタコレクタ間に無駄な電流が流れ、消費電
力を大きくするという欠点が伴う。こうした欠点を克服
するためには、全センサセルのコレクタを共通領域とせ
ずに、各水平ラインに並ぶセンサセルのコレクタは共通
になるが、各水平ラインごとのコレクタは互いに分離さ
れた構造にする。すなわち、第１図の構造に関連させて
説明すれば、基板はｐ型にして、ｐ型基板中にコレクタ
各水平ラインごとに互いに分離されたｎ＋埋込領域を設
けた構造にする。隣り合う水平ラインのｎ゛埋込領域の
分離は、ｐ領域を間に介在させる構造でもよい。水平ラ
インに沿って埋込まれるコレクタのキャパシタを減少さ
せるには、絶縁物分離の方が優れている。第１図では、
コレクタが基板で構成されているから、センサセルを囲
む分離領域はすべてほとんど同じ深さまで設けられてい
る。一方、各水平ラインごとのコレクタを互いに分離す
るには、水平ライン方向の分離領域を垂直ライン方向の
分離領域より必要な値だけ深くしておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない。リフレッシュが終って光信号による電荷蓄
積動作に入る時に、ふたたびコレクタ領域には所定のバ
イアス電圧を印加する。

また第１５図（ａ）の等他回路によれば、各水平ライン
ごとに出力は出力端子４７および１４７に交互に出力さ
れることになる。これは、すでに説明したごとく、第１
５図（ｂ）の様な構成にすることにより一つのアンプか
ら出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり、通常のテレビカ
メラ等の応用分野にも適用することができる。

本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに複数の
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。

これは本発明による光電変換装置の各光センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために、各光センサセルに複数の配線容
量が接続されても、光センサセルの内部で発生した蓄積
電圧Ｖｐが、まったく減衰することなしに各出力に読出
すことが可能であることに起因している。

この様に、各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る光電変換装置の一製法例について説明
する。第１６図に、選択エピタキシャル成長（Ｎ、　　
Ｅｎｄｏ　ｅｔ　ａｌ　、“Ｎｏｖｅｌ　ｄｅｖｉｃｅ
ｉｓｏｌａｔｉｏｎ　ｔｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ
　５ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌｇｒｏｗｔｈ
　”　Ｔｅｃｈ、　Ｄｉｇ、　ｏｆ　１９８２　　Ｉ　
Ｅ　ＤＭ、　ｐｐ。

２４１−２４４参照）を用いたその製法の一例を示す。

１〜ｌ　ＯＸ　１０”ｃｍ−”程度の不純物濃度のｎ形
Ｓｉ基板ｌの裏面側に、コンタクト用のｎ゛領域１１を
、ＡｓあるいはＰの拡散で設ける。ｎ′″領域からのオ
ートドーピングを防ぐために、図には示さないが酸化膜
及び窒化膜を裏面に通常は設けておく。

基板ｌは、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ法による結晶が適している
。基板１の表面に略々１μｍ程度の酸化膜をウェット酸
化により形成する。すなわち、Ｈ２０雰囲気かあるいは
（Ｈ＋＋＋Ｏａ）雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、９００℃程度の温度
での高圧酸化が適している。

その上に、たとえば２〜４μｍ程度の厚さの５ｉＯａ膜
をＣＶＤ”ｌ？堆積する。（Ｎ＊＋５ｉＨＡ＋０２）ガ
ス系で３００〜５００℃程度の温度で所望の厚さのＳ　
ｉ　Ｏｓ膜を堆積する。０□／ＳｉＨ４のモル比は温度
にもよるが４〜４０程度に設定する。フォトリソグラフ
ィ工程により、セル間の分離領域となる部分の酸化膜を
残して他の領域の酸化膜は、（ＣＦ４　＋Ｈｔ　）、Ｃ
ｍ　Ｆ４　。

ＣＨ２Ｆ２等のガスを用いたりアクティブイオンエツチ
ングで除去する（第１６図の工程（ａ））、例えば、１
０Ｘ１０１．Ｌｍ”に１画素を設ける場合には、１０ｇ
ｍピッチのメツシュ状に５ｔｏｉｌｌｌＩを残す。５ｉ
Ｏ−膜の幅はたとえば２μｍ程度に選ばれる。リアクテ
ィブイオンエツチングによる表面のダメージ層及び汚染
層を、Ａ　ｒ　／　Ｃｌ□ガス系プラズマエツチングか
ウェットエツチングによって除去した後、超高真空中に
おける蒸着かもしくは、ロードロック形式で十分に雰囲
気が清浄になされたスパッタ、あるいは、ＳｉＨ４ガス
にＣＯｘレーザ光線を照射する減圧光ＣＶＤで、アモル
ファスシリコン３０１を堆積する（第１６図の工程（ｂ
））　、ＣＢｒＦａ　、ＣＣｌ＊　Ｆｔ、Ｃ１２等のガ
スを用いたりアクティブイオンエ・ソチングによる異方
性エッチにより５ｉＯ２層側面に堆積している以外のア
モルファスシリコンを除去する（第１６図の工程（ｃ）
）、前と同様に、ダメージ層と汚染層を十分除去した後
、シリコン基板表面を十分清浄に洗浄し、（Ｈｚ　＋Ｓ
　ｉＨｚ。

Ｃｌ　＋ＨＣ１）ガス系によりシリコン層の選択成長を
行なう。数１０Ｔｏｒｒの減圧状態で成長は行ない、基
板温度は９００〜１０００℃、ＨＣＩのモル比をある程
度以上高い値に設定する。ＨＣＩの量が少なすぎると選
択成長は起こらない。シリコン基板上にはシリコン結晶
層が成長するが、Ｓ　ｉ　Ｏｚ層上のシリコンはＨＣＩ
によってエツチングされてしまうため、Ｓ　ｉ　Ｏｗ層
上にはシリコンは堆積しない（第１６図（ｄ））。

ｎ”層５の厚さは例えば３〜５μｍ程度である。

不純物濃度は好ましくは１０′２〜１０”ｃｍ−”程度
に設定する。もちろん、この範囲をずれてもよいが、ｐ
ｎ−接合の拡散電位で完全に空乏化するかもしくはコレ
クタに動作電圧を印加した状態では、少なくともｎ−領
域が完全に空乏化するような不純物濃度および厚さに選
ぶのが望ましい。

通常入手できるＨＣＩガスには大量の水分が含まれてい
るため、シリコン基板表面で常に酸化膜が形成されると
いうようなことになって、側底高品質のエピタキシャル
成長は望めない。水分の多いＨＣｌは、ボンベに入って
いる状態でボンベの材料と反応し鉄分を中心とする重金
属を大量に含むことになって、重金属汚染の多いエピタ
キシャル層になり易い。光センサセルに使用するエピタ
キシャル層は、暗電流成分が少ない程望ましいわけであ
るから、重金属による汚染は極限まで抑える必要がある
ａ　ＳｉＨ寥Ｃ１ｉに超高純度の材料を使用することは
もちろんであるが、ＨＣＩには特に水分の少ない、望ま
しくは少なくとも水分含有量が０．５ｐｐｍ以下のもの
を使用する。もちろん、水分含有量は少ない程よい。エ
ピタキシャル成長層をさらに高品質にするには、基板を
まず１１５０〜１２５０℃程度の高温処理で表面近傍か
ら酸素を除去して、その後８００℃程度の長時間熱処理
により基板内部にマイクロディフェクトを多数発生させ
、デヌーデットゾーンを有するインドリシックゲッタリ
ングの行える基板にしておくこともきわめて有効である
。分離領域としての５ｉＯａ層４が存在した状態でのエ
ピタキシャル成長を行なうわけであるから、５ｉＯ−か
らの酸素のとり込みを少なくするため、成長温度は低い
ほど望ましい。通常よく使われる高周波加熱法では、カ
ーボンサセプタからの汚染が多くて、より一層の低温化
は難しい。反応室内にカーボンサセプタなど持込まない
ランプ加熱によるウェハ直接加熱法が成長雰囲気をもつ
ともクリーンにできて、高品質エピタキシャル層を低温
で成長させられる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが流れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱によるウェハ直接加
熱法は、高品質エピタキシャル層を得るのに適している
。成長時にウェハ表面への紫外線照射は、エピタキシャ
ル層の品質をさらに向上させる。

分離領域４となる５ｉＯｉ層の側壁にはアモルファスシ
リコンが堆積している（第１６図の工程（Ｃ））。アモ
ルファスシリコンは固相成長で単結晶化し易いため、Ｓ
　ｉ　Ｏｚ分離領域４との界面近傍の結晶が非常に優れ
たものになる。高抵抗ｎ−一層を選択エピタキシャル成
長により形成した後（第１６図の工程（ｄ））　、表面
濃度１〜２０　Ｘ　１０　”ｃｍ−”程度のＰ領域６を
、ドープトオキサイドからの拡散か、あるいは低ドーズ
のイオン注入層をソースとした拡散により所定の深さま
で形成する。ｐ領域６の深さはたとえば０．６〜１μｍ
程度である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を下げてＣｂｅを小さくすることが望ましい。Ｃｂｅは
略々次のように与えられる。

ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
ｏはエミッタの不純物濃度、ＮＡはベースのエミッタに
隣接する部分の不純物密度、ｎｌは真性キャリア濃度で
ある。ＮＡを小さくするほどＣｂｅは小さくなって、感
度は上昇するが、ＮＡをあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない。ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定す・る。

その後、シリコン基板表面に（Ｈ２＋ｏ’ａ）ガス系ス
チーム酸化により数１０人から数１００人程度の厚さの
熱酸化膜３を、８００〜９００℃程度の温度で形成する
。その上に、（ｓｉＨ４＋ＮＨＩ　）系ガスのＣＶＤで
窒化膜（Ｓｔ、Ｎ、）３０２を５００〜１５００人程度
の厚さで形成する。形成温度は７００〜９００℃程度で
ある。

Ｎ　Ｈｓガスも、ＭＣＩガスと並んで通常入手できる製
品は、大量に水分を含んでいる。水分の多いＮ　Ｈ３ガ
スを原材料に使うと、酸素濃度の多い窒化膜となり、再
現性に乏しくなると同時に、その後の５１０ｇ膜との選
択エツチングで選択比が取れないという結果を招く。Ｎ
Ｈ，ガスも、少なくとも水分含有量が０．５ｐｐｍ以下
のものにする。水分含有量は少ない程望ましいことはい
うまでもない。窒化膜３０２の上にさらにＰＳＧ膜３０
０をＣＶＤにより堆積する。ガス系は、たとえば、（Ｎ
ｓ　＋ｓ　ｉ　Ｈ４＋Ｏ＊　＋ＰＨａ　）を用いて、３
００〜４５０℃程度の温度で２０００〜３０００人程度
の厚さのＰＳＧ膜をＣＶＤにより堆積する（第１６図の
工程（ｅ））。２度のマスク合わせ工程を含むフォトリ
ソグラフィー工程により、ｎ０領域７上と、リフレッシ
ュ及び読出しパルス印加電極上に、Ａｓドープのポリシ
リコン膜３０４を堆積する。この場合ｐドープのポリシ
リコン膜を使ってもよい。たとえば、２回のフォトリソ
グラフィー工程により、エミッタ上は、ＰＳＧ膜、５ｉ
ｓＮ４膜、Ｓ　ｉ　Ｏａ膜をすべて除去し、リフレッシ
ュおよび読出しパルス印加電極を設ける部分には下地の
５ｉＯｉ膜を残して、ＰＳＧ！ＩＩと５ｉｉＮ４膜のみ
エツチングする。その後、Ａｓドープのポリシリコンを
、（Ｎ２＋Ｓ　ｉ　Ｈ４＋ＡｓＨａ　）もしくは（Ｈ！
　＋Ｓ　ｉ　Ｈ４十ＡｓＨｓ）ガスでＣＶＤ法により堆
積する。

堆積温度は５５０℃〜７００℃程度、膜厚は１０００〜
２０００人である。ノンドープのポリシリコンをＣＶＤ
法で堆積しておいて、その後Ａｓ又はＰを拡散してもも
ちろんよい。エミッタとリフレッシュ及び読出しパルス
印加電極上を除いた他の部分のポリシリコン膜をマスク
合わせフォトリソグラフィー工程の後エツチングで除去
する。さらに、ＰＳＧ膜をエツチングすると、リフトオ
フによりＰＳＧ膜に堆積していたポリシリコンはセルフ
ァライン的に除去されてしまう（第１６図の工程（ｆ）
）。ポリシリコン膜のエツチングはＣａ　Ｃｌ　ｚ　Ｆ
４、（ＣＢ　ｒ　Ｆ　ａ　＋　Ｃｌ　ｍ　）等のガス系
でエツチングし、５Ｌ３Ｎ４膜はＣＨ，Ｆ、等のガスで
エツチングする。

次に、ＰＳＧ膜３０５を、すでに述べたようなガス系の
ＣＶＤ法で堆積した後、マスク合わせ工程とエツチング
工程とにより、リフレッシュパルス及び読出しパルス電
極用ポリシリコン膜上にコンタクトホールを開ける。こ
うした状態で、Ａｌ、Ａｌ−５Ｌ、Ａｔ−Ｃｕ−３ｉ等
の金属を真空蒸着もしくはスパッタによって堆積するか
、あるいは（ＣＨ，）、ＡｌやＡｌＣｌ２を原材料ガス
とするプラズマＣＶＤ法、あるいはまた上記原材料ガス
のＡｌ−ＣボンドやＡ　１−Ｃｌボンドを直接光照射に
より切断する光照射ＣＶＤ法によりＡｌを堆積する。Ｃ
ＣＨｓ　）、ＡｔやＡ　Ｉ　Ｃｌ　ｓを原材料ガスとし
て上記のようなＣＶＤ法を行なう場合には、大過剰に水
素を流しておく。細くてかつ急峻なコンタクトホールに
Ａ１を堆積するには、水分や酸素混入のまったくないク
リーン雰囲気の中で３００〜４００″Ｃ１１ｌ厚に基板
温度を上げたＣＶＤ法が優れている。第１図に示された
金属配線１０のパターニングを終えた後、眉間絶縁膜３
０６をＣＶＤ法で堆積する。

３０６は、前述したＰＳＧ膜、あるいはＣＶＤ法５ｉＯ
ｉ膜、あるいは耐水性等を考慮しする必要がある場合に
は、（Ｓ　ｉ　Ｈ４＋ＮＨｓ　）ガス系のプラズマＣＶ
Ｄ法によって形成したＳ　ｈ　ｓ　Ｎ　４膜である。５
ｉｓＮ＋膜中の水素の含有量を低く抑えるためには、（
Ｓ　ｉ　Ｈ４＋Ｎａ　）ガス系でのプラズマＣＶＤ法を
使用する。

プラズマＣＶＤ法によるダメージを現象させ形成された
５ｌｉＮ４膜の電気的耐圧を大きくし、かつリーク電流
を小さくするには光ＣＶＤ法による５ｉｓＮ４膜がすぐ
れている。光ＣＶＤ法には２通りの方法がある。（Ｓ　
ｉ　Ｈ４＋ＮＨｓ　＋Ｈｇ’）ガス系で外部から水銀ラ
ンプの２５３７人の紫外線を照射する方法と、（Ｓ　Ｉ
　Ｈ４＋　Ｎ　Ｈ）ｓガス系に水銀ランプの１８４９人
の紫外線を照射する方法である。いずれも基板温度は１
５０〜３５０℃程度である。

マスク合わせ工程及びエツチング工程により、エミッタ
７上のポリシリコンに、絶縁膜３０５゜３０６を貫通し
たコンタクトホールをリアクティブイオンエッチで開け
た後、前述した方法でＡｌ、Ａｌ−８ｉ、Ａｌ−Ｃｕ−
５ｔ等の金属を堆積する。この場合には、コンタクトホ
ールのアスペクト比が大きいので、ＣＶＤ法による堆積
の方がすぐれている。第１図における金属配線８のバタ
ーニングを終えた後、最終パッシベーション膜としての
５ｉｓＮ４膜あるいはＰＳＧ膜２をＣＶＤ法により堆積
する（第１６図（ｇ））。

この場合も、光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡＩ、Ａｌ−５ｔ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１６図はほんの一例を述べたに過ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６とｎ−領
域５の間及びｐ領域６とｎ９領域７の間のリーク電流を
如何に小さく抑えるかにある。

ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１６図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを堆積しておいてエピタキシャル成長を行なう方法
を説明した。

この場合には、エピタキシャル成長中に基板ＳＬからの
固相成長でアモルファスＳｉは単結晶化されるわけであ
る。エピタキシャル成長は、８５０℃〜１０００℃程度
と比較的高い温度で行なわれる。そのため、基板Ｓｉか
らの固相成長によりアモルファスＳｉが単結晶化される
前に、アモルファスＳｉ中に微結晶が成長し始めてしま
うことが多く、結晶性を悪くする原因になる。温度が低
い方が、固相成長する速度がアモルファスＳｉ中に微結
晶が成長し始める速度より相対的にずっと大きくなるか
ら、選択エピタキシャル成長を行なう前に、５５０℃〜
７００℃程度の低温処理で、アモルファスＳｉを単結晶
しておくと、界面の特性は改善される。この時、基板Ｓ
ｉとアモルファスＳｉの間に酸化膜等の層があると固相
成長の開始が遅れるため、両者の境界にはそうした層が
含まれないような超高清浄プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて、フッ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラビッドアニール技術も有効で
ある。こうした技術を使うときには、Ｓ　Ｌ　０２層側
壁に堆積するＳｉは、多結晶でもよい。ただし、非常に
クリーンなプロセスで堆積し、多結晶体の結晶粒界に酸
素、炭素等の含まれない多結晶ＳＬにしておく必要があ
る。

こうしたＳｉｎ、側面のＳｉが単結晶化された後、Ｓｔ
の選択成長を行うことになる。

５ｉＯｚ分離領域４と高抵抗ｎ−領域５界面のリーク電
流がどうしても問題になる時は、高抵抗ｎ−領域５のＳ
ｉＯ□分離領域４に隣接する部分だけ、ｎ形の不純物濃
度を高くしておくとこのリーク電流の問題はさけられる
。たとえば、分離５ｉＯ＝領域４に接触するｎ−領域５
の０．３〜ｌＬＬｍ程度の厚さの領域だけ、たとえば１
〜１０Ｘ　Ｉ　Ｏ”ｃｍ””程度にｎ形の不純物濃度を
高くするのである。この構成は比較的容易に形成できる
。基板１上に略々ＩＩＬｍ程度熱酸化膜を形成した後、
その上にＣＶＤ法で堆積する。Ｓ　Ｉ　Ｏｚ膜をまず所
要の厚さだけ、所定の量のＰを含んだＳｉＯ□膜にして
おく。さらにその上に５ｉｎ２をＣＶＤ法で堆積すると
いうことで分離領域４を作っておく。その後の高温プロ
セスで分離領域４中にサンドイッチ状に存在する燐を含
んだＳ　ｉ　Ｏ２膜から、燐が高抵抗ｎ−領域５中に拡
散して、界面がもっとも不純物濃度が高いという良好な
不純物分布を作る。

すなわち、第１７図のような構造に構成するわけである
。分離領域４が、３層構造に構成されていて、３０８は
熱酸化膜ＳｆＯ＊、３０９は燐を含んだＣＶＤ法５ｉＯ
ａ膜、３０１はＣＶＤ法Ｓｉｎｇ膜である。分離領域４
に隣接して、ｎ領域５中との間に、ｎ領域３０７が、燐
を含んだＳ　ｉ　Ｏｚ膜３０９からの拡散で形成される
。

３０７はセル周辺全部に形成されている。この構造にす
ると、ベース・コレクタ間容量Ｃｂｃは大きくなるが、
ベース・コレクタ間リーク電流は激減する。

第１６図では、あらかじめ分離用絶縁領域４を作ってお
いて、選択エピタキシャル成長を行なう例について説明
したが、基板上に必要な高抵抗ｎ−層のエビキタシャル
成長をしておいてから、分離領域となるべき部分をリア
クティブイオンエツチングによりメツシュ状に切り込ん
で分離領域を形成する、Ｕグループ分離技術（Ａ、Ｈａ
ｙａｓａｋａｅｔ　ａｌ、”　Ｕ−ｇｒｏｏｖｅ　　１
ｓｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈｉｇ
ｈ　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ　’　　Ｓ
　”　　、Ｔｅｃｈ、　　Ｄｉｇ、　　ｏｆＩＥＤＭ、
　Ｐ、６２．１９ｇ２．参照）を使って行なうことも出
来る。

本発明に係る光電変換装置は、絶縁物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウェハ表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極−により制御することによって、
光情報な光電変換する装置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミッタは水平スキャンパルスにより動作す
るＭＯＳ）ランジスタに接続されている。前述した、浮
遊ベース領域の一部に薄い絶縁層を介して設けられた電
極は、水平ラインに接続されている。ウェハ内部に、設
けられるコレクタは、基板で構成されることもあるし、
目的によっては反対導電型高抵抗基板に、各水平ライン
ごとに分離された高濃度不純物理込み領域で構成される
場合もある。絶縁層を介して設けられた電極で、浮遊ベ
ース領域のリフレッシュを行なう時のパルス電圧に対し
て、信号を読出す時の印加パルス電圧は実質的に大きい
。実際に、２種類の電圧を待つパルス列を用いてもよい
し、ダブルキャパシタ構造で説明したように、リフレッ
シュ用ＭＯＳキャパシタ電極の容量Ｃｏｘ　　にくらべ
て読出し用ＭＯＳキャパシタ電極の容量Ｃ，つを大きく
しておいてもよい。リフレッシュパルス印加により、逆
バイアス状態になされた浮遊ベース領域に光励起された
キャリアを蓄積して光信号に基づいた信号を記憶させ、
該信号読出し時には、ベース・エミッタ間が順方向に深
くバイアスされるように読出し用パルス電圧を印加して
、高速度で信号を読出せるようにしたことが特徴である
。こうした特徴を備えていれば、本発明の光電変換装置
はいかなる構造で実現してもよく、前記の実施例に述べ
られた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る。ＡｓやＰを含む領域の表面を酸化すると、ＡｓやＰ
はＳ　ｉ　／　Ｓ　ｉ　Ｏ＊界面のＳｉ側にパイルアッ
プする。すなわち、ベース内部に表面から内部に向う強
いドリフト電界が生じて、光励起されたホールはただち
にベースからコレクタ側に抜け、ベースにはエレクトロ
ンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はボロン
である。′ボロンを含むｐ領域表面を熱酸化すると、ボ
ロンは酸化膜中に取り込まれるため、Ｓｉ／Ｓｉｎ、界
面近傍のＳｉ中におけるボロン濃度はやや内部のボロン
濃度より低くなる。

この深さは、酸化膜厚にもよるが、通常数１００人であ
る。この界面近傍には、エレクトロンに対する逆ドリフ
ト電界が生じ、この領域に光励起されたエレクトロンは
、表面に集められる傾向にある。このままだと、この逆
ドリフト電界を生じている領域は不感領域になるが、表
面に沿った一部にｎ゛領域、本発明の光電変換装置では
存在しているため、ｐ領域のＳ　ｉ　／　Ｓ　ｉ　Ｏｗ
界面に集まったエレクトロンは、このｎ＋領領域再結合
される前に流れ込む。そのために、たとえばボロンがＳ
ｉ／ＳｉＯ，界面近傍で減少していて、逆ドリフト電界
が生じるような領域が存在しても、はとんど不感領域に
はならない。むしろ、こうした領域がＳｉ／５ｉＯａ界
面に存在すると、蓄積されたホールをＳ　ｉ　／　Ｓ　
ｉ　０２界面から引き離して内部に存在させるようにす
るために、ホールが界面で消滅する効果が無くなり、ｐ
ｉｌのベースにおけるホール蓄積効果が良好となり、き
わめて望ましい。

以上説明してきたように本発明の光電変換装置は、浮遊
状態になされた制御電極領域であるベース領域に光によ
り励起されたキャリアを蓄積するものである。すなわち
、Ｂａ５ｅ　　ＳｔｏｒｅＩｍａｇｅ　　５ｅｎｓｏｒ
と呼ばれるべき装置であり、ＢＡＳ　Ｉ　Ｓと略称する
。

なお、本発明に係る光電変換装置は以上述べた固体撮像
装置の外に、たとえば、画像入力装置、ファクシミリ、
ワークスティジョン、デジタル複写機、ワープロ等の画
像入力装置、ＯＣＲ、バーコード読取り装置、カメラ、
ビデオカメラ、８ミリカメラ等のオートフォーカス用の
光電変換被写体検出装置等にも応用できる。

［発明の効果］ 本発明によれば、第３半導体領域としての制御電極領域
の電位が、第１、第４半導体領域としての主電極領域と
は独立的に制御されるので、出力電圧信号の良好な直線
性を確保しつつ高速での読み出しが可能となる。

又、蓄積時には、第３半導体領域を第４半導体領域に対
して逆バイアスする電圧により飽和電圧を決定でき、リ
フレッシュ時には第３半導体領域を第４半導体領域に対
して順方向に深くバイアスできるので、高速動作でダイ
ナミックレンジの広い、残像、ノイズのない良好な出力
信号を得ることができる。更には青感度特性が向上する
。

本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である、そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低録音でかつ周辺回路が容易になるとい
う特徴を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

【図面の簡単な説明】

第１図から第３図及び第５図から第７図までは、本発明
の一実施例に係る光センサセルの主要構造及び基本動作
を説明するための図である。 第１図（ａ）は平面図、（ｂ）は断面図、（ｃ）は等価
回路図であり、第２図は読出し動作時の等価回路図、第
３図はリフレッシュ動作時の等価回路図、第５図は読出
し時間と読出し電圧との関係を示すグラフ、第６図（ａ
）は蓄積電圧と読出し時間との関係を、第６図（ｂ）は
バイアス電圧と読出し時間との関係をそれぞれ示すグラ
フ、第７図（ａ）〜（Ｃ）はリフレッシュ時間とベース
電位との関係を示すグラフである。 第４図は第１図に示す光センサにより構成した光電変換
装置の回路図である。 第８図から第１Ｏ図までは、第１図に示す光センサによ
り構成した第４図の光電変換装置の説明図であり、第８
図はパルスタイミング図である。 第９図は出力信号に関係する等価回路図、第１０図は導
通した瞬間からの出力電圧を時間との関係で示すグラフ
である。 第１１．１２及び第１３図は他の光電変換装置を示す回
路図である。 第１４図は本発明の変形例の主要構造を説明するための
平面図である。 第１５図は第１４図に示す光センサセルにより構成した
光電変換装置の回路構成図である。 第１６図及び１７図は本発明の光電変換装置の一製造方
法例を示すための断面図である。 １・・・シリコン基板、２・・・ＰＳＧ膜、３・・・絶
縁酸化膜、４・・・素子分離領域、５・・・ｎ−領域（
コレクタ領域）、６・・・ｐ領域（ベース領域）、７．
７’・・・ｎ°領領域エミッタ領域）、８・・・配線、
９・・・電極、１０・・・配線、１１・・・ｎ＋領領域
１２・・・電極、１３・・・コンデンサ、１４・・・バ
イポーラトランジスタ、１５．１７・・・接合容量、１
６．１８・・・ダイオード、１９．１９’　・・・コン
タクト部、２０・・・光、２８・・・垂直ライン、３０
・・・光センサセル、３１・・・水平ライン、３２・・
・垂直シフトレジスタ、３３．３５・・・ＭＯＳトラン
ジスタ、３６．３７・・・端子、３８・・・垂直ライン
、３９・・・水平シフトレジスタ、４０・・・ＭＯＳト
ランジスタ、４１・・・出力ライン、４２・・・ＭＯＳ
トランジスタ、４３・・・端子、４４・・・トランジス
タ、４５・・・負荷抵抗、４６・・・端子、４７・・・
端子、４８・・・ＭＯＳトランジスタ、４９・・・端子
、６１，６２．６３・・・区間、６４・・・コレクタ電
位、６７・・・波形、８０．８１・・・容量、８２．８
３・・・抵抗、８４・・・電流源、１００゜１０１．１
０２・・・水平シフトレジスタ、１１１゜１１２・・・
出力ライン、１３８・・・垂直ライン、１４０・・・Ｍ
ＯＳトランジスタ、１４８・・・ＭＯＳ）ランジスタ、
１５０，１５０’・・・ＭＯＳコンデンサ、１５２，１
５２′・・・光センサセル、３００・・・アモルファス
シリコン、３０２・・・窒化膜、３０３・・・ＰＳＧ膜
、３０４・・・ポリシリコン、３０５・・・ＰＳＧ膜、
３０６・・・層間絶縁膜。

Claims (2)

【特許請求の範囲】
1. （１）第１導体と電気的に接続されている第１導電型の
   第１半導体領域と、 前記第１半導体領域に隣接して配設され、該第１半導体
   領域よりも高い抵抗率の第２半導体領域と、 前記第２半導体領域に隣接して配設され、第２導体に対
   して絶縁領域を介して配設されている第１導電型と異な
   る第２導電型の第３半導体領域と、 前記第３半導体領域に隣接して配設され、第３導体に電
   気的に接続された第１導電型の第４半導体領域と、 を有するトランジスタを含む光電変換装置を用いた光電
   変換方法であって、 前記第４半導体領域を接地電位に保持または浮遊状態と
   し、前記第４半導体領域と前記第３半導体領域との接合
   部を逆方向にバイアスし、前記第３半導体領域に入射光
   に対応するキャリアを蓄積するために前記トランジスタ
   を光照射することを含むキャリア蓄積工程と、 前記第４半導体領域を浮遊状態に保ち、前記第３半導体
   領域と前記第４半導体領域との接合部を順方向にバイア
   スし蓄積されたキャリアに対応する電気信号を出力する
   ことを含む読み出し工程と、 前記第４半導体領域は接地電位に保持し、前記第３半導
   体領域と前記第４半導体領域との接合部を順方向にバイ
   アスし蓄積されたキャリアを除くことを含むリフレッシ
   ュ工程と、 を順次行なうことを特徴とする光電変換方法。
2. （２）前記キャリア蓄積工程において、少なくとも一時
   的に前記第１半導体領域または前記第４半導体領域の電
   位を所定の負電位とすることを特徴とする特許請求の範
   囲第１項記載の光電変換方法。