JPH0340466A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0340466A JPH0340466A JP2172603A JP17260390A JPH0340466A JP H0340466 A JPH0340466 A JP H0340466A JP 2172603 A JP2172603 A JP 2172603A JP 17260390 A JP17260390 A JP 17260390A JP H0340466 A JPH0340466 A JP H0340466A
- Authority
- JP
- Japan
- Prior art keywords
- region
- voltage
- potential
- base
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 53
- 239000000969 carrier Substances 0.000 claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000009825 accumulation Methods 0.000 claims description 15
- 230000002441 reversible effect Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000001443 photoexcitation Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 53
- 239000012535 impurity Substances 0.000 abstract description 48
- 230000003321 amplification Effects 0.000 abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 49
- 239000010410 layer Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 31
- 238000003384 imaging method Methods 0.000 description 29
- 239000007789 gas Substances 0.000 description 26
- 230000007423 decrease Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000001444 catalytic combustion detection Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 241000238557 Decapoda Species 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- -1 etc. Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100114490 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cox-13 gene Proteins 0.000 description 1
- 241000238413 Octopus Species 0.000 description 1
- 235000014443 Pyrus communis Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020169 SiOa Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241000021394 Veia Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
未発明は光電変換装置に関する。
近年光電変換装置殊に、固体撮像装置に関する研究が、
半導体技術の進展と共に積極的に行なわれ、一部では実
用化され始めている。
半導体技術の進展と共に積極的に行なわれ、一部では実
用化され始めている。
これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの井戸を形威し、光
の入射により発生した電荷をこの井戸に＠積し、読出し
時には、これらのポテンシャルの井戸を、電極にかける
パルスにより順次動かして、；ａｖｌされた電荷を出力
アンプ部まで転送して読出すという原理を用いている。
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの井戸を形威し、光
の入射により発生した電荷をこの井戸に＠積し、読出し
時には、これらのポテンシャルの井戸を、電極にかける
パルスにより順次動かして、；ａｖｌされた電荷を出力
アンプ部まで転送して読出すという原理を用いている。
またＣＣＤ型撮像装置の中には、受光部はｐｎｍ合ダイ
オード構造を使い、転送部はＣＯＤ構造で行なうという
タイプのものもある。また一方、ＭＯ３ηＪ撮像装置は
、受光部を構成するｐｎ接合よりなるフォトダイオード
の夫々に光の入射により発生した電荷を蓄積し、読出し
時には、それぞれのフォトダイオードに接続されたＭＯ
Ｓスイッチングトランジスタを順次オンすることにより
蓄積された電荷を出力アンプ部に読出すという原理を用
いている。
オード構造を使い、転送部はＣＯＤ構造で行なうという
タイプのものもある。また一方、ＭＯ３ηＪ撮像装置は
、受光部を構成するｐｎ接合よりなるフォトダイオード
の夫々に光の入射により発生した電荷を蓄積し、読出し
時には、それぞれのフォトダイオードに接続されたＭＯ
Ｓスイッチングトランジスタを順次オンすることにより
蓄積された電荷を出力アンプ部に読出すという原理を用
いている。
ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また１
発生し得る雑音からみても、最終段におけるフローティ
ング・ディフユージ舅ンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯ５型アンプがオンチップ化されるため、シリコン
と、ＳｉＯ２Ｌｉとの界面から画像上、目につきやすい
ｌ／ｆ ＩＩ音が発生する。従って、低雑音とはいいな
がら、その性能に限界が存在している。また、高解像度
化を図るためにセル数を増加させて高密度化すると、一
つのポテンシャル井戸に蓄積できる最大の’ｉ！荷ひが
減少し、ダイナミックレンジがとれなくなるので、今後
４、固体ｍ像装置が高解像度化されていくヒで大きな問
題となる。また、ＣＣＤ型の撮像装置は、ポテンシャル
の井戸を順次動かしながら蓄ｙ１電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストシブしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。
発生し得る雑音からみても、最終段におけるフローティ
ング・ディフユージ舅ンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯ５型アンプがオンチップ化されるため、シリコン
と、ＳｉＯ２Ｌｉとの界面から画像上、目につきやすい
ｌ／ｆ ＩＩ音が発生する。従って、低雑音とはいいな
がら、その性能に限界が存在している。また、高解像度
化を図るためにセル数を増加させて高密度化すると、一
つのポテンシャル井戸に蓄積できる最大の’ｉ！荷ひが
減少し、ダイナミックレンジがとれなくなるので、今後
４、固体ｍ像装置が高解像度化されていくヒで大きな問
題となる。また、ＣＣＤ型の撮像装置は、ポテンシャル
の井戸を順次動かしながら蓄ｙ１電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストシブしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。
これに対してＭＯ３ｙｆｌ撮像装置は、構造的にはＣＣ
Ｄ型撮像装置、特にフレーム転送型の装置に比較して少
し複雑ではあるが１Ｍａ容量を大きくし得る様に構成で
き、ダイナミックレンジを広くとれるという優位性をも
つ、また、たとえセルの１つに欠陥が存在しても、Ｘ−
Ｙ７ドレス方式のためその欠陥による他のセルへの影響
がなく、製造歩留り的には有利である。しかしながら、
どのＭＯ５型撮像装置では、＠号読出し時に各フォトダ
イオードに配線容量が接続されるため、きわめて大きな
信号電圧ドロップが発生し、出力電圧が下がってしまう
こと、配線容量が大きく、これによるランダム雑音の発
生が大きいこと、また各フォトダイオードおよび水平ス
キャン用のＭＯＳスイッチングトランジスタの寄生容量
のばらつきによる固定パターン雑音の混入等があり、Ｃ
ＣＯ］’！’ｆｆ１ｆｌ！’装置に比較して低照度撮影
はむずかしいこと等の欠点を有している。
Ｄ型撮像装置、特にフレーム転送型の装置に比較して少
し複雑ではあるが１Ｍａ容量を大きくし得る様に構成で
き、ダイナミックレンジを広くとれるという優位性をも
つ、また、たとえセルの１つに欠陥が存在しても、Ｘ−
Ｙ７ドレス方式のためその欠陥による他のセルへの影響
がなく、製造歩留り的には有利である。しかしながら、
どのＭＯ５型撮像装置では、＠号読出し時に各フォトダ
イオードに配線容量が接続されるため、きわめて大きな
信号電圧ドロップが発生し、出力電圧が下がってしまう
こと、配線容量が大きく、これによるランダム雑音の発
生が大きいこと、また各フォトダイオードおよび水平ス
キャン用のＭＯＳスイッチングトランジスタの寄生容量
のばらつきによる固定パターン雑音の混入等があり、Ｃ
ＣＯ］’！’ｆｆ１ｆｌ！’装置に比較して低照度撮影
はむずかしいこと等の欠点を有している。
また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、ｉｗ積重電荷減少していく、これに
対しチップサイズから決まってくる配線容量は、たとえ
線幅を細くしてもあまり下がらない、このため、ＭＯ５
型撮像装置は、ますますＳ／Ｎ的に不利になる。
サイズが縮小され、ｉｗ積重電荷減少していく、これに
対しチップサイズから決まってくる配線容量は、たとえ
線幅を細くしてもあまり下がらない、このため、ＭＯ５
型撮像装置は、ますますＳ／Ｎ的に不利になる。
ＣＣＤ型およびＭＯ３型撮像装置は、以上の様な一長一
短を看しながらも次第に実用化レベルに近すいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで木質的に大きな問題を有しているといえ
る。
短を看しながらも次第に実用化レベルに近すいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで木質的に大きな問題を有しているといえ
る。
それらの固体撮像装置に関し、特開昭５８−１５０８７
８ “半ｉ体ｔｉｉ像＊ｉ”、特開昭５８−１５７０７
３ ”半導体１１１！ｆｔ″Ａ忍“、特開ＩＴ７Ｊ５
Ｂ−１１３５４７３ °゛半４体撮像装訳°°に新し
い方式が提案されている。ＣＣＤ型、Ｍ ＯＳ 梨の撮
像ｒｔｆｌｌが、光入射により発生した電荷を工’ｔｔ
Ｊ４ｉ （例えばＭＯＳ）ランジスタのソース）に＃積
するのに対して、ここで提案されている方式＋＋、光入
射により発生した電荷を、制御電極（例えばバイポーラ
・トランジスタのベース、ＳＩＴ （静電誘導トラン
ジスタ）あるいはＭＯＳトランジスタのゲート）にＭ積
し、光により発生した電荷により、流れる電流をコント
ロールするという新しい考え方にもとすくものである。
８ “半ｉ体ｔｉｉ像＊ｉ”、特開昭５８−１５７０７
３ ”半導体１１１！ｆｔ″Ａ忍“、特開ＩＴ７Ｊ５
Ｂ−１１３５４７３ °゛半４体撮像装訳°°に新し
い方式が提案されている。ＣＣＤ型、Ｍ ＯＳ 梨の撮
像ｒｔｆｌｌが、光入射により発生した電荷を工’ｔｔ
Ｊ４ｉ （例えばＭＯＳ）ランジスタのソース）に＃積
するのに対して、ここで提案されている方式＋＋、光入
射により発生した電荷を、制御電極（例えばバイポーラ
・トランジスタのベース、ＳＩＴ （静電誘導トラン
ジスタ）あるいはＭＯＳトランジスタのゲート）にＭ積
し、光により発生した電荷により、流れる電流をコント
ロールするという新しい考え方にもとすくものである。
すなわち、ＣＣＤ型、ＭＯＳ型が、蓄積された電荷その
ものを外部へ読出してくるのに対して、ここで提案され
ている方式は、各セルの増幅機能により電荷増幅してか
ら蓄積された電荷を読出すわけであり、また見方を変え
るとインピーダンス変換により低インピ・ダンス出力と
して読出すわけである。従って、ここで提案されている
方式は、高出力、広ダイナミツクレンジ、低雑音であり
、かつ、光信号により励起されたキャリア（′１！荷）
は制御電極に蓄積することから、非破壊読出しができる
等のいくつかのメリットを有している。さらに将来の高
解像度化に対しても可能性を有する方式であるといえる
。
ものを外部へ読出してくるのに対して、ここで提案され
ている方式は、各セルの増幅機能により電荷増幅してか
ら蓄積された電荷を読出すわけであり、また見方を変え
るとインピーダンス変換により低インピ・ダンス出力と
して読出すわけである。従って、ここで提案されている
方式は、高出力、広ダイナミツクレンジ、低雑音であり
、かつ、光信号により励起されたキャリア（′１！荷）
は制御電極に蓄積することから、非破壊読出しができる
等のいくつかのメリットを有している。さらに将来の高
解像度化に対しても可能性を有する方式であるといえる
。
しかしながら、この方式は、基本的にｘ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯ５型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を右しながらも、そのままで
は高解像化には限界が存在する。
式であり、上記公報に記載されている素子構造は、従来
のＭＯ５型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を右しながらも、そのままで
は高解像化には限界が存在する。
本発明は、各セルに増幅機能を有するもきわめて簡単な
構造であり、将来の高解像度化にも十分対処しつる新し
い光電変換装置を提供することを目的とする。
構造であり、将来の高解像度化にも十分対処しつる新し
い光電変換装置を提供することを目的とする。
かかる目的は、３端子よりなる半導体トランジスタの制
御電極領域に、光励起により発生したキャリアをＩ！’
積する光電変換装置において、該制御電極領域を浮遊状
態にし、浮遊状態にした制御電極領域の電位を、キャパ
シタを介して制御することにより、光励起により発生し
たキャリアを該制御電極領域に蓄積する蓄積動作、蓄積
動作により該制御型ｇＩ９ｎ域に発生した蓄積電圧を読
出す読出し動作、該制御電極領域にｇａされたキャリア
を消滅させるリフレッシュ動作をそれぞれさせ得る構造
を有することを特徴とする光電変換装置により達成され
る。
御電極領域に、光励起により発生したキャリアをＩ！’
積する光電変換装置において、該制御電極領域を浮遊状
態にし、浮遊状態にした制御電極領域の電位を、キャパ
シタを介して制御することにより、光励起により発生し
たキャリアを該制御電極領域に蓄積する蓄積動作、蓄積
動作により該制御型ｇＩ９ｎ域に発生した蓄積電圧を読
出す読出し動作、該制御電極領域にｇａされたキャリア
を消滅させるリフレッシュ動作をそれぞれさせ得る構造
を有することを特徴とする光電変換装置により達成され
る。
以ドに本発明の実施例を図面を用いて詳細に説明する。
第１図は、本発明の−・実施例に係る光電変換装置を構
成する光センサセルの基本構造および動作を説明する図
である。
成する光センサセルの基本構造および動作を説明する図
である。
第１図（ａ）は、光センサセルの平面図を、第１図（ｂ
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、第
１図（Ｃ）は、それの等価回路をそれぞれ示す、なお、
各部位において第１図（ａ）、（ｂ）、（Ｃ）に共通す
るものについては同一の番号をつけている。
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、第
１図（Ｃ）は、それの等価回路をそれぞれ示す、なお、
各部位において第１図（ａ）、（ｂ）、（Ｃ）に共通す
るものについては同一の番号をつけている。
第１図では、整列配置方式の平面図を示したが、水ｆ方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。
この光センサセルは、第１図（ａ）、（ｂ）に示スごと
く、 リン（Ｐ）、アンチモン（ｓｂ） 、ヒ素（Ａ３）等の
不純物をドープしてｎ型又はｎ“型とされたシリコン犬
板ｌのヒに１通常ｐｓａ１等で構成されるパシベーショ
ンＭ２； シリコン酸化膜（ＳｉＯａ ）より成る絶縁酸化膜３
： となり合う光センサセルとの間を電気的に絶縁するため
のＳｉ０２あるいはＳｉ３Ｎ 、等よりなる絶縁膜又は
ポリシリコンＨ等で構成される素子分離領域４： エピタキシャル技ＷＩ等で形成される不純物濃度の低い
ｎ−領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ１領域７； 信号を外部へ読出すための、例えばアルミニウＬ−（Ａ
Ｉ） 、 Ａｌ−９ｉ、Ａｌ−Ｃｕ−３ｉ等の導電材料
で形成される配ｌａ８゜ 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための電極９； それの配線ｌＯ； 基板ｌの裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ”ｌ！Ｉ
域ｌｌ； 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される電極１２；より構成されている。
く、 リン（Ｐ）、アンチモン（ｓｂ） 、ヒ素（Ａ３）等の
不純物をドープしてｎ型又はｎ“型とされたシリコン犬
板ｌのヒに１通常ｐｓａ１等で構成されるパシベーショ
ンＭ２； シリコン酸化膜（ＳｉＯａ ）より成る絶縁酸化膜３
： となり合う光センサセルとの間を電気的に絶縁するため
のＳｉ０２あるいはＳｉ３Ｎ 、等よりなる絶縁膜又は
ポリシリコンＨ等で構成される素子分離領域４： エピタキシャル技ＷＩ等で形成される不純物濃度の低い
ｎ−領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ１領域７； 信号を外部へ読出すための、例えばアルミニウＬ−（Ａ
Ｉ） 、 Ａｌ−９ｉ、Ａｌ−Ｃｕ−３ｉ等の導電材料
で形成される配ｌａ８゜ 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための電極９； それの配線ｌＯ； 基板ｌの裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ”ｌ！Ｉ
域ｌｌ； 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される電極１２；より構成されている。
なお、第１図（ａ）の１９はｎゝ領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、ＳｉＯ、等の絶縁材料で形成される絶縁領域で、それ
ぞれ互いに絶縁されている。すなわち、金属の２層配線
構造になっている。
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、ＳｉＯ、等の絶縁材料で形成される絶縁領域で、それ
ぞれ互いに絶縁されている。すなわち、金属の２層配線
構造になっている。
第１図（Ｃ）の等価回路のコンデンサＣ０ＩＩ１３は電
Ｊ４ｉ９、絶縁膜３、ｐ領域６のＭＯ３構造より構成さ
れ、又バイポーラトランジスタ１４はエミッタとしての
ｎ＋領域７、ベースとしてのｐ領域６、不純物１ａ度の
小さいｎ″′領域５、コレクタとしてのｎ又はｎ０領域
１の各部分より構成されている。これらの図面から明ら
かなように、ｐ領域６は浮遊領域になされている。
Ｊ４ｉ９、絶縁膜３、ｐ領域６のＭＯ３構造より構成さ
れ、又バイポーラトランジスタ１４はエミッタとしての
ｎ＋領域７、ベースとしてのｐ領域６、不純物１ａ度の
小さいｎ″′領域５、コレクタとしてのｎ又はｎ０領域
１の各部分より構成されている。これらの図面から明ら
かなように、ｐ領域６は浮遊領域になされている。
第１図（ｃ）の１ｌＩＪ２の等価回路は、バイポーラト
ランジスタ１４をベース◆エミッタの接合容母ＣｂｅＬ
５、ベース・エミッタのｐｎ接合ダイオードＤｂｅ１６
．ベース・コレクタの接合容ＪｉＣｂｃ１７、ベース・
コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて表現
したものである。
ランジスタ１４をベース◆エミッタの接合容母ＣｂｅＬ
５、ベース・エミッタのｐｎ接合ダイオードＤｂｅ１６
．ベース・コレクタの接合容ＪｉＣｂｃ１７、ベース・
コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて表現
したものである。
以下、光センサセルの基本動作を＠１図を用いて説明す
る。
る。
この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷ＶＩｊ積動作においては、例えばエミッタは、
配線８を通して接地され、コレクターは配線１２を通し
て正電位にノくイアスされている。またベースは、あら
かじめコンデンサー〇ｏｘ１３に、配線１０を通して正
のパルス電圧を印加することにより負電位、すなわち、
エミー／り７に対して逆バイアス状態にされているもの
とする。このＣｏｘ１３にパルスを印加してベース６を
負゛屯位にバイアスする動作については、後にリフレッ
シュ動作の説明のとキ、くわしく説明する。
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷ＶＩｊ積動作においては、例えばエミッタは、
配線８を通して接地され、コレクターは配線１２を通し
て正電位にノくイアスされている。またベースは、あら
かじめコンデンサー〇ｏｘ１３に、配線１０を通して正
のパルス電圧を印加することにより負電位、すなわち、
エミー／り７に対して逆バイアス状態にされているもの
とする。このＣｏｘ１３にパルスを印加してベース６を
負゛屯位にバイアスする動作については、後にリフレッ
シュ動作の説明のとキ、くわしく説明する。
この状態において、第１図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。
この内、エレクトロンは、ｎ領域ｌが正電位にバイアス
されているのでｎｌａｌ上域に流れだしていってしまう
が、ホールはｐ領域６にどんどん蓄積されていく、この
ホールのｐ領域への蓄積によりｐ領域６の電位は次第に
正電位に向かって変化していく。
されているのでｎｌａｌ上域に流れだしていってしまう
が、ホールはｐ領域６にどんどん蓄積されていく、この
ホールのｐ領域への蓄積によりｐ領域６の電位は次第に
正電位に向かって変化していく。
第１図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占られており、一部ｎ４″領域７と
なっている。当然のことながら、光により励起されるエ
レクトロン・ホール対濃度は表面に近い程大きい、この
ためｐ領域６中にも多くのエレクトロン・ホール対が光
により励起される。Ｐ領域中に光励起されたエレクトロ
ンが再結合することなくｐｆｆｌ城６からただちに流れ
出て、ｎ領域に吸収されるような構造にしておけば、ｐ
Ｆ域６で励起されたホールはそのまま蓄積されて、ｐｍ
域６を正電位方向に変化させる。ｐ領域６の不純物濃度
が均一になされている場合には、光で励起されたエレク
トロンは拡散で、ｐｇＡ城６とｎ−領域５とのｐｎ″′
接合部まで流れ、その後はｎ−領域に加わっている強い
電界によるドリフトでｎコレクタ領域１に吸収される。
、はとんどｐ領域で占られており、一部ｎ４″領域７と
なっている。当然のことながら、光により励起されるエ
レクトロン・ホール対濃度は表面に近い程大きい、この
ためｐ領域６中にも多くのエレクトロン・ホール対が光
により励起される。Ｐ領域中に光励起されたエレクトロ
ンが再結合することなくｐｆｆｌ城６からただちに流れ
出て、ｎ領域に吸収されるような構造にしておけば、ｐ
Ｆ域６で励起されたホールはそのまま蓄積されて、ｐｍ
域６を正電位方向に変化させる。ｐ領域６の不純物濃度
が均一になされている場合には、光で励起されたエレク
トロンは拡散で、ｐｇＡ城６とｎ−領域５とのｐｎ″′
接合部まで流れ、その後はｎ−領域に加わっている強い
電界によるドリフトでｎコレクタ領域１に吸収される。
もちろん、ｐ領域６内の電子の走行を拡散だけで行なっ
てもよいわけであるが、表面から内部に行くほどｐベー
スの不純物濃度が減少するように構成しておけば、この
不純物濃度差により、ベース内に内部から表面に向う電
界Ｅｄ、 が発生する。ここで、Ｗ、はｐＧ１１域６の光入射側表
面からの深さ、にはポルツマン定数、Ｔは絶対温度、ｑ
は単位電荷、ＮＡｓはｐベース領域６の表面不純物濃度
、ＮＡＩはｐ領域６のｎ−高抵抗領域５との界面におけ
る不純物濃度である。
てもよいわけであるが、表面から内部に行くほどｐベー
スの不純物濃度が減少するように構成しておけば、この
不純物濃度差により、ベース内に内部から表面に向う電
界Ｅｄ、 が発生する。ここで、Ｗ、はｐＧ１１域６の光入射側表
面からの深さ、にはポルツマン定数、Ｔは絶対温度、ｑ
は単位電荷、ＮＡｓはｐベース領域６の表面不純物濃度
、ＮＡＩはｐ領域６のｎ−高抵抗領域５との界面におけ
る不純物濃度である。
ここで、 Ｎ Ａｓ ／ Ｎ Ａｌ ＞ ３とすれば、
ｐ領域６内の電子の走行は、拡散よりはドリフトにより
行なわれるようになる。すなわち、ｐ領域６内に光によ
り励起されるキャリアを信号として有効に動作させるた
めには、ｐ領域６の不純物濃度は光入射側表面から内部
に向って減少しているようになっていることが望ましい
、拡散でｐ領域６を形成すれば、その不純物濃度は光入
射側表面にくらべ内部に行くほど減少している。
ｐ領域６内の電子の走行は、拡散よりはドリフトにより
行なわれるようになる。すなわち、ｐ領域６内に光によ
り励起されるキャリアを信号として有効に動作させるた
めには、ｐ領域６の不純物濃度は光入射側表面から内部
に向って減少しているようになっていることが望ましい
、拡散でｐ領域６を形成すれば、その不純物濃度は光入
射側表面にくらべ内部に行くほど減少している。
センサセルの受光面下の一部は、ｎ＋領域７により占ら
れている。ｎ＋領域７の深さは１通常０．２〜０．３μ
層程度、あるいはそれ以下に設計されるから、ｎ＋領域
７で吸収される光の量は、もともとあまり多くはないの
でそれ程問題はない。
れている。ｎ＋領域７の深さは１通常０．２〜０．３μ
層程度、あるいはそれ以下に設計されるから、ｎ＋領域
７で吸収される光の量は、もともとあまり多くはないの
でそれ程問題はない。
ただ、短波長側の光、特に青色光に対しては、ｎ０領域
７の存在は感度低下の原因になる ｎ＋領域７の不純物
濃度は通常Ｉ Ｘ １０” ａｍ−’程度あるいはそれ
以上に設計される。こうした高濃度に不純物がドープさ
れたｎ＋領域７におけるホールの拡散距離は０．１５〜
０．２μ膿程度である。したがって、ｎ＋領域７内で光
励起されたホールを有効にｐ領域６に流し込むには、ｎ
１領域７も光入射表面から内部に向って不純物濃度が減
少する構造になっていることが望ましい、ｎゝ領域７の
不純物濃度分布が上記の様になっていれば、光入射側表
面から内部に向う強いドリフト電界が発生して、ｎゝ領
域７に光励起されたホールはドリフトによりただちにｐ
領域６に流れ込む、ｎゝ領域７、Ｐ領域６の不純物濃度
がいずれも光入射側表面から内部に向って減少するよう
に構成されていれば。
７の存在は感度低下の原因になる ｎ＋領域７の不純物
濃度は通常Ｉ Ｘ １０” ａｍ−’程度あるいはそれ
以上に設計される。こうした高濃度に不純物がドープさ
れたｎ＋領域７におけるホールの拡散距離は０．１５〜
０．２μ膿程度である。したがって、ｎ＋領域７内で光
励起されたホールを有効にｐ領域６に流し込むには、ｎ
１領域７も光入射表面から内部に向って不純物濃度が減
少する構造になっていることが望ましい、ｎゝ領域７の
不純物濃度分布が上記の様になっていれば、光入射側表
面から内部に向う強いドリフト電界が発生して、ｎゝ領
域７に光励起されたホールはドリフトによりただちにｐ
領域６に流れ込む、ｎゝ領域７、Ｐ領域６の不純物濃度
がいずれも光入射側表面から内部に向って減少するよう
に構成されていれば。
センサセルの光入射側表面側に存在するｎ＋領域７、ｐ
領域６において光励起されたキャリアはすべて光信号と
して有効に働くのである。 Ａｓ又はＰを高濃度にドー
プしたシリコン酸化膜あるいはポリシリコン膜からの不
純物拡散により、このｎ＋領域７を形成すると、上記に
述べたような望ましい不純物傾斜をもつれ４″領域を得
ることが可能である。
領域６において光励起されたキャリアはすべて光信号と
して有効に働くのである。 Ａｓ又はＰを高濃度にドー
プしたシリコン酸化膜あるいはポリシリコン膜からの不
純物拡散により、このｎ＋領域７を形成すると、上記に
述べたような望ましい不純物傾斜をもつれ４″領域を得
ることが可能である。
最終的には、ホールのｓａによりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。
より厳密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、Ｆｉ初にｐ領域６を負
゛屯位に／ヘイアスしたときのバイアス電位と接地電位
との電位差で略々与えられるわけである。ｎ“領域７が
接地されず、浮遊状１名において光入力によって発生し
た゛電荷の蓄積を行なう場合には、ｐ領域６はｎ領域１
と略々ＩＥ］？ｌｉ位までｍＡを蓄積することができる
。
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、Ｆｉ初にｐ領域６を負
゛屯位に／ヘイアスしたときのバイアス電位と接地電位
との電位差で略々与えられるわけである。ｎ“領域７が
接地されず、浮遊状１名において光入力によって発生し
た゛電荷の蓄積を行なう場合には、ｐ領域６はｎ領域１
と略々ＩＥ］？ｌｉ位までｍＡを蓄積することができる
。
以、ヒは１ｉ荷蓄積動作の定性的な概略説明であるが、
以下に少し具体的かつ定量的に説明する。
以下に少し具体的かつ定量的に説明する。
この光センサセルの分光感度分権は次式で与えられる。
Ｘ （１−ｅｘｐ（−ａｙ） ） ・ Ｔ
［Ａ／Ｗｌ伊し、入は光の波長【←ｍ１．αはシリコ
ン結晶中での光の減衰係数 ［ｐｍ−’］、ｘは半導体
表面における。再結合損失を起こし感度に寄与しないｄ
ｅａｄ １ａｙｅｒ （不感領域）の厚さ ［ｘｓ
ｌ、ｙはエビ層の厚さ ［＃Ｌｓ ］ 、Ｔは透過率す
なわち。
［Ａ／Ｗｌ伊し、入は光の波長【←ｍ１．αはシリコ
ン結晶中での光の減衰係数 ［ｐｍ−’］、ｘは半導体
表面における。再結合損失を起こし感度に寄与しないｄ
ｅａｄ １ａｙｅｒ （不感領域）の厚さ ［ｘｓ
ｌ、ｙはエビ層の厚さ ［＃Ｌｓ ］ 、Ｔは透過率す
なわち。
入射してくる光のに対して反射等を考慮して有効に半導
体中に入射する光量の調合をそれぞれ示して゛いる。こ
の光センサセルの分光感＋１ ９（入〉および放射照度
Ｅｅ（入）を用いて光電流ｔｐは次式で計算され る
。
体中に入射する光量の調合をそれぞれ示して゛いる。こ
の光センサセルの分光感＋１ ９（入〉および放射照度
Ｅｅ（入）を用いて光電流ｔｐは次式で計算され る
。
Ｉｐ＝ｆ＠Ｓ（入）−Ｅｅ（入）−ｄ入［ｇＡ／ｃｍ’
］ （Ｉｔ Ｌ放射照度Ｅｅ（入） ［ｇＷ ｅ ａｍ−
’ ＊ ｎｓ−’ ］ は次式で与えられる。
］ （Ｉｔ Ｌ放射照度Ｅｅ（入） ［ｇＷ ｅ ａｍ−
’ ＊ ｎｓ−’ ］ は次式で与えられる。
（ルＷ・ａｓ−” ・■−１１
但しＥマはセンサの受光面の照度［Ｌｕｘ ］、Ｐ（入
）はセンサの受光面に入射している光の分光分布、■
（入）は人間の目の比視感度である。
）はセンサの受光面に入射している光の分光分布、■
（入）は人間の目の比視感度である。
これらの式を用いると、エビ厚の層４鯵諺をもつ光セン
サセルでは、Ａ光ＩＫ （２８５４’Ｋ）−ｃ’ｌ！Ｉ
Ａ射され、センサ受光向照度がｌ ［ＬＬｌ！］のとき
、約２８０ ｎＡ／ｃｍ−’の光電流が流れ、入射して
くるフォトンの数あるいは発生するエレクトロン・ホー
ル対の数は１．８ Ｘ １０”ケ／ｃ＋ａ ’ ＊ ｓ
ｅｃ程度である。
サセルでは、Ａ光ＩＫ （２８５４’Ｋ）−ｃ’ｌ！Ｉ
Ａ射され、センサ受光向照度がｌ ［ＬＬｌ！］のとき
、約２８０ ｎＡ／ｃｍ−’の光電流が流れ、入射して
くるフォトンの数あるいは発生するエレクトロン・ホー
ル対の数は１．８ Ｘ １０”ケ／ｃ＋ａ ’ ＊ ｓ
ｅｃ程度である。
又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｃ１５とＣｂｃ１７を加算した接合容量である。
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｃ１５とＣｂｃ１７を加算した接合容量である。
いま、ｎゝ領域７の不純物濃度をｌ Ｏ” ａｍ−’ｐ
領域６の不純物濃度を５ Ｘ １，０” ａｍ−３，ｎ
−領域“５の不純物濃度を１０ ａｍ−’ ｎ＋領
域７の面積を１６ｇｍ”、ｐ領域６の面積を６４．Ｂｍ
” ｎ−領域５の厚さを３鉢鵬にしたときの接合容
量は、約０．０１４ｐＦ位になり、一方、ｐ領域６に蓄
積されるホールの個数は、蓄積時間１／ｅｏｓｅｃ 、
有効受光面積、すなわちｐ領域６の面積から電極８およ
び９の面積を引いた面積を５８１Ｌｍ”程度とすると。
領域６の不純物濃度を５ Ｘ １，０” ａｍ−３，ｎ
−領域“５の不純物濃度を１０ ａｍ−’ ｎ＋領
域７の面積を１６ｇｍ”、ｐ領域６の面積を６４．Ｂｍ
” ｎ−領域５の厚さを３鉢鵬にしたときの接合容
量は、約０．０１４ｐＦ位になり、一方、ｐ領域６に蓄
積されるホールの個数は、蓄積時間１／ｅｏｓｅｃ 、
有効受光面積、すなわちｐ領域６の面積から電極８およ
び９の面積を引いた面積を５８１Ｌｍ”程度とすると。
１．７ Ｘ １０’ケとなる。従って光入射により発生
する電位Ｖｐは １９０ｍＶ位になる。
する電位Ｖｐは １９０ｍＶ位になる。
ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷Ｇ） Ｑが共に減少
していくが、セルの縮小化に伴ない接合容量もセルサイ
ズに比例して減少していくので、光入射により発生する
電位Ｖｐはほぼ一定にたもたれるということである。こ
れは本発明における光センサセルが第１図に示すごとく
、きわめて簡単な構造をしており有効受光面がきわめて
大きくとれる可能性を右しているからである。
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷Ｇ） Ｑが共に減少
していくが、セルの縮小化に伴ない接合容量もセルサイ
ズに比例して減少していくので、光入射により発生する
電位Ｖｐはほぼ一定にたもたれるということである。こ
れは本発明における光センサセルが第１図に示すごとく
、きわめて簡単な構造をしており有効受光面がきわめて
大きくとれる可能性を右しているからである。
インターラインタイプのＣＣＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型撮像装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に大きくなり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型撮像装置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し１本発明における光センサセルでは、先にも書
いた様に、最初にｐ領域６を負電位にバイアスした時の
バイアス電圧により飽和電圧は決まるわけであり、大き
な飽和電圧を確保することができる。
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型撮像装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に大きくなり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型撮像装置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し１本発明における光センサセルでは、先にも書
いた様に、最初にｐ領域６を負電位にバイアスした時の
バイアス電圧により飽和電圧は決まるわけであり、大き
な飽和電圧を確保することができる。
以−ヒの様にしてｐ領域６に＃Ｉ積された電荷により発
生した電圧を外部へ読出す動作について次に説明する。
生した電圧を外部へ読出す動作について次に説明する。
読出し動作状態では、エミッタ、配ｖｉＡ８は浮遊状態
に、コレクターは正電位Ｖｃｃに保持される。
に、コレクターは正電位Ｖｃｃに保持される。
第２図に等価回路を示す、今、光を照射する前に、ベー
ス６を負電位にバイアスした時の電位を−Ｖ・とじ、光
照射により発生した蓄積電圧をＶｐとすると、ベース電
位は、−Ｖｌ ＋Ｖｐなる電位になっている。この状態
で配線１０を通して電極９に読出し用の正の電圧ｖ冑を
印加すると、この正の電位Ｖ、は酸化膜容量Ｃ０Ｘ１３
とベース・エミッタ間接合容量Ｃｂｅ１５、ベース・コ
レクタ間接合室１ｉｃｂｃ７により容敬分割され、ベー
スには電圧 が加算される。
ス６を負電位にバイアスした時の電位を−Ｖ・とじ、光
照射により発生した蓄積電圧をＶｐとすると、ベース電
位は、−Ｖｌ ＋Ｖｐなる電位になっている。この状態
で配線１０を通して電極９に読出し用の正の電圧ｖ冑を
印加すると、この正の電位Ｖ、は酸化膜容量Ｃ０Ｘ１３
とベース・エミッタ間接合容量Ｃｂｅ１５、ベース・コ
レクタ間接合室１ｉｃｂｃ７により容敬分割され、ベー
スには電圧 が加算される。
従ってベース電位は
となる。ここで、
となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は３次式で与えられる。
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は３次式で与えられる。
但しＡｊはベース・エミッタ間の接合面積。
は単位電荷Ｅｌ （１，８Ｘ ｔｏ−”クー０７）、Ｄ
ｌｌはベース中におけるエレクトロンの拡散定数、ｎＰ
、はｐベースのエミッタ端における少数キャリヤとして
のエレクトロン濃度、Ｗ−はベース幅、ＮＡｅはベース
のエミッタ端におけるアクセプタ濃度、Ｎ＾Ｃはベース
のコレクタ端におけるアクセプタ濃度、ｋはボルツマン
定数、Ｔは絶対温度、Ｍｅはエミッタ電位である。
ｌｌはベース中におけるエレクトロンの拡散定数、ｎＰ
、はｐベースのエミッタ端における少数キャリヤとして
のエレクトロン濃度、Ｗ−はベース幅、ＮＡｅはベース
のエミッタ端におけるアクセプタ濃度、Ｎ＾Ｃはベース
のコレクタ端におけるアクセプタ濃度、ｋはボルツマン
定数、Ｔは絶対温度、Ｍｅはエミッタ電位である。
この電流は、エミッタ電位Ｖｅがベース電位、すなわち
ここでは光照射により発生した蓄積電圧Ｖｐに等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位Ｖｅの時間的変化は欣求で計算される。
ここでは光照射により発生した蓄積電圧Ｖｐに等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位Ｖｅの時間的変化は欣求で計算される。
Ｘ （ｅｘｐ −（Ｖ ｐ −Ｖ ｅ） −１’
１Ｔ 但し、ここで配線中４１ Ｃｓはエミッタに接続されて
いる配線８のもつ容量２１である。
１Ｔ 但し、ここで配線中４１ Ｃｓはエミッタに接続されて
いる配線８のもつ容量２１である。
第３図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。
化の一例を示している。
第３図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位 ＶｌがＶｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧Ｖ、を印加する
ときに、 なる条件を設定したが、この条件の代わりになる条件を
入れ、ベース電位をＶｌｉａ！だけ、余分に側方向にバ
イアスしてやる方法が考えられる。
ためには、約１秒位を要することになる。これはエミッ
タ電位 ＶｌがＶｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧Ｖ、を印加する
ときに、 なる条件を設定したが、この条件の代わりになる条件を
入れ、ベース電位をＶｌｉａ！だけ、余分に側方向にバ
イアスしてやる方法が考えられる。
この時に流れる電流は次式で与えられる。
第４図（ａ）
に、
Ｖ ＊＋ ａｓｚ Ｑ、８
■とした場合。
ある
一定時間の後１ＭＬ極９に印加していたＶ、をゼロボル
トにもどし、流れる電流を停止させたときの；［ａ電圧
Ｖｐに対する。読出し電圧、すなわちエミッタ電位の関
係を示す、但し２第４図（ａ）では、読出し電圧はバイ
アス電圧成分による読出し時間に依存する一定の電位が
必ず加算されてくるがそのゲタ分をさし引いた値をプロ
ットしている。″＠、極９に印加している正電圧ｖｌｌ
をゼロボルトにもどした時には、印加したときとは逆に
なる電圧がベース電位に加算されるので、ベース電位は
、正電圧ｖ餞を印加する前の状態、すなわち−■−にな
り、エミッタに対し逆バイアスされるので電流の流れが
停止するわけである。第４図（ａ）によればＩＱＯｎｓ
程度以上の読出し時間（すなわちＶｌを電極９に印加し
ている時間）をとれば、蓄積電圧Ｖｐと読出し電圧は４
衝程度の範囲にわたって直線性は確保され、高速の読出
しが可能であることを示している。第４図（ａ）で、４
５゜の線は読出しに十分の時間をかけた場合の結果での
線は読出しに十分の時間をかけた場合の結果であり、上
記の計算例では、配＆ａ８の容量 Ｃ３を４９Ｆとして
いるが、これはＣｂｅ＋ Ｃｂｃの接合容硅の０．０１
４ｐ Ｆと比較して約３００倍も大きいにもかかわらず
、ｐ領域６に発生した蓄積電圧Ｖｐが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて高速に
読出されるていることを第４図（ａ）は示している。こ
れは上記構成に係る光センサセルのもつ増幅機能、すな
わち電荷増幅機能が有効に慟らいているからである。
トにもどし、流れる電流を停止させたときの；［ａ電圧
Ｖｐに対する。読出し電圧、すなわちエミッタ電位の関
係を示す、但し２第４図（ａ）では、読出し電圧はバイ
アス電圧成分による読出し時間に依存する一定の電位が
必ず加算されてくるがそのゲタ分をさし引いた値をプロ
ットしている。″＠、極９に印加している正電圧ｖｌｌ
をゼロボルトにもどした時には、印加したときとは逆に
なる電圧がベース電位に加算されるので、ベース電位は
、正電圧ｖ餞を印加する前の状態、すなわち−■−にな
り、エミッタに対し逆バイアスされるので電流の流れが
停止するわけである。第４図（ａ）によればＩＱＯｎｓ
程度以上の読出し時間（すなわちＶｌを電極９に印加し
ている時間）をとれば、蓄積電圧Ｖｐと読出し電圧は４
衝程度の範囲にわたって直線性は確保され、高速の読出
しが可能であることを示している。第４図（ａ）で、４
５゜の線は読出しに十分の時間をかけた場合の結果での
線は読出しに十分の時間をかけた場合の結果であり、上
記の計算例では、配＆ａ８の容量 Ｃ３を４９Ｆとして
いるが、これはＣｂｅ＋ Ｃｂｃの接合容硅の０．０１
４ｐ Ｆと比較して約３００倍も大きいにもかかわらず
、ｐ領域６に発生した蓄積電圧Ｖｐが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて高速に
読出されるていることを第４図（ａ）は示している。こ
れは上記構成に係る光センサセルのもつ増幅機能、すな
わち電荷増幅機能が有効に慟らいているからである。
これに対して従来のＭＯＳ型［像装置では、蓄積電圧Ｖ
ｐは、このような読出し過程において配線容Ｉｃｓの影
響でＣｊ ＊Ｖｐ ／ （Ｃｊ ＋Ｃｓ ）（但しＣｊ
はＭＯ３Ｏ３型撮像装置光部のｐｎ接合容量）となり、
２桁位読出し電圧値が下がってしまうという欠点を有し
ていた。このためＭＯ３型撮像装置では、外部へ読出す
ためのスイー２チングＭＯ３）ランジスタの寄生容量の
ばらつきによる固定パターン雑音、あるいは配線容量す
なわち出力容量が大きいことにより発生するランダム雑
音が大さく、Ｓ／Ｎ比がとれないという問題があったが
、第１図（ａ）、（ｂ）、（Ｃ）で示す構成の光センサ
セルでは、ｐ領域６に発生した蓄積電圧そのものが外部
に読出されるわけであり、この電圧はかなり大きいため
固定パターン雑音、出力容量に起因するランダム雑音が
相対的に小さくなり、きわめてＳ／Ｎ比の良い信号を得
ることが可能である。
ｐは、このような読出し過程において配線容Ｉｃｓの影
響でＣｊ ＊Ｖｐ ／ （Ｃｊ ＋Ｃｓ ）（但しＣｊ
はＭＯ３Ｏ３型撮像装置光部のｐｎ接合容量）となり、
２桁位読出し電圧値が下がってしまうという欠点を有し
ていた。このためＭＯ３型撮像装置では、外部へ読出す
ためのスイー２チングＭＯ３）ランジスタの寄生容量の
ばらつきによる固定パターン雑音、あるいは配線容量す
なわち出力容量が大きいことにより発生するランダム雑
音が大さく、Ｓ／Ｎ比がとれないという問題があったが
、第１図（ａ）、（ｂ）、（Ｃ）で示す構成の光センサ
セルでは、ｐ領域６に発生した蓄積電圧そのものが外部
に読出されるわけであり、この電圧はかなり大きいため
固定パターン雑音、出力容量に起因するランダム雑音が
相対的に小さくなり、きわめてＳ／Ｎ比の良い信号を得
ることが可能である。
先に、バイアス電圧Ｖｓｉ・ａＳを０．８ｖに設定した
とき、４衝程度の直線性が１ＯＱｎｓｅｃ ｆｉ度の高
速読出１−時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧 Ｖｉｓａｓの関係を
計算した結果をさらにくわしく、第４図（ｂ）に示す。
とき、４衝程度の直線性が１ＯＱｎｓｅｃ ｆｉ度の高
速読出１−時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧 Ｖｉｓａｓの関係を
計算した結果をさらにくわしく、第４図（ｂ）に示す。
第４図（ｂ）において横軸はバイアス電圧Ｖｉｓａｓで
あり、また、縦軸は読出し時間をとっている。
あり、また、縦軸は読出し時間をとっている。
またパラメータは、蓄積電圧が１ ｍＶのときに、読
出し電圧がＩＩＩＶの８０％、９０％、９５％。
出し電圧がＩＩＩＶの８０％、９０％、９５％。
９８％になるまでの時間依存性を示している。第４図Ｃ
ａ）に示される様に、蓄積電圧ｌ ・Ｖにおいて、それ
ぞれ８０％、９０％、９５％、９８％になっている時は
、それ以上のｌ１ｊｌｔ電圧では、さらに良い値を示し
ていることはＩＩらかである。
ａ）に示される様に、蓄積電圧ｌ ・Ｖにおいて、それ
ぞれ８０％、９０％、９５％、９８％になっている時は
、それ以上のｌ１ｊｌｔ電圧では、さらに良い値を示し
ていることはＩＩらかである。
この第４図（ｂ）によれば、バイアス電圧ＶＢｓａｓが
０．６ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２ｇ５ 、９０％になるのは０．
２７枇ｓ、９５％になるのは０．５４井ｓ、９８％にな
るのは１１μｓであるのがわかる。また、バイアス電圧
Ｖ ｉ＋ ａｓを０，８ｖより大きくすれば、さらに高
速の読出しが可能であることを示している。この様に、
撮ｇ７を装置の全体の設計から読出し時間および必要な
直線性が決定されると、必要とされるバイアス電圧Ｖｌ
ｉａ！ｌが第４図（ｂ）のグラフを用いることにより決
定することができる。
０．６ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２ｇ５ 、９０％になるのは０．
２７枇ｓ、９５％になるのは０．５４井ｓ、９８％にな
るのは１１μｓであるのがわかる。また、バイアス電圧
Ｖ ｉ＋ ａｓを０，８ｖより大きくすれば、さらに高
速の読出しが可能であることを示している。この様に、
撮ｇ７を装置の全体の設計から読出し時間および必要な
直線性が決定されると、必要とされるバイアス電圧Ｖｌ
ｉａ！ｌが第４図（ｂ）のグラフを用いることにより決
定することができる。
上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧■■をゼロボルトにもどした時
、ｐ領域６の電位は電圧ＶＲを印加する前の逆バイアス
状態になり、光照射により発生した蓄積電圧Ｖｐは、新
しく光が照射されない限り、そのまま保存されるわけで
ある。このことは、上記構成に係る光センサセルを光電
変換装置として構成したときに、システム動作上、新し
い機能を提供することができることを意味する。
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧■■をゼロボルトにもどした時
、ｐ領域６の電位は電圧ＶＲを印加する前の逆バイアス
状態になり、光照射により発生した蓄積電圧Ｖｐは、新
しく光が照射されない限り、そのまま保存されるわけで
ある。このことは、上記構成に係る光センサセルを光電
変換装置として構成したときに、システム動作上、新し
い機能を提供することができることを意味する。
このｐ領域６に蓄＠電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。
すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ−領域５であり、このｎ
−領域５は１０” ｃｓ−” 〜１０” ａｍ−’程度
と、きわめて不純物濃度が低いため、その結晶性が良好
であり、ＭＯＳ型、ＣＣＤ型ｌ１ｆ１１装置に比較して
熱的に発生するエレクトロン◆ホール対は少ない。
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ−領域５であり、このｎ
−領域５は１０” ｃｓ−” 〜１０” ａｍ−’程度
と、きわめて不純物濃度が低いため、その結晶性が良好
であり、ＭＯＳ型、ＣＣＤ型ｌ１ｆ１１装置に比較して
熱的に発生するエレクトロン◆ホール対は少ない。
このため、暗電流は、他の従来の装置に比較して小さい
、すなわち、−上記構成に係る光センサセルは本質的に
暗電流雑音の小さい構造をしているわけである。
、すなわち、−上記構成に係る光センサセルは本質的に
暗電流雑音の小さい構造をしているわけである。
次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。
作について説明する。
上記構成に係る光センサセルでは、すでに述べたごと＜
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない、このため新しい光情報を入力するためには、前に
ｇｍされていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない、このため新しい光情報を入力するためには、前に
ｇｍされていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。
上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線ｌＯを通して電極９に正電圧を
印加することにより行なう、このとき、配線８を通して
エミッタを接地する。コレクタは、電極１２を通して接
地又は正電位にしておく、第５図にリフレッシュ動作の
等価回路を示す、但しコレクタ側を接地した状態の例を
示している。
読出し動作と同様、配線ｌＯを通して電極９に正電圧を
印加することにより行なう、このとき、配線８を通して
エミッタを接地する。コレクタは、電極１２を通して接
地又は正電位にしておく、第５図にリフレッシュ動作の
等価回路を示す、但しコレクタ側を接地した状態の例を
示している。
この状態で正電圧ＶｉｌＨなる電圧が電極９に印加され
ると、ベース２２には、酸化咬合１ｉ ＣＯ！１３、ベ
ース、・エミツタ１ｌＪＩＩ合ＩＪＩＣｂｅｌ ５、ベ
ース・コレクタ間接合容量Ｃｂｃ１７の容量分割により
、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。
ると、ベース２２には、酸化咬合１ｉ ＣＯ！１３、ベ
ース、・エミツタ１ｌＪＩＩ合ＩＪＩＣｂｅｌ ５、ベ
ース・コレクタ間接合容量Ｃｂｃ１７の容量分割により
、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。
この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。
に次式で表わされる。
但し、
ｘ （ｅｘｐ （Ｖ） −１１
Ｔ
＋１はダイオードＤｂｃを流れる電流、ｉ、はダイオー
ドＤｂｅｔ−流れる電流である。Ａｂはベース内積、Ａ
ｅはエミッタ面積、ＤＰはコレクタ中におけるホールの
拡散定数、Ｐ ｎｍはコレクタ中における熱平衡状態の
ホール濃度、Ｌｐはコレクタ中におけるホールの平均自
由行程、ｎ ｐａはベース中における熱平衡状態でのエ
レクトロン濃度である。ｉ、で、ベース側からエミッタ
へのホール注入による電流は、エミッタの不純物濃度が
ベースの不純物濃度にくらべて充分高いので、無視でき
る。
ドＤｂｅｔ−流れる電流である。Ａｂはベース内積、Ａ
ｅはエミッタ面積、ＤＰはコレクタ中におけるホールの
拡散定数、Ｐ ｎｍはコレクタ中における熱平衡状態の
ホール濃度、Ｌｐはコレクタ中におけるホールの平均自
由行程、ｎ ｐａはベース中における熱平衡状態でのエ
レクトロン濃度である。ｉ、で、ベース側からエミッタ
へのホール注入による電流は、エミッタの不純物濃度が
ベースの不純物濃度にくらべて充分高いので、無視でき
る。
ヒに示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度介在を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度介在を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。
上式中のベース・コレクタ間に流れる電流ｉ□の内、ｑ
・Ｄｐ ◆Ｐ ｎｍ ／ Ｌ Ｐはホールによる電波、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。
・Ｄｐ ◆Ｐ ｎｍ ／ Ｌ Ｐはホールによる電波、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。
この式を用いて計算した、ベース電位の時間依存性の一
例を第６図に示す、横軸は、リフレー。
例を第６図に示す、横軸は、リフレー。
シュ電圧Ｖ ｉｌＨが電極９に印加された瞬間からの時
間経過すなわちリフレッシュ時間を、縦軸は、ベース電
位をそれぞれ示す、また、ベースの初期電位をパラメー
タにしている。ベースの初期電位とは、リフレッシュ電
圧ＶＩＨが加わった瞬間に、浮遊状態にあるベースが示
す電位であり、ｖ１１１４ ＋Ｃｏ！、Ｃｂｅ、Ｃｂｃ
及びベースに蓄積されている電荷によってきまる。
間経過すなわちリフレッシュ時間を、縦軸は、ベース電
位をそれぞれ示す、また、ベースの初期電位をパラメー
タにしている。ベースの初期電位とは、リフレッシュ電
圧ＶＩＨが加わった瞬間に、浮遊状態にあるベースが示
す電位であり、ｖ１１１４ ＋Ｃｏ！、Ｃｂｅ、Ｃｂｃ
及びベースに蓄積されている電荷によってきまる。
この第６図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。
第６図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実駿値を示す、第６図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミッタの両
者を接地したときの値を示している。
変化の実駿値を示す、第６図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミッタの両
者を接地したときの値を示している。
今、光照射による蓄積電圧Ｖｐの最大値を０．４［Ｖｌ
、 リフレッシュ電圧ｖ四によりベースに印加され
る電圧■ を０．４［Ｖ ］ とすると、第６図に示す
ごとく初期ベース電位の最大値は０．８［Ｖｌとなり、
リフレッシュ電圧印加後１０ ［ｓｅｃ］後には直線
にのってベース電位が下がり始め、１０−’［５ｅｃｌ
後には、光があたらなかった時、すなわち初期ベース電
位が０．４［Ｖｌのときの電位変化と一致する。
、 リフレッシュ電圧ｖ四によりベースに印加され
る電圧■ を０．４［Ｖ ］ とすると、第６図に示す
ごとく初期ベース電位の最大値は０．８［Ｖｌとなり、
リフレッシュ電圧印加後１０ ［ｓｅｃ］後には直線
にのってベース電位が下がり始め、１０−’［５ｅｃｌ
後には、光があたらなかった時、すなわち初期ベース電
位が０．４［Ｖｌのときの電位変化と一致する。
ｐ領域６が、ＭＯＳキャパシタｃｏ！を通して正電床を
ある時間印加し、その正電圧を除去すると負電位にｍ電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域ｌに流れ出すことによって、負電荷が蓄積される動
作である。
ある時間印加し、その正電圧を除去すると負電位にｍ電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域ｌに流れ出すことによって、負電荷が蓄積される動
作である。
ｐ領域６からホールが、ｎ領域ｌに一方的に流れ、ｎ領
域ｌの電子があまりＰ領域６内に流れ込まないようにす
るためには、Ｐ領域６の不純物密度をｎ領域１の不純物
密度より高くしておけばよい、一方、ｎ９領域７やｎ領
域ｌからの電子が。
域ｌの電子があまりＰ領域６内に流れ込まないようにす
るためには、Ｐ領域６の不純物密度をｎ領域１の不純物
密度より高くしておけばよい、一方、ｎ９領域７やｎ領
域ｌからの電子が。
ｐ領域６に流れ込み、ホールと再結合することによって
、ｐ領域６に負電荷が蓄積する動作も行なえる。この場
合には、ｎ領域ｌの不純物密度はｐ領域６より高くなさ
れている。ｐ領域６からホールが流出することによって
、負電荷が蓄積する動作の方が、ｐ領域６ベースに電子
が流れ込んでホールと再結合することにより負電荷が蓄
積する動作よりはるかに速い、しかし、これまでの実験
によれば、１を子をｐ領域６に流し込むリフレッシュ動
作でも、光電変換装置の動作に対しては、十分に速い時
間応答を示すことが確認されている。
、ｐ領域６に負電荷が蓄積する動作も行なえる。この場
合には、ｎ領域ｌの不純物密度はｐ領域６より高くなさ
れている。ｐ領域６からホールが流出することによって
、負電荷が蓄積する動作の方が、ｐ領域６ベースに電子
が流れ込んでホールと再結合することにより負電荷が蓄
積する動作よりはるかに速い、しかし、これまでの実験
によれば、１を子をｐ領域６に流し込むリフレッシュ動
作でも、光電変換装置の動作に対しては、十分に速い時
間応答を示すことが確認されている。
Ｌ記構成に係る光センサセルをＸＹ力方向多数ならべて
光電変換装置を構成したとき１画像により各センサセル
で、蓄積電圧Ｖｐは、上記の例では ０〜０．４ ［
Ｖ］の間でばらついているが、リフレッシュ電圧ＶＲＩ
Ｉ印加＠ １０−’ ［ｓｅｃｌには、全てのセンサセ
ルのベースには約０．３［Ｖ］程度の一定電圧は残るも
のの、画像による蓄積電圧Ｖｐの変化分は全て消えてし
まうことがわかる。すなわち、上記構成に係る光センサ
セルによる光電変換Ａ置では、リフレッシュ動作により
全てのセンサセルのベース電位をゼロボルトまで持って
いく完全リフレッシュモードと（このときは第６図（ａ
）の例では１０ ［ｓｅｃｌを要する）、ベース電位に
はある一定電圧は残るものの蓄積電圧Ｖｐによる変動成
分が消えてしまう過渡的リフレシュモードの二つが存在
するわけである（このときは第６図（ａ）の例では、１
０ ［μ５ｅｃｌ 〜１０（ｓｅｃｌのリフレッシュパ
ルス）０以上の例では、リプレー２シユ電圧ＶＲＨによ
りベースに印加される電圧Ｖ＾ を０．４［Ｖ］とした
が、この電圧Ｖ＾を０．８［Ｖ］とすれば、上記、過渡
的リフレッシュモードは、ｔＪ４６図によれば、 ｌ
［ｎ５ｅｃｌでおこり、きわめて高速にリフレッシュ
することができる。完全リフレッシュモードで動作させ
るか、過渡的リフレッシュモードで動作させるかの選択
は光電変換装置の使用目的によって決定される。
光電変換装置を構成したとき１画像により各センサセル
で、蓄積電圧Ｖｐは、上記の例では ０〜０．４ ［
Ｖ］の間でばらついているが、リフレッシュ電圧ＶＲＩ
Ｉ印加＠ １０−’ ［ｓｅｃｌには、全てのセンサセ
ルのベースには約０．３［Ｖ］程度の一定電圧は残るも
のの、画像による蓄積電圧Ｖｐの変化分は全て消えてし
まうことがわかる。すなわち、上記構成に係る光センサ
セルによる光電変換Ａ置では、リフレッシュ動作により
全てのセンサセルのベース電位をゼロボルトまで持って
いく完全リフレッシュモードと（このときは第６図（ａ
）の例では１０ ［ｓｅｃｌを要する）、ベース電位に
はある一定電圧は残るものの蓄積電圧Ｖｐによる変動成
分が消えてしまう過渡的リフレシュモードの二つが存在
するわけである（このときは第６図（ａ）の例では、１
０ ［μ５ｅｃｌ 〜１０（ｓｅｃｌのリフレッシュパ
ルス）０以上の例では、リプレー２シユ電圧ＶＲＨによ
りベースに印加される電圧Ｖ＾ を０．４［Ｖ］とした
が、この電圧Ｖ＾を０．８［Ｖ］とすれば、上記、過渡
的リフレッシュモードは、ｔＪ４６図によれば、 ｌ
［ｎ５ｅｃｌでおこり、きわめて高速にリフレッシュ
することができる。完全リフレッシュモードで動作させ
るか、過渡的リフレッシュモードで動作させるかの選択
は光電変換装置の使用目的によって決定される。
この過渡的リフレッシュモードにおいてベースに残る電
圧をＶにとすると、リフレッシュ電圧Ｖ １１１１を印
加後、■＠−をゼロボルトにもどす瞬間の過閃的状懲に
おいて なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり ベースはエミッタに対して逆バイアス状態になる。
圧をＶにとすると、リフレッシュ電圧Ｖ １１１１を印
加後、■＠−をゼロボルトにもどす瞬間の過閃的状懲に
おいて なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり ベースはエミッタに対して逆バイアス状態になる。
先に光により励起されたキャリアを蓄積する蓄積動作の
とき、 ａＮ＆状態ではベースは逆バイアス状態で行な
われるという説明をしたが、このリフレッシュ動作によ
り、リフレッシュおよびベースを逆バイアス状態に持っ
ていくことの２つの動作が同時に行なわれるわけである
。
とき、 ａＮ＆状態ではベースは逆バイアス状態で行な
われるという説明をしたが、このリフレッシュ動作によ
り、リフレッシュおよびベースを逆バイアス状態に持っ
ていくことの２つの動作が同時に行なわれるわけである
。
第６図（Ｃ）にリプレー２シユ電圧Ｖｉｌ１４に対する
リフレッシュ動作後のベース電位 の変化の実験値を示す、パラメータとしてＣｏｔの偵を
５ｐＦから１ＯＱｐ Ｆまでとっている。丸印は実験値
であり、実線は より計算される計’ｊｉ （４を示している。このとき
Ｖ（＝０．５２Ｖであり、また、Ｃｂｃ＋ Ｃｂｅ＝
４ｐＦ テある。但し観測用オシロスコープのプローグ
容量１３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている
。この様に、計算値と￥験値は完全に一致しておりリフ
レッシュ動作が実験的にも確認されている。
リフレッシュ動作後のベース電位 の変化の実験値を示す、パラメータとしてＣｏｔの偵を
５ｐＦから１ＯＱｐ Ｆまでとっている。丸印は実験値
であり、実線は より計算される計’ｊｉ （４を示している。このとき
Ｖ（＝０．５２Ｖであり、また、Ｃｂｃ＋ Ｃｂｅ＝
４ｐＦ テある。但し観測用オシロスコープのプローグ
容量１３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている
。この様に、計算値と￥験値は完全に一致しておりリフ
レッシュ動作が実験的にも確認されている。
以上のリフレーアシュ動作においては、第５図に示す様
に、コレクタを接地したときの例について説明したが、
コレクタを正電位にした状態で行なうことも可能である
。このときは、ベース・コレクタ間接合ダイオードＤｂ
ｃ１８が、リフレッシュパルスが印加されても、このリ
フレッシュパルスによりベースに印加される電位よりも
、コレクタに印加されている正電位の方が大きいと非導
通状態のままなので、Ｒ，流はベース・エミッタ間接合
ダイオードＤｂｅ１６だけを通して流れる。このため、
ベース電位の低下は、よりゆっくりしたものになるが、
基本的には、前に説明したのと、まったく同様な動作が
行なわれるわけである。
に、コレクタを接地したときの例について説明したが、
コレクタを正電位にした状態で行なうことも可能である
。このときは、ベース・コレクタ間接合ダイオードＤｂ
ｃ１８が、リフレッシュパルスが印加されても、このリ
フレッシュパルスによりベースに印加される電位よりも
、コレクタに印加されている正電位の方が大きいと非導
通状態のままなので、Ｒ，流はベース・エミッタ間接合
ダイオードＤｂｅ１６だけを通して流れる。このため、
ベース電位の低下は、よりゆっくりしたものになるが、
基本的には、前に説明したのと、まったく同様な動作が
行なわれるわけである。
すなわち第６図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の力、つまり、より時間の要する
方向ヘシフトすることになる。
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の力、つまり、より時間の要する
方向ヘシフトすることになる。
したがって、コレクタを接地した時と同じリフレッシュ
電圧Ｖｉｌｅを用いると、リフレッシュに時間を要する
ことになるが、リフレー、シュ電圧ＶＲＨをわずか高め
てやればコレクタを接地した時と同様、高速のリフレッ
シュ動作が可能である。
電圧Ｖｉｌｅを用いると、リフレッシュに時間を要する
ことになるが、リフレー、シュ電圧ＶＲＨをわずか高め
てやればコレクタを接地した時と同様、高速のリフレッ
シュ動作が可能である。
以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。
以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５８−１５７０７３ 、特開昭５６−１８５４７３
と比較してきわめてｒａ巾な構造であり、将来の高解像
度化に十分対応できるとともに、それらのもつ優れた特
徴である＃Ｓ幅機能からくる低雑音、高出力、広ダイナ
ミツクレンジ、非破壊読出し等のメリットをそのまま保
存している。
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５８−１５７０７３ 、特開昭５６−１８５４７３
と比較してきわめてｒａ巾な構造であり、将来の高解像
度化に十分対応できるとともに、それらのもつ優れた特
徴である＃Ｓ幅機能からくる低雑音、高出力、広ダイナ
ミツクレンジ、非破壊読出し等のメリットをそのまま保
存している。
次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。
す。
すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１３１’、３１“、読出しパルスを発生させる
ための壁底シフトレジスタ３２、垂直シフトレジスタ３
２と水平ライン３１．３１’、３１″の間のバー、ファ
ＭＯＳ）ランジメタ３３．３３３３“ のゲート
にパルスを印加するための端子３４、リフレッシュパル
スを印加するためのバッフ７Ｍ０３）ランジメタ３５．
３５’、３５″、それのゲートにパルスを印加するため
の端子３６．リフレッシュパルスを印加するための端−
ｐ ３７ 、基本光センサセル ３０から蓄積電圧を読
出すための垂直ライン３８．３８’、３８″各垂直ライ
ンを選択するためのパルスを発生する水平シフトレジス
タ３９．各垂直ラインを開閉するためのゲート用ＭＯＳ
）ランンジスタ４０゜４０’ ４０″、蓄積電圧をア
ンプ部に読出すための出力ライン４１．読出し後に、出
力ラインに蓄積した電荷をリフレッシュするためのＭＯ
Ｓトランジスタ４２、ＭＯＳトランジスタ４２ヘリフレ
・・シュパルスを印加するための端子４３、出力値に・
を増幅するためのバイポーラ、ＭＯＳ、ＦＥＴ、Ｊ−Ｆ
ＥＴ等のトランジスタ４４．負荷抵抗４５、トランジス
タと電源を接続するための端子４６、トランジスタの出
力端子４７、読出し動作において６直ライン４０．４０
’、４０″に蓄積された゛電荷をリフレッシュするため
のＭＯＳ）ランジメタ４８．４８’、４Ｂ”、およびＭ
ＯＳトランジスタ４８．４８’ 、４８″のゲートにパ
ルスを印加するための端子４９によりこの充電変換装置
は構成されている。
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１３１’、３１“、読出しパルスを発生させる
ための壁底シフトレジスタ３２、垂直シフトレジスタ３
２と水平ライン３１．３１’、３１″の間のバー、ファ
ＭＯＳ）ランジメタ３３．３３３３“ のゲート
にパルスを印加するための端子３４、リフレッシュパル
スを印加するためのバッフ７Ｍ０３）ランジメタ３５．
３５’、３５″、それのゲートにパルスを印加するため
の端子３６．リフレッシュパルスを印加するための端−
ｐ ３７ 、基本光センサセル ３０から蓄積電圧を読
出すための垂直ライン３８．３８’、３８″各垂直ライ
ンを選択するためのパルスを発生する水平シフトレジス
タ３９．各垂直ラインを開閉するためのゲート用ＭＯＳ
）ランンジスタ４０゜４０’ ４０″、蓄積電圧をア
ンプ部に読出すための出力ライン４１．読出し後に、出
力ラインに蓄積した電荷をリフレッシュするためのＭＯ
Ｓトランジスタ４２、ＭＯＳトランジスタ４２ヘリフレ
・・シュパルスを印加するための端子４３、出力値に・
を増幅するためのバイポーラ、ＭＯＳ、ＦＥＴ、Ｊ−Ｆ
ＥＴ等のトランジスタ４４．負荷抵抗４５、トランジス
タと電源を接続するための端子４６、トランジスタの出
力端子４７、読出し動作において６直ライン４０．４０
’、４０″に蓄積された゛電荷をリフレッシュするため
のＭＯＳ）ランジメタ４８．４８’、４Ｂ”、およびＭ
ＯＳトランジスタ４８．４８’ 、４８″のゲートにパ
ルスを印加するための端子４９によりこの充電変換装置
は構成されている。
この光電変換装置の動作について第７図および第８図に
示すパルスタイミング図を用いて説明する。
示すパルスタイミング図を用いて説明する。
第８図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。
時刻ｔｌにおいて、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない。端子４９の電位６
５はｈｉｇｈ状懲であり、ＭＯＳ）ランジメタ４８゜４
８’、４８″は導通状態に保たれ、各光センサセルは、
垂直ライン３８．３８’、３８“を通して接地されてい
る。また端子３６には、波形６６のごとくバッファＭＯ
Ｓ）ランジスタが導通する電圧が印加されており、全画
面−括すフレッシュ用バッファＭＯＳトランジスタ３５
．３５’ ３５″は導通状態となっている。この状態
で端子３７に波形 ６７のごとくパルスが印加されると
、水平ライン３１．３１’、３１”を通して各光センサ
セルのベースに電圧がかかり、すでに説明した様に、リ
フレッシュ動作に入り、それ以前に蓄積されていた電荷
が、完全リフレッシュモード又はｉｌｌ！Ｓ渡的リフツ
レシュモードにしたがってリフレッシュされる。完全リ
フレッシュモードになるか又は過渡的リフレッシュモー
ドになるかは波形６７のパルス幅により決定されるわけ
である。
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない。端子４９の電位６
５はｈｉｇｈ状懲であり、ＭＯＳ）ランジメタ４８゜４
８’、４８″は導通状態に保たれ、各光センサセルは、
垂直ライン３８．３８’、３８“を通して接地されてい
る。また端子３６には、波形６６のごとくバッファＭＯ
Ｓ）ランジスタが導通する電圧が印加されており、全画
面−括すフレッシュ用バッファＭＯＳトランジスタ３５
．３５’ ３５″は導通状態となっている。この状態
で端子３７に波形 ６７のごとくパルスが印加されると
、水平ライン３１．３１’、３１”を通して各光センサ
セルのベースに電圧がかかり、すでに説明した様に、リ
フレッシュ動作に入り、それ以前に蓄積されていた電荷
が、完全リフレッシュモード又はｉｌｌ！Ｓ渡的リフツ
レシュモードにしたがってリフレッシュされる。完全リ
フレッシュモードになるか又は過渡的リフレッシュモー
ドになるかは波形６７のパルス幅により決定されるわけ
である。
ｔ７時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては１図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては１図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。
ＩＴＦ積動作区間６２においては、基板電圧、すなわち
トランジスタのコレクタ電位波形 ６４はＩモミ位にす
る。これにより光照射により発生したエレクトロン・ホ
ール対のうちのエレクトロンを、コレクタ側へ早く流し
てしまうことができる。しかし、このコレクタ電位を正
電位に保つことは、ベースをエミッタに対して逆方向バ
イアス状態、すなわち負電位にして撮像しているので必
須条件ではなく、接地電位あるいは若干負電位状態にし
ても基本的な蓄積動作に変化はない。
トランジスタのコレクタ電位波形 ６４はＩモミ位にす
る。これにより光照射により発生したエレクトロン・ホ
ール対のうちのエレクトロンを、コレクタ側へ早く流し
てしまうことができる。しかし、このコレクタ電位を正
電位に保つことは、ベースをエミッタに対して逆方向バ
イアス状態、すなわち負電位にして撮像しているので必
須条件ではなく、接地電位あるいは若干負電位状態にし
ても基本的な蓄積動作に変化はない。
蓄積動作状態においては、ＭＯＳトランジスタ４８．４
８’、４８″のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳトランジ
スタは導通状態に保たれる。このため、各光センサセル
のエミνりは垂直ライン３８．３８’、３８″を通して
接地されている０強い光の照射により、ベースにホール
が蓄積され、ａ和してくると、すなわちベース電位がエ
ミー７タ電位（接地電位）に対して順方向バイアス状態
になってくると、ホールは垂直ライン３８３８’、３８
”を通して流れ、そこでベース電位変化は停止ヒし、は
クリ１．プされることになる。
８’、４８″のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳトランジ
スタは導通状態に保たれる。このため、各光センサセル
のエミνりは垂直ライン３８．３８’、３８″を通して
接地されている０強い光の照射により、ベースにホール
が蓄積され、ａ和してくると、すなわちベース電位がエ
ミー７タ電位（接地電位）に対して順方向バイアス状態
になってくると、ホールは垂直ライン３８３８’、３８
”を通して流れ、そこでベース電位変化は停止ヒし、は
クリ１．プされることになる。
したがって、組直方向にとなり合う光センサセルのエミ
ッタが垂直ライン３８．３８’ ３８”により共通に
接続されていても、この様に、垂直ライン３８．３８’
、３８″を接地しておくと、ブルーミング現象を生ずる
ことはない。
ッタが垂直ライン３８．３８’ ３８”により共通に
接続されていても、この様に、垂直ライン３８．３８’
、３８″を接地しておくと、ブルーミング現象を生ずる
ことはない。
このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’、４８″を非導通状態にして、垂直ラ
イン３８．３８’、３８″を浮遊状態にしていても、基
板電位、すなわちコレクタ電位６４を若干負電位にして
おき、ホールの蓄積によりベース電位が正電位方向に変
化してきたとき、エミッタより先にコレクタ側の方へ流
れだす様にすることにより達成することも可能である。
スタ４８．４８’、４８″を非導通状態にして、垂直ラ
イン３８．３８’、３８″を浮遊状態にしていても、基
板電位、すなわちコレクタ電位６４を若干負電位にして
おき、ホールの蓄積によりベース電位が正電位方向に変
化してきたとき、エミッタより先にコレクタ側の方へ流
れだす様にすることにより達成することも可能である。
蓄積区間６２に次いで、時刻ｔ３より読出し区間６３に
なる。この時刻ｔ３において、ＭＯＳトランジスタ４８
．４８’、４８″のゲート端子４９の電位６５をｌｏｗ
にし、かつ水平ライン３１．３１’、３１”のバー／
７７− Ｍ ＯＳ トランジスタ３３．３３’、３３″
のゲート端子の電位６８をｈｉｇｈにし、それぞれのＭ
ＯＳ）ランジスタを導通状態とする。但し、このゲート
端子３４の電位６８をｈｉｇｈにするタイミングは１時
刻１コであることは必須条件ではなく、それより早い時
刻であれば良い。
なる。この時刻ｔ３において、ＭＯＳトランジスタ４８
．４８’、４８″のゲート端子４９の電位６５をｌｏｗ
にし、かつ水平ライン３１．３１’、３１”のバー／
７７− Ｍ ＯＳ トランジスタ３３．３３’、３３″
のゲート端子の電位６８をｈｉｇｈにし、それぞれのＭ
ＯＳ）ランジスタを導通状態とする。但し、このゲート
端子３４の電位６８をｈｉｇｈにするタイミングは１時
刻１コであることは必須条件ではなく、それより早い時
刻であれば良い。
時ｔＡ ｔ ４では、垂直シフトレジスター３２の出力
のうち、水平ライン３１に接続されたものが波形６９の
ごと（ｈｉｇｈとなり、このとき、ＭＯＳ）ランジメタ
３３が導通状態であるから、この水平ライン３１に接続
された３つの各党センサセルの読出しが行なわれる。こ
の読出し動作はすでに前に説明した通りであり、各光セ
ンサセルのベース領域に蓄積された信号電荷により発生
した信号電圧は、そのまま、垂直ライン３８．３８’３
８″に現われる。このときの垂直シフトレジスター３２
からのパルス電圧のパルス幅は、第４図に示した様に、
蓄積電圧に対する読出し電圧が、ト分直線性を保つ関係
になるパルス幅に設定される。またパルス電圧は先に説
明した様に、ＶＩｉａＳ分だけエミッタに対して順方向
バイアスがかかる様′ｉＡ整される。
のうち、水平ライン３１に接続されたものが波形６９の
ごと（ｈｉｇｈとなり、このとき、ＭＯＳ）ランジメタ
３３が導通状態であるから、この水平ライン３１に接続
された３つの各党センサセルの読出しが行なわれる。こ
の読出し動作はすでに前に説明した通りであり、各光セ
ンサセルのベース領域に蓄積された信号電荷により発生
した信号電圧は、そのまま、垂直ライン３８．３８’３
８″に現われる。このときの垂直シフトレジスター３２
からのパルス電圧のパルス幅は、第４図に示した様に、
蓄積電圧に対する読出し電圧が、ト分直線性を保つ関係
になるパルス幅に設定される。またパルス電圧は先に説
明した様に、ＶＩｉａＳ分だけエミッタに対して順方向
バイアスがかかる様′ｉＡ整される。
次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと（ｈ
ｉｇｈとなり、ＭＯＳ）ランジメタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り。
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと（ｈ
ｉｇｈとなり、ＭＯＳ）ランジメタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り。
電流増幅されて出力端子４７から出力される。この様に
信号が読出された後、出力ライン４１には配線容量に起
因する信号電荷が残っているので、時ｐＡｔ ｓにおい
て、ＭＯＳトランジスタ４２のゲート端子４３にパルス
波形７１のごとくパルスを印加し、ＭＯＳ）ランジメタ
４２を導通状態にして出力ライン４１を接地して、この
残留した信号’Ｉｔｔ荷をリフレッシュしてやるわけで
ある。以下同様にして、スイッチングＭＯＳ）ランジス
タ４０′、４０″を順次導通させて垂直ライン３８’、
３８“の信号出力を読出す、この様にして水平に並んだ
−ライン分の各光センサセルからの信号を読出した後、
垂直ライン３８．３８’３８”には、出力ライン４１と
同様、それの配線容量に起因する信号１を荷が残留して
いるので、各組直ライン３８．３８’、３８″に接続さ
れたＭＯＳ）ランジスタ４８．４８ ’、４８．”を、
それのゲート端子４９に波形６５で示される極にｈｉｇ
ｈにして導通させ、この残留信号’１１荷をリフレッシ
ュする。
信号が読出された後、出力ライン４１には配線容量に起
因する信号電荷が残っているので、時ｐＡｔ ｓにおい
て、ＭＯＳトランジスタ４２のゲート端子４３にパルス
波形７１のごとくパルスを印加し、ＭＯＳ）ランジメタ
４２を導通状態にして出力ライン４１を接地して、この
残留した信号’Ｉｔｔ荷をリフレッシュしてやるわけで
ある。以下同様にして、スイッチングＭＯＳ）ランジス
タ４０′、４０″を順次導通させて垂直ライン３８’、
３８“の信号出力を読出す、この様にして水平に並んだ
−ライン分の各光センサセルからの信号を読出した後、
垂直ライン３８．３８’３８”には、出力ライン４１と
同様、それの配線容量に起因する信号１を荷が残留して
いるので、各組直ライン３８．３８’、３８″に接続さ
れたＭＯＳ）ランジスタ４８．４８ ’、４８．”を、
それのゲート端子４９に波形６５で示される極にｈｉｇ
ｈにして導通させ、この残留信号’１１荷をリフレッシ
ュする。
次いで１時刻ｔ−において、垂直シフトレジスター３２
の出力のうち、水平ライン３１′に接続された出力が波
形６９′のごと（ｈｉｇｈとなり、水平ライン３１′に
接続された各光センサセルの蓄ＪＩｉ電圧が、各垂直ラ
イン３８．３８’、３８”に、６２出されるわけである
。以下、順次前と同様の動作により、出力端子４７から
信号が読出される。
の出力のうち、水平ライン３１′に接続された出力が波
形６９′のごと（ｈｉｇｈとなり、水平ライン３１′に
接続された各光センサセルの蓄ＪＩｉ電圧が、各垂直ラ
イン３８．３８’、３８”に、６２出されるわけである
。以下、順次前と同様の動作により、出力端子４７から
信号が読出される。
以りの説明においては、蓄積区間６２と読出し区間６３
が明確に区分される様な応用分野、例えば岐近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが テレビカメラの様にｔｉ積
区間６２における動作と読出し区＋１１１６３における
動作が同時に行なわれている様な応用分野に関しても、
第８図のパルスタイミングを変更することにより適用可
能である。但し、この時のリフレッシュは全画面−括す
フレー２シュではなく、−ライン毎のリフレッシュ機能
が必要である０例えば、水平ライン３１に接続された各
党センサセルの信号が続出された後、時刻１．１におい
て各垂直ラインに残留した電荷を消去するためＭＯＳ）
ランジメタ４８ 、４８ ′４８″を導通にするが、こ
のとき水平ライン３１にリフレッシュパルスを印加する
。すなわち、波形６９において時刻１．においても時刻
ｔ４と同様、パルス電圧、パルス幅、の異なる パルス
を発生する様な構成の垂直シフトレジスタを使用するこ
とにより達成することができる。この様にダブルパルス
的動作以外には、第７図の右側に設置した一括リフレッ
シュパルスを印加する機奏の代りに、左側と同様の第２
の垂直シフトレジスタを右側にも設け、タイミングを左
側に設けられた垂直レジスタとずらせながら動作させる
ことにより達成させることも可能である。
が明確に区分される様な応用分野、例えば岐近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが テレビカメラの様にｔｉ積
区間６２における動作と読出し区＋１１１６３における
動作が同時に行なわれている様な応用分野に関しても、
第８図のパルスタイミングを変更することにより適用可
能である。但し、この時のリフレッシュは全画面−括す
フレー２シュではなく、−ライン毎のリフレッシュ機能
が必要である０例えば、水平ライン３１に接続された各
党センサセルの信号が続出された後、時刻１．１におい
て各垂直ラインに残留した電荷を消去するためＭＯＳ）
ランジメタ４８ 、４８ ′４８″を導通にするが、こ
のとき水平ライン３１にリフレッシュパルスを印加する
。すなわち、波形６９において時刻１．においても時刻
ｔ４と同様、パルス電圧、パルス幅、の異なる パルス
を発生する様な構成の垂直シフトレジスタを使用するこ
とにより達成することができる。この様にダブルパルス
的動作以外には、第７図の右側に設置した一括リフレッ
シュパルスを印加する機奏の代りに、左側と同様の第２
の垂直シフトレジスタを右側にも設け、タイミングを左
側に設けられた垂直レジスタとずらせながら動作させる
ことにより達成させることも可能である。
このときは、すでに説明した様な蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押さえるという動作の自由度が少な
くなる。しかし、基本動作の所で説明した様に、読出し
状態では、ベースにＶｅｉａｓなるバイアス電圧を印加
したときに始めて高速読出しができる様な構成としてい
るので、第３図のグラフかられかる様に、Ｖ ｉｔ ａ
ｓを印加しない時に、各光センサセルの飽和により、垂
直ライン２８．２８’、２８″に流れだす信号′Ｒ１荷
分はきわめてわずかであり４ブルーミング現象は、まっ
た〈問題にはならない。
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押さえるという動作の自由度が少な
くなる。しかし、基本動作の所で説明した様に、読出し
状態では、ベースにＶｅｉａｓなるバイアス電圧を印加
したときに始めて高速読出しができる様な構成としてい
るので、第３図のグラフかられかる様に、Ｖ ｉｔ ａ
ｓを印加しない時に、各光センサセルの飽和により、垂
直ライン２８．２８’、２８″に流れだす信号′Ｒ１荷
分はきわめてわずかであり４ブルーミング現象は、まっ
た〈問題にはならない。
″また。スミ７現象に対しても、本実施例に係る光電変
換装置は、きわめて優れた特性を得ることができる。ス
ミア現象は、ＣＣＤ型撮像装置、特にフレーム転送型に
おいては、光の照射されている所を電荷転送されるとい
う、動作および構造上発生する問題であり、インタライ
ン型においては１．特に長波長の光により半導体の深部
で発生したキャリアが電荷転送部に蓄積されるために発
生する問題である。
換装置は、きわめて優れた特性を得ることができる。ス
ミア現象は、ＣＣＤ型撮像装置、特にフレーム転送型に
おいては、光の照射されている所を電荷転送されるとい
う、動作および構造上発生する問題であり、インタライ
ン型においては１．特に長波長の光により半導体の深部
で発生したキャリアが電荷転送部に蓄積されるために発
生する問題である。
また、ＭＯ３型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯＳトランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。
接地されたスイッチングＭＯＳトランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。
これに対して本実施例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアがＳａさ
れるという現象もまったく生じない、但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現象が心配されるが、これは、−括リフレッシュ動作
のときは蓄積動作状態において、エミッタが接地されて
いるため、エレクトロンは蓄積されず、スミア現象が生
じない、また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに落雷電圧を読出す前に、垂直ラ
インを接地してリフレッシュするので、この時同時にエ
ミッタに一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミ７現象はほとんど発生
しない、この様に、本実施例に係る光電変換？を置では
、その構造上および動作上、スミア現象はほとん本質的
に無視し得る程度しか発生せず１本実施例に係る光電変
換装置の大きな利点の一つである。
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアがＳａさ
れるという現象もまったく生じない、但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現象が心配されるが、これは、−括リフレッシュ動作
のときは蓄積動作状態において、エミッタが接地されて
いるため、エレクトロンは蓄積されず、スミア現象が生
じない、また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに落雷電圧を読出す前に、垂直ラ
インを接地してリフレッシュするので、この時同時にエ
ミッタに一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミ７現象はほとんど発生
しない、この様に、本実施例に係る光電変換？を置では
、その構造上および動作上、スミア現象はほとん本質的
に無視し得る程度しか発生せず１本実施例に係る光電変
換装置の大きな利点の一つである。
また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押さえるとい
う動作について前に記述したが。
の各電位を操作して、ブルーミング現象を押さえるとい
う動作について前に記述したが。
これを利用してγ特性を制御することも可能であミッタ
またはコレクタの電位をある一定の負電位にし、ベース
にＭｍされたキャリアのうち、この負電位を与えるキャ
リア数より多くｉａされているホールをエミッタまたは
コレクタ側へ流してしまうという動作をさせる。これに
より、？Ｉ積雷電圧入射光量に対する関係は、入射光量
の小さいときはシリコン結晶のもつγ＝１の特性を示し
、入射光量の大きい所では、γが１より小さくなる様な
特性を示す、つまり、折線近似的に通常テレビカメラで
要求されるγ＝ ０．４５の特性をもたせることが可能
である。蓄積動作の途中において上記動作を一度やれば
一折線近似となり、エミッタ又はコレクタに印加する負
電位を三鷹適宜変更して行なえば、二折線タイプのγ特
性を持たせることも可能である。
またはコレクタの電位をある一定の負電位にし、ベース
にＭｍされたキャリアのうち、この負電位を与えるキャ
リア数より多くｉａされているホールをエミッタまたは
コレクタ側へ流してしまうという動作をさせる。これに
より、？Ｉ積雷電圧入射光量に対する関係は、入射光量
の小さいときはシリコン結晶のもつγ＝１の特性を示し
、入射光量の大きい所では、γが１より小さくなる様な
特性を示す、つまり、折線近似的に通常テレビカメラで
要求されるγ＝ ０．４５の特性をもたせることが可能
である。蓄積動作の途中において上記動作を一度やれば
一折線近似となり、エミッタ又はコレクタに印加する負
電位を三鷹適宜変更して行なえば、二折線タイプのγ特
性を持たせることも可能である。
また、以上の実施例においては、シリコン基板を共通コ
レクタとしているが通常パイポーラトランヅスタのごと
く連込ｎ＋領域を設け、各ライン毎にコレクタを分密さ
せる様な構造としてもよい。
レクタとしているが通常パイポーラトランヅスタのごと
く連込ｎ＋領域を設け、各ライン毎にコレクタを分密さ
せる様な構造としてもよい。
なお、実際の動作には第８図に示したパルスタイミング
以外に１重置シフトレジスタ３２、水平シフトリジス３
９を駆動するためのクロシフパルスが必要である。
以外に１重置シフトレジスタ３２、水平シフトリジス３
９を駆動するためのクロシフパルスが必要である。
第９図に出力信号に関係する等価回路を示す。
容暖Ｃマ８０は、垂直ライン３８．３８’３８″の配線
容量であり、ｆｆ（ｔ ＣＨ８１は出力ライン４１の配
線容量をそれぞれ示している。また第９図右側の等価回
路は、読出し状態におけるものであり、スイッチング用
ＭＯ５）ランジメタ４０．４０’、４０″は導通状態で
あり、それの導通状態における抵抗値を抵抗Ｒ，８２で
示している。また増幅用トランジスタ４４を抵抗ｒ、８
３および電流源８４を用いた等価回路で示している。出
力ライン４１の配線容量に起因する電荷蓄積をリフレッ
シュするためのＭＯＳトランジスタ４２は、読出し状態
では非導通状態であり、インピーダンスが高いので、右
側の等価回路では省略している。
容量であり、ｆｆ（ｔ ＣＨ８１は出力ライン４１の配
線容量をそれぞれ示している。また第９図右側の等価回
路は、読出し状態におけるものであり、スイッチング用
ＭＯ５）ランジメタ４０．４０’、４０″は導通状態で
あり、それの導通状態における抵抗値を抵抗Ｒ，８２で
示している。また増幅用トランジスタ４４を抵抗ｒ、８
３および電流源８４を用いた等価回路で示している。出
力ライン４１の配線容量に起因する電荷蓄積をリフレッ
シュするためのＭＯＳトランジスタ４２は、読出し状態
では非導通状態であり、インピーダンスが高いので、右
側の等価回路では省略している。
等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃマ８０は約４ ｐＦ位、容量ＣＨ３１は約４ ｐＦ
位、ＭＯＳ）ランジスタの導通状態の抵抗Ｒ，８２は３
にΩ程度、バイポーラトランジスタ４４の電流増幅率β
は約ｌＯＯ程度として、７出力端子４７において観測さ
れる出力信号波形を計算した例を第１０図に示す。
置の大きさにより決定されるわけであるが、例えば、容
量Ｃマ８０は約４ ｐＦ位、容量ＣＨ３１は約４ ｐＦ
位、ＭＯＳ）ランジスタの導通状態の抵抗Ｒ，８２は３
にΩ程度、バイポーラトランジスタ４４の電流増幅率β
は約ｌＯＯ程度として、７出力端子４７において観測さ
れる出力信号波形を計算した例を第１０図に示す。
第１０図において横軸はスイッチングＭＯＳ）ランジメ
タ４０．４０’、４０″が導通した瞬間からの時間 ｔ
ｕｓｌを、縦軸は垂直ライン３８゜３８’、３８″の配
線容量Ｃマ８０に、各光センサセルから蛸号電荷が読出
されて１ボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧 ［Ｖ］ をそれぞれ示している
。
タ４０．４０’、４０″が導通した瞬間からの時間 ｔ
ｕｓｌを、縦軸は垂直ライン３８゜３８’、３８″の配
線容量Ｃマ８０に、各光センサセルから蛸号電荷が読出
されて１ボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧 ［Ｖ］ をそれぞれ示している
。
出力信号波形８５は負荷抵抗Ｒε４５がＩＯＫΩ、８６
は負荷抵抗Ｒ６４５が５にΩ、８７は負荷抵抗Ｒ６４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃマ８０と０Ｍ８１の容に分密によりＯ，Ｓ Ｖ
程度になっている。当然のことながら、負荷抵抗Ｒε４
５が大きい方が減衰睦は小さく、望ましい出力波形にな
っている。
は負荷抵抗Ｒ６４５が５にΩ、８７は負荷抵抗Ｒ６４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃマ８０と０Ｍ８１の容に分密によりＯ，Ｓ Ｖ
程度になっている。当然のことながら、負荷抵抗Ｒε４
５が大きい方が減衰睦は小さく、望ましい出力波形にな
っている。
立上り時間は、上記のパラメータ値のとき２約２０ ｎ
５ｅｃと高速である。スイッチングＭＯＳ）ランデスタ
４０．４０’、４０“の導通状態における抵抗ＲＭを小
さくすることにより、および、配線容１ｃマ 、ＣＭを
小さくすることにより、さらに高速の読出しも可能であ
る。
５ｅｃと高速である。スイッチングＭＯＳ）ランデスタ
４０．４０’、４０“の導通状態における抵抗ＲＭを小
さくすることにより、および、配線容１ｃマ 、ＣＭを
小さくすることにより、さらに高速の読出しも可能であ
る。
一ヒ記構成に係る光センサセルを利用した光電変換装置
では、各光センサセルのもつ増幅機能により、出力に現
れる電圧が大きいため、最終段の増幅アンプも、ＭＯ５
型撮像装置に比較してかなり簡単なもので良い、Ｅ記例
ではバイポーラトランジスタ１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、ＣＣＤＩ像’
！Ｉｔにおける最終段のアンプのＭＯＳ）ランジスタか
ら発生する画像上目につきやすいＩｆｆ雑音の問題が、
本実施例の光電変換装置では発生せず、きわめてＳ／Ｎ
比の良い６質を得ることが可能である。
では、各光センサセルのもつ増幅機能により、出力に現
れる電圧が大きいため、最終段の増幅アンプも、ＭＯ５
型撮像装置に比較してかなり簡単なもので良い、Ｅ記例
ではバイポーラトランジスタ１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、ＣＣＤＩ像’
！Ｉｔにおける最終段のアンプのＭＯＳ）ランジスタか
ら発生する画像上目につきやすいＩｆｆ雑音の問題が、
本実施例の光電変換装置では発生せず、きわめてＳ／Ｎ
比の良い６質を得ることが可能である。
上に述べた様に、−ヒ記構成に係る光センサセルを利用
した光電変換装置では、最終段の増幅アンプがきわめて
簡単なもので良いことから、最終段の増幅アンプを一つ
だけ設ける第７図に示した一実施例のごときタイプでは
なく、増幅アンプを複数個設置して、一つの画面を複数
に分割して読出す様な構成とすることも可能である。
した光電変換装置では、最終段の増幅アンプがきわめて
簡単なもので良いことから、最終段の増幅アンプを一つ
だけ設ける第７図に示した一実施例のごときタイプでは
なく、増幅アンプを複数個設置して、一つの画面を複数
に分割して読出す様な構成とすることも可能である。
第１１図に、分割読出し方式の一例を示す、第１１図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第７図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが、この第１１図の実施例では、３つの
等価な水平シフトレジスタ１００，１０１，１０２を設
け、これらの始動パルスを印加するための端子１０３に
始動パルスが入ると、１列目、（ｎ＋１）列目。
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第７図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが、この第１１図の実施例では、３つの
等価な水平シフトレジスタ１００，１０１，１０２を設
け、これらの始動パルスを印加するための端子１０３に
始動パルスが入ると、１列目、（ｎ＋１）列目。
（２ｎ＋１）列目（ｎは整数であり、この実施例では水
平方向絵素数は３ｎ個である。）に接続された各センサ
セルの出力が同時に読出されることになる１次の時点で
は、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出
されることになる。
平方向絵素数は３ｎ個である。）に接続された各センサ
セルの出力が同時に読出されることになる１次の時点で
は、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出
されることになる。
この実施例によれば、−木の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して、信号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり、分割読出し方式の
大きな利点である。
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して、信号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり、分割読出し方式の
大きな利点である。
第１１図に示した実施例では、等価な水平シフトレジス
ターを３つ設けた方式であったが、同様な機能は、水平
レジスター１つだけでももたせることが可能であ・る、
この場合の実施例を第１２図に示す。
ターを３つ設けた方式であったが、同様な機能は、水平
レジスター１つだけでももたせることが可能であ・る、
この場合の実施例を第１２図に示す。
第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯＳトランジスターと、最終段アン
プの中間の部分だけを書いたものであり、他の部分は、
第１１図の実施例と同じであるから省略している。
水平スイッチングＭＯＳトランジスターと、最終段アン
プの中間の部分だけを書いたものであり、他の部分は、
第１１図の実施例と同じであるから省略している。
この実施例では、１つの水平シフトレジスター１０４か
らの出力を１列口、（ｎ＋１）列目、（２ｎ＋１）夕噌
目のスイッチングＭＯＳトランジスターのゲートに接続
し、それらのラインを同時に読出す様にしている０次の
時点では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目
が読出されるわけである。
らの出力を１列口、（ｎ＋１）列目、（２ｎ＋１）夕噌
目のスイッチングＭＯＳトランジスターのゲートに接続
し、それらのラインを同時に読出す様にしている０次の
時点では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目
が読出されるわけである。
この実施例によれば、各スイッチングＭＯＳトランジス
ターのゲートへの配線は増加するものの２水平シフトレ
ジスターとしては１つだけで動作が可能である。
ターのゲートへの配線は増加するものの２水平シフトレ
ジスターとしては１つだけで動作が可能である。
第１１図、１２図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。
第ｔｉ図、第１２図の実施例ではいずれも、木石シフト
レジスター、垂直シフトレジスターの始動パルスおよび
クロックパルスは省略しているが、これらは、他のリフ
レッシュパルスと同様。
レジスター、垂直シフトレジスターの始動パルスおよび
クロックパルスは省略しているが、これらは、他のリフ
レッシュパルスと同様。
同一・チップ内に設けたクロー、クパルス発生器あるい
は、他のチップ−ヒに設けられたクロックパルス発生器
から供給される。
は、他のチップ−ヒに設けられたクロックパルス発生器
から供給される。
この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と （ｎ＋１）列目
の光センサセル間では、わずか蓄積時間が異なり、これ
により、暗電流成分および信号成分に、わずかの不連続
性が生じ、画像上目についてくる可能性も考えられるが
、これの量はわずかであり、実用上問題はない、また、
これが、許容限度以上になってきた場合でも、外部回路
を用いて、それを補正することは、キヨシ状波を発生さ
せ、これと暗電流成分との減算およびこれと信号成分の
乗除算により行なう従来の補正技術を使用することによ
り容易に可能である。
括リフレッシュを行なうと、ｎ列目と （ｎ＋１）列目
の光センサセル間では、わずか蓄積時間が異なり、これ
により、暗電流成分および信号成分に、わずかの不連続
性が生じ、画像上目についてくる可能性も考えられるが
、これの量はわずかであり、実用上問題はない、また、
これが、許容限度以上になってきた場合でも、外部回路
を用いて、それを補正することは、キヨシ状波を発生さ
せ、これと暗電流成分との減算およびこれと信号成分の
乗除算により行なう従来の補正技術を使用することによ
り容易に可能である。
この様な光電変換装置を用いて、カラー画像を撮像する
時は、光電変換装置のＥに、ストライプフィルターある
いは、モザイクフィルター等をオンチー２プ化したり、
又は、別に作ったカラーフィルターを貼合せることによ
りカラー信号を（りることか可能である。
時は、光電変換装置のＥに、ストライプフィルターある
いは、モザイクフィルター等をオンチー２プ化したり、
又は、別に作ったカラーフィルターを貼合せることによ
りカラー信号を（りることか可能である。
一例としてＲ，Ｇ、Ｈのストライプ・フィルターを使用
した時は、−ｈ記構酸に係る光センサセルを利用した光
電変換装置ではそれぞれ別々の最終段アンプよりＲ信号
、Ｇ信号、Ｂ信号を得ることが可能である。これの一実
施例を第１３図に示す、この第１３図も第１２図と同様
、水平レジスターのまわりだけを示している。他は第７
図および第１１図と同じであり、ただ１列口はＲのカラ
ーフィルター、２列口はＧのカラーフィルター、３列目
はＢのカラーフィルター、４列目はＲのカラーフィルタ
ーという様にカラーフィルターがついているものとする
。第１３図に示すごとく１列目、４列目、７列目−−−
−−−の各垂直ラインは出力ライン１１０に接続され、
これはＲ信号をとりだす、又２列目、５列目、８列目−
−−−−−の各垂直ラインは出力ライン１１１に接続さ
れ、これはＧ信号をとりだす、又同様にして、３列口。
した時は、−ｈ記構酸に係る光センサセルを利用した光
電変換装置ではそれぞれ別々の最終段アンプよりＲ信号
、Ｇ信号、Ｂ信号を得ることが可能である。これの一実
施例を第１３図に示す、この第１３図も第１２図と同様
、水平レジスターのまわりだけを示している。他は第７
図および第１１図と同じであり、ただ１列口はＲのカラ
ーフィルター、２列口はＧのカラーフィルター、３列目
はＢのカラーフィルター、４列目はＲのカラーフィルタ
ーという様にカラーフィルターがついているものとする
。第１３図に示すごとく１列目、４列目、７列目−−−
−−−の各垂直ラインは出力ライン１１０に接続され、
これはＲ信号をとりだす、又２列目、５列目、８列目−
−−−−−の各垂直ラインは出力ライン１１１に接続さ
れ、これはＧ信号をとりだす、又同様にして、３列口。
６列目、９列目−一一一一一の各垂直ラインは出力ライ
ン１１２に接続されＢ信号をとりだす、出力ライン１１
０，１１１，１１２はそれぞれオンチップ化されたリフ
レッシュ用ＭＯＳトランジスタおよび最終段アンプ、例
えばエミッタフォロ７タイプのバイポーラトランジスタ
に接続され、各カラー信号が別々に出力されるわけであ
る。
ン１１２に接続されＢ信号をとりだす、出力ライン１１
０，１１１，１１２はそれぞれオンチップ化されたリフ
レッシュ用ＭＯＳトランジスタおよび最終段アンプ、例
えばエミッタフォロ７タイプのバイポーラトランジスタ
に接続され、各カラー信号が別々に出力されるわけであ
る。
本発明の他の実施例に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を第１４図に示す、またそれの等価回路および全体
の回路構成図を第１５図（ａ）に示す。
ンサセルの他の例の基本構造および動作を説明するため
の図を第１４図に示す、またそれの等価回路および全体
の回路構成図を第１５図（ａ）に示す。
第１４図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。第１
４図において、すでに第１図で示した構成と異なる点は
、第１図の場合水平ライン配線ｌＯに接続されるＭＯＳ
キャパシタ電極９が一つだけであったものが上下に隣接
する光センサ−セルの側にもＭＯＳキャパシタ電極１２
０が接続され、１つの光センサセルからみた時に、ダブ
ルコンデンサータイプとなっていること、および図にお
いて上下に隣接する光センサセルのエミッタ７．７′は
２層配線にされた配線■８、および配線■１２１ （
第１４図では、垂直ラインが１本に見えるが、絶縁層を
介して２木のラインがｆｉ！、２１されている）に交互
に接続、すなわちエミッタ７はコンタクトホール１９を
通して配線■８に、エミッタ７′はコンタクトホール１
９′を通して配線■１２１にそれぞれ１１統されている
ことが異なっている。
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。第１
４図において、すでに第１図で示した構成と異なる点は
、第１図の場合水平ライン配線ｌＯに接続されるＭＯＳ
キャパシタ電極９が一つだけであったものが上下に隣接
する光センサ−セルの側にもＭＯＳキャパシタ電極１２
０が接続され、１つの光センサセルからみた時に、ダブ
ルコンデンサータイプとなっていること、および図にお
いて上下に隣接する光センサセルのエミッタ７．７′は
２層配線にされた配線■８、および配線■１２１ （
第１４図では、垂直ラインが１本に見えるが、絶縁層を
介して２木のラインがｆｉ！、２１されている）に交互
に接続、すなわちエミッタ７はコンタクトホール１９を
通して配線■８に、エミッタ７′はコンタクトホール１
９′を通して配線■１２１にそれぞれ１１統されている
ことが異なっている。
これはｆｆ１１５図（ａ）の等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベースに接
続されたＭＯＳキャパシタ１５０は水平ティン３１にＰ
ａ続され、ＭＯＳキャパシタ１５１は水平ライン３１′
に接続されている。また光センサセル１５２の図におい
て下に隣接する光センサセル１５２′のＭＯＳキャパシ
タ１５０′は共通する水平ライン３１′に接続されてい
る。
かとなる。すなわち、光センサセル１５２のベースに接
続されたＭＯＳキャパシタ１５０は水平ティン３１にＰ
ａ続され、ＭＯＳキャパシタ１５１は水平ライン３１′
に接続されている。また光センサセル１５２の図におい
て下に隣接する光センサセル１５２′のＭＯＳキャパシ
タ１５０′は共通する水平ライン３１′に接続されてい
る。
光センサセル１５２のエミッタは垂直ライン３８・に、
光センサセル１５２のエミッタは垂直ライン１３８に、
光センサセル１５２のエミッタは垂直ライン３８という
様にそれぞれ交互に接続されている。
光センサセル１５２のエミッタは垂直ライン１３８に、
光センサセル１５２のエミッタは垂直ライン３８という
様にそれぞれ交互に接続されている。
第１５図（ａ）の等価回路では１以上述べた基本の光セ
ンサーセル部以外で、第７図の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイッチング
ＭＯＳトランジスタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯＳトランジスタ
１４８、および垂直ライン３８を選択するスイッチング
ＭＯＳトランジスタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯＳトランジスタ１４０が迫
力Ｕされ、また出力アンプ系が一つ増設されている。こ
の出力系の構成は、各ラインをリフレッシュするための
スイッチングＭＯＳトランジスタ４８、および１４８が
接続されている様な構成とし、さらに水平スキャン用の
スイッチングＭＯＳトランジスタを用いる第１５図（ｂ
）に示す様にして出力アンプを一つだけにする構成もま
た可能である。第１５図（ｂ）では第１５図（ａ）の垂
直ライン選択および出力アンプ系の部分だけを示してい
る。
ンサーセル部以外で、第７図の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイッチング
ＭＯＳトランジスタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯＳトランジスタ
１４８、および垂直ライン３８を選択するスイッチング
ＭＯＳトランジスタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯＳトランジスタ１４０が迫
力Ｕされ、また出力アンプ系が一つ増設されている。こ
の出力系の構成は、各ラインをリフレッシュするための
スイッチングＭＯＳトランジスタ４８、および１４８が
接続されている様な構成とし、さらに水平スキャン用の
スイッチングＭＯＳトランジスタを用いる第１５図（ｂ
）に示す様にして出力アンプを一つだけにする構成もま
た可能である。第１５図（ｂ）では第１５図（ａ）の垂
直ライン選択および出力アンプ系の部分だけを示してい
る。
この第１４図の光センサセル及び第１５図（ａ）に示す
実施例によれば１次の様な動作が可能である。すなわち
、今水平ライン３１に接続された各光センサセルの読出
し動作が終了し、テレビ動作における水平ブランキング
期間にある時、垂直シフトレジスター３２からの出力パ
ルスが水平ライン３１′に出力されるとＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。
実施例によれば１次の様な動作が可能である。すなわち
、今水平ライン３１に接続された各光センサセルの読出
し動作が終了し、テレビ動作における水平ブランキング
期間にある時、垂直シフトレジスター３２からの出力パ
ルスが水平ライン３１′に出力されるとＭＯＳキャパシ
タ１５１を通して、読出しの終了した光センサセル１５
２をリフレッシュする。このとき、スイッチングＭＯＳ
トランジスタ４８は導通状態にされ、垂直ライン３８は
接地されている。
また水平ライン３１′に接続されたＭＯＳキャパシタ１
５０′を通して光センサ セル１５２′の出力が垂直ラ
イン１３Ｂに読出される。このとき当然のことながらス
イッチングＭＯＳ）ランジスタ１４８は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に−・つの鉄血スキャンパルスにより、す
でに読出しを終了した光センサ セルのリフレッシュと
、次のラインの光センサ セルの読出しが同一・のパル
スで同時的に行なうことが可能である。このときすでに
説明した様にリフレッシュする時の電圧と読出しの時の
電圧は、読出し時には、高速読出しの必要性からバイア
ス電圧をかけるので異なってくるが、これは第１４図に
示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャ
パシタ電極１２０の面積を変えることにより各電極に同
一の電圧が印加されても各光センサ セルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。
５０′を通して光センサ セル１５２′の出力が垂直ラ
イン１３Ｂに読出される。このとき当然のことながらス
イッチングＭＯＳ）ランジスタ１４８は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に−・つの鉄血スキャンパルスにより、す
でに読出しを終了した光センサ セルのリフレッシュと
、次のラインの光センサ セルの読出しが同一・のパル
スで同時的に行なうことが可能である。このときすでに
説明した様にリフレッシュする時の電圧と読出しの時の
電圧は、読出し時には、高速読出しの必要性からバイア
ス電圧をかけるので異なってくるが、これは第１４図に
示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャ
パシタ電極１２０の面積を変えることにより各電極に同
一の電圧が印加されても各光センサ セルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。
すなわち、リフレッシュ用ＭＯＳキャパシタの面積は２
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全Ｎを一括リフレ
ッシュするのではなく、−ラインずつリフレッシュして
いく場合には、第１図（ｂ）に示されるようにコレクタ
をｐ型あるいはｎ 基板で構成しておいてもよいが、水
平ラインごとにコレクタを分離して設けた方が望ましい
ことがある。コレクタが基板になっている場合には、全
光センサセルのコレクタが共通領域となっているため、
蓄積および受光読出し状態ではコレクタに一定のバイア
ス電圧が加わった状態になっている。もちろん、すでに
説明したようにコレクタにバイアス電圧が加わった状態
でも浮遊ベースのリフレッシュは、エミッタの間で行な
える。ただし、この場合には、ベース領域のリフレッシ
ュが行なわれると同時に、リフレッシュパルスが印加さ
れたセルのエミッタコレクタ間に無駄なｉｔｔ流が流れ
、消費電力を大きくするという欠点が伴なう、こうした
欠点を克服するためには、全センサセルのコレクタを共
通領域とせずに、各水平ラインに並ぶセンサセルのコレ
クタは共通になるが、各水平ラインごとのコレクタは互
いに分離された構造にする。すなわち、第１図の構造に
関連させて説明すれば、基板はｐ型にして、ｐ型基板中
にコレクタ 各水平ラインごとに互いに分離されたｎｌ
埋込領域を設けた構造にする。隣り合う水平ラインの
ｎ３ 埋込９Ｒ域の分離は、ｐ領域を間に介在させる
構造でもよい、水平ラインに沿って埋込まれるコレクタ
のキャパシタを減少させるには、絶縁物分離の方が優れ
ている。第１図では、コレクタが基板で構成されている
から、センサセルを囲む分離領域はすべてほとんど同じ
深さまで設けられている。一方、各水平ラインごとのコ
レクタを互いに分離するには、水平ライン方向の分離領
域を乗置ライン方向の分離領域より必要な値だけ深くし
ておくことになる。
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全Ｎを一括リフレ
ッシュするのではなく、−ラインずつリフレッシュして
いく場合には、第１図（ｂ）に示されるようにコレクタ
をｐ型あるいはｎ 基板で構成しておいてもよいが、水
平ラインごとにコレクタを分離して設けた方が望ましい
ことがある。コレクタが基板になっている場合には、全
光センサセルのコレクタが共通領域となっているため、
蓄積および受光読出し状態ではコレクタに一定のバイア
ス電圧が加わった状態になっている。もちろん、すでに
説明したようにコレクタにバイアス電圧が加わった状態
でも浮遊ベースのリフレッシュは、エミッタの間で行な
える。ただし、この場合には、ベース領域のリフレッシ
ュが行なわれると同時に、リフレッシュパルスが印加さ
れたセルのエミッタコレクタ間に無駄なｉｔｔ流が流れ
、消費電力を大きくするという欠点が伴なう、こうした
欠点を克服するためには、全センサセルのコレクタを共
通領域とせずに、各水平ラインに並ぶセンサセルのコレ
クタは共通になるが、各水平ラインごとのコレクタは互
いに分離された構造にする。すなわち、第１図の構造に
関連させて説明すれば、基板はｐ型にして、ｐ型基板中
にコレクタ 各水平ラインごとに互いに分離されたｎｌ
埋込領域を設けた構造にする。隣り合う水平ラインの
ｎ３ 埋込９Ｒ域の分離は、ｐ領域を間に介在させる
構造でもよい、水平ラインに沿って埋込まれるコレクタ
のキャパシタを減少させるには、絶縁物分離の方が優れ
ている。第１図では、コレクタが基板で構成されている
から、センサセルを囲む分離領域はすべてほとんど同じ
深さまで設けられている。一方、各水平ラインごとのコ
レクタを互いに分離するには、水平ライン方向の分離領
域を乗置ライン方向の分離領域より必要な値だけ深くし
ておくことになる。
各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレ？レユ動作が始まるＤ′ｉに、その
水平ラインのコレクタの電圧を接地すれば、前述したよ
うなエミッタコレクタ間電流は流れず、消：！？ｆｔ力
の増加をもたらさない、リフレッシュが終って光信号に
よる電荷′Ｉａ積動作に入る時に、ふたたびコレクタ領
域には所定のバイアス′咀圧を印加する。
しが終って、リフレ？レユ動作が始まるＤ′ｉに、その
水平ラインのコレクタの電圧を接地すれば、前述したよ
うなエミッタコレクタ間電流は流れず、消：！？ｆｔ力
の増加をもたらさない、リフレッシュが終って光信号に
よる電荷′Ｉａ積動作に入る時に、ふたたびコレクタ領
域には所定のバイアス′咀圧を印加する。
また第１５図（ａ）の等価回路によれば、各水平ライン
毎に出力は出力端子４７および１４７に交Ｉ７に出力さ
れることになる。これは、すでに説明したことく、第１
５図（ｂ）の様な構成にすることにより一つのアンプか
ら出力をとりだすことも０■能である。
毎に出力は出力端子４７および１４７に交Ｉ７に出力さ
れることになる。これは、すでに説明したことく、第１
５図（ｂ）の様な構成にすることにより一つのアンプか
ら出力をとりだすことも０■能である。
以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり１通常のテレビカ
メラ等の応用分野にも適用することがデできる。
で、ラインリフレッシュが可能となり１通常のテレビカ
メラ等の応用分野にも適用することがデできる。
本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つの二ミッタに複数の
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。
ミッタを設けた構成あるいは、一つの二ミッタに複数の
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。
これは木発Ｉ」による光電変換？ｃ置の各光センサセル
が増幅機能をもつことから、一つの光センサセルから複
数の出力をとりだすために、各光センサセルに複数の配
線容量が接続されても、光センサセルの内部で発生した
蓄積電圧Ｖｐが、まった〈減衰することなしに各出力に
読出すことが可能であることに起因している。
が増幅機能をもつことから、一つの光センサセルから複
数の出力をとりだすために、各光センサセルに複数の配
線容量が接続されても、光センサセルの内部で発生した
蓄積電圧Ｖｐが、まった〈減衰することなしに各出力に
読出すことが可能であることに起因している。
この峰に、各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光重変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。
とができる構成により、各光センサセルを多数配列して
なる光重変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。
次に未発明に係る光′Ｒｔ変換装置の一製法例について
説明する。第１６図に、選択エピタキシャル成長（Ｎ、
Ｅｎｄｏ ｅｔ ａｌ、 ”Ｎｏｖｅｌ ｄｅｖｉ
ｃｅ ｉｓｏｌａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ ｗ
ｉｔｈ ５ｅｌｅｃｔｅｄ ｅｐｉｔａｘｉａｌ
ｇｒｏｗｔｈ”丁ｅｃｈ、 Ｄｉｇ、 ｏｆ
Ｉｎ２ １ ＥＤＭ 、ＰＰ、 ２４１−２４４
参照）を用いたその製法の一例を示す。
説明する。第１６図に、選択エピタキシャル成長（Ｎ、
Ｅｎｄｏ ｅｔ ａｌ、 ”Ｎｏｖｅｌ ｄｅｖｉ
ｃｅ ｉｓｏｌａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ ｗ
ｉｔｈ ５ｅｌｅｃｔｅｄ ｅｐｉｔａｘｉａｌ
ｇｒｏｗｔｈ”丁ｅｃｈ、 Ｄｉｇ、 ｏｆ
Ｉｎ２ １ ＥＤＭ 、ＰＰ、 ２４１−２４４
参照）を用いたその製法の一例を示す。
ｌ〜１０Ｘ Ｉ Ｏ”ｃｍ−’程度の不純物濃度のｎ形
Ｓｉ基板１の裏面側に、コンタクト用のｎ′″領域１１
を、 ＡｓあるいはＰの拡散で設ける。ｎ”領域からの
オートドーピングを騎ぐために、図には示さないが酸化
膜及び窒化膜を裏面に通常は設けておく 。
Ｓｉ基板１の裏面側に、コンタクト用のｎ′″領域１１
を、 ＡｓあるいはＰの拡散で設ける。ｎ”領域からの
オートドーピングを騎ぐために、図には示さないが酸化
膜及び窒化膜を裏面に通常は設けておく 。
基板１は、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ ７１による結晶が適して
いる。基板１の表面に略々ｌ−間程度の酸化膜をウェッ
ト酸化により形成する。すなわち、Ｈ，Ｏ雰囲気かある
いは（Ｈを十〇、）雰囲気で酸化する。積層欠陥等を生
じさせずに良好な酸化膜を得るには、９００℃程度の温
度での高圧酸化が適している。
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ ７１による結晶が適して
いる。基板１の表面に略々ｌ−間程度の酸化膜をウェッ
ト酸化により形成する。すなわち、Ｈ，Ｏ雰囲気かある
いは（Ｈを十〇、）雰囲気で酸化する。積層欠陥等を生
じさせずに良好な酸化膜を得るには、９００℃程度の温
度での高圧酸化が適している。
その上に、たとえば２〜４ＩＬｍ程度の厚さの５ｉ０２
膜をｃｖｏで堆積ｔ６− ＣＮｔ ＋ ＳｉＨ４＋
０２）ガス系で、３００〜５００℃程度の温度で所望の
厚さのＳｉｎ、膜を堆積する。Ｏ，／ ＳｉＨ４のモル
比は温度にもよるが４〜４０程度に設定する。フォトリ
ングラフィ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、 （ＣＦ、＋ｌ
（、）、０２Ｆ、、ＣＨ，Ｆ。
膜をｃｖｏで堆積ｔ６− ＣＮｔ ＋ ＳｉＨ４＋
０２）ガス系で、３００〜５００℃程度の温度で所望の
厚さのＳｉｎ、膜を堆積する。Ｏ，／ ＳｉＨ４のモル
比は温度にもよるが４〜４０程度に設定する。フォトリ
ングラフィ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、 （ＣＦ、＋ｌ
（、）、０２Ｆ、、ＣＨ，Ｆ。
等のガスを用いたりアクティブイオンエツチングで除去
する（第１６図の工程（ａ））、例えば、ｌ０Ｘ１０ル
鵬２に１画素を設ける場合には、ｌＯ＃Ｌ■ピッチのメ
ツシュ状にＳ ｉＯ，膜を残す、 ５ｉ０２膜の幅は
たとえば２枇朧程度に選ばれる。リアクティブイオンエ
ツチングによる表面のダメージ層及び７り袋層を、＾ｒ
／Ｃ１ｔ ガス系プラズマエツチングかウェー／ ）エ
ッチ〉グによって除去した後、超高真室中における１１
着かもしくは、ロードロック形式で十分１こ雰囲気が清
浄になされたスパッタ、あるいは、ＳｉＨ４ガスにＣＯ
，レーザ光線を照射する減圧ｆｆ１ＣＶＤで、アモルフ
ァスシリコン３０１を堆積する（第１６図）工程（ｂ）
）、 ＣＢ ｒ Ｆ ｓ 、 ＣＣ１ｔＦｉ、 ＣＩ
２ 等のガスを用いたりアクティブイオンエツチングに
よる異方性ニー７チにより、Ｓｉ０２層側面に堆積して
いる以外のアモルファスシリコンを除去する（１１１６
図の工程（Ｃ）） 、前と同様に、ダメージと汚染層を
十分除去した後、シリコン基板表面を十分清浄に洗浄し
、 （層２ ＋５ｉＨ１、ＣＯ２＋ｔｔｃ之）ガス系に
よりシリコン層の選択成長を行う、数１０Ｔｏｒｒの減
圧状態で成長は行い、基板温度は８００〜１０００℃、
８０文のモル比をある程度以Ｅ高い債に設定する。
８０文の量が少なすぎると選択成長は起こらない、シリ
コンノ＆板、ヒにはシリコン結晶層が成長するが、 Ｓ
ｉ０２層ヒのシリコンはＨＣｌによってエツチングされ
てしまうため、 ＳｉＯ２滑ｔＺにはシリコンはｉｌＥ
ｉしない（第１６図（ｄ））、 ｎ−層５の厚さは
たとえば３〜５川！１４’ｌ！度である。
する（第１６図の工程（ａ））、例えば、ｌ０Ｘ１０ル
鵬２に１画素を設ける場合には、ｌＯ＃Ｌ■ピッチのメ
ツシュ状にＳ ｉＯ，膜を残す、 ５ｉ０２膜の幅は
たとえば２枇朧程度に選ばれる。リアクティブイオンエ
ツチングによる表面のダメージ層及び７り袋層を、＾ｒ
／Ｃ１ｔ ガス系プラズマエツチングかウェー／ ）エ
ッチ〉グによって除去した後、超高真室中における１１
着かもしくは、ロードロック形式で十分１こ雰囲気が清
浄になされたスパッタ、あるいは、ＳｉＨ４ガスにＣＯ
，レーザ光線を照射する減圧ｆｆ１ＣＶＤで、アモルフ
ァスシリコン３０１を堆積する（第１６図）工程（ｂ）
）、 ＣＢ ｒ Ｆ ｓ 、 ＣＣ１ｔＦｉ、 ＣＩ
２ 等のガスを用いたりアクティブイオンエツチングに
よる異方性ニー７チにより、Ｓｉ０２層側面に堆積して
いる以外のアモルファスシリコンを除去する（１１１６
図の工程（Ｃ）） 、前と同様に、ダメージと汚染層を
十分除去した後、シリコン基板表面を十分清浄に洗浄し
、 （層２ ＋５ｉＨ１、ＣＯ２＋ｔｔｃ之）ガス系に
よりシリコン層の選択成長を行う、数１０Ｔｏｒｒの減
圧状態で成長は行い、基板温度は８００〜１０００℃、
８０文のモル比をある程度以Ｅ高い債に設定する。
８０文の量が少なすぎると選択成長は起こらない、シリ
コンノ＆板、ヒにはシリコン結晶層が成長するが、 Ｓ
ｉ０２層ヒのシリコンはＨＣｌによってエツチングされ
てしまうため、 ＳｉＯ２滑ｔＺにはシリコンはｉｌＥ
ｉしない（第１６図（ｄ））、 ｎ−層５の厚さは
たとえば３〜５川！１４’ｌ！度である。
不純物濃度は、好ましくはｌＯ１′〜ｌＯ１！０１１程
度に設定する。もちろん、この範囲をずれてもよし１が
、ｐ ｎ−接合の拡散電位で完全に空乏化するかもしく
はコレクタに動作電圧を印加した状態では、少なくとも
ｎ−領域が完全に空乏化するような不純物濃度および厚
さに選ぶのが望ましい。
度に設定する。もちろん、この範囲をずれてもよし１が
、ｐ ｎ−接合の拡散電位で完全に空乏化するかもしく
はコレクタに動作電圧を印加した状態では、少なくとも
ｎ−領域が完全に空乏化するような不純物濃度および厚
さに選ぶのが望ましい。
通常入手できる）ＩＣＱガスには大量の水分が含まれて
いるため、シリコン基板表面で常に酸化膜が形成される
というようなことになって、到底高品質のエピタキシャ
ル成長は望めない、水分の多い）１ｃＪＩは、ボンベに
入っている状態でボンベの材料と反応し鉄分を中心とす
る重金属を大量に含むことになって１重金属汚染の多い
エビ層になり易い、光センサ−セルに使用するエビ層は
、暗電流成分が少ない程望ましいわけであるから、重金
属による汚染は極限まで抑える必要がある。 ５ｉ）
Ｉｔｅｌ、に超高純度の材料を使用することはもちろん
であるが、 Ｈ（ｄｌには特に水分の少ない、望ましく
は少なくとも水分含有犠が０．５ｐｐｍ以下のものを使
用する。もちろん、水分含有通は少ない程よい。
いるため、シリコン基板表面で常に酸化膜が形成される
というようなことになって、到底高品質のエピタキシャ
ル成長は望めない、水分の多い）１ｃＪＩは、ボンベに
入っている状態でボンベの材料と反応し鉄分を中心とす
る重金属を大量に含むことになって１重金属汚染の多い
エビ層になり易い、光センサ−セルに使用するエビ層は
、暗電流成分が少ない程望ましいわけであるから、重金
属による汚染は極限まで抑える必要がある。 ５ｉ）
Ｉｔｅｌ、に超高純度の材料を使用することはもちろん
であるが、 Ｈ（ｄｌには特に水分の少ない、望ましく
は少なくとも水分含有犠が０．５ｐｐｍ以下のものを使
用する。もちろん、水分含有通は少ない程よい。
エピタキシャル成長層をさらに高品質にするには、）基
板をまず１１５０〜１２５０℃程度の高温処理で表面近
傍から酸素を除去して、その後８００℃程度の長時間熱
処理により基板内部にマイクロディフェクトを多数発生
させ、デヌーデットゾーンを有するイントリシックゲー
、タリングの行える基板にしておくこともきわめて有効
である０分離領域としての Ｓｉ０２層４が存在した状
態でのエピタキシャル成長を行うわけであるから、
Ｓｉｎ、からの酸素のとり込みを少なくするため、成長
温度は低い程望ましい０通常よく使われる高周波加熱法
では、カーボンサセプタからの汚染が多くて、より・屑
の低温化は難しい１反応室内にカーボンサセプタなど持
込まないランプ加熱によるウェハ直接加熱法がｔ＆長雰
囲気をもっともクリーンにできて、高品質エビ層を低温
で成長させられる。
板をまず１１５０〜１２５０℃程度の高温処理で表面近
傍から酸素を除去して、その後８００℃程度の長時間熱
処理により基板内部にマイクロディフェクトを多数発生
させ、デヌーデットゾーンを有するイントリシックゲー
、タリングの行える基板にしておくこともきわめて有効
である０分離領域としての Ｓｉ０２層４が存在した状
態でのエピタキシャル成長を行うわけであるから、
Ｓｉｎ、からの酸素のとり込みを少なくするため、成長
温度は低い程望ましい０通常よく使われる高周波加熱法
では、カーボンサセプタからの汚染が多くて、より・屑
の低温化は難しい１反応室内にカーボンサセプタなど持
込まないランプ加熱によるウェハ直接加熱法がｔ＆長雰
囲気をもっともクリーンにできて、高品質エビ層を低温
で成長させられる。
反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが魔れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱によるウェハ直接加
熱法は、高品質エビ層を得るのに適している。成長時に
ウェハ表面への紫外線照射は、エビ層の品質をさらに向
上させる。
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが魔れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱によるウェハ直接加
熱法は、高品質エビ層を得るのに適している。成長時に
ウェハ表面への紫外線照射は、エビ層の品質をさらに向
上させる。
分離領域４となるＳｉｎ、層のｍ壁にはアモルファスシ
リコンが堆積している（第１６図の工程（Ｃ））、アモ
ルファスシリコンは固相成長で単結晶化し易いため、５
ｉｎｔ分離領域４との界面近傍の結晶が非常に優れたも
のになる。高抵抗ｎ−暦５を選択エピタキシャル成長に
より形成した後（第１６図の工程（ｄ））、表面濃度１
〜２０Ｘ１０”０１３程度のＰ領域６を、ドープトオキ
サイドからの拡散か、あるいは低ドーズのイオン注入層
をソースとした拡散により所定の深さまで形成する。
リコンが堆積している（第１６図の工程（Ｃ））、アモ
ルファスシリコンは固相成長で単結晶化し易いため、５
ｉｎｔ分離領域４との界面近傍の結晶が非常に優れたも
のになる。高抵抗ｎ−暦５を選択エピタキシャル成長に
より形成した後（第１６図の工程（ｄ））、表面濃度１
〜２０Ｘ１０”０１３程度のＰ領域６を、ドープトオキ
サイドからの拡散か、あるいは低ドーズのイオン注入層
をソースとした拡散により所定の深さまで形成する。
ｐ領域６の深さはたとえば０．６〜ｔｐ鵬程度である。
ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度をとげようとすれば、ｐ領域６の不純物ａ度
を下げてＣ’ｏｅを小さくすることが望ましい、Ｃｂｅ
は略々次のように与えられる。
する。感度をとげようとすれば、ｐ領域６の不純物ａ度
を下げてＣ’ｏｅを小さくすることが望ましい、Ｃｂｅ
は略々次のように与えられる。
ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、
で与えられる。ここで、（はシリコン結晶の誘電率、Ｎ
ｏ はエミッタの不純物濃度、ＮＡ はベースのエ
ミッタに隣接する部分の不純物密度、ｎ） は真性キャ
リア濃度である。ＮＡを小さくする程Ｃｂｅは小さくな
って、感度は上昇するが、ＮＡ をあまり小さくしすぎ
るとベース領域が動作状態で完全に空乏化してパンチン
グスルー状態になってしまうため、あまり低くはできな
い、ベース領域が完全に空乏化してパンチングスルー状
態にならない程度に設定する。
ｏ はエミッタの不純物濃度、ＮＡ はベースのエ
ミッタに隣接する部分の不純物密度、ｎ） は真性キャ
リア濃度である。ＮＡを小さくする程Ｃｂｅは小さくな
って、感度は上昇するが、ＮＡ をあまり小さくしすぎ
るとベース領域が動作状態で完全に空乏化してパンチン
グスルー状態になってしまうため、あまり低くはできな
い、ベース領域が完全に空乏化してパンチングスルー状
態にならない程度に設定する。
その後、シリコン基板表面に（Ｈ，＋Ｑ、 ）ガス系ス
チーム酸化により数１ＯＡから数１００八程度の厚さの
熱酸化ｌｌ！Ｊ３を、ａＯＯ〜９００℃程度の温度で形
成する。その上に、（Ｓｉｎ４ｊ、ＮＪ ）系ガスのＣ
ｖＤで窒化膜（Ｓｉ、ＮＡ）３０２を５００〜１５００
Ａ程度の厚さで形成する。形成温度は７００〜９００
℃程度である。 ＮＨ３ガスも、 ＨＣｇＬガスと並ん
で通常入手できる製品は、大量に水分を含んでいる。水
分の多いＭｌ（、ガスを原材祠に使うと、酸素濃度の多
い窒化膜となり、再現性に乏しくなると同時に、その後
の５ｉＯＩ Ｉｌｌとの選択ニー。
チーム酸化により数１ＯＡから数１００八程度の厚さの
熱酸化ｌｌ！Ｊ３を、ａＯＯ〜９００℃程度の温度で形
成する。その上に、（Ｓｉｎ４ｊ、ＮＪ ）系ガスのＣ
ｖＤで窒化膜（Ｓｉ、ＮＡ）３０２を５００〜１５００
Ａ程度の厚さで形成する。形成温度は７００〜９００
℃程度である。 ＮＨ３ガスも、 ＨＣｇＬガスと並ん
で通常入手できる製品は、大量に水分を含んでいる。水
分の多いＭｌ（、ガスを原材祠に使うと、酸素濃度の多
い窒化膜となり、再現性に乏しくなると同時に、その後
の５ｉＯＩ Ｉｌｌとの選択ニー。
ランプで選択比が取れないという結果を招く。
旧（、ガスも、少なくとも水分含有量が０．５ρＰＨ１
以下のものにする。水分含有量は少ない程望ましいこと
はいうまでもない、窒化膜３０２の上にさらにＰＳＧＩ
Ｉ！Ｊ３００をＣＶＤにより堆積する。ガス系は、たと
えば、（Ｎ、 ＋ ５ｉｔ（４＋ ０２ ＋ＰＨｓ ’
）を用いて、３００−４５０℃程度の温度で２０００〜
３０００人程度の厚さのＰＳＧ膜をＣＶＤにより堆積す
る（第１６図の工程（ＩＩ））、 ２度のマスク合せ
工程を含むフォトリソグラフィー工程により、ｎゝ領域
７上と、リフレッシュ及び読み出しパルス印加電極Ｅに
、Ａｓドープのポリシリコン１ｌ１３０４を唯積する。
以下のものにする。水分含有量は少ない程望ましいこと
はいうまでもない、窒化膜３０２の上にさらにＰＳＧＩ
Ｉ！Ｊ３００をＣＶＤにより堆積する。ガス系は、たと
えば、（Ｎ、 ＋ ５ｉｔ（４＋ ０２ ＋ＰＨｓ ’
）を用いて、３００−４５０℃程度の温度で２０００〜
３０００人程度の厚さのＰＳＧ膜をＣＶＤにより堆積す
る（第１６図の工程（ＩＩ））、 ２度のマスク合せ
工程を含むフォトリソグラフィー工程により、ｎゝ領域
７上と、リフレッシュ及び読み出しパルス印加電極Ｅに
、Ａｓドープのポリシリコン１ｌ１３０４を唯積する。
この場合ｐドープのポリシリコン膜を使ってもよい、た
とえば％２回のフォトリングラフイー工程により、エミ
ッタＥは、Ｐ Ｓ Ｇ ＩＩＵ 。
とえば％２回のフォトリングラフイー工程により、エミ
ッタＥは、Ｐ Ｓ Ｇ ＩＩＵ 。
Ｓｉ３ Ｎ ４膜、 ５ｉ０２膜をすべて除去し、リ
フレッシュおよび及び読み出しパルス印加電極を設ける
部分には下地のｓｉｏ、 ｓを残して、ＰＳＧｖとＳｉ
ｌ Ｎ ｍ 膜のみエツチングする。その後、Ａｓドー
プのポリシリコンを、（Ｍｙ ＋ＳｉＨ４＋Ａｓ）ｌ
１ ）もしくは（Ｈ２＋ Ｓｉ）＋４ ＋ Ａｌ１３
）ガスーｒｃＶＤ法により＊ａする。堆積温度は５５０
℃〜７００℃程度、膜厚は ｔｏｏｏ〜２００ＯＡであ
る。ノンドープのポリシリコンをＣＶＤ法で堆積してお
いて、その後Ａｓ又はＰを拡散してももちろんよい、エ
ミッタとリフレッシュ及び読み出しパルス印加Ｔｊ、極
上を除いた他の部分のポリシリコン膜をマスク合わせフ
ォトリソグラフィー工程の後エツチングで除去する。さ
らに、ＰＳＧ膜をエツチングすると、リフトオフにより
ＰＳＧｉｌｌに堆積していたポリシリコンはセルファラ
イン的に除去されてしまう（第１６図の工程（ｆ））、
ポリシリコン膜のエツチングはＣＢ Ｃ１！ Ｆａ 、
（ＣＢ ｒ Ｆｌ ＋ｃ ｔ、 ）等のガス系でエ
ツチングし、ＳｉｓＮ４ｇはＣＩ（。
フレッシュおよび及び読み出しパルス印加電極を設ける
部分には下地のｓｉｏ、 ｓを残して、ＰＳＧｖとＳｉ
ｌ Ｎ ｍ 膜のみエツチングする。その後、Ａｓドー
プのポリシリコンを、（Ｍｙ ＋ＳｉＨ４＋Ａｓ）ｌ
１ ）もしくは（Ｈ２＋ Ｓｉ）＋４ ＋ Ａｌ１３
）ガスーｒｃＶＤ法により＊ａする。堆積温度は５５０
℃〜７００℃程度、膜厚は ｔｏｏｏ〜２００ＯＡであ
る。ノンドープのポリシリコンをＣＶＤ法で堆積してお
いて、その後Ａｓ又はＰを拡散してももちろんよい、エ
ミッタとリフレッシュ及び読み出しパルス印加Ｔｊ、極
上を除いた他の部分のポリシリコン膜をマスク合わせフ
ォトリソグラフィー工程の後エツチングで除去する。さ
らに、ＰＳＧ膜をエツチングすると、リフトオフにより
ＰＳＧｉｌｌに堆積していたポリシリコンはセルファラ
イン的に除去されてしまう（第１６図の工程（ｆ））、
ポリシリコン膜のエツチングはＣＢ Ｃ１！ Ｆａ 、
（ＣＢ ｒ Ｆｌ ＋ｃ ｔ、 ）等のガス系でエ
ツチングし、ＳｉｓＮ４ｇはＣＩ（。
Ｆ２１”のガスでエツチングする。
次に、ＰＳＧ膜３０５を、すでに述べたようなガス系の
ＣＶＤ法で［＆した後、マスク合わせ工程とエツチング
て程とにより、リフレッシュパルス及び読み出しパルス
電極用ポリシリコン咬上にコンタクトホールを開ける。
ＣＶＤ法で［＆した後、マスク合わせ工程とエツチング
て程とにより、リフレッシュパルス及び読み出しパルス
電極用ポリシリコン咬上にコンタクトホールを開ける。
こうした状態で、ＡＩ 、 ＡＩ −Ｓｉ、ＡＭ −Ｃ
ｕ −Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て地積するか、あるいは（ＣＨ３） ３ ＡｌｌやＡＭ
ＣＩ、を原材料ガスとするプラズマＣＶＤ法、あるいは
また上記原材料ガスのＡ文−ＣポンドやＡ交−０１ボン
ドを直接光照射により切断する光照射ＣＶＤ法により
Ａ文を＃Ｘ積する。 （ＣＨｌ） ｓ ＡｎやＩＱ
Ｃ１，を原材料ガスとして上記のようなＣＶＤ法を行う
場合には、大過剰に水素を流しておく、細くてかつ急峻
なコンタクトホールにＡ文を堆積するには、水分や酸素
混入のまったくないクリーン雰囲気の中で３００〜４０
０℃膜厚に基板温度を上げたＣＶＤ法が優れている。第
１図に示された金属配線１０のバターニングを終えた後
１層間絶縁膜３０６をＣＶＤ法で堆積する。３０６は、
前述したＰＳＧ膜、あるいはＣＶＤ法ｓｈｏ、 ｍ、あ
るいは耐水性等を考慮しする必要がある場合には、（Ｓ
ｉＨ，＋Ｎｏ、 ）ガス系のプラズマＣＶＤ法にょて形
成したＳｉ、Ｎ、膜である。 Ｓｉｎ Ｎ 、膜中の水
素の含有量を低く抑えるためには、 （ＳｉＨ４＋Ｎ
ｔ ）ガス系でのプラズマＣＶＤ法を使用する。
ｕ −Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て地積するか、あるいは（ＣＨ３） ３ ＡｌｌやＡＭ
ＣＩ、を原材料ガスとするプラズマＣＶＤ法、あるいは
また上記原材料ガスのＡ文−ＣポンドやＡ交−０１ボン
ドを直接光照射により切断する光照射ＣＶＤ法により
Ａ文を＃Ｘ積する。 （ＣＨｌ） ｓ ＡｎやＩＱ
Ｃ１，を原材料ガスとして上記のようなＣＶＤ法を行う
場合には、大過剰に水素を流しておく、細くてかつ急峻
なコンタクトホールにＡ文を堆積するには、水分や酸素
混入のまったくないクリーン雰囲気の中で３００〜４０
０℃膜厚に基板温度を上げたＣＶＤ法が優れている。第
１図に示された金属配線１０のバターニングを終えた後
１層間絶縁膜３０６をＣＶＤ法で堆積する。３０６は、
前述したＰＳＧ膜、あるいはＣＶＤ法ｓｈｏ、 ｍ、あ
るいは耐水性等を考慮しする必要がある場合には、（Ｓ
ｉＨ，＋Ｎｏ、 ）ガス系のプラズマＣＶＤ法にょて形
成したＳｉ、Ｎ、膜である。 Ｓｉｎ Ｎ 、膜中の水
素の含有量を低く抑えるためには、 （ＳｉＨ４＋Ｎ
ｔ ）ガス系でのプラズマＣＶＤ法を使用する。
プラズマＣＶＤ法によるダメージを現象させ形成された
Ｓｉ３ Ｎ 、膜の電気的耐圧を大きくシ、かつリーク
電流を小さくするには光ＣＶＤ法にょるＳｉｌ Ｎ ａ
ＩＩＱがすぐれている。光ＣＶＤ法には２通りの方法
がある＊ （Ｓｉ）Ｉ ４ ＋Ｎｈ ＋８ｇ）ガス系
で外部から水銀ランプの２５３７Ａの紫外線を照射する
方法と、 （ＳｉＨ４＋ＮＨ） ３ガス系に水銀ランプ
の１８４９Ａの紫外線を照射する方法である。いずれも
基板温度は１５０〜３５０℃程度である。
Ｓｉ３ Ｎ 、膜の電気的耐圧を大きくシ、かつリーク
電流を小さくするには光ＣＶＤ法にょるＳｉｌ Ｎ ａ
ＩＩＱがすぐれている。光ＣＶＤ法には２通りの方法
がある＊ （Ｓｉ）Ｉ ４ ＋Ｎｈ ＋８ｇ）ガス系
で外部から水銀ランプの２５３７Ａの紫外線を照射する
方法と、 （ＳｉＨ４＋ＮＨ） ３ガス系に水銀ランプ
の１８４９Ａの紫外線を照射する方法である。いずれも
基板温度は１５０〜３５０℃程度である。
マスク合わせ工程及び工７チング工程により、エミッタ
７上のポリシリコンに、絶縁［３０５，３０６を貫通し
たコンタクトホールをリアクティブイオンエッチで開け
た後、前述した方法でＡ１．Ａｌ−Ｓ ｉ、Ａ党−Ｃｕ
−Ｓｉ等の金属を地積する。この場合には、コンタクト
ホールのアスペクト比が大きいので、ＣＶＤ法による地
積の方がすぐれている。第１図における金属配線８のパ
ターニングを終えた後、最終パッジベージ目ン膜として
の５ｉ３ＮａＬＩあるいはＰＳＧＩ！１２ｅＣＶＤ法に
よＧＪ堆積する（第１６図（ｇ））。
７上のポリシリコンに、絶縁［３０５，３０６を貫通し
たコンタクトホールをリアクティブイオンエッチで開け
た後、前述した方法でＡ１．Ａｌ−Ｓ ｉ、Ａ党−Ｃｕ
−Ｓｉ等の金属を地積する。この場合には、コンタクト
ホールのアスペクト比が大きいので、ＣＶＤ法による地
積の方がすぐれている。第１図における金属配線８のパ
ターニングを終えた後、最終パッジベージ目ン膜として
の５ｉ３ＮａＬＩあるいはＰＳＧＩ！１２ｅＣＶＤ法に
よＧＪ堆積する（第１６図（ｇ））。
この場合も、光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡＩ 、ＡＩＪｉ等による金属電極である。
は裏面のＡＩ 、ＡＩＪｉ等による金属電極である。
本発明の光電変換装置の製法には、実に多彩な工程があ
り、ＰｊｌＳ図はほんの一例を述べたに過ぎない。
り、ＰｊｌＳ図はほんの一例を述べたに過ぎない。
本発明の光電変換装置の！要な点は、ｐ領域６とｎ−領
域５の間及びｐＨ域６とｎｏ領域７の間のリーク電流を
如何に小さく抑えるかにある。
域５の間及びｐＨ域６とｎｏ領域７の間のリーク電流を
如何に小さく抑えるかにある。
ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１６図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを地積しておいてエビ成長を行う方法を説明した。
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１６図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを地積しておいてエビ成長を行う方法を説明した。
この場合には、エビ成長中に基板Ｓｉからの固相成長で
アモルファスＳｉは単結晶化されるわけである。エピ＊
ｉは、８５００〜１０００℃程度と比較的高い温度で行
われる。そのため、基板Ｓｉからの固相成長によりアモ
ルファスＳｉが単結晶化される前に、アモルファスＳｉ
中に微結晶がｒ＆長し始めてしまうことが多く、結晶性
を悪くする原因になる。温度が低い方が、固相成長する
速度がアモルファスＳｉ中に微結晶が戊長し始める速度
より相対的にずっと大きくなるから１選択エピタキシャ
ル成長を行う前に、５５０℃〜７００℃程度の低温処理
で、アモルファスＳｉを単結晶しておくと、界面の特性
は改善される。この時、基板ＳｉとアモルファスＳｉの
間に酸化膜等の暦があると固相成長の開始が遅れるため
。
アモルファスＳｉは単結晶化されるわけである。エピ＊
ｉは、８５００〜１０００℃程度と比較的高い温度で行
われる。そのため、基板Ｓｉからの固相成長によりアモ
ルファスＳｉが単結晶化される前に、アモルファスＳｉ
中に微結晶がｒ＆長し始めてしまうことが多く、結晶性
を悪くする原因になる。温度が低い方が、固相成長する
速度がアモルファスＳｉ中に微結晶が戊長し始める速度
より相対的にずっと大きくなるから１選択エピタキシャ
ル成長を行う前に、５５０℃〜７００℃程度の低温処理
で、アモルファスＳｉを単結晶しておくと、界面の特性
は改善される。この時、基板ＳｉとアモルファスＳｉの
間に酸化膜等の暦があると固相成長の開始が遅れるため
。
両者の境界にはそうした層が含まれないような超高清浄
プロセスが必要である。
プロセスが必要である。
アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて フシ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラピッドアニール技術も有効で
ある。こうした技術を使う時には、 Ｓｉ０２層側壁
に堆積するＳｉは、多結晶でもよい、ただし２非常にク
リーンなプロセスで堆積し、多結晶体の結晶粒界に酸素
、炭素等の含まれない多結晶Ｓｉにしておく必要がある
。
長の他に、基板をある程度の温度に保っておいて フシ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラピッドアニール技術も有効で
ある。こうした技術を使う時には、 Ｓｉ０２層側壁
に堆積するＳｉは、多結晶でもよい、ただし２非常にク
リーンなプロセスで堆積し、多結晶体の結晶粒界に酸素
、炭素等の含まれない多結晶Ｓｉにしておく必要がある
。
こうしたＳｉＯ□側面のＳｉが単結晶化された後、Ｓｉ
の選択成長を行うことになる。
の選択成長を行うことになる。
５１０７分離領域４と高抵抗ｎ−領域５界面のり一り′
我流がどうしても問題になる時は、高抵抗な領域５のＳ
ｉｎ、分離領域４に隣接する部分だけ、ｎ形の不純物濃
度を高くしておくとこのリーク電流の問題はさけられる
。たとえば、分離ＳｉＯ！領域４に接触するｎ−領域５
の０．３〜ＩＩＬｍ程度の厚さの領域だけ、たとえばｌ
〜ｔｏｘ ｔｏ−１ｃｍ−’程度にｎ形の不純物濃度を
高くするのである。この構造は比較的容易に形成できる
。基板１上に略々ｌ−■程度熱酸化膜を形成した後、そ
のヒにＣＶＤ法で＊ｍするＳｉｎ、膜をまず所要の厚さ
だけ、所定０縫のＰを含んだＳ ｉＯ，膜にしておく、
さらにその上に５ｉ０２をＣＶＤ法で堆積するというこ
とで分離領域４を作っておく、その後の高温プロセスで
分離領域４中にサンドイッチ状に存在する燐を含んだＳ
ｉｎ、膜から、燐が高抵抗ｎ−領域５中に拡散して、界
面がもっとも不純物濃度が高いという良好な不純物分布
を作る。
我流がどうしても問題になる時は、高抵抗な領域５のＳ
ｉｎ、分離領域４に隣接する部分だけ、ｎ形の不純物濃
度を高くしておくとこのリーク電流の問題はさけられる
。たとえば、分離ＳｉＯ！領域４に接触するｎ−領域５
の０．３〜ＩＩＬｍ程度の厚さの領域だけ、たとえばｌ
〜ｔｏｘ ｔｏ−１ｃｍ−’程度にｎ形の不純物濃度を
高くするのである。この構造は比較的容易に形成できる
。基板１上に略々ｌ−■程度熱酸化膜を形成した後、そ
のヒにＣＶＤ法で＊ｍするＳｉｎ、膜をまず所要の厚さ
だけ、所定０縫のＰを含んだＳ ｉＯ，膜にしておく、
さらにその上に５ｉ０２をＣＶＤ法で堆積するというこ
とで分離領域４を作っておく、その後の高温プロセスで
分離領域４中にサンドイッチ状に存在する燐を含んだＳ
ｉｎ、膜から、燐が高抵抗ｎ−領域５中に拡散して、界
面がもっとも不純物濃度が高いという良好な不純物分布
を作る。
すなわち、第１７図のような構造に構成するわけである
０分離領域４が、３層構造に構成されて１、％−１１”
、３０８は熱酸化膜Ｓｉｎ、、３０９は燐を含んだＣＶ
Ｄ法ＳｉＯｔ Ｐａ、３０１はＣＶＤ法ＳｉＯ。
０分離領域４が、３層構造に構成されて１、％−１１”
、３０８は熱酸化膜Ｓｉｎ、、３０９は燐を含んだＣＶ
Ｄ法ＳｉＯｔ Ｐａ、３０１はＣＶＤ法ＳｉＯ。
１漠である０分離領域４にｖＩ接して、ｎ−領域５中と
の間に、ｎ領域３０７が、燐を含んだＳｉ０２膜３０９
からの拡散で形成される。３ｏ７はセル周辺全部に形成
されている。この構造にすると、ベース・コレクタ間容
量Ｃｂｃは大きくなるが。
の間に、ｎ領域３０７が、燐を含んだＳｉ０２膜３０９
からの拡散で形成される。３ｏ７はセル周辺全部に形成
されている。この構造にすると、ベース・コレクタ間容
量Ｃｂｃは大きくなるが。
ベース・コレクタ間リーク電流は激減する。
第１６図では、あらかじめ分離用絶縁領域４を作ってお
いて１選択エピタキシャルｔｉを行なう例について説明
したが、鎖板Ｅに必要な高低抗ｎ−層のエピタキシャル
成長をしておいてから、分離領域となるべき部分をリア
クティブイオンエツチングによりメツシュ状に切り込ん
で分離領域ヲ形成す！、Ｕグループ分離技術（Ａ、Ｈａ
ｌａａａｋａｅｔ ａｌ、 ”Ｕ −ｇｒｏｏｖｅ
１ｓｏｌａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｆｏｒｈｉ
ｇｈ ５ｐｅｅｄ ｂｉｐｏｌａｒ ＶＬＳＩ’
Ｓ ″ 、Ｔａｃｈ、 ロｉｇ； 、ｏｆＩＥＤ
Ｉ’１． Ｐ、８２．１９８２．参照）を使って行うこ
ともできる。
いて１選択エピタキシャルｔｉを行なう例について説明
したが、鎖板Ｅに必要な高低抗ｎ−層のエピタキシャル
成長をしておいてから、分離領域となるべき部分をリア
クティブイオンエツチングによりメツシュ状に切り込ん
で分離領域ヲ形成す！、Ｕグループ分離技術（Ａ、Ｈａ
ｌａａａｋａｅｔ ａｌ、 ”Ｕ −ｇｒｏｏｖｅ
１ｓｏｌａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｆｏｒｈｉ
ｇｈ ５ｐｅｅｄ ｂｉｐｏｌａｒ ＶＬＳＩ’
Ｓ ″ 、Ｔａｃｈ、 ロｉｇ； 、ｏｆＩＥＤ
Ｉ’１． Ｐ、８２．１９８２．参照）を使って行うこ
ともできる。
本発明に係る光電変換装置は、絶縁物よりＷＩ戊される
分離領域に取り囲まれた領域に、その大部分の領域が半
導体ウニ八表面に隣接するベース領域が浮遊状態になさ
れたバイポーラトランジスタを形成し、浮遊状態になさ
れたベース領域の電位を薄い絶縁層を介して前記ベース
領域の一部に設けた電極により制御することによって、
光情報を光電変換する装置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミッタは水平スキャンパルスにより動作す
るＭＯＳトランジスタに接続されている。前述した、浮
遊ベース領域の一部に薄い絶縁層を介して設けられた電
極は、水平ラインに接続されている。ウェハ内部に設け
られるコレクタは、基板で構成されることもあるし、目
的によっては反対導電型高抵抗基板に、各水平ラインご
とに分離された高濃度不純物理込み領域で構成される場
合もある。絶縁層を介して設けられた電極で、浮遊ベー
ス領域のリフフレッシュを行なう時のパルス電圧に対し
て、信号を読出す時の印加パルス電圧は実質的に大きい
、実際に、２種類の電圧を持つパルス列を用いてもよい
し、ダブルキャパシタ構造で説明したように、リフレッ
シュ用ＭＯＳキャパシタ電極の容量ＣＯＸにくらべて読
出し用ＭＯＳキャパシタ電極の容ｇｋｃｏｘを大きくし
ておいてもよい、リフレッシュパルス印加により。
分離領域に取り囲まれた領域に、その大部分の領域が半
導体ウニ八表面に隣接するベース領域が浮遊状態になさ
れたバイポーラトランジスタを形成し、浮遊状態になさ
れたベース領域の電位を薄い絶縁層を介して前記ベース
領域の一部に設けた電極により制御することによって、
光情報を光電変換する装置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミッタは水平スキャンパルスにより動作す
るＭＯＳトランジスタに接続されている。前述した、浮
遊ベース領域の一部に薄い絶縁層を介して設けられた電
極は、水平ラインに接続されている。ウェハ内部に設け
られるコレクタは、基板で構成されることもあるし、目
的によっては反対導電型高抵抗基板に、各水平ラインご
とに分離された高濃度不純物理込み領域で構成される場
合もある。絶縁層を介して設けられた電極で、浮遊ベー
ス領域のリフフレッシュを行なう時のパルス電圧に対し
て、信号を読出す時の印加パルス電圧は実質的に大きい
、実際に、２種類の電圧を持つパルス列を用いてもよい
し、ダブルキャパシタ構造で説明したように、リフレッ
シュ用ＭＯＳキャパシタ電極の容量ＣＯＸにくらべて読
出し用ＭＯＳキャパシタ電極の容ｇｋｃｏｘを大きくし
ておいてもよい、リフレッシュパルス印加により。
逆バイアス状態になされた浮遊ベース領域に光励起され
たキャリアを蓄積して光信号に基すいた信号を記憶させ
、該信号読出し時には、ベース・エミッタ間が順方向に
深くバイアスされるように読出し用パルス電圧を印加し
て、高速度で信号を読出せるようにしたことが特徴であ
る。こうした特徴を備えていれば、本発明の光電変換装
置はいかなる構造で実現してもよく、前記の実施例に述
べられた構造に限定されないことはもちろんである。
たキャリアを蓄積して光信号に基すいた信号を記憶させ
、該信号読出し時には、ベース・エミッタ間が順方向に
深くバイアスされるように読出し用パルス電圧を印加し
て、高速度で信号を読出せるようにしたことが特徴であ
る。こうした特徴を備えていれば、本発明の光電変換装
置はいかなる構造で実現してもよく、前記の実施例に述
べられた構造に限定されないことはもちろんである。
たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域は１１型に
なる。すなわち、ベースを構成する不純物はＡｓやＰに
なる。ＡｓやＰを含む領域の表面を酸化すると、Ａｓや
ＰはＳｉ／ＳｉＯ。
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域は１１型に
なる。すなわち、ベースを構成する不純物はＡｓやＰに
なる。ＡｓやＰを含む領域の表面を酸化すると、Ａｓや
ＰはＳｉ／ＳｉＯ。
界面のＳｉ側にパイルアップする。すなわち、ベース内
部に表面から内部に向う強いドリフト電界が生じて、光
励起されたホールはただちにベースからコレクタ側に抜
け、ベースにはエレクトロンが効率よく蓄積される。
部に表面から内部に向う強いドリフト電界が生じて、光
励起されたホールはただちにベースからコレクタ側に抜
け、ベースにはエレクトロンが効率よく蓄積される。
ベースがｐ型の場合には、通常使われる不純物はポロン
である。ポロンを含むｐ領域表面を熱酸化すると、ポロ
ンは酸化膜中に取り込まれるため、Ｓｉ／！Ｊｉ ０２
界面近傍のＳｉ中におけるポロン濃度はやや内部のボロ
ン濃度より低くなる。この深さは、＃化膜厚にもよるが
、通常数ｌｏｏ Ａである。この界面近傍には、エレク
トロンに対する逆ドリフト電界が生じ、この領域に光励
起されたエレクトロンは１表面に集められる傾向にある
。このままだと、この逆ドリフト電界を生じている領域
は不感領域になるが１表面に沿った一部にｎゝ領領域１
本発明の光電変換装置では存在しているため、ｐ領域の
Ｓｉ／５ｉＯｚ界而に集まったエレクトロンは、このｎ
０領域に再結合される前に流れ込む、そのために、たと
えポロンがＳｉ／Ｓｉｎ、界面近傍で減少していて、！
ドリフト電界が生じるような領域が存在しても、はとん
ど不感領域にはならない、むしろ、こうした領域がＳｉ
／５ｉ０２界面に存在すると、蓄積されたホールをＳｉ
／５ｉ０２界面から引き離して内部に存在させるように
するために、ホールが界面で消滅する効果が無くなり、
ｐＢのベースにおけるホール蓄積効果が良好となり、き
わめて望ましい。
である。ポロンを含むｐ領域表面を熱酸化すると、ポロ
ンは酸化膜中に取り込まれるため、Ｓｉ／！Ｊｉ ０２
界面近傍のＳｉ中におけるポロン濃度はやや内部のボロ
ン濃度より低くなる。この深さは、＃化膜厚にもよるが
、通常数ｌｏｏ Ａである。この界面近傍には、エレク
トロンに対する逆ドリフト電界が生じ、この領域に光励
起されたエレクトロンは１表面に集められる傾向にある
。このままだと、この逆ドリフト電界を生じている領域
は不感領域になるが１表面に沿った一部にｎゝ領領域１
本発明の光電変換装置では存在しているため、ｐ領域の
Ｓｉ／５ｉＯｚ界而に集まったエレクトロンは、このｎ
０領域に再結合される前に流れ込む、そのために、たと
えポロンがＳｉ／Ｓｉｎ、界面近傍で減少していて、！
ドリフト電界が生じるような領域が存在しても、はとん
ど不感領域にはならない、むしろ、こうした領域がＳｉ
／５ｉ０２界面に存在すると、蓄積されたホールをＳｉ
／５ｉ０２界面から引き離して内部に存在させるように
するために、ホールが界面で消滅する効果が無くなり、
ｐＢのベースにおけるホール蓄積効果が良好となり、き
わめて望ましい。
以上説明してきたように、本発明０光電変換装置は、浮
遊状態になされた制御電極領域であるベース領域に光に
より励起されたキャリアを蓄積するものである。すなわ
ち、Ｂａ５ｅ ５ｔｏｒｅ ＩａｅａｇｅＳｅｎｓ
ｏｒ と呼ばれるべ８装置であり、ＢＡＳＩＳと略称す
る。
遊状態になされた制御電極領域であるベース領域に光に
より励起されたキャリアを蓄積するものである。すなわ
ち、Ｂａ５ｅ ５ｔｏｒｅ ＩａｅａｇｅＳｅｎｓ
ｏｒ と呼ばれるべ８装置であり、ＢＡＳＩＳと略称す
る。
本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である。そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している６例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である。そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している６例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。
なお１本発明に係る光電変換ＩＩｃ置は以上述べた固体
撮像装置の外に、たとえば、画像入力装置、ファクシミ
リ、ワークスティジョン、デジタル複写機、ワープロ等
の画像入力装置、ＯＣＲ、バーコード読′取り装置、カ
メラ、ビデオカメラ、８ミリカメラ等のオートフォーカ
ス用の光電変換被写体検出装置等にも応用できる。
撮像装置の外に、たとえば、画像入力装置、ファクシミ
リ、ワークスティジョン、デジタル複写機、ワープロ等
の画像入力装置、ＯＣＲ、バーコード読′取り装置、カ
メラ、ビデオカメラ、８ミリカメラ等のオートフォーカ
ス用の光電変換被写体検出装置等にも応用できる。
第１図から第６図までは、本発明の一実施例に係る光セ
ンサセルの主要構造及び基本動作を説明するための図で
ある。第１図（ａ）は平面図、（ｂ）は断面図、（Ｃ）
は等価回路図であり、第２図は読出し動作時の等価回路
図、第３図は読出し時間と読出し電圧との関係を示すグ
ラフ、第４図（ａ）は苓積電圧と読出し時間との関係を
、第４図（ｂ）はバイアス電圧と読出し時間との関係を
それぞれ示すグラフ、第５図はリフレッシュ動作時の等
価回路図、第６図（ａ）〜（Ｃ）はリフレッシュ時間と
ベース電位との関係を示すグラフである。第７図から第
１０図までは、第１図に示す光センサセルにより構成し
た光電変換装置の説明図であり、第７図は回路図、第８
図ｍはパルスタイミング図 ≠である。第９図は出力信号に関係する等価回路図、第
１０図は導通した瞬間からの出力電圧を時間との関係で
示すグラフである。第１１，１２及び１３図は他の光電
変換装置を示す回路図である。第１４図は光センサセル
の変形例の主要構造を説明するための平面図である。第
１５図は、第１４図に示す光センサセルにより構成した
光電変換装置の回路構成図である。第１６図及び１７図
は本発明の光電変換装置の一製造方法例を示すための断
面図である。 ！・・・シリコン基板、２・・・ＰＳＧｌｌｉ、３・・
・絶縁酸化膜、４・・・素子分離領域、５・・・ｎ−領
域（コレクタ領域）、６・・・ｐ領域（ベース領域）、
７．７’・・・ｎ３領域（エミッタ領域）、８・・・配
線、９・・・電極、ｌＯ・・・配線、１１・・・ｎ＋領
領域１２・・・電極、１３・・・コンデンサ、１４・・
・バイポーラトランジスタ、１５．１７・・・接合容量
、１６．１８・・・ダイオード、１９．１９’・・・コ
ンタクト部、２０・・・光、２８・・・垂直ライン、３
０・・・光センサセル、３１・・・水平ライン、３２・
・・垂直シフトレジスタ、３３．３５・・・ＭＯＳ）ラ
ンジスタ、３６．３７・・・端子、３８・・・垂直ライ
ン、３９・・・水平シフトレジスタ、４０・・・ＭＯＳ
）ランジスタ、４１・・・出力ライン、４２・・・ＭＯ
Ｓ）ランジスタ、４３・・・端子、４４・・・トランジ
スタ、’４４ 、４５・・・負荷抵抗４６・・・端子、
４７・・・端子、４８・・・ＭＯＳトランジスタ、４９
・・・端子、６１，６２．６３・・・区間、６４・・・
コレクタ電位、６７・・・波形、８０．８１・・・容看
、８２．８３・・・抵抗、８４・・・電流源、１００、
１０１，１０２・・・水平シフトレジスタ、１１１，
１１２・・・出力ライン、１３８・・・垂直ライン、１
４０・・・ＭＯＳタランジスタ、１４８・・・ＭＯＳト
ランジスタ、１５０．１５０’・・・ＭＯＳコンデンサ
、１５２，１５２’・・・光センサセル、３００・・・
アモルファスシリコン、３０２・・・窒化膜、３０３・
・・ＰＳＧＩＩＩ、３０４・・・ポリシリコン、３０５
・・・ＰＳＧ膜、３０６・・・層間絶縁膜。
ンサセルの主要構造及び基本動作を説明するための図で
ある。第１図（ａ）は平面図、（ｂ）は断面図、（Ｃ）
は等価回路図であり、第２図は読出し動作時の等価回路
図、第３図は読出し時間と読出し電圧との関係を示すグ
ラフ、第４図（ａ）は苓積電圧と読出し時間との関係を
、第４図（ｂ）はバイアス電圧と読出し時間との関係を
それぞれ示すグラフ、第５図はリフレッシュ動作時の等
価回路図、第６図（ａ）〜（Ｃ）はリフレッシュ時間と
ベース電位との関係を示すグラフである。第７図から第
１０図までは、第１図に示す光センサセルにより構成し
た光電変換装置の説明図であり、第７図は回路図、第８
図ｍはパルスタイミング図 ≠である。第９図は出力信号に関係する等価回路図、第
１０図は導通した瞬間からの出力電圧を時間との関係で
示すグラフである。第１１，１２及び１３図は他の光電
変換装置を示す回路図である。第１４図は光センサセル
の変形例の主要構造を説明するための平面図である。第
１５図は、第１４図に示す光センサセルにより構成した
光電変換装置の回路構成図である。第１６図及び１７図
は本発明の光電変換装置の一製造方法例を示すための断
面図である。 ！・・・シリコン基板、２・・・ＰＳＧｌｌｉ、３・・
・絶縁酸化膜、４・・・素子分離領域、５・・・ｎ−領
域（コレクタ領域）、６・・・ｐ領域（ベース領域）、
７．７’・・・ｎ３領域（エミッタ領域）、８・・・配
線、９・・・電極、ｌＯ・・・配線、１１・・・ｎ＋領
領域１２・・・電極、１３・・・コンデンサ、１４・・
・バイポーラトランジスタ、１５．１７・・・接合容量
、１６．１８・・・ダイオード、１９．１９’・・・コ
ンタクト部、２０・・・光、２８・・・垂直ライン、３
０・・・光センサセル、３１・・・水平ライン、３２・
・・垂直シフトレジスタ、３３．３５・・・ＭＯＳ）ラ
ンジスタ、３６．３７・・・端子、３８・・・垂直ライ
ン、３９・・・水平シフトレジスタ、４０・・・ＭＯＳ
）ランジスタ、４１・・・出力ライン、４２・・・ＭＯ
Ｓ）ランジスタ、４３・・・端子、４４・・・トランジ
スタ、’４４ 、４５・・・負荷抵抗４６・・・端子、
４７・・・端子、４８・・・ＭＯＳトランジスタ、４９
・・・端子、６１，６２．６３・・・区間、６４・・・
コレクタ電位、６７・・・波形、８０．８１・・・容看
、８２．８３・・・抵抗、８４・・・電流源、１００、
１０１，１０２・・・水平シフトレジスタ、１１１，
１１２・・・出力ライン、１３８・・・垂直ライン、１
４０・・・ＭＯＳタランジスタ、１４８・・・ＭＯＳト
ランジスタ、１５０．１５０’・・・ＭＯＳコンデンサ
、１５２，１５２’・・・光センサセル、３００・・・
アモルファスシリコン、３０２・・・窒化膜、３０３・
・・ＰＳＧＩＩＩ、３０４・・・ポリシリコン、３０５
・・・ＰＳＧ膜、３０６・・・層間絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ ３端子よりなる半導体トランジスタの制御電極領域
に、光励起により発生したキャリアを蓄積する光電変換
装置において、該制御電極領域を浮遊状態にし、浮遊状
態にした制御電極領域の電位を、キャパシタを介して制
御することにより、光励起により発生したキャリアを該
制御電極領域に蓄積する蓄積動作、蓄積動作により該制
御電極領域に発生した蓄積電圧を読出す読出し動作、該
制御電極領域に蓄積されたキャリアを消滅させるリフレ
ッシュ動作をそれぞれさせ得る構造を有することを特徴
とする光電変換装置。 ２ キャパシタが制御電極領域、絶縁膜及び電極により
構成されている特許請求の範囲第１項記載の光電変換装
置。 ３ 蓄積動作において浮遊状態の制御電極領域が主電極
に対して逆バイアス状態になされ、かつ、読出し動作に
おいて制御電極領域が少なくとも一方の主電極に対して
蓄積電圧に重畳して順方向バイアスが加わるべくなされ
る特許請求の範囲第１項記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172603A JPH0340466A (ja) | 1990-07-02 | 1990-07-02 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172603A JPH0340466A (ja) | 1990-07-02 | 1990-07-02 | 光電変換装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120751A Division JPS6012759A (ja) | 1983-07-02 | 1983-07-02 | 光電変換装置及びその光電変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340466A true JPH0340466A (ja) | 1991-02-21 |
Family
ID=15944925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172603A Pending JPH0340466A (ja) | 1990-07-02 | 1990-07-02 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340466A (ja) |
-
1990
- 1990-07-02 JP JP2172603A patent/JPH0340466A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0132076B1 (en) | Photoelectric converter | |
| US5604364A (en) | Photoelectric converter with vertical output lines | |
| JPH0447983B2 (ja) | ||
| JPH0447981B2 (ja) | ||
| JPH0448026B2 (ja) | ||
| JPH0448027B2 (ja) | ||
| JPH0448025B2 (ja) | ||
| JPH0447982B2 (ja) | ||
| JP2641416B2 (ja) | 光電変換装置 | |
| JPH0340466A (ja) | 光電変換装置 | |
| JPS61144062A (ja) | 光電変換装置 | |
| JPH0340573A (ja) | 光電変換装置 | |
| JPH0340465A (ja) | 光電変換方法 | |
| JP2705748B2 (ja) | 光電変換装置の製造方法 | |
| JPH0340464A (ja) | 光電変換装置 | |
| JPS61187267A (ja) | 固体撮像装置 | |
| JPH0340575A (ja) | 光電変換装置 | |
| JPH0340571A (ja) | 光電変換装置 | |
| JPH0340572A (ja) | 光電変換装置 | |
| JPH0449311B2 (ja) | ||
| JPH0340467A (ja) | 光電変換装置 | |
| JPH06197280A (ja) | 信号処理装置 | |
| JPH0340468A (ja) | 光電変換装置 | |
| JPH0449310B2 (ja) | ||
| JPH0459828B2 (ja) |