JPH0340468A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光電変換装置に関する。

近年光電変換装置殊に、固体撮ｆＩ！装置に関する研究
が、半導体技術の進展と共に積極的に行なわれ、一部で
は実用化され始めている。

これらの固体撮像装置は、大きく分けるとｃｃＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮ｓ　ｐ　ｍ　ハ
、ＭＯＳキャパシタ電極下にポテンシャルの住戸を形成
し、光の入射により発生した電荷をこの井戸に蓄積し、
読出し時には、これらのポテンシャルの井戸を、？を極
にかけるパルスにより順次動かして、蓄積された電荷を
出力アンプ部まで転送して読出すという原理を用いてい
る。またＣＣＤ型撮像装置の中には、受光部はｐｎ接合
ダイオード構造を使い、転送部はＣＯＤ構造で行なうと
いうタイプのものもある。また一方、ＭＯ３型撮像装置
は、受光部を構成するｐｎ接合よりなるフォトダイオー
ドの夫々に光の入射により発生した電荷を蓄積し、読出
し時には、それぞれのフォトダイオードに接続されたＭ
ＯＳスイ７チングトランジスタを舶次オンすることによ
り蓄積された電荷を出力アンプ部に読出すという原理を
用いている。

ＣＣＤ型撮像装置は、比較的崎単な構造をもち、また１
発生し得る雑音からみても、最終段におけるフローティ
ング◆デイフュージョンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯ３型アンプがオンチップ化されるため、シリコン
と、ＳｉＯｔ　膜との界面から画像上、目につきやすい
星／を雑音が発生する。従って、低雑身とはいいながら
、その性能に限界が存在している。また、高解像度化を
図るためにセル数を増加させて高密度化すると、一つの
ポテンシャル井戸に蓄積できる岐大の電荷量が減少し、
ダイナミックレンジがとれなくなるので、今後、固体撮
像装置が高解像度化されていく上で大きな問題となる。

また、ＣＣＤ型の撮像装置は、ポテンシャルの井戸ｔ−
１１１１’ｉ次動かしながら蓄積電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がスト−、ブしたり、あるいは、極端に悪くなっ
てしまい、製造歩留りが上がらないという欠点も有して
いる。

これに対してＭＯＳ型！ｊｉ像装置は、４ＩＩ造的には
ＣＣＤ型撮像装置、特にフレーム転送型の装置に比較し
て少し複雑ではあるが、蓄積容量を大きくし得る様に構
成でき、ダイナミックレンジを広くとれるという優位性
をもつ、また、たとえセルの１つに欠陥が存在しても、
Ｘ−Ｙ７ドレス方式のためその欠陥による他のセルへの
影響がなく、製造歩留り的には有利である。しかしなが
ら、このＭＯ３型撮像装置では、信号読出し時に各フォ
トダイオードに配線容量が接続されるため、きわめて大
きな信号電圧ドロップが発生し、出力電圧がドがってし
まうこと、配線容量が大きく、これによるランダム雑音
の発生が大きいこと、また各フォトダイオードおよび水
平スキャン用のＭＯＳスイッチングトランジスタの寄生
容量のばらつきによる内定パターン雑音の混入等があり
、ＣＣＤ型撮像装置に比較して低照度撮影はむずかしい
こと等の欠点を有している。

また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、蓄Ｍｉ電荷が減少してい〈、これに
対しチップサイズから決まってくる配線容量は、たとえ
線幅を細くしてもあまり下がらない、このため、ＭＯ５
型撮像装置は、ますますＳ／Ｎ的に不利になる。

ＣＣＤ型およびＭＯ５型撮像装置は、塩１の様な一長一
短を有しながらも次第に実用化レベルに近ずいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

それらの固体撮像装置に関し、特開昭５８−１５０８７
８　“半導体撮像＊置”、特開昭５ｆｌ−１５７０７３
“半導体撮像刺ド、特開昭５６−１１３５４７３　　″
半導体撮像装置”に新しい方式が提案されている。ＣＣ
Ｄ型。

ＭＯ３ｙｆＪ、の撮！装置が、光入射により発生した電
荷を圧電橿（例えばＭＯＳ）ランジスタのソース）に：
ａ稜するのに対して、ここで提案されている方式は、光
入射により発生した電荷を、制ａ１１ｒ！。

極（例えばバイポーラ・トランジスタのベース、ＳＩＴ
　　（静電誘導トランジスタ）あるいはＭＯＳトランジ
スタのゲート）に蓄積し、光により発生した電荷により
、流れる電流をコントロールするという新しい考え方に
もとすくものである。すなわち、ＣＣＤ型、ＭＯＳ型が
、蓄積されたＭｌ得そのものを外部へ読出してくるのに
対して、ここで提案されている方式は、各セルの増幅機
能により電荷増幅してから蓄積された電荷を読出すわけ
であり、また見方を変えるとインピーダンス変換により
低インビダンス出力として読出すわけである。従って、
ここで提案されている方式は、高出力、広ダイナミツク
レンジ、低雑音であり、かつ、光信号により励起された
キャリア（電荷）は制御電極に蓄積することから、非破
壊読出しができる等のいくつかのメリットを有している
。さらに将来の高解像度化に対しても可能性を有する方
式であるといえる。

しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、Ｌ記公報に記載されている素子構造は、従来
のＭＯ５型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

本発明は、各セルに増幅機能を有するもきわめて簡単な
構造であり、将来の高解像度化にも十分対処しうる新し
い光電変換装置を提供することを目的とする。

かかる目的は、同導電型領域よりなる２個の主電極領域
と該主電極領域と反対導電型の制御電極領域よりなる半
導体トランジスタの該制御電極領域を浮遊状態にし、該
浮遊状態にした制御電極領域の電位を、キャパシタを介
して１９Ｊ１ｍすることにより、該浮遊状態にした制御
電極領域に、光により発生したキャリアを蓄積する蓄積
動作、蓄積動作により該制御ｌ電極領域に発生した蓄積
電圧を読出す読出し動作、該制御ｌ電極領域に蓄積され
たキャリアを消滅させるリフレッシュ動作をそれぞれさ
せる構造の光電変換装置において、該浮遊状態になされ
た制御ｌ電極領域と同導電型の高不純物領域を設け、浮
遊状態になされた制御電極領域とトランジスタ構造をな
したことを特徴とする光電変換装置によって達成される
。

以ドに本発明の実施例を図画を用いて詳細に説明する。

第１図は、本発明の−・実施例に係る光電変換装置を構
成する光センサセルの基本構造および動作を説明する図
である。

：ｐ、１図（ａ）は、光センサセルの平面図を、第１図
（ｂ）は、第１図（ａ）平面図のＡＡ″部分の断面図を
、第１図（ｃ）は、それの等価回路をそれぞれ示す、な
お、各部位において第１図（ａ）、（ｂ）、（Ｃ）ｉこ
共ｄするものについては同一の番号をつけている。

？ＪＳ１図では、整列配置方式の平面図を示したが、水
マ方向解像度を高くするために、画素ずらし方式（補間
配置方式）にも配置できることはもちろんのことである
。

この光センサセルは、ｆｆ１１図（ａ）、（ｂ）に示す
ごとく、 リン（Ｐ）、アンチモン（ｓｂ）　、ヒ素（Ａｓ）等の
不純物をドープしてれ型又はｎゝ型とされたシリコン基
板ｌのヒに、通常ＰＳＧ膜等で構成されるパシベーショ
ン膜２： シリコン酸化膜（Ｓｉｎ、　）より成る絶縁酸化膜３　
； となり合う光センサセルとの間を電気的に絶縁するため
のＳｉ０２あるいはＳｉ３　Ｎ　、等よりなる絶縁膜又
はポリシリコン膜等で構成される素子分離伯域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミツタとなるｎ”領域７： 信号を外部へ読出すための、例えばアルミニウム（Ａｔ
）　、　ＡＩ−’３ｉ、Ａｌ−Ｃｕ−９ｉ等の導電材料
で形成される配置１８： 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための電極９； それのｌｖ！線ｌＯ； 基板ｌの裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ９領域１
１； 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される′１を極１２；より４１ｍ１＆されてい
る。

なお、第１図（ａ）の１９はｎ９領域７と配線８の接続
をとるためのコンタクト部分である。又配線８およびＰ
Ｉ！、線１０の交互する部分はいわゆる２層配線となっ
ており、５ｉｉ０２等の絶縁材料で形成される絶縁領域
で、それぞれ互いに絶縁されてりする。すなわち、金属
の２層配線構造になってし）る。

第１図（ｃ）の等価回路のコンデンサＣｏｘＬ３は電極
９、絶縁膜３、ｐ領域６のＭＯＳ構造より構成され、又
バイポーラトランジスタ１４はエミッタとしてのｎ”領
域７．ベースとしてのｐ領域６、不純物濃度の小さいｎ
−領域５、コレクタとしてのｎ又はｎ′″領域ｌの各部
分より構成されている。これらの図面から明らかなよう
に、ｐ領域６は浮遊領域になされている。

第１図（Ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース・エミッタの接合容量Ｃｂｃ１５、ベ
ース・エミッタのｐｎ接合ダイオ−ＦＤｂｅｌＢ、ベー
ス・コレクタの接合容量Ｃｂｃ１７、ベース・コレクタ
のｐｎ接合ダイオードＤｂｃ１８を用いて表現したもの
である。

以下、光センサセルの基本動作を第１図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。ｉ！電荷蓄積動作おいては、例えばエミッタは、配
線８を通して接地され、コレクターは配線１２を通して
正電位にバイアスされている。またベースは、あらかじ
めコンデンサー〇〇！１３に、配線ｌＯを通して正のパ
ルス電圧を印加することにより負電位、すなわち、エミ
７り７に対して逆バイアス状態にされているものとする
。このＣｏ！１３にパルスを印加してベース６を負電位
にバイアスする動作については、後にリフレッシュ動作
の説明のとき、くわしく説明する。

この状態において、ｒｆ４１図に示す様に光センサセル
の表側から光２０が入射してくると、半導体内において
エレクトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域ｌが正電位にバイアス
されているのでｎ領域ｌ側に流れだしていってしまうが
、ホールはｐ領域６にどんどん蓄積されていく、このホ
ールのｐ領域への！積によりＰ領域６の電位は次第に正
電位に向かって変化していく。

第１図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占られており、一部ｎ０領域７とな
っている。当然のことながら、光により励起されるエレ
クトロン・ホール対濃度は表面に近い程大きい、このた
めｐｇＡ域６中にも多くの工１、’Ｆトロン・ホール対
が光により励起される。ｐ領域中に光励起されたエレク
トロンが再結合することなくｐｇＩ城６からただちに流
れ出て、ｎ領域に吸収されるような構造にしておけば、
Ｐ領域６で励起されたホールはそのまま蓄積されて、Ｐ
領域６を正電位方向に変化させる。ｐｇ４域６の不純物
濃度が均一になされている場合には、光で励起されたエ
レクトロンは拡散で、ｐ領域６とｎ−領域５とのｐＱ−
接合部まで流れ、その後はｎ−領域に加わっている強い
電界によるドリフトでｎコレクタ領域ｌに吸収される。

もちろん、ｐ領域６内の電子の走行を拡散だけで行なっ
てもよいわけであるが、表面から内部に行くほどｐベー
スの不純物濃度が減少するように構成しておけば、この
不純物滴度差により、ベース内に内部から表面に向う電
界Ｅｄ。

が発生する。ここで、Ｗａはｐ領域６の光入射側表面か
らの深さ、にはポルツマン定数、Ｔ　ｉｔ　絶対温度、
ｑは単位電°荷、ＮＡＳはｐベース領域６の表面不純物
１１１度、ＮＡｉはｐｆｆｌ域６のｎ−高抵抗領域５と
の界面における不純物濃度である。

ここで、Ｎ　Ａ６　／　Ｎ　ＡＩ＞　３とすれば、ｐ領
域６内の電Ｆの走行は、拡散よりはドリフトにより行な
われるようになる。すなわち、ｐ領域６内に光により励
起されるキャリアを信号として有効に動作させるために
は、ｐ領域６の不純物濃度は光入射側表面から内部に向
って減少しているようになっていることが望ましい、拡
散でｐ領域６を形成すれば、その不純物濃度は光入射側
表面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ１領域７により占ら
れている。ｎ“領域７の深さは、通常０．２〜０．３井
−程度、あるいはそれ以下に設計されるから、ｎ＋領域
７で吸収される光の量は、もともとあまり多くはないの
でそれ程問題はない。

ただ、短波長側の光、特に青色光に対しては、ｎ＋領域
７の存在は感度低下の原因になる。ｎ◆領域７の不純物
濃度は通常Ｉ　Ｘ　ｔｏ”　ｃｍ−’程度あるいはそれ
以上に設計される。こうした高濃度に不純物がドープさ
れたｎ＋領域７におけるホールの拡散距離は０．１５〜
０．２μｍ程度である。したがって、ｎ＋領域７内で光
励起されたホールを有効にｐ領域６に流し込むには、ｎ
“領域７も光入射表面から内部に向って不純物濃度が減
少する構造になっていることが望ましい、ｎ０領域７の
不純物濃度分布が上記の様になっていれば、光入射側表
面から内部に向う強いドリフト電界が発生して、ｎゝ領
域７に光励起されたホールはドリフトによりただちにｐ
領域６に流れ込む、ｎ＋領域７、Ｐ領域６の不純物濃度
がいずれも光入射側表面から内部に向って減少するよう
に構成されていれば、センサセルの光入射側表面側に存
在するｎ４″領域７．９領域６において光励起されたキ
ャリアはすべて光信号として有効に働くのである。　Ａ
ｓ又はＰを高濃度にドープしたシリコン酸化膜あるいは
ポリシリコン膜からの不純物拡散により、このｎ”領域
７を形成すると、上記に述べたような望ましい不純物傾
斜をもつｎ４″領域を得ることが可能である。

最終的には、ホールの蓄積によりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリシブされることになる。

より＠密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、最初にｐｇｉ域６を負
電位にバイアスしたときのバイアス電位と接地電位との
電位差で略々与えられるわけである。ｎゝ領域７が接地
されず、浮遊状１名において光入力によって発生した電
荷の蓄積を行なう場合には、ｐ領域６はｎ領域ｌと略々
同電位まで電荷を＃積することができる。

以、ヒは電荷蓄ｌ！ｉ動作の定性的な概略説明であるが
、以下に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与えられる。

Ｘ　　（１−ｅｘｐ（−ａｙ））　　・Ｔ　　　［Ａ／
Ｗｌ但し、入は光の波長（ｇＩｌｌ、αはシリコン結晶
中での光の減衰係数　［ｇｍ−’］、ｘは半導体表面に
おける。＋４結合損失を起こし感度に寄与しない”ｄｅ
ａｄ　１ａｙｅｒ　　（不感領域）の厚さ　［ｇｍｌ、
ｙは工ざ層の厚さ　［←１］、Ｔは透過率すなわち。

入射してくる光のに対して反射等を考慮して有効にｆ−
導体中に入射する光量の割合をそれぞれ示している。こ
の光センサセルの分光感度Ｓ（入）および放射照度　Ｅ
ｅ（入）を用いて光電流ｔｐは次式で計算され　る。

Ｉｐ＝ｆ＠Ｓ（入）・Ｅｅ（入）・ｄ入［ルＡ／ｃｓ’
１ イｎし放射照度Ｅｅ（入）　　［４Ｗ　６　ｃｍ−’　
ａ　ｒ＋ｓ＋−’　］　は次式で与えられる。

【ルＷ・Ｃ１！・ｎ＋ｓ−’　１ 但しＥマはセンナの受光面の照度［Ｌｕｘ　］　。

Ｐ（入）はセンサの受光面に入射している光の分光性々
、■　（λ）は人間の目の比視感度である。

これらの式を用いると、エビ厚の層４−一をもつ光セン
サセルでは、Ａ光源（２８５４（ＩＫ）で照射され、セ
ンサ受光面照度がｌ　［Ｌｕｘｌのとき、約２８０　ｎ
Ａ／ｃｍ−’の光電流が流れ、入射してくるフォトンの
数あるいは発生するエレクトロン・ホール対の数は！、
８　ＸＩＯ”ケ／Ｃ−２　・ｓｅｃ程度である。

又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｃ１５とＣｂｃ１７を加算した接合容量である。

いま、ｎ１領域７の不純物濃度を１０　”　ｃｍ−３ｐ
領域６の不純物濃度を５　Ｘ　１，０”　ｃｍ−’　、
　　ｎ−領域５の不純物濃度を１０　ａｍ−’　、　ｎ
＋領域７の面積を１６ル鵬２　、　　ｐ領域６の面積を
６４μ−２、ｎ−領域５の厚さを３枇量にしたときの接
合容量は、約０．０１４ｐＦ位になり、一方、ｐ領域６
に蓄積されるホールの個数は、蓄積時間１／８０ｓｅｃ
　、　＊効受光面積、すなわちｐ領域６の面積から電極
８および９の面積を引いた面積を５８ｇ、ｍ”程度とす
ると。

１．７　Ｘ　ｔｏ’ケとなる。従って光入射により発生
する電位Ｖｐは　１９０ｍＶ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷楚Ｑが共に減少しで
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定にたもたれるということである。これは
本発明における光センサセルが第１図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめて大さ
くとれる可能性を有しているからである。

インターラインタイプのＣＯＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型ｍ＊装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に大きくなり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型損償９置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し１本発明における光センサセルでは、先にも書
いた様に、ｉ＆初にｐ領域６を負゛酸位にバイアスした
時のバイアス電圧により飽和電圧は決まるわけであり、
大きな飽和電圧を確保することができる。

以ヒの様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクターは正電位Ｖｃｃに保持される。

第２図に等価回路を示す、今、光を照射する前に、ベー
ス６を負電位にバイアスした時の電位を−Ｖ・とじ、光
照射により発生した蓄積電圧をＶｐとすると、ベース電
位は、−Ｖ＠　＋Ｖｐなる電位になっている。この状態
で配線ｌＯを通して電極９に読出し用の正の電圧Ｖ菅を
印加すると、この正の電位Ｖ３は酸化膜容ＪｉＣｏｘ１
３とベース・エミー、タ間接合容＠ｃｂｅ１５、ベース
◆コレクタ間接合容晴ｃｂｃ７により容量分割され、ベ
ースには電圧 が加算される。

従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は１次式で与えられる。

但しＡＪはベース・エミッタ間の接合面積。

は単位電荷ｉ　（１，８Ｘ　１０−”クー０７）、０１
１はベース中におけるエレクトロンの拡散定数、ｎｐ、
はｐベースのエミッタ端における少数キャリヤとしての
エレクトロン濃度、Ｗ嘗はベース幅、Ｎ　ＡＥ！　１ｔ
ベースのエミッタ端におけるアクセプタ濃度、Ｎ＾Ｃは
ベースのコレクタ端におけるアクセプタ濃度、ｋはポル
ツマン定数、Ｔは絶対温度、Ｖｅはエミッタ電位である
。

この電流は、エミッタ電位Ｖｅがベース電位。

すなわちここでは光照射により発生した蓄積電圧Ｖｐに
等しくなるまで流れることは上式から明らかである。こ
の時エミッタ電位Ｖｅの時間的変化は次式で計算される
。

ｘ　　［ｅｘｐ　　−（Ｖ　ｐ　　−Ｖ　ｅ）　−１）
Ｔ 但し、ここで配線室４１　Ｃｓはエミッタに接続されて
いる配線８のもつ容量２１である。

第３図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第３図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位　ＷｅがＶｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧ｖＩＩを印加す
るときに。

なる条件を設定したが、この条件の代わりになる条件を
入れ、ベース電位をＶ　ｓ＋　ａｓだけ、余分に順方向
にバイアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

Ｘ　　（ｎｐ　　−（Ｖｐ　　＋　Ｖｓｉａｓ−Ｗｅ）
−１）Ｔ 第４図（ａ）に、　Ｖｍ＋ａｓ＝０．８　Ｖとした場合
、ある一定時間の後、電極９に印加していたｖｌｌをゼ
ロボルトにもどし、流れる電流を停止させたときの蓄積
電圧Ｖｐに対する、読出し電圧、すなわちエミッタ電位
の関係を示す、但し、第４図（ａ）では、読出し電圧は
バイアス電圧成分による読出し時間に依存する一定の電
位が必ず加算されてくるがそのゲタ分をさし引いた値を
プロシトしている。電極９に印加している正電圧ｖ詩を
ゼロボルトにもどした時には、印加したときとは逆にな
る電圧がベース電位に加算されるので、ベース電位は、
正電圧Ｖ冑を印加する前の状態、すなわち−Ｖ＠になり
、エミッタに対し逆バイアスされるので電流の流れが停
止するわけである。第４図（ａ）によれば１００ｎｓ　
８度以上の読出し時間（すなわちＶ、を電極９に印加し
ている時間）をとれば、蓄積電圧ＶＰと読出し電圧は４
衝程度の範囲にわたって直線性は確保され、高速の読出
しが可能であることを示している。第４図（ａ）で、４
５゜の線は読出しに十分の時間をかけた場合の結果での
線は読出しに十分の時間をかけた場合の結果であり、上
記の計算例では、配！！１８の容＠Ｃｓを４ＰＦとして
いるが、これはＣｂｅ＋　Ｃｂｅの接合容量の０．０１
４ｐ　Ｆと比較して約３００倍も大きいにもかかわらず
、ｐ領域６に発生した蓄積電圧Ｖｐが何らの［ｆも受け
ず、かつ、バイアス電圧の効果により、きわめて高速に
読出されるていることを第４図（ａ）は示している。こ
れは上記構成に係る光センサセルのもつ増幅機能、すな
わち電荷増幅Ｉａ能が有効に働らいているからである。

これに対して従来のＭＯ３！Ｘ１撮像装置では、蓄積電
圧Ｖｐは、このような読出し過程において配線容ｆｉｉ
　Ｃｓの影響でＣｊ　＊ｖｐ　／　（Ｃｊ　＋Ｃｓ　）
（但しＣｊはＭＯ３型撮像装置の受光部のｐｎｎ接合晴
晴となり、２桁位読出し電圧値が下がってしまうという
欠点を有していた。このためＭＯ３型撮像装置では、外
部へ読出すためのスイー７チングＭＯＳ）ランジスタの
寄生容縫のばらつきによる固定パターン雑音、あるいは
配線容量すなわち出力容持が大きいことにより発生する
ランダム雑音が大きく、Ｓ／Ｎ比がとれないという問題
があったが、第１図（ａ）、（ｂ）、（Ｃ）で示す構成
の光センサセルでは、ｐ領域６に発生した蓄積電圧その
ものが外部に読出されるわけであり、この電圧はかなり
大きいため固定パターン雑音、出力容量に起因するラン
ダム雑音が相対的に小さくなり、きわめてＳ／Ｎ比の良
い信号を得ることが可能である。

先に、バイアス電圧Ｖ　ｉ＋　ａｓを０．６ｖに設定し
たとき、４衝程度の直線性が１００ｎｓｅｃ程度の高速
読出し時間で得られることを示したが、この直線性およ
び読出し時間とバイアス電圧　Ｖｌｌｓａｓの関係を計
算した結果をさらにくわしく、第４図（ｂ）に示す。

第４図（ｂ）において横軸はバイアス電圧Ｖｓ＋ｉａｓ
であり、また、縦軸は繊出し時間をとっている。

またパラメータは、′Ｊａｍ電圧がｌ　　ｍＶのときに
。

読出し電圧がｌ　　ｍＶの８０％、９０％、９５％。

９８％になるまでの時間依存性を示している。第４図（
ａ）に示される様に、１ｓｔ！Ｌ電圧１　　ｍＶにおい
て、それぞれ８０％、９０％、９５％、９８％になって
いる時は、それ以上の蓄積電圧では、さらに良い伯を示
していることは明らかである。

この第４図（ｂ）によれば、バイアス電圧Ｖｉｓａｓが
０．６Ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２＃Ｌｓ　、　９０％になるのは
０．２７＃Ｌｓ　、　　９５％になるのは０．５４ｇ５
　、　９８％になるのは　１．４μｓであるのがわかる
。また、バイアス電圧Ｖ　ｔｒＩａｓをｏ、ｅｖより大
きくすれば、さらに高速の読出しが可能であることを示
している。この様に、１Ｍ像装置の全体の設計から読出
し時間および必要な直線性が決定されると、必要とされ
るバイアス電圧Ｖ　ｍｔ　ａｓが第４図（ｂ）のグラフ
を用いることにより決定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた゛屯圧■嘗をゼロボルトにもどした
時、ｐ領域６の電位は電圧ｖＩＩを印加する前の逆バイ
アス状態になり、光照射により発生した蓄積電圧ｖｐは
、新しく光が照射されない限り、そのまま保存されるわ
けである。このことは、上記構成に係る光センサセルを
光電変換装置として構成したときに、システム動作上、
新しい機能を提供することができることを意味する。

このｐ領域６に蓄積電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ−領域５であり、このｎ
−領域５は１０”　ｃｍ−’　ｗ　１０”　ａｍ−’程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ　Ｊ’！Ｉ、撮像装置に比
較して熱的に発生するエレクトロン・ホール対は少ない
。

このため、暗電流は、他の従来の装置に比較して小さい
、すなわち、上記構成に係る光センサセルは本質的に暗
電流雑音の小さい構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

Ｅ記構成に係る光センサセルでは、すでに述べたごとく
、ｐｆｉｌ域６に蓄積された電荷は、読出し動作では消
滅しない、このため新しい光情報を入力するためには、
前に蓄積されていた電荷を消滅させるためのリフレッシ
ュ動作が必要である。また同時に、浮遊状態になされて
いるｐ領域６の電位を所定の負電圧に帯電させておく必
要がある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線１０を通して゛電極９に正電圧
を印加することにより行なう、このとき、配線８を通し
てエミッタを接地する。コレクタは、′Ｉｔ極１２を通
して接地又は正電位にしておく、ｆｆ１５図にリフレッ
シュ動作の等価回路を示す、但しコレクタ側を接地した
状態の例を示している。

この状態で正電圧ＶＩＩＨなる′電圧が電極９に印加さ
れると、ベース２２には、酸化咬合１ｉｃｏｘ１３゜ベ
ース・エミッタ間１奇容ｆｆ１ｃｂｅｌ　５．ベース・
コレクタ間接合容量Ｃｂｃ１７の容景分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース◆エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
ＤｂｃｌＢは順方向バイアスされて導通状態となり、Ｔ
ｆｌ流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 × （ｅｘｐ （−１− Ｔ ■） −１） Ｘ　　［ｅｘｐ　　（−Ｖ）　　−１１Ｔ ｉｌはダイオードＤｂｃを流れる電流、１２はダイオー
ドＤｂｅを流れる電流である。Ａ、はベース面積、Ａｓ
はエミッタ面積、ＤＰはコレクタ中におけるホールの拡
散定数、Ｐ　ｎ＊はコレクタ中における熱平衡状態のホ
ール濃度、Ｌｐはコレクタ中におけるホールの平均自由
行程、ｎ□はベース中における熱平衡状態でのエレクト
ロン濃度である。ｉｌで、ベース側からエミッタへのホ
ール注入による電流は、エミッタの不純物濃度がベース
の不純物濃度にくらべて充分高いので、無視できる。

ヒに示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分布を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。

上式中のベース・コレクタ間に流れる電流ｉｌの内、ｑ
”Ｉ）ｐ”ｐ□／Ｌｐはホールによる電流、すなわちベ
ースからホールがコレクタ（ＩＩＩへ流れだす成分を示
している。このホールによる電流が流れやすい様に上記
構成に係る光センサセルでは、コレクタの不純物濃度は
１通常のバイポーラトランジスタに比較して少し低めに
設計される。

この式を用いて計算した。ベース電位の時間依存性の一
例を第６図に示す、横軸は、リフレッンユ電圧Ｖｉｌ１
１が電極９に印加された瞬間からの時間経過すなわちリ
フレッシュ時間を、縦軸は、ベース電位をそれぞれ示す
、また、ベースの初期電位をパラメータにしている。ベ
ースの初期電位とは、リフレッシュ電圧ＶｊｌＮが加わ
った瞬間に。

浮遊状態にあるベースが示す電位であり、ＶＲＨ。

ＣＯＸ、Ｃｂｅ、Ｃｂｃ及びベースにＭ積されている電
荷によってきまる。

この第６図をみれば１ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。

第６図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実に（ａを示す゛。第６図（０に示した計算例に
比較して、この実験で用いたテストデバイスは、ディメ
ンションがかなり大きいため、計算例とはその絶対値は
一致しないが、す７レツシユ時間に対するベース電位変
化が片対数グラフ上で直線的に変化していることが実証
されている。この実験例ではコレクタおよびエミッタの
両者を接地したときの値を示している。

今、光照射による蓄積電圧Ｖｐの最大値を０．４［Ｖ］
、　　リフレッシュ電圧■費Ｈによりベースに印加され
る電圧Ｖ　　Ｉ　０．４［Ｖ　１　とすると、第６図に
示すごとく初期ベース電位の最大値は０．８［Ｖ］とな
り、リフレッシュ電圧印加後１０”　　［ｓｅｃ］後に
は直線にのってベース電位が下がり始め、１ｏ→（ｓｅ
ｃｌ後には、光があたらなかった時、すなわち初期ベー
ス電位が０．４［Ｖ］のときの電位変化と一致する。

ｐ領域６が、ＭＯＳキャパシタＣｏｔを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域１に流れ出すことによって、負電荷が蓄積される動
作である。

ｐ領域６からホールが、ｎ領域ｌに一方的に流れ、ｎ領
域ｌの電子があまりｐ領域６内に流れ込まないようにす
るためには、ｐ領域６の不純物密度をｎ領域ｌの不純物
密度より高くしておけばよい、一方、ｎ◆領域７やｎ領
域ｌからの電子が、ｐ領域６に流れ込み、ホールと再結
合す゛ることによって、ｐ領域６に負電荷が′ｌｓ積す
る動作も行なえる。この場合には、ｎ領域ｌの不純物密
度はｐ領域６より高くなされている。ｐ領域６からホー
ルが流出することによって、負電荷が蓄積する動作の方
が、ｐ領域６ベースに電子が流れ込んでホールと再結合
することにより負電荷が蓄積する動作よりはるかに速い
、しかし、これまでの実験によれば、電子をｐ領域６に
流し込むリフレッシュ動作でも、光電変換装置の動作に
対しては、十分に速い時間応答を示すことが確認されて
いる。

１；記構成に係る光センナセルをｘＹ力方向多数ならべ
て光電変換装置を構成したとき、画像により各センサセ
ルで、蓄積電圧Ｖｐは、上記の例では　０〜０．４　　
［Ｖ］の間でばらついているが、リフレッシュ電圧ＶＲ
）ｌ印加後１０−’　［５ｅｃｌには、全てのセンサセ
ルのベースには約０．３［Ｖ］程度の一定電圧は残るも
のの１画像による蓄ｔｉｌ？！！圧Ｖｐの変化分は全て
消えてしまうことがわかる。すなわち、上記構成に係る
光センサセルによる光電変換９置では、リフレッシュ動
作により全てのセンサセルのベース電位をゼロボルトま
で持っていく完全リフレッシュモードと（このときは第
６図（ａ）の例では１０［５ｅｃｌを要する）、ベース
電位にはある一定電圧は残るものの蓄積電圧Ｖｐによる
変動成分が消えてしまう過渡的リフレシュモードの二つ
が存在するわけである（このときは第６図（ａ）の例で
は、　１Ｇ　［ｕ　５ｅｃｌ−１０（ｓｅｃ］のリフレ
ッシュパルス）０以上の例では、リフレッシュ電圧７曲
によりベースに印加される電圧Ｖ＾　を０．４［Ｖ］と
したが、この電圧Ｖ＾を０．１３［Ｖ］とすれば。

Ｅ記、過渡的リフレッシュモードは、第６図によれば、
ｌ　［ｎ５ｅｃ］でおこり、きわめて高速にリフレッシ
ュすることができる。完全リフレッシュモードで動作さ
せるか、過渡的リフレッシュモードで動作させるかの選
択は光電変換装置の使用目的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧をＶ（とすると、リフレッシュ電圧■ＩｌＮを印加後
、Ｖ　１１４をゼロボルトにもどす瞬間の過渡的状７島
において、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位ｔ± となり２ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアをａ積する蓄積動作の
とき、蓄積状態ではベースは逆バイアス状態で行なわれ
るという説明をしたが、このリフレッシュ動作により、
リフレッシュおよびベースを逆バイアス状態に持ってい
くことの２つの動作が同時に行なわれるわけである。

ｔｊＳ６図（Ｃ）にリフレッシュ電圧ｖ、Ｈに対するリ
フレッシュ動作後のベース電位 の変化の実験値を示す、パラメータとしてＣｏｔの埴を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。このときＶ、　＝
０．５２Ｖ−ｔ’アリ、また、Ｃｂｃ＋Ｃｂｅ＝４ｐＦ
である。但し観測用オシロスコープのプローグ容量１３
ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている。この様
に、計算値と実験値は完全に一致してお゛す、リフレッ
シュ動作が実験的にも確認されている。

以上のリフレッシュ動作においては、７Ｊ４５図に示す
様に、コレクタを接地したときの例について説明したが
、コレクタを正電位・にした状態で行なうことも可能で
ある。このときは、ベース◆コレクタ間接合ダイオード
Ｄｂｃ１８が２リフレツシユパルスが印加されても、こ
のリフレッシュパルスによりベースに印加される電位よ
りも、コレクタに印加されている正電位の方が大きいと
非導通状態のままなので、電流はベース・エミッタ間接
合ダイオードＤｂｅ１６だけを通して流れる。このため
、ベース電位の低下は、よりゆっくりしたものになるが
、基本的には、前に説明したのと、まったく同様な動作
が行なわれるわけである。

すなわち第６図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の男、つまり。

より時間の要する方向ヘシフトすることになる。

したがって、コレクタを接地した時と同じリフレッシュ
電圧ｖＩ１１４を用いると、リフレッシュに時間を要す
ることになるが、リフレッシュ電圧Ｖ　１１１１をわず
か高めてやればコレクタを接地した時と同様、高速のリ
フレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。

以上説明したごとく、−上記構成に係る光センサセルの
基本構造は、すでにあげた特開昭５８−１５０８７８、
特開昭５８−１５７０７３　、特開昭５８−１６５４７
３と比較してきわめて簡単な構造であり、将来の高解像
度化に十分対応できるとともに、それらのもつ優れた特
徴である増幅機能からくる低雑音、高出力、広ダイナミ
ツクレンジ、非破壊読出し等のメリットをそのまま保存
している。

次に１以上説明した構成に係る光センサセルを二次元に
配列してａ或した本発明の光電変換装数の一実施例につ
いて図面を用いて説明する。

す。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１３１′、３１″、読出しパルスを発生させる
ための垂直シフトレジスタ３２．垂直シフトレジスタ３
２と水平ライン３１．３１　’、３１“の間のバ、７フ
アＭＯ３）ランジメタ３３．３３３３“　　　　のゲー
トにパルスを印加するための端子３４、リフレッシュパ
ルスを印加するためのバック了ＭＯＳトランジスタ３５
．３５”　　　３５″、それのゲートにパルスを印加す
るための端子３６、リフレッシュパルスを印加するため
の端子３７．基本光センサセル　３０から蓄積電圧を読
出すための垂直ライン３８．３８’、３８“８重ｉｔ（
ラインを選択するためのパルスを発生する水平シフトレ
ジスタ３９、各垂直ラインを開閉するためのゲート用Ｍ
ＯＳ）ランンジスタ４０゜４０’　　４０″、蓄積電圧
をアンプ部に読出すための出力ライン４１．読出し後に
、出力ラインに蓄積した電荷をリフレッシュするための
ＭＯＳトランジスタ４２、ＭＯ３Ｉ−ランジメタ４２ヘ
リフレツシユパルスを印加するための端子４３．出力信
号を増幅するためのバイポーラ、ＭＯＳ、ＦＥＴ、Ｊ−
ＦＥＴ等のトランジスタ４４、負荷抵抗４５、トランジ
スタと電源を接続するための端子４６、トランジスタの
出力端子４７．読出し動作において嘔直ライン４０．４
０’、４０”に蓄積された電荷をリフレッシュするため
のＭＯＳトランジスタ４８．４８’、４８″１およびＭ
ＯＳ）ランジメタ４８，４８’　、４８“のゲートにパ
ルスを印加するための端子４９によりこの九電変換装置
は構成されている。

この光電変換装置の動作について第７図および第８図に
示すパルスタイミング図を用いて説明する。

ｆ５８図において１区間６１はリフレッシュ動作、区間
６２は蓄積動作、区間６３は読出し動作にそれぞれ対応
している。

時刻１．において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。ｖＬ地電位又は正電位のいずれにしても、すでに
説明した様に、リフレッシュに要する時間が異なってく
るだけであり、基本動作に変化はない、端子４９の電位
６５はｈｉｇｈ状態であり、ＭＯＳ）ランジスタ４８゜
４８’、４８”は導通状態に保たれ、各光センサセルは
、垂直ライン３８．３８’、３８″を通して接地されて
いる。また端子３６には、波形６６ノコトくバッファＭ
ＯＳトランジスタが導通する電圧が印加されており、全
画面−括すフレッシュ用バー２ファＭＯ５）ランジスタ
３５．３５’、３５”は導通状態となっている。この状
態で端子３７に波形　６７のごとくパルスが印加される
と。

水平ライン３１．３１’、３１″を通して各党センサセ
ルのベースに電圧がかかり、すでに説明した様に、リフ
レッシュ動作に入り、それ以前に蓄積されていた電荷が
、完全リフレッシュモード又は過渡的リフツレシュモー
ドにしたがってリフレッシュされる。完全リフレッシュ
モードになるか又は過渡的リフレッシュモードになるか
は波形６７のパル大幅により決定されるわけである。

ｔ７７時刻おいて、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり１次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては５図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形　６４は正電位にする。こ
れにより光照射により発生したエレクトロン・ホール対
のうちのエレクトロンを。

コレクタ側へ早く流してしまうことができる。しかし、
このコレクタ電位を正電位に保つことは。

ベースをエミッタに対して逆方向バイアス状態、すなわ
ち負電位にして撮像しているので必須条件ではなく、接
地電位あるいは若干負電位状態にしても基本的な′ＩＩ
積動作に変化はない。

蓄積動作状態においては、ＭＯＳ）ランジスタ４８．４
８’、４８“のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、　ｈｉｇｈに保たれ、各ＭＯＳトラン
ジスタは導通状態に保たれる。このため、各光センサセ
ルのエミッタは垂直ライン３８．３８″、３８″を通し
て接地されている０強い光の照射により、ベースにホー
ルが蓄積され、ｔＩｉ和してくると、すなわちベース電
位がエミシタ電位（接ｔ１！！電位）に対して順方向バ
イアス状態になってくると、ホールは垂直ライン３８３
８’、３８”を通して流れ、そこでベース電位変化は停
止し、はクリ、プされることになる。

したがって１乗直方向にとなり合う光センサセルのエミ
ッタが垂直ライン３８．３８’、３８′″により共通に
接続されていても、この様に垂直ライン３８．３８’、
３Ｂ“を接地しておくと、ブルーミング現象を生ずるこ
とはない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’、４８″を非導通状態にして、垂直ラ
イン３８．３８’、３８”を浮遊状態にしていても、基
板電位、すなわちコレクタ電位６４を若干負電位にして
おき、ホールの蓄積によりベース電位が正電位方向に変
化してきたとき、エミッタより先にコレクタ側の方へ流
れだす様にすることによりｉ！！或することも百ｆ能で
ある。

ｌａｖＭ１区間６２に次いで１時刻ｔ１より読出し区間
６３になる。この時刻ｔｌにおいて、ＭＯＳ）ランジス
タ４８．４８’、４８”のゲート端子４９の電位６・５
をｌｏｗにし、かつ水平ライン３　Ｌ　、　３１　’　
、　３　Ｌ　”のバ７フ７−Ｍ０Ｓ）ランデスタ３３，
３３’、３３“のゲート端子の電位６８をｈｉｇｈにし
、それぞれのＭＯＳ）ランジスタを導通状態とする。但
し、このゲート端子３４の電位６８をｈｉｇｈにするタ
イミングは、時刻ｔ３であることは必須条件ではなく、
それより早い時刻であれば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものが波形６９のごと＜
　ｈｉｇｈとなり、このとき、ＭＯＳ）ランジメタ３３
が導通状態であるから、この水平ライン３１に接続され
た３つの各党センサセルの読出しが行なわれる。この読
出し動作はすでに前に説明した通りであり、各光センサ
セルのベース領域に蓄積された信号電荷により発生した
信号電圧は、そのまま、垂直ライン３８．３８’３８″
に現われる。このときの垂直シフトレジスター３２から
のパルス電圧のパルス幅は、第４図に示した様に、蓄積
電圧に対する読出し電圧が。

ト分直線性を保つ関係になるパルス幅に設定される。ま
たパルス電圧は先に説明した様に、Ｖｓａａｓ分だけエ
ミッタに対して順方向バイアスがかかる様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４ｏのゲートへの出力だけが波形７０のごと＜　
ｈｉｇｈとなり、ＭＯＳ）ランデスタ４０が導通状態と
なり、出力信号は出力ライン４１を通して、出力トラン
ジスタ４４に入り、電流増幅されて出力端子４７から出
力される。この様に信号が読出された後、出力ライン４
１には配線容量に起因する信号電荷が残っているので、
時’Ａ　Ｌ　ｓにおいて、ＭＯＳ）ランジメタ４２のゲ
ート端子４３にパルス波形７１のごとくパルスを印加し
、ＭＯＳ）ランジメタ４２を導通状態にして出力ライン
４１を接地して、この残留した信号電荷をリフレッシュ
してやるわけである。以下同様にして、スイッチングＭ
ＯＳ）ランジメタ４０’、４０”を顯次導通させて垂直
ライン３ｇ’、３８”の信号出力を読出す、この様にし
て水平に並んだ一ライン分の各光センサセルからの信号
を読出した後、ＩＩ直テライン３８３８’３８”には、
出力ライン４１と同様、それの配線容量に起因する信号
電荷が残留しているので、各巾直ライン３８．３８’、
３８“に接続されたＭＯＳ）ランデスタ４８，４８’　
　４ｇ、“を、それのゲート端子４９に波形６５で示さ
れる様にｈｉｇｈにして導通させ、この残留信号電荷を
リフレッシュする。

次いで１時刻ｔ・において、垂直シフトレジスター３２
の出力のうち、水平ライン３１’に接続された出力が波
形６９′のごと（ｈｉｇｈとなり、水平ライン３１’に
接続された各光センサセルの蓄積電圧が、各重訂ライン
３８．３８’、３８°′に読出されるわけである。以下
、ｌ１ｌｌ′ｉ次前と同様の動作により、出力端子４７
から信号が読出される。

以上の説明においては、蓄積区間６２と読出し区間６３
が明確に区分される様な応用分野、例えば最近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが、テレビカメラの様に′Ｓ積
区間６２における動作と読出し区間６３における動作が
同時に行なわれている様な応用分野に関しても、第８図
のパルスタイミングを変更することにより適用可能であ
る。但し、この時のリフレッシュは全画面−括リフレッ
シュではなく、−ライン毎のリフレッシュ機能が必要で
ある０例えば、水平ライン３１に接続された各光センサ
セルの信号が読出された後、時刻１．において各垂直ラ
インに残留した電荷を消去するためＭＯＳ）ランジメタ
４８　、４８　’４８”を導通にするが、このとき水平
ライン３１にリフレッシュパルスを印加する。すなわち
、波形６９において時刻１．においても時刻ｔ４と同様
、パルス電圧、パルス幅、の異なる　パルスを発生する
様な構成の垂直シフトレジスタを使用することにより達
成することができる。この様にダブルパルス的動作以外
には、第７図の右側に設置した一括リフレッシュパルス
を印加する機器の代りに、左側と同様の第２の垂直シフ
トレジスタを右側にも設け、タイミングを左側に設けら
れた垂直レジスタとずらせながら動作させることにより
達成させることも可能である。

このときは、すでに説明した様な蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押さえるという動作の自由度が少な
くなる。しかし、基本動作の所で説明した様に、読出し
状態では、ベースにＶａ＋ａｓなるバイアス電圧を印加
したときに始めて高速読出しができる様な構成としてい
るので、第３図のグラフかられかる様に、Ｖｓ＋ａｓを
印加しない時に、各光センサセルの飽和により、垂直ラ
イン２８．２８’、２８”に流れだす信号型荷分はきわ
めてわずかであり、ブルーミング現象は、まった〈問題
にはならない。

゛また。スミア現象に対しても、本実施例に係る光電変
換装置は、きわめて優れた特性を得ることができる。ス
ミア現象は、ＣＣＤ型撮像装置、特にフレーム転速型に
おいては、光の照射されている所を電荷転送されるとい
う、動作および構造上発生する問題であり、インタライ
ン型においては１、特に長波長の光により半導体のｆｆ
部で発生したキャリアが電荷転送部に蓄積されるために
発生する問題である。

また、ＭＯ３型撮像装置においては、各光センサセルに
＋ａ地されたスイッチングＭＯＳトランジスタのドレイ
ン側に、やはり長波長の光により半導体深部で発生した
キャリアが蓄積されるために生じる問題である。

これに対して本実施例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアが蓄積さ
れるという現象もまったく生じない、但し、光センサセ
ルのエミツタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが＄Ｍｉされると
いう現象が心配されるが、これは、−括リフレッシュ動
作のときは蓄積動作状態において、エミッタが接地され
ているため、エレクトロンは蓄積されず、スミア現象が
生じない、また通常のテレビカメラのとき応用されるラ
インリフレッシュ動作のときは、水平ブランキングの期
間において、垂直ラインにＪ！ｉ積電圧電圧出す前に、
垂直ラインを接地してリフレッシュするので、この時同
時にエミッタに一水平走査期間にＳａされたエレクトロ
ンは流れ出してしまい、このため、スミア現象はほとん
ど発生しない、この様に、本実施例に係る光電変換装置
では、その構造上および動作上、スミア現象はほとん本
質的に無視し得る程度しか発生せず、本実施例に係る光
電変換装置の大きな利点の一つである。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押さえるとい
う動作について前に記述したが。

これを利用してγ特性を制御することも可能であミッタ
またはコレクタの電位をある一定の負電位にし、ベース
に蓄積されたキャリアのうち、この！：ｉ電位を与える
キャリア数より多く′ｆｔｅされているホールをエミッ
タまたはコレクタ側へ流してしまうという動作をさせる
。これにより、蓄積電圧と入射光量に対する関係は、入
射光量の小さいときはシリコン結晶のもつγ＝１の特性
を示し、入射光量の大きい所では、γが１より小さくな
る様な特性を示す、つまり、折線近似的に通常テレビカ
メラで安水されるγ＝　０．４５の特性をもたせること
が可能である。蓄積動作の途中において上記動作を一度
やれば一折線近似となり、エミッタ又はコレクタに印加
する負電位を三鷹適宜変更して行なえば、二折線タイプ
のγ特性を持たせることも可能である。

また、以上の実施例においては、シリコン基板をＪ（通
コレクタとしているが通常／ヘイポーラトランジスタの
ごとく堤込ｎ＋領域を設け、各ライン１ａにコレクタを
分割させる様な構造としてもよい。

なお、実際の動作には第８図に示したパルスタイミング
以外に、垂直シフトレジスタ３２、水平シフト−ジス３
９を駆動するためのクロックパルスが必要である。

第９図に出力信号に関係する等価回路を示す。

容：℃ＣＣａＯ２、垂直ライン３８．３８’３８“の配
線容量であり、客肇Ｃｎ　８１は出力ライン４１の配線
容量をそれぞれ示している。また第９図右側の等価回路
は、読出し状態におけるものであり、スイッチング用Ｍ
ＯＳトランジスタ４０．４０’　　４０“は導通状態で
あり、それの導通状態における抵抗値を抵抗ＲＭ８２で
示している。また増幅用トランジスタ４４を抵抗ｒ、８
３および電流源８４を用いた等価回路で示している。出
力ライン４１の配線容量に起因する電荷蓄積をリフレッ
シュするためのＭＯＳトランジスタ４２は、読出し状態
では非導通状態であり、インピーダンスが高いので、右
側の等価回路では省都している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
１ｃマ８０は約４　ｐＦ位、容量Ｃ□８１は約４　ｐＦ
位、ＭＯＳトランジスタの導通状態の抵抗ＲＭ８２は３
にΩ程度、バイポーラトランジスタ４４のｉｔｔ＊増幅
率βは約１００程度として、出力端子４７において観測
される出力信号波形を計算した例を第１θ図に示す。

第１Ｏ図において横軸はスイッチングＭＯＳ）ランジメ
タ４０．４０’、４０“が導通した瞬間からの時間　［
ｇｓｌを、縦軸は垂直ライン３８゜３８’　　３８″の
配線容量Ｃマ８０に、各光センサセルから信号電荷が読
出されて１ボルトの電圧がかかっているときの出力端子
４７に現われる出力電圧　ＥＶ］　をそれぞれ示してい
る。

出力信号波形８５は負荷抵抗Ｒε４５がＩＯＫΩ、８６
は負荷抵抗Ｒ１４５が５にΩ、８７は負荷抵抗Ｒや４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃマ８０とＣ８８１の容楡分割により０．５ｖ程
度になっている。当然のことながら、負荷抵抗Ｒε４５
が大きい方が減衰ＩＢは小さく、望ましい出力波形にな
っている。

化−１−り時間は、上記のパラメータ値のとき、約２０
　ｎ５ｅｃと高速である。スイッチングＭＯＳトランジ
スタ４０．４０　’　、４０″゛の導通状態における祇
抗ＲＭを小さくすることにより、および、配線台にＣマ
　、ＣＨを小さくすることにより、さらに高速の読出し
も可能である。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅機能により、出力に現れ
る電圧が大きいため、最終段の増幅アンプも、ＭＯ３型
撮ｆＲ装置に比較してかなり１１ｍなもので良い、Ｅ記
例ではｌ＜イポーラトランジスタ１段のタイプのものを
使用した例につｂ）て説明したが、２段構成のもの等、
他の方式を使うことも当然のことながら可能である。こ
の例の様にバイポーラトランジスタを用いると、ＣＯＤ
撮像装置における＠終段のアンプのＭＯＳ）ランジスタ
から発生する画像上目につきゃすり１／ｆｌｌｌ−ｔｉ
の問題が１本実施例の光電変換装置で１±発生せず、き
わめてＳ／Ｎ比の良い画質を得ること力く可ス七である
。

上に述べた様に、上記構成に係る光センサセルを利用し
た光電変換装置では、繰終段の＃！１幅アンプがきわめ
て簡単なもので良いことから、最終段の増幅アンプを一
つだけ設ける第７図に示した一実施例のごときタイプで
はなく、＃！ＩＩＩＧアンプを複数個設置して、一つの
画面を複数に分割して読出す様な構成とすることも可能
である。

第１１図に１分動読出し方式の一例を示す、第１１図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。甚本的な動作は第７図の実施例お
よび第８図のタイミング図を用いて説明したものとほと
んど同じであるが、この第１１図の実施例では、３つの
等価な水平シフトレジスタｔｏｏ　、ｌｏｔ　、１０２
を設け、これらの始動パルスを印加するための端子１０
３に始動パルスが入ると、１列目、（ｎ＋１）列目。

（２ｎ＋１）列目（ｎは整数であり、この実施例では水
平方向絵素数は３ｎ個である。）に接続された各センサ
セルの出力が同時に読出されることになる０次の時点で
は、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出
されることになる。

この実施例によれば、−木の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して、信号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり、分割読出し方式の
大きな利点である。

第１１図に示した実施例では１等価な水平シフトレジス
ターを３つ設けた方式であったが、同様なｙ１能は、水
平レジスター１つだけでももたせることが可能である。

この場合の実施例を第１２図に示す。

第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯ５）ランシスターと、最終段アン
プの中間の部分だけを書いたものであり、他の部分は、
第１１図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスター１０４か
らの出力を１列目、（ｎ＋１）夕噌目、（２ｎ＋　１）
夕嗜目のスイッチングＭＯ５）ランシスターのゲートに
ｖｃ統し、それらのラインを同時に読出す様にしている
１次の時点では、２列目、（ｎ＋２）列目＋　　（２ｎ
　＋２　）列目が読出されるわけである。

この実施例によれば、各スイッチングＭＯＳトランジス
ターのゲートへの配線は増加するものの、水平シフトレ
ジスターとしては１つだけで動作が可能である。

第１１図、１２図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

第１１図、第１２図の実施例ではいずれも、水ｆシフト
レジスター、乗置シフトレジスターの始動パルスおよび
クロックパルスは省略しているが、これらは、他のリフ
レッシュパルスと同様。

Ｆｌｌ−・チップ内に設けたクロックパルス発生器ある
いは、他のチップ上に設けられたクロックパルス発生器
から供給される。

この分割読出し方式では、水平ラインー括又は企画面−
括リフレッシュを行なうと、ｎ列目と　（ｎ＋１　）列
目の光センサセル間では、わずか蓄積時間が異なり、こ
れにより、端電流成分および信号成分に、わずかの不連
続性が生じ１画像上目についてくる可能性も考えられる
が、これの量はわずかであり、実用上問題はない、また
、これが。

許容限度以上になってきた場合でも、外部回路を用いて
、それを補正することは、キヨシ状波を発生させ、これ
とＩＩ＆電流成分との減算およびこれと信号成分の乗除
算により行なう従来の補正技術を使用するこ゛とにより
容易に可能である。

この様な光電変換装置を用いて、カラー画像をｔｉｌ！
像する時は、光電変換装置の上に、ストライプフィルタ
ーあるいは、モザイクフィルター等をオンチップ化した
り、又は、別に作ったカラーフィルターを貼合せること
によりカラー信号を得ることが可能である。

一例としてＲ，Ｇ、Ｈのストライプ・フィルターを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段７ンブよりＲ信号、
Ｇ信号、Ｂ信号をＩ＋）ることか可能である。これの一
実施例を第１３図に示す、この第１３図も第１２図と同
様、水平レジスターのまわりだけを示している。他は第
７図および第１１図と同じであり、ただ１列目はＲのカ
ラーフィルター、２列目はＧのカラーフィルター、３列
目はＢのカラーフィルター、４列目はＲのカラーフィル
ターという様にカラーフィルターがついているものとす
る。第１３１Ｎに示すごとく１列目、４列目、７列目−
一一一一一の各１直ラインは出力ライン１１０に接続さ
れ、これはＲ信号をとりだす、又２列目、５列目、８列
目−一−−−−の各他心ラインは出力うインｉｌｌに接
続され、これはＧ信号をとりだす、又同様にして、３列
目。

６列口、９列目−−−−−−の各４ト直ラインは出力ラ
イン１１２に接続されＢ信号をとりだす、出力ライン１
１０，１１１，１１２はそれぞれオンチップ化されたリ
フレッシュ用ＭＯ３）ランジスタおよび＠終段アンプ、
例えばエミッタフォロアタイプのバイポーラトランジス
タに接続され、各カラー信号が別々に出力されるわけで
ある。

本発明の他の実施例に係る光電変換＊ｉｉを構成する光
センサセルの他の例の基本構造および動作を説明するた
めの図を第１４図に示す、またそれの等価回路および全
体の回路構成図を第１５図（ａ）に示す。

第１４図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。ｒｆ
ＩＪ１４図において、すでに第１図で示した構成と異な
る点は、第１図の場合水平ライン配線１０に接続される
ＭＯＳキャパシタ電極９が一つだけであったものが上下
に隣接する光センサ−セルの側にもＭＯＳキャパシタ電
極１２０が接続され、１つの光センサセルからみた時に
、ダブルコンデンサータイプとなっていること、および
図において上下に隣接する光センサセルのエミッタ７．
７′は２層配線にされた配線■８、および配線■１２１
　（第１４図では、垂直ラインが１本に見えるが、絶縁
層を介して２木のラインが配置されている）に交互に接
続、すなわちエミッタ７はコンタクトホール１９を通し
て配線■８に、エミッタ７′はコンタクトホール１９’
を通して配線■１２１にそれぞれ接続されていることが
異なっている。

これは第１５図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のペースに接続さ
れたＭＯＳキャパシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。また光センサセル１５２の図において下に
隣接する光センサセル１５２′のＭＯＳキャパシタ１５
０′は共通する水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２′のエニー２夕は垂直ライン１３Ｂに
、光センサセル１５２のエニー２タハ垂直ライン３８と
いう槌にそれぞれ交互に接続されている。

第１５図（ａ）の等価回路では１以上述べた基本の光セ
ンサーセル郁以外で、第７図の撮像装置と異なるのは、
垂（αライン３８をリフレッシュするためのスイッチン
グＭＯＳトランジスタ４８のほかに垂直ライン１３８を
リフレッシュするためのスイッチングＭＯ３）ランジス
タ１４８、および１ＴＨｃ［ライン３８を選択するスイ
ッチングＭＯＳトランジスタ４０のほか垂直ライン１３
８を選択するためのスイッチングＭＯ３）ランジメタ１
４０が追加され、また出力アンプ系が一つ増設されてい
る。この出力系の構成は、各ラインをリフレッシュする
ためのスイー２ラングＭＯＳ）ランジメタ４８、および
１４８が接続されている様な構成とし、さらに水平スキ
ャン用のスイッチングＭＯＳトランジスタを用いる第１
５図（ｂ）に示す様にして出力アンプを一つだけにする
４Ｉ！戊もまた可能である。第１５図（ｂ）では第１５
図（ａ）の垂直ライン選択および出力アンプ系の部分だ
けを示している。

この第１４図の光センサセル及び第１５図（ａ）に示す
実施例によれば、次の様な動作が可能である。すなわち
、全水平ライン３１に接続された各光センサセルの読出
し動作が終了し、テレビ動作における水平ブランキング
期間にある時、垂直シフトレジスター３２６％らの出力
パルスが水キライン３１′に出力されるとＭＯＳキャパ
シタ１５１を通して、読出しの終了した光センサセル１
５２をリフレッシュする。このとき、スイッチングＭＯ
Ｓトランジスタ４８は導通状態にされ、垂直ライン３８
は接地されている。

また水平ライン３１′に接続されたＭＯＳキャパシタ１
５０′を通して光センサ　セル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯＳトランジスタ１４８は非導通状悪にな
され、＠αライン１３８は浮遊状態となっているわけで
ある。この様に−・っの垂直スキャンパルスにより、す
でに読出しを終了した光センサ　セルのりフレトシュと
１次のラインの光センサ　セルの読出しが同一・のパル
スで同時的に行なうことが可能である。このときすでに
説明した様にリフレッシュする時の電圧と読出しの時の
電圧は、読出し時には、高速読出しの必要性からバイア
ス電圧をかけるので異なってくるが、これは第１４図に
示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャ
パシタ電極１２０の面積を変えることにより各電極に同
一の電圧が印加されても各光センサ　セルのベースには
異なる電圧がかつ＼る様な構成をとることにより達成さ
れている。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、ラインずつリフレッシュしてい
く場合には、Ｉｔ図（ｂ）に示されるようにコレクタを
ｎＪＪあるいはｎ　基板で構成しておいてもよいが、水
平ラインごとにコレクタを分離して設けた方が望ましい
ことがある。コレクタが基板になっている場合には、全
光センサセルのコレクタが共通領域となっているため、
Ｍｌおよび受光読出し状態ではコレクタに一定のバイア
ス屯圧が加わった状態になっている。もちろん、すでに
説明したようにコレクタにバイアス電圧が加わった状態
でも浮遊ベースのリフレッシュは、エミッタの間で行な
える。ただし、この場合には、ベース領域のリフレッシ
ュが行なわれると同時に、リフレッシュパルスが印加さ
れたセルのエミッタコレクタ間に無駄な電流が流れ、消
費電力を大きくするという欠点が伴なう、こうした欠点
を克服するためには、全センサセルのコレクタを共通領
域とせずに、各水平ラインに並ぶセンサセルのコレクタ
は共通になるが、各水平ラインごとのコレクタは互いに
分離された構造にする。すなわち、第１図の構造に関連
させて説明すれば、基板はｐ型にして、ｐ型基板中にコ
レクタ　各水平ラインごとに互いに分離されたｎ“埋込
領域を設けた構造にする。隣り合う水平ラインのｎ４　
　埋込領域の分離は、Ｐ領域を間に介在させる構造でも
よい、水平ラインに沿って埋込まれるコレクタのキャパ
シタを減少させるには。

絶縁物分離の方が優れている。第１図では、コレクタが
基板で構成されているから、センサセルを囲む分離領域
はすべてほとんど同じ深さまで設けられている。一方、
各水平ラインごとのコレクタを互いに分離するには、水
平ライン方向の分離領域を垂直ライン方向の分離領域よ
り必要な債だけ深くしておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない、リフレッシュが終って光信号による電荷蓄
積動作に入る時に２ふたたびコレクタ領域には所定のバ
イアス電圧を印加する。

また第１５図（ａ）の等価回路によれば、各水平ライン
毎に出力は出力端子４７および１４７に交Ｉｆに出力さ
れることになる。これは、すでに説明したごとく、第１
５図（ｂ）の様な構成にすることにより−・つのアンプ
から出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり２通常のテレビカ
メラ等の応用分野にも適用することがデできる。

木発す１の他の実施例としては、光センサセルに複数の
エミッタを設けた構成あるいは、一つの工Ｅ−／夕に複
数のコンタクトを設けた構成により。

一つの光センサセルから複数の出力をとりだすタイプが
考えられる。

これは未発１！１１による光電変換装置の各光センサセ
ルが増幅機能をもつことから、一つの光センサセルから
複数の出力をとりだすために、各光センサセルに複数の
配線容量が接続されても、光センサセルの内部で発生し
た蓄積電圧Ｖｐが、まった〈減衰することなしに各出力
に読出すことが０１能であることに起因している。

この様に、各党センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る光電変換装置の一製法例について説明
する。第１６図に１選択エピタキシャル成長（Ｎ、　　
Ｅ＋ｄｏ　ｅｔ　ａｌ、“Ｎｏｖｅｌ　ｄｅｖｉｃｅ　
ｉｓｏｌａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ　
５ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌ　ｇｒｏｗｔｈ
”Ｔｅｃｈ、　ｌ１１ｇ、　ｏｆ　１９Ｂ２　Ｉ　Ｅ　
ＤＭ　、　ＰＰ、　２４１−２４４参煕）を用いたその
製法の一例を示す。

ｌ〜ｌ　ＯＸ　ｌ　Ｏ”ｃｍ−３程度の不純物濃度のｎ
形Ｓｉ基板ｌの裏面側に、コンタクト用のｎ“領域ｌｌ
を、ＡｓあるいはＰの拡散で設ける。ｎ＋領領域らのオ
ートドーピングを防ぐために、図には示さないが酸化膜
及び窒化膜を裏面に通常は設けておく。

基板ｌは、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ法による結晶が適している
。基板１の表面に略々ｔＩＬ層程度の酸化膜をウェット
酸化により形成する。すなわち、Ｈ，Ｏ雰囲気かあるい
は（Ｈｚ＋Ｏｔ）雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、９００℃程度の温度
での高圧酸化が適している。

その上に、たとえば２〜４川口程度の厚さのＳｉｎ、膜
をＣｖＤで堆積すルｅ　　（Ｎ２　＋　　Ｓ＋）Ｉｎ　
＋０７）ガス系で、３００〜５００℃程度の温度で所望
の厚さのＳｉｎ、膜を堆積する−　Ｏｘ　／　ＳｉＨ４
のモル比は温度にもよるが４〜４０程度に設定する。フ
ォトリングラフィ工程により、セル間の分離領域となる
部分の酸化膜を残して他の領域の酸化膜は、　　（ＣＦ
、＋ｔ−ｉ、）、Ｃ，Ｆ、、ＣＨ，Ｆ。

等のガスを用いたりアクティブイオンエツチングで除去
する（第１６図の工程（ａ））、例えば、ＩＯＸ１０ｇ
ｍ２にＬＰｆＡ素を設ける場合には、ｌＯｐ鵬ピッチの
メツシュ状にＳｉｎ、膜を残すａ　　５ｉｏｔ　ｐｆｉ
の幅はたとえば２＃Ｌ曽程度に選ばれる。リアクティブ
イオンエツチングによる表面のダメージ層及びンリ′袋
層を、Ａｒ／Ｃ１ｔ　ガス系プラズマエツチングかウェ
ー２トエツチングによって除去した後、ａｉｆｆ＋Ａ字
中における／Ｘ着かもしくは、ロードロック形式で十分
に雰囲気が清浄になされたスパンり、あるいは、　Ｓｉ
Ｈ４ガスにＣＯ，レーザ光線を照射する減圧光ＣＶＯで
、アモルファスシリコン３０１を堆積する（第１６図の
工程（ｂ））、　ＣＢ　ｒ　Ｆｖ　　、　ＣＣ１、Ｆ、
、　　ＣＩ、等のガスを用いたリアクティブイオンエツ
チングによる異方性エッチにより。

５ｉ０２　層側面に堆積している以外のアモルファスシ
リコンを除去する（第１６図の工程（Ｃ））　、前と同
様に、ダメージと汚染層を十分除去した後、シリコン基
板表面を十分清浄に洗浄し、　（Ｈ７＋ＳｉＨ，、ＣＪ
ｌ、＋ＨＣ交）ガス系によりシリコン層の選択成長を行
う、数ＬＯＴｏｒｒの減圧状態で成長は行い、基板温度
は３００〜１０００℃、）ＩＣｉのモル比をある程度以
上高い値に設定する。ＨＣｌの量が少なすぎると選択成
長は起こらない、シリコン基板−ヒにはシリコン結晶層
が成長するが、　ＳｉＯ。

層Ｉ−のシリコンはＨＣＱによってエツチングされてし
まうため、　Ｓｉｎｇ層ヒにはシリコンは堆積しない（
第１６図（ｄ））、　ｎ−層５の厚さはたとえば３〜５
川１用度である。

不純物濃度は、好ましくは＋ｏｌｔ〜１０　＋６　ｃ　
ｍ−３程度に設定する。もちろん、この範囲をずれても
よいが、ｐｎ−接合の拡散電位で完全に空乏化するかも
しくはコレクタに動作電圧を印加した状態では、少なく
ともれ一領域が完全に空乏化するような不純物濃度およ
び厚さに選ぶのが望ましい。

通常入手できるＯＣＲガスには大量の水分が含まれてい
るため、シリコン基板表面で常に酸化膜が形成されると
いうようなことになって、到底高品質のエピタキシャル
成長は望めない、水分の多いＨ（Ｑは、ボンベに入って
いる状態でボンベの材料と反応し鉄分を中心とする重金
属を大量に含むことになって１重金属汚染の多いエビ層
になり易い、光センサ−セルに使用するエビ層は、ｍ電
流成分が少ない程望ましいわけであるから１重金属によ
る汚染は極限まで抑える必要がある。　　ＳｉＨ。

Ｃ１２に超高純度の材料を使用することはもちろんであ
るが、Ｈ（ＩｇＬには特に水分の少ない、望ましくは少
なくとも水分含有量が０．５ｐｐｍ以下のものを使用す
る。もちろん、水分含有量は少ない程よい。

エピタキシャル成長層をさらに高品質にするには、基板
をまず１１５０〜１２５０℃程度の高温処理で表面近傍
から＃素を除去して、その後８００℃程度の長時間熱処
理により基板内部にマイクロディフェクトを多数発生さ
せ、デヌーデットゾーンを有、するインドリシックゲッ
タリングの行える基板にしておくこともきわめて有効で
ある０分離領域としての　Ｓｉｎ、層４が存在した状態
でのエピタキシャル成長を行うわけであるから、　　５
ｉ０２からの酸素のとり込みを少なくするため、成長温
度は低い程望ましい０通常よく使われる高周波加熱法で
は、カーボンサセプタからの汚染が多くて、より−・層
の低温化は難しい０反応室内にカーボンサセプタなど持
込まないランプ加熱によるウェハ直接加熱法が成長雰囲
気をもっともクリーンにできて、高品質エビ層を低温で
成長させられる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流にのガスが流れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱にょるウェハ直接加
熱法は、高品質エビ層を得るのに適している。成長時に
ウェハ表面への紫外線照射は、エビ層の品質をさらに向
上させる。

分離領域４となるＳｉｎ、層の側壁にはアモルファスシ
リコンが堆積している（第１６図の工程（Ｃ））、アモ
ルファスシリコンは固相成長で単結晶化し易いため、　
　５ｉ０２分離領域４との界面近傍の結晶が非常に優れ
たものになる。高抵抗ｎ−層５を選択エピタキシャル成
長により形成した後（第１６図（７）工程（ｄ））、表
面濃度Ｌ　〜２０Ｘ　１０”ｃｏ−’程度のＰ領域６を
、ドープトオキサイドからの拡散か、あるいは低ドーズ
のイオン注入層をソースとした拡散により所定の深さま
で形成する。

ｐ領域６の深さはたとえば０．６〜１川真用度である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
をｆげてＣｂｅを小さくすることが望ましい、Ｃｂｅは
略々次のように与えられる。

ただし、Ｖｂｉはエミッタ・ベース開拡Ｍ　電位であり
、 で与えられる。ここで、（はシリコン結晶の誘電率、Ｎ
ｏ　　はエミッタの不純物濃度、ＮＡ　　はベースのエ
ミッタに隣接する部分の不純物ｖｆ、度、ｎ、は真性キ
ャリア濃度である。ＮＡ　を小さくする程Ｃｂｅは小さ
くなって、感度は上昇するが、ＮＡ　　をあまり小さく
しすぎるとベース領域が動作状態で完全に空乏化してパ
ンチングスルー状態になってしまうため、あまり低くは
できない、ベース領域が完全に空乏化してパンチングス
ルー状態にならない程度に設定する。

その後、シリコン基板表面に（Ｈｔ　＋ｏ、）ガス系ス
チーム酸化により数１ＯＡから数１００八程度の厚さの
熱酸化膜３を、８００〜９００℃程度の温度で形成する
。その上に、（ＳｉＨ４＋　ＮＪ　）系ガスのＣｖＤで
電化ＩＢｉ（Ｓｉ１Ｎ４）３０２を５００〜１５００Ａ
程度の厚さで形成する。形成温度は７００〜８００℃程
度である。Ｎ）ｌ、ガスも、８０文ガスと並んで通常入
手できる製品は、大量に水分を含んでいる。水分の多い
ＮＨ，ガスを原材料に使うと、酸素濃度の多い窒化膜と
なり、再現性に乏しくなると同時に、その後の５ｉＯｙ
　Ｈ４との選択エツチングで選択比が取れないという結
果を招く。

ＮＨ１ガスも、少なくとも水分含有量が０．５ＰＰ■以
下のものにする。水分含有量は少ない程望ましいことは
いうまでもない、窒化膜３０２の上にさらにＰＳＧＩＰ
Ｊ３００をＣＶＤにより堆積する。ガス系は、たとえば
、　　（８ｇ　＋　ＳｉＨ＊　＋　０２　＋　ＰＨ３）
を用いて、３００〜４５０℃程度の温度で２０００〜３
０００Ａ程度の厚さのＰＳＧ膜をＣＶＤにより堆積する
（第１６図の工程（ｅ））、　　２度のマスク合せ工程
を含むフォトリソグラフィー工程により、ｎゝ領域７上
と、リフレッシュ及び読み出しパルス印加゛藏極辷に、
ＡｓドープのポリシリコンＩ！！ｌ３０４を唯積する。

この場合ｐドープのポリシリコン膜を使ってもよい、た
とえば、２回のフォトリソグラフィー工程により、エミ
、り上は、ＰＳＧ膜。

Ｓｉ３Ｎ　４　Ｍ　、　　５ｉ０１　膜をす１べて除去
し、リフレッシュおよび及び読み出しパルス印加電極を
設ける部分には下地の５ｉ０２膜を残して、ＰＳＧ膜と
Ｓｉ３　Ｎ　４　ｎＱのみエツチングする。その後、Ａ
ｓドープのポリシリコンを、（Ｎ、　＋ＳｉＨ４＋Ａｓ
）＋　３　）　もしくは（Ｈ２＋　ＳｉＨ４＋　ＡｓＨ
ｌ　）ガスでＣＶＤ法により堆積する。堆積温度は５５
０℃〜７００”Ｏ程度、膜厚は　１０００〜２０００　
Ａである。ノンドープのポリシリコンをＣＶＤ法で堆積
しておいて、その後Ａｓ又はＰを拡散してももちろんよ
い、エミッタとリフレッシュ及び読み出しパルス印加電
極、Ｅを除いた他の部分のポリシリコン膜をマスク合わ
せフォトリングラフイー工程の後エツチングで除去する
。さらに、ＰＳＧＷＸをエツチングすると、リフトオフ
によりＰＳＧＩＩＩに堆積していたポリシリコンはセル
ファライン的に除去されてしまう（第１６図の工程（ｆ
））、ポリシリコン膜のエツチングはＣ，ＣＩ！□Ｆ４
．　　（ＣＢ　ｒ　Ｆ、　＋Ｃ１２）等のガス系でエツ
チングし、Ｓｌ、Ｎ、ｌはＣＨ。

Ｆ２　ｉのガスでエツチングする。

次に、ＰＳＧ膜３０５を、すでに述べたようなガス系の
ＣＶＤ法で堆積した後、マスク合わせ工程とエツチング
工程とにより、リフレッシュパルス及び読み出しパルス
電極用ポリシリコン膜上にコンタクトホールを開ける。

こうした状態で。

ＡＩ　、　ＡＩ　−Ｓｉ、ＡＬｉ−Ｃｕ　−Ｓｉ等の金
属を真空蒸着もしくはスパッタによって堆積するか、あ
るいは（ＣＭ、）フＡｎやＡ１Ｃ１１を原材料ガスとす
るプラズマＣＶＤ法、あるいはまた上記原材料ガスのＡ
文−ＣポンドやＡ文−ＣＩポンドを直接光照射により切
断する光照射ＣＶＤ法により　Ａｉを堆積する−　　（
ＣＨｓ　）　ｓ　ＡｉやＡ文ＣＩ、を原材料ガスとして
上記のようなＣＶＤ法を行う場合には、大過剰に水素を
流しておく、細くてかつ急峻なコンタクトホールにＡＬ
ｉを堆積するには、水分や酸素混入のまったくないクリ
ーン雰囲気の中で３００〜４００℃膜厚に基板温度を上
げたＣＶＤ法が優れている。第１図に示された金属配線
１０のパターニングを終えた後、居間絶縁膜３０６をＣ
ＶＤ法で堆積する。３０６は、＠述したＰＳ（Ｊ、ある
いはＣＶＤ法Ｓ　ｉＯ，膜、あるいは耐水性等を考慮し
する必要がある場合には、（ＳｉＨ４＋ＮＨ１）ガス系
のプラズマＣＶＤ法によて形成した５ｉｌＮ、膜である
＠　Ｓｆｓ　Ｎ　４　ｌｔＩ中の水素の含有量を低く抑
えるためには、　　（ＳｉＨ４＋Ｎ、　）ガス系でのプ
ラズマＣＶＤ法を使用する。

プラズマＣＶＤ法によるダメージを現象させ形成された
Ｓｉｎ　Ｎ　Ａ　ｌｌ！の電気的耐圧を大きくし、かつ
リーク電流を小さくするには光ＣＶＤ法によるＳｉｌ　
Ｎ　４膜がすぐれている。光ＣＶＤ法には２通りの方法
がある。　　（Ｓｉｎ　４　＋ＮＨ，＋８ｇ）ガス系で
外部から水銀ランプの２５３７Ａの紫外線を照射する方
法と、　（ＳｉＨ４＋　＞ＩＨ）　２ガス系に水銀ラン
プの１８４＋３Ａの紫外線を照射する方法である。いず
れも基板温度は【５０〜３５０℃程度である。

マスク合わせ工程及びエツチング工程により。

エミッタ７上のポリシリコンに、絶縁膜３０５，３０６
を貫通したコンタクトホールをリアクティブイオンエッ
チで開けた後、前述した方法でＡ１．Ａ文−Ｓ　ｉ、Ａ
文−Ｃｕ−９ｉ等の金属を地積する。この場合には、コ
ンタクトホールの７スベクト比が大きいので、ＣＶＤ法
による堆積の方がすぐれている。第１図における金属配
線８のパターニングを終えた後、最終パッシベーション
膜としての５ｉｌＮ、膜あるいはＰＳＧ膜２をＣＶＤ法
により堆積する（第１６図（ｇ））。

この場合も、光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡＩ、Ａｌ−５ｉ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１６図はほんの一例を述べたに過ぎない。

本発明の先覚変換？を置の重要な点は、ｐ領域６とｎ−
領域５の間及びｐ領域６とｎ◆領域７の間のリーク電流
を如何に小さく抑えるかにある。

ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１６図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを地積しておいてエビ成長を行う方法を説明した。

この場合には、エピ成長中に基板Ｓｉからの固相成長で
アモルファスＳｉは単結晶化されるわけである。エビｒ
＆長は、８５０°〜１０００℃程度と比較的高い温度で
行われる。そのため、基板Ｓｉからの固相成長によりア
モルファスＳｉが単結晶化される前に、アモルファスＳ
ｉ中に微結晶が成長し始めてしまうことが多く、結晶性
を悪くする原因になる。温度が低い方が。

固相成長する速度がアモルファスＳｉ中に微結晶が成長
し始める速度より相対的にずっと大きくなるから、選択
エピタキシャル成長を行う前に、５５０℃〜７００℃程
度の低温処理で、アモルファスＳｉを単結晶しておくと
、界面の特性は改善される。この時、基板Ｓｉとアモル
ファスＳｉの間に酸化膜等の層があると固相成長の開始
が遅れるため。

両者の境界にはそうした層が含まれないような超高清浄
プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて　ブツ
シュランプ加熱あるいは赤外線ランプによる。たとえば
数秒から数１０秒程度のラビッドアニール技術も有効で
ある。こうした技術を使う時には、　　５ｉ０２　層側
壁に堆積するＳｉは、多結晶でもよい、ただし、非常に
クリーンなプロセスで堆積し、多結晶体の結晶粒界に酸
素、炭素等の含まれない多結晶Ｓｉにしておく必要があ
る。

こうしたＳ　ｉ０２側面のＳｉが単結晶化された後、Ｓ
ｌの選択成長を行うことになる。

Ｓ　ｉＯ，分離領域４と高抵抗ｎ−領域５界面のリーク
電流がどうしても問題になる時は、高抵抗ｎ領域５のＳ
ｉＯ１分離領域４に隣接する部分だけ、ｎ形の不純物濃
度を高くしておくとこのリーク電波の問題はさけられる
。たとえば、分ｇｌ　５ｉ０１領域４に接触するｎ−領
域５の０．３〜１川重程度の厚さの領域だけ、たとえば
ｌ〜ＩＯＸ　１Ｇ”　ｃｍ−”程度にｎ形の不純物濃度
を高くするのである。この構造は比較的容易に形成でき
る。基板１−ヒに呻々ＩＬＬ罷程度熱酸化膜を形成した
後、そのヒにＣＶＤ法で堆積するＳｉｎ、膜をまず所要
の厚さだけ、所定の晴のＰを含んだ５ｊＯｙ　ｍにして
おく、さらにその−ヒにＳｉｎ、をＣＶＤ法で唯積する
ということで分離領域４を作っておく、その後の高温プ
ロセスで分離領域４中にサンドイッチ状に存在する燐を
含んだＳ　ｉＯ１膜から、燐が高抵抗ｎ−領域５中に拡
散して、界面がもっとも不純物′ＩｒＲ度が高いという
良好な不純物分布を作る。

すなわち、第１７図のような構造に構成するわけである
６分離領域４が、３Ｆｆ！！構造に構成されていて、３
０８は熱酸化ｌ！！１ＳｉＯｔ　、３０９は燐を含んだ
ＣｖＤ法Ｓｉ０２　Ｍ、３０１ｉ１ＣＶＤ法ＳｉＯ。

膜である０分離領域４に隣接して、ｎ−領域５中との間
に、ｎ領域３０７が、燐を含んだＳｉＯ、膜３０９から
の拡散で形成される。３０７はセル周辺全部に形成され
ている。この構造にすると、ベース・コレクタ間容看Ｃ
ｂｅは大きくなるが、ベース・コレクタ間リーク電流は
激減する。

７ｆＳ１６図では、あらかじめ分離用絶縁領域４を作っ
ておいて、選択エピタキシャル成長を行なう例について
説明したが、基板りに必要な高低抗ｎ−層のエピタキシ
ャル成長をしておいてから、分離領域となるべき部分を
リアクティブイオンエツチングによりメツシュ状に切り
込んで分離領域を形成する。Ｕグループ分離技術（Ａ、
Ｈａ２ａｓａｋａｅｔ　ａｌ、　　”Ｕ−ｇｒｏｏｖｅ
　１ｓｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈ
ｉｇｈ　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ’Ｓ　
”　、　Ｔｅｃｈ、　Ｄｉｇ、　ｏｆＩＥＤＭ、　Ｐ、
Ｅｉ２．１９８２．参照）を使って行うこともできる。

本発明に係る充電変換装置は、絶縁物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウニ八表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極により制御することによって、光
情報を光電変換する装置である。高不純物濃度領域より
なるエミッタ領域が、ベース領域の一部に設けられてお
り、このエミッタは水平スキャンパルスにより動作する
ＭＯＳ）ランジスタに接続されている。前述した、浮遊
ベース領域の一部に薄い絶縁層を介して設けられた電極
は、水平ラインに接続されている。ウェハ内部に設けら
れるコレクタは、基板で構成されることもあるし、目的
によっては反対導電型高抵抗基板に、各水平ラインごと
に分離された高濾度不純物理込み領域で構成される場合
もある。絶縁層を介して設けられた電極で、浮遊ベース
領域のリフツレ−２シユを行なう時のパルス電圧に対し
て、信号を続出寸時の印加パルス電圧は実質的に大きい
、実際に、２種類の電圧を持つパルス列を用いてもよい
し、ダブルキャパシタ構造で説明したように、リフレッ
シュ用ＭＯＳキャパシタ電極の容量Ｃｏｘにくらべて読
出し用ＭＯＳキャパシタ電極の容量Ｃａｔを大きくして
おいてもよい、リフレッシュパルス印加により。

逆バイアス状態になされた浮遊ベース領域に光励起され
たキャリアを蓄積して光信号に基すいた信号を記憶させ
、該信号読出し時には、ベース・エミッタ間が順方向に
深くバイアスされるように読出し用パルス電圧を印加し
て、高速度で信号を読出せるようにしたことが特徴であ
る。こうした特徴を備えていれば、本発明の光電変換装
置はいかなる構造で実現してもよく、前記の実施例に述
べられた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では２領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る＊　Ａｓ　”　Ｐを含む領域の表面を酸化すると、Ａ
ｓやＰはＳｉ／Ｓｉｎ。

界面のＳｉ側にパイルアップする。すなわち、ベース内
部に表面から内部に向う強いドリフト電界が生じて、光
励起されたホールはただちにベースからコレクタ側に抜
け、ベースにはエレクトロンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はボロン
である。ボロンを含むｐ領域表面を熱酸化すると、ボロ
ンは酸化膜中に取り込まれるため、　Ｓｉ／Ｓｉ　Ｏを
界面近傍のＳｉ中におけるボロン濃度はやや内部のポロ
ン濃度より低くなる。この深さは、酸化膜厚にもよるが
、通常数１００人である。この界面近傍には、エレクト
ロンに対する逆ドリフト電界が生じ、この領域に光励起
されたエレクトロンは１表面に集められる傾向にある。

このままだと、この逆ドリフト電界を生じている領域は
不感領域になるが１表面に沿った一部にｎ“領域が１本
発明の光電変換装置では存在しているため、ｎ領域のＳ
ｉ／Ｓｉｎ、界面に失まったエレクトロンは、このｎ４
領域に再結合される前に流れ込む、そのために、たとえ
ポロンがＳｉ／５ｉ０２界面近傍で減少していて、逆ド
リフト電界が生じるような領域が存在しても、はとんど
不感領域にはならない、むしろ、こうした領域がＳｉ／
５ｉ０２界面に存在すると、蓄積されたホールをＳｉ／
５ｉ０２界面から引き敲して内部に存在させるようにす
るために、ホールが界面で消滅する効果が無くなり、ｐ
層のベースにおけるホール蓄積効果が良好となり、きわ
めて望ましい。

以上説明してきたように、未発ｙＡｆ′Ｉ光電変換装置
は、浮遊状態になされた制御電極領域であるベース領域
に光により励起されたキャリアを蓄積するものである。

すなわち、Ｂａ５ｅ　　５Ｌｏｒｅ　　ＩｍａｇｅＳｅ
ｎｓｏｒ　と呼ばれるべき装置であり、　ＲＡＳＩＳｔ
と略称する。

本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミ７が少なく、かつ高
感度である。そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している０例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

なお１本発明に係る光電変換ＩＡ置は以上述べた固体ｔ
ｉ像装置の外に、たとえば１画像入力装置、ファクシミ
リ、ワークスティジョン、デジタル視写機、ワープロ等
の画像入力装置、ＯＣＲ、ノ＜−コード読取りａｅＮ、
カメラ、ビデオカメラ、８ミリカメラ等のオートフォー
カス用の光電変換被写体検出装置等にも応用できる。

複数の制御電極をもつ第１図に示した実施例よりも、さ
らに感度の良い光電変換装置について以下に図面を用い
て説明する。

第１８図に一つの実施例を示す。第１８図（、）は複数
の制御電極をもつ基本光センサー・セルを２次元的に多
数配列するときの平面図の一部を、第１８図（ｂ）は（
ａ）図におけるＡ　−Ａ’断面の断面図を、第１８図（
ｃ）は、基本光センサー・セルの回路構成を、第１８図
（ｄ）は、（ｂ）図におけるＢ　−Ｂ’断面方向の内部
ポテンシャル状態の一例について、それぞれ示している
。

第１図に示した実施例においては、ｎ基板１の上に高抵
抗ｎ−領域５、ｎ領域６、ｎ＋領域７が構成され、ｎｐ
ｎｎ構造のフォト・トランジスタとなっていたが、第１
８図に示す実施例に訃いては、それらかｐ基板３５０の
上に構成され、第１図に示した実施例に釦ける基板のｎ
領域がｎ領域３５１となっている所が異なっている。

この第１８図に示す実施例では、れ領域７、ｎ領域６、
ｎ−領域５、ｎ領域３５１よシ構成される第１のフォト
・トランジスタに、ｎ領域６、ｎ領域５、ｎ＋領域３５
１％　ｐ＋領域３５０よシ構成される第２のフォト・ト
ランジスタが重複して作成され、サイリスタ構造を成し
ている。このため、半導体表面から内部への方向を横軸
にとったときのエレクトロンに対する内部ポテンシャル
状態は第１８図（ｄ）の様になう、この様に、基板のｎ
領域３５０が、基板の裏面の配線１２を通して正電位に
バイヤスされている状態で、光が入射すると、光励起に
より半導体内部で発生したキャリアのうち、ホールは第
１図の実施例で説明した様に、第１（７）フォト・トラ
ンジスタのｐ　領域、すなわちベース領域６に蓄積され
る。この時、前の実施例ではエレクトロンは高抵抗領域
であるｎ−領域５に発生している電界によう加速されて
、コレクタである基板１に流れだしてし１っていたが、
第１８図に示す実施例では導板ｎ領域３５０の前にエレ
クトロンに対するポテンシャルの井戸となるｎ領域が存
在する。つ１シ、このｎ　領域は第２のフォト・トラン
ジスタのベース領域となっておシ、ここに、光励起によ
多発生したエレクトロンが蓄積されることになる。

ＣＣＤ型撮像素子あるいはＭＯＳ型撮像素子においては
、光励起により発生したキャリアのうちエレクトロンを
、その主電極に蓄積しており、また第１図に示した実施
例においては、制御電極領域にホールを蓄積するという
様に、光励起により発生したエレクトロン・ホール対の
うち片方のキャリアだけを利用していたが、第１８図に
示す実施例に訟いては、制御電極領域を２つもうけ、第
１のフォト・トランジスタの制御電極領域にホールを、
第２のフォト・トランジスタの制御電極領域にエレクト
ロンをそれぞれ蓄積し、光励起により発生した両方のキ
ャリアを利用することにより高感度化を達成している。

くわしい動作については後で述べる。

第１８図に示す基本センサー・セルには、第１図に示し
た実施例と異なう、さらに、各光センサ−・セルにリフ
レッシュ用のｐ−ＭＯＳ）ランシスタが附加されている
。すなわち、第１のフォト・トランジスターのペース領
域６、チャ、？、　／ｌ／・ト０−ノされたｎ領域３５
３、新しく形成されたｐ領域３５４、ダート絶縁膜３、
ケ°−ト電極３５２からそれぞれ構成されるｐＭＯＳト
ランジスタであり、これはリフレッシュ時に導通状態に
され、ペース領域６に蓄積されたホールを引きぬく動作
をする。

配線３５５は、この９ＭＯ８）ランシスターのドレイン
領域であるｐ領域３５４にコンタクト孔３５９を介して
、負電源に接続するためのものである。

また、ケ゛−ト電極３５２は、ペース領域６の上に大き
く広がり、ここにＭＯＳキャ・ぞシタを構成しておシ、
第１図の実施例で示した様に、読出し時にペース領域６
の電位を変化させる様になっている。

第２のフォト・トランジスターのペース領域３５１は素
子分離領域４に接して半導体表面植で露出しておシ、こ
のペース領域３５１の上には第１のフォト・トランジス
ターのペース領域と同様に、絶縁膜３、電極３５６とで
ＭＯＳキャノソシタが構成され、第２のフォト・トラン
ジスタのペース領域の電位も、このＭＯＳキヤ・ぞシタ
を介して変化される様になっている。配線３５７は、こ
のＭＯＳキヤ・ぞシタ電極にパルスを供給するためのも
のであシ、また配線３５８はケ°−トおよびＭＯＳキャ
パシタにパルスを供給するためのものである。

第１のフォト・トランジスタのエミッタ領域７ふ・よび
配線８は第１図の実施例と１つたく同じである。

第１８図＜ｃ）は以上説明した光センサ−・セルの回路
構成図である。トランジスタ３６０は、ｎ＋領域７、ｐ
領域６、ｎ−領域５、ｎ＋領域３５１より成る第１のフ
ォト・トランジスタを、トランジスタ３６１は、ｐ領域
６、ｎ−領域５、ｎ＋領域３５１、ｐ＋領域３５０より
成る第２のフォト・トランジスターを、ＭＯＳ　）ラン
ジスタコ６２は、ｐ領域６、ｎ領域３５３、ｐ領域３５
４、ダート絶縁膜３、ケ゛−ト電極３５２より成るｐチ
ャネルＭＯ８）ランシスタを、コンデンサ３６３は、ｐ
領域６、絶縁膜３、電極３５２よりなるＭＯＳキャノぐ
シタを、コンデンサー３６４は、ｎ領域３５１、絶縁膜
３、電極３５６よ構成るＭＯＳキャパシタをそれぞれ示
している。

以下に、この基本光センサー・セルの動作を、第１９図
に示す２次元的に光センサ−・セルを配列した回路構成
図、釦よび第２０図に示す・ぐルス波形および内部ポテ
ンシャル図を用いて、くわしく説明する。

第１９図は、第１８図（ｃ）に示した基本光センサー・
セルを２×２に配列したものであり、垂直シフト・レジ
スター、水平シフト・レジスター　出力アンプ、垂直ラ
イン・リフレッシュ用ＭＯＳトランジスター、垂直ライ
ン選択用ＭＯＳトランジスター等が、第７図と同様、こ
の周辺に附加されるが図では省略している。すでに説明
した様に、ＭＯＳキャハシタ３６３とｐＭＯＳトランジ
スタ３６２のダートは共通に接続され、水平ライン３５
８を介して・ぞルスを印加するように構成されているが
、これは別々に配線を設けて印加することも可能である
。第２０図において、波形Ａは水平ライン３５７に印加
される・ぞルス波形であシ、また波形Ｂは水平ライン３
５８に印加されるパルス波形である。波形Ｃは垂直ライ
ン８の電位を示す波形であり、時刻ｔ４’＆では図には
示していないが垂直ラインに接続されたＭＯＳ　ｌ−ラ
ンジスタが導通状態にされ、接地電位を保ち時刻ｔ４か
らは浮遊状態になされ、各光センサ−・セルのエミッタ
領域からの信号出力が出力される状態になっていること
を示している。但し、時刻ｔ４’ｌで各センサー・セル
のエミッタ領域を接地することは、この第１８図の構成
では、ｐＭＯＳトランジスタ３６２を用いてリフレッシ
−するので特に必須条件ではなく、浮遊状態になされて
いても動作上、何ら不都合ではない。

以下、ノソルス波形と内部ポテンシャル図を用いて時刻
毎に、その動作を説明する。このとき、第２のフォト・
トランジスタのエミッタ領域ハ、基板裏面の電極１２を
通して正電源に接続されているものとする。第２０図の
パルス波形のうち、時刻１．から時刻ｔ３’！ではリフ
レッシュ動作に、時刻ｔ３から時刻ｔ４までは、光励起
されたキャリアの蓄積動作に、時刻ｔ４から時刻ｔ８ま
では、読出し動作にそれぞれ対応している。

時刻ｔｌは読出し動作が終了した時点であシ、内部ポテ
ンシャルの時刻ｔｌにおける図のごとく、ｐ領域、すな
わち第１のペース領域には、光の強さに応じてホールが
、またｎ　領域すなわち第２のペース領、域には光の強
さに応じたエレクトロンが、それぞれ蓄積されている。

時刻ｔ２に釦いては、波形Ｂのごとく、水平ライン３５
８を通して負の／ぞルスがリフレッシュ用ｐＭＯＳトラ
ンジスタ３６２のデートにかかシ、ｐＭｏＳトランジス
タは導通状態にされている。したがって第１のペース領
域に蓄積されていたホールは流れだしてし１い時刻ｔ２
の内部ポテンシャル図にあるごとく第１のペース領域は
、配線３５５を介して供給している負電圧になされる。

この時、同時にＭＯＳキヤ・ぐシタ３６３を介して第１
のペース領域に負パルスが、供給されるが、ｐＭＯＳト
ランジスタ３６２が導通状態になされているので、何ら
影響はおよぼさない。

筐た時刻ｔ２においては、波形Ａのごとく水平ライン３
５７およびＭＯＳキャパシタ３６４を介して第２のフォ
ト・トランジスタのペース領域に、リフレッシュ・パル
スが印加される。このときの印加される電圧と、第２の
ペース領域にかかる電圧関係ち・よびリフレッシュ動作
はすでに第１図の実施例に釦いて、リフレッシュ動作と
して説明したものと、１つたく同等である。すなわち時
刻ｔ２にふ・ける内部ポテンシャル図の様に、ノクルス
が印加されると同時に、エミッタ領域３５０に対してペ
ース領域３５１が順方向バイアスされたものが、時間が
たつにつれ矢印のごとくビルト・イン・デルテージに次
第になっていくことになる。但し、この第２のフォト・
トランジスタにおいては、第１８図（ｂ）の断面図の様
に、第２のフォト・トランジスタのペース領域３５１と
エミッタ領域３５０の接合面積が、きわめて大きいため
に、第１図に示した実施例の時よりも、高速にリフレノ
シュ動作がなされる。

次いで、第２のペース領域に印加されていた電圧が接地
電位にもどる時に、第２のペース領域の電位は、エミッ
タ領域に対して逆バイアス状態にされる。これもすでに
説明、リフレッシュ動作と１ったく同等である。

時刻ｔ３から時刻ｔ４までは、光励起により発生したキ
ャリアの蓄積期間であり、すでに説明したごとく、光励
起によね発生したキャリアの内、ホールは、第１のフォ
ト・トランジスタのペース領域に蓄積され、エレクトロ
ンは第２のフォト・トランジスタのペース領域に蓄積さ
れる。このときの両者に蓄積される電荷量は、第１のフ
ォト・トランジスタのエミッタ領域に、にげるエレクト
ロン、またわずかであるが常抵抗領域中を走行するとき
に再結合により消滅するエレクトロン等を無視すれば、
はぼ等量が、それぞれのペース領域に蓄積されることに
なる。また、この時に各ペース領域にむいて発生する蓄
積電圧は、それぞれのフォト・トランジスタのペース・
エミッタ間容Ｎオヨヒペース・コレクタ間容量の加算し
た値で、蓄積された電荷量を割った値になることは、す
でに第１図に示す実施例に釦いて説明したのと同等であ
る。この様に、第１８図に示す、光センサ−・セルでは
制御電極であるペース領域が複数存在しているが、一つ
しかないものと、１つたく同様にエレクトロンとホール
のちがいはあるものの独立して考えることが可能である
。

時刻ｔ４にかける内部ポテンシャル図はそれぞれのペー
ス領域に、光励起によるキャリアが蓄積されている状態
を示している。この時刻ｔ４では波形Ｃのごとく、第１
のフォト・トランジスターのエミッタ領域は浮遊状態に
なされ、次の信号の読出し状態に入る。

１ず、時刻ｔ５において、波形Ａに示すごとく第２のフ
ォト・トランジスターのペースには、水平ライン３５７
およびＭＯＳキャｉＪ？シタ３６４を介してｉ’？ルス
が印加されるので時刻ｔ５の内部ポテンシャル図のごと
く、順方向バイアスされ、光強度に応じて蓄積された電
圧に比例して第２のフォト・トランジスタのエミッタ領
域から矢印のごとく、ホールが第１のフォト・トランジ
スタのペース領域に注入されることになる。これによυ
第１のペース領域には、光励起により発生りたホールに
、第２のペース領域に蓄積したエレクトロンに比例した
ホールが加算されることになう、この第２のフォト・ト
ランジスタのエミッタ領域から注入されるホールの数は
、第２のペース領域が順方向バイアスにされている時間
に依存することから、ここで、望むゲインを制御するこ
とが可能である。

會た、このときの第２のペースの順方向バイアス量およ
び時間は、注入されるホールの数の直線性確保するため
最適の値に制御される、このときの考え方はすでに第１
図の実施例で説明したのと、１つたく同様である。時刻
ｔ６では第２のペースに印加されている電圧がもとにも
どった状態であり、時刻ｔ６の内部ポテンシャル図にあ
るごとく第２のペース領域は、パルスが印加される前の
、第２のエミッタに対する逆バイアス状態にもどること
になり１ここでホールの注入は停止する。

時刻ｔ７では、波形Ｂに示されるごとく、水平ライン３
５８およびＭＯＳキャノソシタ３６３を介して電圧が印
加され、第１のペース領域は第１のエミッタに対して順
方向バイアスされる。この−ぞルス波形は正の／？ルス
でありＭＯＳキャパシタ３６３と並列に接続されたｐ−
ＭＯＳトランジスタのデート電極にも電圧が印加される
ことになるが、正電圧のためｐＭＯＳトランジスタは導
通状態には、ならず何ら不都合な動作は生じない。

９Ｊｆ、１のペース領域が順方向バイアスされると第１
のエミッタ領域は浮遊状態にされているので、ここから
エレクトロンの注入が起り、エミッタ領域の電位は変化
して第１のペース領域に蓄積された信号電圧が、読出さ
れることになる。この動作は第１図に示した実施例で説
明したのと１つたく同じである。但し、この第１８図で
示した実施例では第１のエミッタ領域から注入されたエ
レクトロンが第２のペース領域に蓄積され、この電荷量
が多いと、一部サイリスタ動作が発生し、さらにケ゛イ
ンが増加するという現象がおこるが、これは信号出力に
非直線性を与える原因となるので、サイリスタ動作が発
生しない様に各バイアス条件等が設定される。特に直線
性を要求しない応用に対しては、このサイリスタ動作に
より、ケ゛インを増加させるのは望ましいことである。

読出しが完了した時刻ｔ８ではＭＯＳキャパシタ３６４
を介して第１のペース領域に印加されていた電圧がとｂ
のぞかれるので、時刻ｔ８の内部ポテンシャル図のごと
く、第１のペース領域は、第１のエミッタ領域に対して
・ぞルス印加前と同じ逆バイアス状態にもどシエミッタ
領域からのエレクトロンの注入は停止する。この状態で
は各信号出力は垂直ライン上に、読出されているわけで
あり、後は第７図を用いて説明したごとく水平シフト・
レジスタが動作を開始し、各垂直ラインが選択されて出
力アングを通して、外部に信号が出力されることになる
。第１８図に示す構造では、時刻Ｌ５において第１のペ
ースにホールを注入する時、ｐＭＯＳトランジスタのｐ
領域３５４は負電源に接続されているので、ホールの一
部は、とのｐ領域に注入される現象が生ずる。このｐ領
域３５４を小さく形成していればこの量はさほど大きな
量ではないが、さらに、これを減少させるのには、この
ｐＭＯ８トランジスタを素子分離領域の上にＳＯＩ（Ｓ
ｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ　）技術を用
いて形成することにより解決することができる。渣た波
形Ａおよび波形Ｂの／Ｐルス電圧値は第１図の実施例に
おいて説明したごとくリフレッシュ動作読出し動作では
、それぞれ最適の値に設定される。

以上、説明したごとく、第１８図に示す実施例では、光
励起によシ発生したエレクトロンとホールの両方のキャ
リアを複数の制御電極領域に、蓄積しそれぞれからゲイ
ンを増加させながら読出す方式をとっているためきわめ
て高感度の光電変換装置を提供することができる。

第２１図に、第１８図に示した複数の制御電極領域をも
つ構造の他の実施例を示す。第１８図における実施例で
は、第１のフォト・トランジスタのベース領域をｐ−Ｍ
ＯＳト、ランジスタを用いてリフレッシュしていたが、
第２１図に示す実施例では、第２のフォト・トランジス
タのペース領域ヲｎ−ＭＯ８）ランジスタを用いてリフ
レッシュする構成となっている。第２１図（ａ）は、基
本光センサ・セルを２次元的に配列したものの平面図の
一部を、第２１図（ｂ）は、（ａ）図のＡ−に断面の半
導体内部の断面図を、第２１図（Ｃ）は基本光センサー
セルの等価回路をそれぞれ示している。

第２１図において、ｎ−ＭＯＳ　）ランジスタは、ＳＯ
Ｉ技術を利用して、素子分離領域４の上に、スノゼッタ
等を用いて形成したアモルファス・シリコンもしくはＣ
ＶＤによう堆積されたポリシリコンをレーザー・ビーム
・アニールあるいは電子線アニール等によシ再結晶化し
たシリコン基板中に形成される。このｎ−ＭＯＳ　トラ
ンジスタばｎ領域３６５、およびｎ＋領域３６７、チャ
ネル・ドープされたｐ領域３６６、ゲート絶縁膜３、ダ
ート電極３６８よシ構成されておシ、ｎ＋領域３６５は
、第２のフォト・トランジスタのペース領域であるｎ領
域３５１と接続され、もう一方のｎ＋領域３６７は、コ
ンタクト孔３７１を介して配線３７０と接続され、正電
圧電源から正電圧が供給される様になされている。また
ｒ−ト電極３６８は、ｎ　領域３６５の上にもかかつて
おシ、この部分でＭＯＳキヤ・ぐシタを構成している。

このダート電極３６８には、水平ライン３７０を介して
ノソルスが印加される様になされている。

第１のフォト・トランジスタのベース領域のリフレッシ
ュ、訟よび読出し時に、ベース領域に・ぐルス電圧を印
加するための電極の、絶縁膜３、ペース領域６から成る
ＭＯＳキャノＲシタ、第１のフォト・トランジスタのエ
ミッタ領域７、およびこれより信号をとりだす垂直ライ
ン８、垂直ラインと工□ツタ領域７を接続するためのコ
ンタクト孔１９、等々は第１図あるいは、第１８図に示
したものと同等である。

捷た図では示されていないが、ｐ領域、すなわＣ）　ｎ
−ＭＯＳ　トランジスターのチャネル領域３６６ば、討
領域すなわちソース領域３６５と接続されている。

第２１図（ｃ）は、基本光センサー・セルの等価回路で
あり、ｎ＋領域７、ｐ領域６、ｎ−領域５．ｎ＋領域３
５１よ構成る、第１のフォト・トランジスタ３７２、ｐ
領域６、ｎ−領域５、ｎ＋領域３５１、ｐ＋領域３５０
より成る、第２のフォト・トランジスタ３７３、電極９
、縁絶膜３、ｐ領域６より成るＭＯＳキャノぐシタ３７
４、電極３６８、絶縁膜３、ｎ＋領域３６５よ構成るＭ
ＯＳキャパシタ３７５、ｎ＋領域３６５、ｐ領域３６６
、討領域３６７、ケ゛−ト絶縁膜３、ケ゛−ト電極３６
８より成るｎ−ＭＯＳ　）ランジメタ３フ６よシそれぞ
れ構成されている。

第２２図は１、第２１図に示した基本光センサー・セル
を２×２に配列したものの回路構成図であり、垂直シフ
ト・レジスタ、水平シフト・レジスタ、出力アンプ、垂
直ラインリフレッシュ用ＭＯＳトランジスタ、垂直ライ
ン選択用ＭＯＳ　）ランジスタ等が、第２２図で示した
構成図の周辺に附加されるが、これは基本的には第７図
に示したものと同じであり、この図では省略している。

この基本光センサーセルの動作および第２２図に示す光
電変換装置の動作を、第２３図に示す・ぞルス波形釦よ
び内部ポテンシャル図を用いて、以下に、くわしく説明
する。

第２３図において、波形Ａは、水平ライン３７０に印加
される・ぞルス波形であシ、また波形Ｂは水平ライン１
０に印加されるパルス波形である。波形Ｃは、垂直ライ
ン８の電位を示す波形でちゃ、時刻ｔｓ　”＆では、図
には示していないが垂直ラインに接続された、垂直ライ
ンの電荷をリフレッシュするためのＭＯＳトランジスタ
が導通状態になされ、接地電位を保ち、時刻ｔｓからは
浮遊状態になされ、各センサー・セルのエミッタ領域か
らの信号が出力される状態になっていることを示してい
る。

以下、パルス波形と内部ポテンシャル図を用いて、時刻
毎に、順をかって動作を説明する。第２３図に示す・ぐ
ルス波形のうち、時刻ｔｌからｔ４１ではリフレッシュ
動作に、時刻ｔ４から時刻ｔｓ１では、光励起されたキ
ャリアの蓄積動作、時刻ｔｓから時刻ｔｓ１では、信号
の読出し動作に、それぞれ対応している。時刻ｔｌにお
いて、波形Ａのごとく、水平ライン３７０を通して負の
Ａ？ルスが印加され、ＭＯＳキャパシタ３７５を通して
第２のフォト・トランジスタのベース領域に負電圧が印
加されると、時刻ｔｌに示す内部ポテン７・ヤル図のご
とく、第２のフォト・トランジスタの工□ツタ領域に対
してベース領域が順方向バイアスされるので、エミッタ
領域からはホールが注入され、第１のフォト・トランジ
スタのベース領域の電位を正方向に向かって変化させる
動作をする。

この時、第２のベース電位は時間経過と共に、順方向バ
イアス状態から次第にビルト・イン・ボルテージに近づ
いていくことは、前に説明したのと、１つたく同様の動
作である。この時点において、第１のベースにホールを
注入して、電位を正電位方向に変化させるのは、すでに
第１図の実施例において説明した過渡的リフレッシュを
、よシ確実に動作させるためである。

この負のパルスの印加時にはＭＯＳキャパシタ３７５と
ｎ−ＭＯＳ　トランジスタ３７６のケ０−トは共通接続
されているので、ｎ−ＭＯＳ　）ランジスタ３７６にも
負のパルスが印加されるが、ｎ−ＭＯＳ　）ランジスタ
は導通状態にはならず、特に不都合は生じない。

次いで時刻ｔ２は、負の・ぐルスが、接地電位にもどっ
た時点になるが、ここで、第２のベースは負の電位から
接地電位になる瞬間において、時刻ｔ２の内部ポテンシ
ャル図のごとく、第２のベースは、第２のエミッタに対
して、逆方向バイアス状態になり、第２のエミッタから
のホールの注入は停止する。

時刻ｔｓでは、波形Ａのごとく、配線３７０を通してｎ
−ＭＯＳ　）ランジスタ３７６のダートに正のパルスが
印加され、導通状態にさ力、このため、第２のベースは
、垂直ライン３６９より供給されている正電圧電源の電
位に等しぐさ力る。このときＭＯＳキャパシタ３７５に
も、共通に正のパルスが印加されるが、特に不都合な現
象は生じない。

また時刻ｔｓでは波形Ｂに示すごとく、配線１０釦よび
ＭＯＳキャパシタ３７４を通して第１のベースに正電圧
が印加される。この時、時刻ｔｓの内部ポテンシャル図
に示すごとく、第１のベースは第１のエミッタに対して
順方向バイアスされ、この第１のベースよシホールが流
出するため、次第にビルト・イン・ボルテージに向かっ
て電位は正電位方向に変化していく。これは、すでに第
１図の実施例に釦いて、そのリフレッシ−動作を説明し
た時とまったく同様な動作であり、完全リフレッシュ・
モードあるいは、過渡的リフレッシュモードがその応用
に応じて使われる。この時、すでに説明したごとく、第
２のベースは正電源にｎ−ＭＯＳ　）ランノスタ３７６
を介して接続されているため、通常のバイポーラ動作を
していることになる。

時刻ｔ４では、それぞれのパルスは、接地電位にもどり
、時刻ｔ４の内部ポテンシャル図に示すごとく、第１の
ベースおよび第２のベースはそれぞれのエミッタに対し
て逆バイアス状態になシ、光励起によるキャリアの蓄積
動作に入る。

時刻ｔ４から時刻ｔｓ１では、光励起により発生したキ
ャリアの蓄積期間であり、光励起によシ発生（、たキャ
リアの内、ホールは第１のベース領域に蓄積され、エレ
クトロンは第２のベース領域に蓄積される動作は、第１
８図に示した実施例とまったく同様でちる。

時刻ｔ５における内部ポテンシャル図は、それぞれのペ
ース領域に、光励起によるキャリアが蓄積されている状
態を示している。この時刻ｔ５では波形Ｃのごとく第１
のフォト・トランジスタのエミッタ領域は、垂直ライン
に接続されたＭＯＳ　）ランジスタが非導通状態にされ
、浮遊状態にされ、次の信号の読出し状態に入る。１ず
、時刻ｔ６では、波形Ａのごとく、第２のフォト・トラ
ンジスタのベース領域には、水平ライン３７０およびＭ
ＯＳキャパシタ３７５を通して負のパルスが印加される
ので、時刻ｔ６の内部ポテンシャル図に示すごとく、第
２のペースは第２のエミッタに対して順方向バイアス状
態にされ、光強度に応じて蓄積された電圧に比例して、
第２のエミッタ領域から、ホールが注入され、図示した
矢印のごとく第１のペース領域に、光励起によシ発生し
たホール以外に、ホールが蓄積されることになる。これ
は、第１８図の実施例において説明したのと同様である
。

時刻ｔ７では、波形Ａのごとく、水平ライン３７０を通
してｎ−ＭＯＳ　）ランラスタ３フ６のケ９−トに正電
圧が印加され、導通状態にされている。

このため、第２のベースは、ｎ−ＭＯＳ　）ランジメタ
３フ６釦よび垂直ライン３６９を通して正電源に接続さ
れるため第１のフォト・トランジスタは、第１図の実流
例で示した通常の・ぐイボーラトランジスタ動作と１つ
たく同じになり、時刻ｔ７に釦いて、波形Ｂのごとく、
水平ライン１０、ＭＯＳキャパシタ３７４を通して第１
のベース領域に正電圧を印加して信号読出し動作も、第
１図で示した実施例と１つたく同様なので説明を省略す
る。時刻ｔ８における内部ポテンシャル図も第１図に示
した実施例と同じなので説明を省略する。

以上説明したごとく、本実施例によれば、第１８図に示
した実施例とは異なシ、読出し時におけるサイリスタ動
作を、１つたく気にすることなく第１図に示した実施例
の様な動作が可能であり、しかも第１８図に示した実施
例のごとく、きわめて高感度な光電変換装置を提供する
ことができる。

次に、第２４図に、第１のフォト・トランジスタのベー
ス領域に第１８図で示したリフレッシュ用のｐ−ＭＯＳ
　トランジスタを附加し、かつ第２のフォト・トランジ
スタのペース領域にリフレッシュ用のｎ−ＭＯＳ　）ラ
ンジスタを附加した実施例の基本光センサー・セルの等
何回路を示す。

第１８図および第２１図に示した様な平面図および、断
面図は、第２４図に示す実施例では、両者を複合した様
な構造のため、省略する。第２５図に、２×２配列した
回路構成図を示す。ここでは前と同様周辺の回路を省略
している。

第２６図に各ラインに印加する波形釦よび、内部ポテン
シャル図をそれぞれ示す。第２６図に訃いて波形Ａは水
平ライン３７７を通してｐ−ＭＯＳキャパシタ３８１の
ダートおよびＭＯＳキャパシタ゛３８２に印加する・や
ルス波形であう、波形Ｂは、水平ライン３７８を通して
ｎ−ＭＯＳキャノぐシタ３８５のケ゛−トおよびＭＯＳ
キャノぞシタ３８６に印加する・ぞルス波形であう、ま
た波形Ｃは前の実施例と同様、垂直ライン８の電位状態
を示す波形である。

また、この時、第２５図に示す垂直ライン３７９は負電
源に、・垂直ライン３８０は正電源にそれぞれ接続され
ているものとする。

この第２４．２５図に示す実施例では、読出し動作であ
る時刻ｔ４から時刻ｔ６−４では第２１図に示した実施
例と１つたく同様である。前の２つの実施例と異なる点
は、リフレッシ−動作であり時刻ｔ２においてｐ−ＭＯ
Ｓ　）ランジスタコ８１むよびｎ−ＭＯＳ　）ランラス
タ３８５が同時に導通状態にされ、第１のベースからは
ホールが、第２のペースからはエレクトロンがそれぞれ
流出し、きわめて簡単にリフレッシュ動作が完了するわ
けである。

したがって波形Ｃでは、第１のフォト・トランジスタの
エミッタ領域はりフレッシー状態で接地状態になされて
いるが、このリフレッシュ動作においては、接地にする
必要は１つたくなく、どの様な状態でも良いことは明ら
かである。

以上、説明したごとく第１８図、第２１図、第２４図に
示した実施例は、反対導電型領域より成る２つの主電極
領域と、これら主電極領域とはそれぞれ反対導電型領域
よυ成る２つの制御電極領域それぞれの主電極領域に隣
接して設けたサイリスタ構造の光センサ−・セルにおい
て、光励起により発生したエレクトロンホール対のウチ
、ホールを第１の制御電極領域に、エレクトロンを第２
の制御電極領域に蓄積するものであり、従来、光励起に
よう発生したキャリアのうち片一方だけを利用していた
のに比して大きな特徴を有し、きわめて高感度な光電変
換装置を提供している。

この様に、本発明による光電変換装置では、２つの制御
電極領域をもち、かつそれぞれにキャリアを蓄積するこ
とからＤｏｕｂｌｅ　Ｂａ５ｅ　５ｔｏｖｅ　Ｉｍａｇ
ｅＳｅｎｓｅｒの頭文字をとり、Ｄ　−ＢＡＳＩＳと呼
んでいる。

以上で、内部で光励起されたキャリアを増幅する機能を
備えた光電変換装置について述べた。これまでは、もっ
ばら光励起キャリアな単結晶内に生成する構造のものに
ついて説明してきたが、単結晶内に設けられた読み出し
トランジスタの表面上に、受光専用のトランジスタをア
モルファス層で構成することもできる。以下、その構造
について述べる。

第２７図は、その代表的な例であり、（ａ）は略々単結
晶内に設けられた読み出しトランジスタの平面図、（ｂ
）はそのＡ　−Ａ’線に沿う断廚、（ｃ）はには第１図
（ａ）に示された平面図と同じものである。ただ、その
上に積まれるアモルファス層内に受光用に設けられるト
ランジスタのコレクタトするべきｐ＋ポリシリコン領域
４０１が設けられていることが異なっている。ｐ＋ポリ
シリコン領域４０１は、コンタクトホール４１０ｇ通し
て、読み出し用トランジスタ（Ｑ　ｐペース領域と接触
している。

実際には、この表面上にアモルファスシリコンが積まれ
るわけである。その様子が、（ｂ）図に示されている。

４０２は、その動作状態で、完全に空乏層になるべく低
不純物密度になされた高抵抗領域である。基本的には、
ｎ−でもｐ−でもｉ領域でもよい。この事は、これまで
述べてきたすべての実施例に対して適用できろことであ
る。ｎ領域４０３、ｐ＋領域４０４は受光用トランジス
タのベース領域及びエミッタ領域である。ｎペース領域
は浮遊状態になされており、その電位制御は電極４０７
、Ｓ　ｉ　Ｏ２等の絶縁層４０６及びｎベース領域４０
４より形成されるＭＯＳキャパシタで行なわれる。ｐ中
領域４０４の不純物濃度は通常Ｉ　Ｘ　１０２０ｃｍ−
３程度、もしくはそれ以上に設定される。ｎペース領域
４０３の不純物濃度は１〜５０Ｘ１０　ａｎ　　程度に
なされ、動作状態で・ぞンチスルーしないように設定さ
れる。高抵抗領域４０２の厚さは、所望の受光感度スペ
クトル分布を持つように決定される。４０５は、受光ト
ランジスタの分離用絶縁物領域である。

Ｓ　ｉ　Ｏ、Ｓ＋３Ｎ４　ｂノンドーｆ、ｆ！リシリコ
ン等、あるいはこれらの複合層で形成する。４０６は、
アモルファスシリコン上に設けられた薄い酸化膜である
。４０８はＰＳＧ膜あるいはＣｖＤＳＩ０２膜である。

４０９は、ｐ十エミッタ領域４０４の電極であり、同時
にＳ　ｎｏ２Ｉ　ｎ２０３、ＩｎＴｉ０　（Ｉ　Ｔｏ　
）等の透明ａ極であり、全表面を覆う構造でよい。８や
１０は、これまでＡｔを主体とした金属であるとされた
が、第２７図の実施例では、その上にアモルファスシリ
コンを積み、更に、ｎ領域４０３ｐ＋領域４０４を形成
するので、ある程度の高温プロセスに耐えろ配線材料で
なければならない。通常は、Ｍｏ、Ｗ等の高臓点金属あ
るいは、ＭｏＳｉ２．　ＷＳｉ２　、ＴｉＳｉ２あるい
はＴａＳ　ｉ　２等の高温に耐える材料が選ばれる。電
極４０７は、Ａｔもしくは、Ａｔ？：主体とした金属で
よい。

簡単のために、４０７はこのＭＯＳキャノクシタｔ、駆
動するための配線の番号でもあるとする。

第２７図（ａ）　（ｂ）で示されろ構造の光電変換装置
の回路構成図は、第２７図（ｃ）となろ。本発明の光電
変換装置の動作を次に説明する。基本的にはすでに説明
してきたことで十分記述されているので、簡略に説明す
る。

まず、リフレッシュ動作について説明する。配線４０７
’１通して、ＭＯＳキャパシタ４０７に負のノソＡ／　
スｙ印加する。ｐ＋（４０４）ｎ（４０３）接点は、こ
の負パルス印加により順方向にバイアスされ、ｎ領域４
０３に過剰に蓄積されていた電子は流出し、さらに所定
の電圧（正電圧）まで帯電される。この時、同時に一領
域４０４からホールが流出し、ｐ十領域４０１に流れ込
み、結果として、ｐベース６にホールがたまる。次に配
線１０に正の／Ｖルスな印加し、ｐペース領域６な所定
の負電圧に設定する。この状態のあと、この光センサー
七′、！Ｖは、。

光励起キャリアの蓄積動作に入る。アモルファス領域で
光励起されたホールはｐ十領域４０１に流れ込み、１！
Ｌ子はｎ領域４０３に流れ込む。これらのキャ」アが光
信号として蓄積される。次に読み出し動作に入るわけで
あるが、まず配線４０７に負の電圧な印加し、ｐ”（４
０４）ｎ（４０３）接点をたとえば、０．５〜０．６５
Ｖ順方向ににバイアスする。こうすることにより１μｓ
ｅｅ〜０．１μ１ｌｅｅ程度のノ’ｅルス幅で、十分光
信号により励起されｎ領域４０３に蓄積された電子電荷
に比例するホールが、４０４から流れ出し、ｐ十領域４
０１に流れ込む。すなわち、ｐペース領域６は光により
直接励起されたホールだけではなく、光励起された電子
に比例するホールが重畳して蓄積される。こうした内部
増幅作用な機能させ、光信号に比例したホール’ａ’ｐ
ベース領域に蓄積した後、配線１０を通してＭＯＳキャ
ノセシタ９に正の読み出し電圧を加え、光信号に比例し
た電圧信号な、垂直ライン８に読み出すわけである。

こうした動作についての説明はすでに十分行なった。読
み出される電圧が大きいため、増幅器はきわめて簡略に
構成できることから、分割読み出しが容易に行えるとい
う事情はすでに説明した通りである。１２，４０９は同
一正電圧を与えればよいし、場合によっては、異なった
正電圧でもよい。

ものである。すでに、説明したように、リフレッシュを
より完全に行うために、ｐベース６を主電極とするＭＯ
Ｓ）ランジスタを設ける構造、ｎペース４０３’Ｙ主電
極とするＭＯＳ）ランソスタを設ける構造、あるいはこ
の両者を同時に設ける構造のいずれもが、こうした読み
出し用トランジスタと分離用トランジスタを分離した構
造に適用できることはいうまでもない。その例を第２８
図、第２９図、第３０図に示す。第２８図は、読み出し
用トランジスタのｐペース領域のリフレッシュ用に９Ｍ
Ｏ８）ランソスタ（図ではセル内の一番左に書かれてい
る）が設けられた例であり、このトラン・ゾスタの一方
の主電極は所定の負電圧に設定されている。リフレッシ
ュ用ｐＭＯＳトランジスタのダートには負の電圧が印加
されて動作するから、水平ラインｌＯで共通にドライブ
できる。

第２９図は、受光用トランジスタのｎペース４０３′？
：、主電極とするｎＭＯＳ）ランゾスタを設けてリフレ
ッシュをする構造である。ｎ　Ｍ　ＯＳトランジスタの
リフレッシュには、そのダートに正のパルス電圧を印加
して行うから、そのダートの駆動は水平ライン４０７で
共通に行える。

ｎＭＯｓ）ランゾスタの一方の主電極は、所定の正電圧
（４０９の正電圧より大）に設定されろ。

第３０図は、ｐペース６及びｎペース４０３にそれぞれ
リフレッシュ用ＭＯＳトランジスタが設けられた例であ
る。これらの動作はすでに説明した通りである。

受光用にアモルファスのトランジスタを使ったこの例は
、実効的な受光面積を大きくできること、及びアモルフ
ァスのバンドキャップが、１．７〜１．８ｅＶと大きい
ために、短波長側の受光感度が高くなるという利点を有
している。

内部に埋込まれる配線はすでに述べたような高融点金属
あるいは高融点金属のシリサイドである。

その上に、ＰＳＧ膜、ＣＶＤ　　５ｉ０２膜あるいはス
１９ツタ５ｉ０２膜χ没ける。絶縁膜を平担化するので
あれば、最後にスノソツタ５ｉ０２を設げ、同一チャン
バ内で、電極間の電圧（直流バイアス）を変化させ、サ
ンプル上のＳ　ｉ０２がスノセッタされるモードに切り
換えることによって行える。その後、コンタクトホール
４１０を開けた後、ｐ＋ポリシリコン’ｇＣＶＤにより
堆潰し、ノＪ？ターニングを行たった後、高抵抗アモル
ファスシリコンを所定の厚す（２〜７μｍ）程度堆積す
る。アモルファスシリコンの堆積は、超高真空中におけ
る低温蒸着、たとえばＡｒ雰囲気によるスノクツタ、　
ＳｉＨ４あるいは５ｉ２Ｈａ’Ｙ用いたＣｖＤ（デラズ
ーｒＣＶＤも含む）等によればよい。有機金属ソースガ
スな用いたＭＯＣＶＤも、一つの方法である。絶縁分離
領域４０５形成後、ｎベース４０３、ｐ十エミッタ４０
４Ｙ拡散技術、イオン注入技術等で作成すればよいわけ
である。

【図面の簡単な説明】

第１図から第６図までは、本発明の一実施例に係る光セ
ンサセルの主要構造及び基本動作を説明するための図で
ある。第１図（ａ）は平面図、（ｂ）は断面図、（ｃ）
は等価回路図であり、第２図は読出し動作時の等価回路
図、第３図は読出し時間と読出し電圧との関係を示すグ
ラフ、第４図（ａ）はＭ積電圧と読出し時間との関係を
、第４図（ｂ）はバイアス電圧と読出し時間との関係を
それぞれ示すグラフ、第５図はリフレッシュ動作時の等
価回路図、第６図（ａ）〜（ｃ）はリフレッシュ時間と
ベース電位との関係を示すグラフである。第７図から第
１０図までは、第１図に示す光センサセルを用いた光電
変換装置の説明図であり、第７図は回路図、第８図（ａ
）はパルスタイミング図、第８図Ｃｂ）　は各動作時の
電位分布を示すグラフである０ｗ４９図は出力信号に関
係する等価回路図、第１０図は導通した瞬間からの出力
電圧を時間との関係で示すグラフである。第１１．１２
及び１３図は他の光電変換装置を示す回路図である。第
１４図は本発明の実施例に係る他の光センナセルのＥ要
構造を説明するための平面図である。第１５因は、第１
４図に示す光センサセルを用いた光電変換装置の回路図
である。第１６図及び１７図は本発明の光電変ｌ！！！
装置の一製造方法例を示すための断面図である。第１８
図は本発明の一実施例を示し、（ａ）は断面図、（ｂ）
はその等価回路図（ｃ）は回路構成図、図は（ｄ）はポ
テンシャル状態図であり、第１９図は第１８図に示した
光センサセルを用いた回路構成図である。第２０図と２
３図はパルス波形図、第２１図は他の実施例を示し、第
２２図は回路構成図である。第２４図は他の実施例を示
十等価回路図、第２５図はその回路構成図、第２６図は
パルス波形図である。 第２７図から第３０図までは本発明の実施例に係る。 ｌ・・・シリコン基板、２・・・ＰＳＧｌＩＱ、３・・
・絶縁酸化＋ＩＱ、４・・・素子力ａ領域、５・・・ｎ
−領域（コレクタ領域）、６・・・ｐ領域（ベース領域
）、７．７’・・・ｎ中領域（エミッタ領域）、８・・
・配線、９・・・電極ｌＯ・・・配線、１１・・・ｎ＋
領領域１２・・・７！極、１３・・・コンデンサ、１４
・・・バイポーラトランジスタ１５．１７・・・接合容
量、１６．１８・・・ダイオード、１９．１９’・・・
コンタクト部、２０・・・光、２８・・・垂直ライン、
３０・・・光センサセル、３１・・・水平ライン、３２
・・・垂直シフトレジスタ。 ３３．３５・・・ＭＯＳ）ランジスタ、３６．３７・・
・端子、３８・・・垂直ライン、３９・・・水平シフト
レジスタ、４０・・・ＭＯＳ）ランジスタ、４１・・・
出力ライン、４２・・・ＭＯＳ）ランジスタ、４３・・
・端子、４４・・・トランジスタ、４４．４５・・・負
荷抵抗４６・・・端子、４７・・・端子、４８・・・Ｍ
ＯＳ）ランジスタ、４９・・・端子、６１，６２．６３
・・・区間、６４・・・コレクタ電位、６７・・・波形
、８０．８１・・・容量、８２．８３・・・抵抗、８４
・・・電流源。 １００．１０１，１０２・・・水平シフトレジスタ２１
１１．１１２・・・出力ライン、１３８・・・垂直ライ
ン、１４０・・・ＭＯＳタランジスタ、１４８・・・Ｍ
ＯＳトランジスタ、１５０，１５０’・・・ＭＯＳコン
デンサ、１５２．１５２’・・・光センサセル、２０２
．２０３，２０５・・・ベース電位、２２０・・・ｐ＋
領領域２２２，２２５・・・配線、２５１・・・ｐ４Ｐ
領域、２５２ｎ“領域、２５３・・・配線、３００・・
・アモルファスシリコン、３０２・・・”Ｍ化＃３０３
・・・ＰＳＧｌｌＱ、３０４・・・ポリシルコン、３０
５・・・ＰＳＧ膜、３０６・・・層間絶縁膜、３７２・
・・第１フオトトランジスタ、３７２・・・フォトトラ
ンジスタ。

Claims (1)

【特許請求の範囲】
1. １絶縁分離領域に囲まれた単結晶領域に、２個の同導電
   型主電極領域と前記導電型とは反対の反対導電型制御電
   極領域よりなる読出し用トランジスタと、前記読出し用
   トランジスタ上にアモルファスで形成され、前記反対導
   電型領域よりなる２個の主電極領域と前記同導電型制御
   電極領域よりなる受光用トランジスタとが設けられた構
   造において、前記受光用トランジスタのマイナス主電極
   領域が、前記読出し用トランジスタの前記制御電極領域
   に直接接続されるようになし、かつ、前記２個のトラン
   ジスタの制御電極領域は浮遊状態になされ、かつ電位制
   御するために前記２個のトランジスタの制御電極領域上
   の少なくとも一部にＭＯＳキャパシタが設けられたこと
   を特徴とする光電変換装置。