JPH0340575A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光電変換装置に関する。

近年光電変換装置殊に、固体撮像装置に関する研究が、
半導体技術の進展と共に１１ＬＦｉ的に行なわれ、一部
では実用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルのＪト戸を形成し、
光の入射により発生した電荷をこの井戸に蓄積し、読出
し時には、これらのポテンシャルの井戸を、電極にかけ
るパルスにより順次動かして、蓄積された電荷を出力ア
ンプ部まで転送して読出すという原理を用いている。ま
たＣＣＤＣＣ型撮像装置には、受光部はｐｎ接合ダイオ
ード構造を使い、転送部はＣＯＤ構造で行なうというタ
イプのものもある。また一方、ＭＯ５型撮像装置は、受
光部を構成するｐｎｎ会合りなるフォトダイオードの去
々に光の入射により発生した電荷をＭ　ｍし、読出し時
には、それぞれのフォトダイオードに接続されたＭＯＳ
スイッチングトランジスタを順次オンすることにより蓄
積された電荷を出力アンプ部に読出すという原理を用い
ている。

ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また２
発生し得る雑音からみても、最終段におけるフローティ
ング・デイフュージョンよりなる電荷検出器の容３１値
だけがランダム雑音に寄与するので、比較的低雑音の撮
像？を置であり、低照度撮影が可能である。ただし、Ｃ
ＣＤ型撮像装置を作るプロセス的制約から、出力アンプ
としてＭＯ５準アンプがオンチップ化されるため、シリ
コンと、　Ｓｉｎ、　２　Ｈ９との界面から画像上、目
につきやすいｌ／ｆ雑音が発生する。従って、低Ｉｆと
はいいながら、その性能に限界が存在している。また、
高解像度化を図るためにセル数を増加させて高密度化す
ると、一つのポテンシャル井戸に？Ｉａできる最大の電
荷量が減少し、ダイナミックレンジがとれなくなるので
、今後、固体撮像装置が高解ａ′度化されていく上で大
きな問題となる。また、ＣＣＤ型の撮像装置は、ポテン
シャルの井戸をｌｌ１ｒｉ次動かしながら蓄積′＃、荷
を転送していくわけであるから、セルの一つに欠陥が存
在してもそこで電荷転送がストップしたり、あるいは、
極端に悪くなってしまい、′！ＪＪ造歩留りが上がらな
いという欠点も有している。

これに対してＭＯＳ型撮像装置は、構造的にはＣＣＤ型
撮像装置、＃にフレーム転送型の装置に比較して少し複
雑ではあるが、蓄積容量を大きくし得る様に構成でき、
ダイナミックレンジを広くとれるという優位性をもつ、
また、たとえセルの１つに欠陥が存在しても、Ｘ−Ｙア
ドレス方式のためその欠陥による他のセルへの影響がな
く、製造歩留り的には有利である。しかしながら、この
ＭＯＳ型撮像装置では、信号読出し時に各フォトダイオ
ードに配線容量が接続されるため、きわめて大きな信号
電圧ドロップが発／４Ｅ　Ｉ、、出力電圧がドがってし
まうこと、配線容量が大きく、これによるランダム雑音
の発生が大きいこと、また各フォトダイオードおよび水
平スキャン用のＭＯＳスイッチングトランジスタの寄生
容量のばらつきによる固定パターン雑音の混入等があり
、ＣＣＵ３！撮像装置に比較して低照度撮影はむずかし
いこと等の欠点を有している。

また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、蓄積電荷が減少していく、これに対
しチップサイズから決まってくる配線容量は、たとえ線
幅を細くしてもあまり下がらない、このため、ＭＯＳ型
撮像装置は、ますますＳ／Ｎ的に不利になる。

Ｃ０Ｄ５およびＭＯＳ型撮像装置は、以Ｅの様な一長一
短を有しながらも次第に実用化レベルに近ずいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

それらの固体撮像装置に関し、特開昭５８−１５０８７
８　゛°半導体撮像装！！”、特開昭５８−１５７０７
３　　″半導体撮像装置”、特開昭５Ｅｌ−１８５４７
３“半導体撮像装置７”に新しい方式が提案されている
。ＣＣＤ型。

ＭＯＳ型の撮像装置が、光入射により発生した電荷を主
電極（例えばＭＯＳトランジスタのソース）に蓄積する
のに対して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電梅　（例えばバイポーラ・ト
ランジスタのベース、ＳＩＴ　　（静電誘導トランジス
タ）あるいはＭＯＳトランジスタのゲート）にＪＪａし
、光により発生した電荷により、流れる電流をコントロ
ールするという新しい考え方にもとずくものである。す
なわち、ＣＣＤ型、ＭＯＳ型が、蓄積された？ｌｔ荷そ
のものを外部へ読出してくるのに対して、ここで提案さ
れている方式は、各セルの増幅機能により電荷増幅して
から蓄積された電荷を読出すわけであり、また見方を変
えるとインピーダンス変換により低インピダンス出力と
して読出すわけである。従って、ここで提案されている
方式は、高出力、広ダイナミツクレンジ、低雑音であり
、かつ、光信号により励起されたキャリア（？ｆｔ荷）
は制御電極に蓄積することかも、非破壊読出しができる
等のいくつかのメリットを有している。さらに将来の高
解像度化に対しても可能性を有する方式であるといえる
。

しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯ５型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており２高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

本発明は５各セルに増１ｌｌｃＩ機能を有するもきわめ
て簡単な構造であり、将来の高解像度化にも十分対処し
うる新しい光電変換装置を提供することを目的とする。

かかる目的は、同導電型領域よりなる２個の主電極領域
と該主電極領域と反対導電型の制御電極領域よりなる半
導体トランジスタの該制御電極領域を浮遊状態にし、該
浮遊状態にした制御ｌｔ橿領領域電位を、キャパシタを
介して制御することにより、該浮遊状態にした制御電極
領域に、光により発生したキャリアを蓄積する蓄積動作
、蓄積動作により該制ｕ４？！極領域に発生した蓄積電
圧を読出す読出し動作、該制御電極領域に蓄積されたキ
ャリアを消滅させるリフレッシュ動作をそれぞれさせる
構造の光電変換装置において、該浮遊状態になされた制
御電極領域と同導電型の高不純物領域を設け、浮遊状態
になされた制御電極領域とトランジスタ構造をなしたこ
とを特徴とする光電変換装置によって達成される。

以ドに本発明の実施例を図面を用いて詳細に説明する。

第１図は、本発明の−・実施例に係る光電変換装置を構
成する光センサセルの基本構造および動作を説明する図
である。

第１図（ａ）は、光センサセルの平面図を、第１図（ｂ
）は、第１図（ａ）平面図のＡＡ’部分の断面図を、第
１図（Ｃ）は、それの等価回路をそれぞれ示す、なお、
各部位において第１図（ａ）　、　（ｂ）　、　（ｃ）
に共通するものについては同一の番号をつけている。

？ＦＳ１図では、！Ｊ、列配置方式の平面図を示したが
、水ｆ方向解像度を高くするために、画素ずらし方式（
補間配置方式）にも配置できることはもちろんのことで
ある。

この光センサセルは、第１図（ａ）、（ｂ）に示すごと
く リン　（Ｐ）、アンチモン（ｓｂ）　、ヒ素（Ａｓ）等
の不純物をドープしてｎ型又はｎゝ型とされたシリコン
基板ｌのヒに１通常ＰＳＧ膜等で構成されるパシベーシ
ョン膜２： シリコン酸化膜（Ｓ＋０２）より成る絶縁酸化膜３　； となり合う光センサセルとの間を電気的に絶縁するため
のＳｉＯ２あるいはＳｉ、Ｉ　Ｎ　、等よりなる絶縁膜
又はポリシリコン膜等で構成される素子分離領域４： エピタキシャル技術等で形成される不純物ｌａ度の低い
ｎ−領域５： その上の例えば不純物拡散技術又はイオン注入技術を用
いてポロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースどなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ“領域７： 信号を外部へ読出すための、例えばアルミニウム（ＡＩ
）　、　Ａｌ−９ｉ、Ａｌ−Ｃｕ−９ｉ等の導電材料で
形成される配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための’Ｉｔ極９極上；の配線ｌＯ； 基板ｌの裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎゝ領域１
１゜ 基板の電位を与える。すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される゛電極１２：より構成されている。

なお、第１図（０の１９はｎゝ領域７と配線８の接続を
とるためのコンタクト部分である。又配線８および配線
１０の交互する部分はいわゆる２層配線となっておＯ，
ＳｉＯ，等の絶縁材料で形成される絶縁領域で、それぞ
れ互いに絶縁されている。すなわち、金属の２Ｗ！配線
構造になっている。

第１図（Ｃ）の等価回路のコンデンサＣｏｘ１３は電極
９、絶縁膜３、Ｐ領域６のＭＯＳ構造より構成され２又
バイポーラトランジスタ１４はエミ。

りとしてのｎ　４′領域７、ベースとしてのｐ領域６、
不純物濃度の小さいｎ−領域５．コレクタとしてのｎ又
はｎゝ領域１の各部分より構成されている。これらの図
面から明らかなように、ｐ領域６は浮遊領域になされて
いる。

第１図（Ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース◆エミッタの接合容量Ｃｂｅ１５．ベ
ースーエミシタのｐｎ接合ダイオードＤｂｅ１６．ベー
ス・コレクタの接合容量Ｃｂｃ１７、ベース・コレクタ
のｐｎ接合ダイオードＤｂｃ１８を用いて表現したもの
である。

以下、光センサセルの基本動作を第１図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷蓄積動作においては、例えばエミッタは５配線
８を通して接地され、コレクターは配線１２を通して正
電位にバイアスされている。またベースは、あらかじめ
コンデンサー〇Ｃ１１１３に、配線１０を通して正のパ
ルス電圧を印加することにより負電位、すなわち、エミ
ー、り７に対して逆バイアス状態にされているものとす
る。このＣｏｘ１３にパルスを印加してベース６を負電
位にバイアスする動作については、後にリフレッシュ動
作の説明のとき、くわしく説明する。

この状態において、第１ｒＩ！Ｊに示す様に光センサセ
ルの表側から光２０が入射してくると、半導体内におい
てエレクトロン・ホール対が発生する。

この内、エレクトロンは、　ｎｆｆ１域１が正電位にバ
イアスされているのでｎ領域１偏に流れだしていってし
まうが２ホールはｐ領域６にどんどん蓄積されていく、
このホールのｐ領域への蓄積によりｐ領域６の電位は次
第に正電位に向かって変化していく。

第１　［１ｉｆｆ（ａ）、（ｂ）でも各センサセルの受
光面下面は、はとんどＰ領域で占ちれており、一部ｎ０
＠域７となっている。当然のことながら、光により励起
されるエレクトロン・ホール対濃度は表面に近い程大き
い、このためｐ領域６中にも多くのエレクトロン・ホー
ル対が光により励起される。ｐ領域中に光励起されたエ
レクトロンが再結合することなくｐｍ領域６らただちに
流れ出て、ｎ領域に吸収されるようなａ造にしておけば
、Ｐ領域５で励起されたホールはそのまま蓄積されて、
ｐ領域６を正電位方向に変化させる。ｐ領域６の不純物
濃度が均一になされている場合には、光で励起されたエ
レクトロンは拡散で、ｐ領域６と！１″領域５とのｐｎ
−接合部まで流れ、その後はｎ−領域に加わっている強
い電界によるドリフトでｎコレクタ領域１に吸収される
。もちろん、？領域６内の電子の走行を拡散だけで行な
ってもよいわけであるが、表面から内部に行くほどＰベ
ースの不純物濃度が減少するように構成しておけば、こ
の不純物濃度差により、ベース内に内部から表面に向う
電界Ｅｄ。

が発生する。ここで、Ｗ、はｐｇＡ域６の光入射側表面
からの深さ、ｋはポルツマン定数、Ｔは絶対温度、ｑは
単位電・荷、ＮＡｌはｐベース領域６の表面不純物濃度
、ＮＡＩはｐ領域６のｎ−高抵抗領域５との界面におけ
る不純物濃度である。

ここで、Ｎ　Ａｓ／　Ｎ　Ａｔ　＞　３とすれば、ｐ領
域６内の電子の走行は、拡散よりはドリフトにより行な
われるようになる。すなわち、ｐ領域６内に光により励
起されるキャリアを信号として有効に動作させるために
は、ｐ領域６の不純物濃度は光入射側表面から内部に向
って減少しているようになっていることが望ましい、拡
散でｐｇＡ域６を形成すれば、その不純物濃度は光入射
側表面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ０領域７により占ら
れている。ｎゝ領域７の深さは、通常０．２〜０．３３
ｃｍ程度、あるいはそれ以下に設計されるから、ｎゝ領
域７で吸収される光の量は、もともとあまり多くはない
のでそれ程問題はない。

ただ、短波長側の光、特に青色光に対しては、ｎ＋領域
７の存在は感度低下の原因になる　ｎ　Ｔ１領域７の不
純物濃度は通常Ｉ　Ｘ　１０”　ａｍ−”　９度あるい
はそれ以上に設計される。こうした高ｍ度に不純物がド
ープされたｎゝ領域７におけるホールの拡散距離は０．
１５〜０．２　ｇｍ程度である。したがって、ｎ◆領域
７内で光励起されたホールを有効にｐ′ｖｉ域６に流し
込むには、ｎ０領域７も光入射表面から内部に向って不
純物濃度が減少する構造になっていることが望ましい、
ｎゝ領域７の不純物濃度分相が上記の様になっていれば
、光入射側表面から内部に向う強いドリフト電界が発生
して。

ｎ４ｐ領域７に光励起されたホールはドリフトによりた
だちにｐ領域６に流れ込む、ｎ４′領域７、ｐ領域６の
不純物濃度がいずれも光入射側表面から内部に向って減
少するように構成されていれば、センサセルの光入射側
表面側に存在するｎゝ領域７、Ｐ領域６において光励起
されたキャリアはすべて光信号として有効に働くのであ
る。　Ａｓ又はＰを高濃度にドープしたシリコン酸化膜
あるいはポリシリコン膜からの不純物拡散により、この
ｎ“領域７を形成すると、上記に述べたような望ましい
不純物傾斜をもつｎ０領域を得ることが可能である。

峡終的には、ホールの蓄積によりベース電位はエミー／
ダ電位まで変化し、この場合は接地電位まで変化して、
そこでクリシブされることになる。

より＠密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて２ベースに蓄積されたホールがエニー２
夕に流出し始める電圧でクリップされる。つまり、この
場合の光センサセルの飽和１位は、最初にｐ領域６を負
゛屯位にバイアスしたときの７〜イアス電位と接地電位
との電位逓で略々与えられるわけである。ｎゝ領域７が
接地されず、浮龜状態において光入力によって発生した
電荷の蓄積を行なう場合には、ｐ領域６はｎｇ３域ｌと
略々同電位まで電荷を蓄積することができる。

以、ヒは電荷蓄Ｍ動作の定性的な概略説明であるが、以
下に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分血は次式で与えられる。

Ｘ　　（１−ｅｘｐ（−αｙ）３　−Ｔ［Ａ／利伊し、
入は光の波長［ｇ＋ｓ１．αはシリコン結晶中での光の
減資係ａ　　［ｇｓ−’］　、　ｘは半導体表面におけ
る、再結合損失を起こし感度に寄与しない”ｄｅａｄ　
ｌａ！ｅｒ　　（不感領域）の厚さ　［ｇ＋ｔ１．ｙは
エピ層の厚さ　［ｇｓ］、Ｔは透過率すなわち、入射し
てぐる光蓋に対して反射等を考慮して有効に半導体中に
入射する光量の割合をそれぞれ示している。この光セン
サセルの分光感度　Ｓ（入）およびＭｌ、射照度　Ｅｅ
（入）を用いて光電流ＩＰは次式で計算され　る。

Ｉｐ＝ｒ：Ｓ（入）・Ｅｅ（入）−ｄ入［用Ａ／ｃ會才
］ （口し放射照度Ｅｅ（入）　　［ｕ−Ｗ　＊　ｃｍ−’
　＊　ｎａ−’　ｌ　は次式で与えられる。

［ｐ　Ｗ　＊　ｃｍ−”　＊　ｕｓ−’　］但しＥマは
センサの受光面の照度［Ｌｕｍ　］。

Ｐ（入）はセンサの受光面に入射している光の分光性々
、ｖ　（入〉は人間の目の比視感度である。

これらの式を用いると、エビ厚の層４鰺■をもつ光セン
サセルでは２Ａ光源（２８５４＠Ｋ）で照射され、セン
サ受光面照度がｌ　［Ｌｕｘ］のとき、約２８０　ｎＡ
／ａｍ−’の光電流が流れ、入射してくるフォトンの数
あるいは発生するエレクトロン・ホール対の数は１．８
　ＸＩＧ’ケ／ａｍ　’　＊　ｓｅａ　ａ［である。

又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホール−の′ａＬ荷量であり、
ＣはＣｂｃ１５とＣｂｃ１７を加算した接合容量である
。

いま、ｎ０領域７の不純物濃度をｌ　Ｏ”　ｃｍ−’ｐ
領域６の不純物濃度を５　Ｘ　１．Ｏ”　ａｍ−’　、
　　ｎ−領域５の不純物濃度を１０　ａｍ−”　、　　
ｎ”領域７の面積を１６１Ｌｍ”、ｐ領域６の面積を６
４ｇｍ’、ｎ−領域５の厚さを３−鵬にしたときの接合
容量は、約０．０１４ｐＦ位になり、一方、ｐ領域８に
蓄積されるホールの個数は、蓄積時間１／６０ｓｅｃ　
、膚効受光面積、すなわちｐ領域６の面積から電極８お
よび９の面積を引いた面積を５８ル鵬２程度とすると。

１．７　Ｘ　ｔｏ’ケとなる。従って光入射により発生
する電位Ｖｐは　１９０ｍ　Ｖ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し２蓄ａ電荷ＩＱが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定にたもたれるということである。これは
本発明における光センサセルが第１図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめて大き
くとれる可能性を有しているからである。

インターラインタイプのＣＯＤの場合と比較して本発明
における光電変換？ｔｍが有利な理由の一つはここにあ
り、高解像度化にともない、インターラインタイプのＣ
ＣＤ型ｔｌｌ像装置では、伝送する′１ｌｔｔ荷量を確
保しようとすると転送部の面積が相対的に大きくなり、
このため有効受光面が減少するので、感度、すなわち光
入射による発生電圧が減少してしまうことになる。また
、インターラインタイプのＣＣＤ型撮像９置では、飽和
電圧が転送部の大きさにより制限され、どんどん低下し
ていってしまうのに対し９本発明における光センサセル
では、先にも書いた様に、＃Ｉ初にｐ＠域６を負電位に
バイアスした時のバイアス電圧により飽和電圧は決まる
わけであり、大きな飽和電圧を確保することができる。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクターは正電位ＶＣＨに保持される。

第２図に等価回路を示す、今、光を照射する前に、ベー
ス６を負電位にバイアスした時の電位を−Ｖ−とし、光
照射により発生した蓄積電圧をＶＰとすると、ベース電
位は、−ｖ、＋Ｖｐなる電位になっている。この状態で
配線１０を通して電極９に読出し用の正の電圧ｖｌｌを
印加すると、この正の電位１階は酸化展容１１ｃｏｘ１
３とベース・エミャタ間接合容量Ｃｂ＠１５、ベース・
コレクタ間接合容量Ｃｂｃ７により容量分割され、ベー
スには電圧 が加算される。

従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖｐそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。

但しＡｊ はベース・エミッタ間の接合面積。

は単位電荷量（１，８Ｘ　１０”クーロン）、Ｄｎはベ
ース中におけるエレクトロンの拡散定数）　　ｎ　Ｐ＠
はｐベースのエミッタ端における少数キャリヤとしての
ヱレクトロン濃度１Ｗ口はベース幅、Ｎ　Ａｅ　ｉｆベ
ベーのエミッタ端におけるアクセプタ濃度、Ｎ＾Ｃはベ
ースのコレクタ端におけるアクセプタ濃度、ｋはボルツ
マン定数、Ｔは絶対温度、Ｖｅはエミッタ電位である。

この１ｔｙｔは、エミッタ電位Ｖｅがベース電位。

すなわちここでは光照射により発生した蓄ａｍ圧Ｖｐに
等しくなるまで流れることは上式から明らかである。こ
の時エミッタ電位Ｖｅの時間的変化は次式で計算される
。

但し、ここで配線室ｔＣｓはエミッタに接続されている
配線８のもつ容量２１である。

第３図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第３図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位　Ｖ＠がｖｐに近くなるとあまり電流が流れなく
なることに起因しているわけである。したがって、これ
を解決する手段は、先に電極９に正電圧ｖｌｌを印加す
るときに、 なる条件を設定したが、この条件の代わりになる条件を
入れ、ベース電位をＶｓ＋ａｇだけ、余分に順方向にバ
イアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

ｘ　　（ｅｘｐ　　−（Ｖｐ　　＋　　Ｖｓ＋ａｓ−Ｖ
　　ｅ）−１１Ｔ 第４図（ａ）に、　Ｖａ＋ａｇ＝Ｏ，ｅ　Ｖとした場合
、ある一定時間の後、電極９に印加していた７階をゼロ
ボルトにもどし、流れる［流を停止させたときの蓄積電
圧Ｖｐに対する。読出し電圧２すなわちエミッタ電位の
関係を示す、但し、第４図（ａ）では、読出し電圧はバ
イアス電圧成分による読出し時間に依存する一定の電位
が必ず加算されてくるがそのゲタ分をさし引いた値をプ
ロシトしている。電極９に印加している正電圧ｖ宵をゼ
ロボルトにもどした時には、印加したときとは逆になる
′電圧がベース電位に加算されるので、ベース電位は、
正電圧ｖｗを印加する前の状態、すなわち−■・になり
、エミッタに対し逆バイアスされるので電流の流れが停
止するわけである。第４図（ａ）によればｔ００ｎｓ程
度以上の読出し時間（すなわちＶＲをＭｌａｉ９に印加
している時間）をとれば、蓄積電圧Ｖｐと読出し電圧は
４桁程度の範囲にわたって直線性は確保され、高速の読
出しが可能であることを示している。第４図（ａ）で、
４５゜の線は読出しに十分の時間をかけた場合の結果で
の線は読出しに十分の時間をかけた場合の結果であり、
上記の計算例では、配線８の容量　Ｃｓを４ｐＦとして
いるが、これはＣｂｅ＋Ｃｂｃの接合容階の０．０１４
ｐＦと比較して約３００倍も大きいにもかかわらず、ｐ
領域６に発生した蓄積電圧Ｖｐが何らの減衰も受けず、
かつ、バイアス電圧の効果により、きわめて高速に読出
されるていることを第４図・（ａ）は示している。これ
は上記構成に係る光センサセルのもつ増幅機能、すなわ
ち電荷増幅機能が右動に働らいているからである。

これに対して従来のＭＯＳ型撮像装置では、蓄ａｍ圧Ｖ
ｐは、このような読出し過程において配線容量Ｃｓの影
響でＣｊ　’ＶＰ　／　（Ｃｊ　＋Ｃｓ　）（但しＣｊ
はＭＯＳ型撮像装置の受光部のｐｎ接合容Ｊｉ）となり
、２桁位読出し電圧値が下がってしまうという欠点を有
していた。このためＭＯＳ型撮像装置では、外部へ読出
すためのスイッチングＭＯ３）ランジスタの寄生容量の
ばらつきによる固定パターン雑音、あるいは配線容駿す
なわち出力容量が大きいことにより発生するランダム雑
音が太きく、Ｓ／Ｎ比がとれないという問題があったが
、第１図（ａ）　、　（ｂ）　、　（ｃ）で示す構成の
光センサセルでは、ｐ領域６に発生した蓄積電圧そのも
のが外部に読出されるわけであり、この電圧はかなり大
きいため固定パターン雑音、出力容量に起因するランダ
ム雑音が相対的に小さくなり、きわめてＳ／＋１比の良
い信号を得ることが可能である。

先に、バイアス電圧Ｖ旧ａＳをＯ，Ｓ　Ｖに設定したと
き、４桁程度の直線性が１ｏｏｎｓｅｃ程度の高速読出
し時間で得られることを示したが、この直線性および読
出し時間とバイアス電圧　Ｖｍｉａｓの関係を計算した
結果をさらにくわしく、第４図（ｂ）に示す。

第４図（ｂ）において横軸はバイアス電圧Ｖ　ａ！ａｍ
であり、また、縦軸は読出し時間をとっている。

またパラメータは、１！Ｉ積電圧がｌ　ｍＶのときに、
読出し電圧が１　　ｍＶの８０％、９０％、９５％。

９８％になるまでの時間依存性を示している。第４図（
ａ）に示される様に、蓄積電圧１　　ｍＶにおいて、そ
れぞれ８０％、９０％、９５％、９８％になっている時
は、それ以上の蓄積電圧では、さらに良い偵を示してい
ることは明らかである。

この第４図（ｂ）によれば、バイアス電圧Ｖａｉａｓが
０．８Ｖでは、読出し電圧が蓄Ｍ電圧の８０％になるの
は読出し時間が０．１２ｇｇ　、　９０％になるのは０
．２７１４　ｓ、９５％になるのは０．５４ｐｓ　、　
　９８％になるのは１１μｓであるのがわかる。また、
バイアス電圧ｖ　ｓｔ　ａｓを　０．８ｖより大きくす
れば、さらに高速の読出しが可能であることを示してい
る。この様に、撮像装置の全体の設計から読出し時間お
よび必要な直線性が決定されると、必要とされるバイア
ス電圧Ｖｓ＋ａｓが第４９（ｂ）のグラフを用いること
により決定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧ｖｌをゼロボルトにもどした時
、ｐ＃ｌ域６の電位は電圧Ｖ、を印加する前の逆バイア
ス状態になり、光照射により発生した蓄積電圧Ｖｐは、
新しく光が照射されない限り、そのまま保存されるわけ
である。このことは、上記構成に係る光センサセルを光
電変換装置として構成したときに、システム動作上、新
しい機能を提供することができることを意味する。

このｐ領域６に蓄ａｋ＠圧Ｖｐを保持できる時間は１　
きわめて長く、最大の保持時間は、ｔ／シろ、接合の空
乏層中において熱的に発生する暗電流によって制限を受
ける。すなわち、この熱的に発生する暗電流により光セ
ンサセルが飽和してしまうからである。しかしながら、
上記構成に係る光センサセルでは、空乏層の広がってい
る領域は、低不純物濃度領域であるｎ−領域５であり、
このｎ−領域５は１０”　ｃｓ−”　ｗ　１０”　ａｓ
−’程度と、きわめて不純物ＩＩＩが低いため、七の結
晶性が良好であり、ＭＯＳ型、ＣＣＤ桓撮像装置に比較
して熱的に発生するエレクトロン・ホール対は少ない。

このため、暗電流は、他の従来の装置に比較して小さい
、すなわち、上記構成に係る光センサセルは木質的に暗
電流雑音の小さい構造をしているわけである。

次いでＰ領域６に＊ａされた電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごと＜
、ｐｆａ域６に′ｔｒ禎された電荷は、読出し動作では
消滅しない、このため新しい光情報を入力するためには
、前に蓄積されていた電荷を消滅させるためのリフレッ
シュ動作が必要である。また同時に、浮遊状態になされ
ているｐ領域６の電位を所定の負電圧に帯電させておく
必要がある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線ｔｏＩｋ通して電極９に正電圧
を印加することにより行なう、このとき、配線８を通し
てエミッタを接地する。コレクタは、電極１２を通して
接地又は正電位にしておく、第５図にリフレッシュ動作
の等価回路を示す、但しコレクタ側を接地した状態の例
を示している。

この状態で正電圧Ｖｌ１４なる電圧が電極９に印加され
ると、ベース２２には、酸化膜容量Ｃｏｘ１３、ベース
・エミッタ間接合容、ｌｃｂ＠１５、ベース・コレクタ
間接合容量Ｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ド１）ｂ＠１Ｂおよびベース◆コレクタ間接合ダイオー
ドＤｂｃ１８は順方向バイアスされて導通状態となり、
電流が流れ始め、ベース電位は次第に低下して′いく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 Ｘ　（ｅｇｐ　（−ニー　ｖ）−ｘ） Ｔ １１はダイオードＤｂｃを流れる電流、Ｉ２はダイオー
ドＤｂｅを流れる電流である。Ａ、はベース面Ｊ１．Ａ
ｅはエミッタ面積、ＤＰはコレクタ中におけるホールの
拡散定数、Ｐ　ｎｓはコレクタ中における熱平衡状態の
ホール濃度、Ｌｐはコレクタ中におけるホールの平均自
由行程＊ＱＰ＠はベース中における熱平衡状態でのエレ
クトロン濃度である。ｉ、で、ベース側からエミッタへ
のホール注入による電流は５エミツタの不純物濃度がベ
ースの不純物濃度にくらべて充分高いので、無視できる
。

ヒに示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分嶺を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
使である。

上式中のベース・コレクタ間に流れる電流ｉ工の内、ｑ
’ｏｐ　・ｐｓ／Ｌｐはホールによる電流、すなわちベ
ースからホールがコレクタ側へ流れだす成分を示してい
る。このホールによる電流が流れやすい様に上記構成に
係る光センサセルでは、コレクタの不純物濃度は１通常
のバイポーラトランジスタに比較して少し低めに設計さ
れる。

この式を用いて計算した、ベース電位の時間依存性の一
例を第６図に示す、横軸は、リフ１／ッシュ電圧■、が
電極９に印加された瞬間からの時間経過すなわちリフレ
ッシュ時間を、縦軸は。

ベース電位をそれぞれ示す、また、ベースの初期電位を
パラメータにしている。ベースの初期電位とは、リフレ
ッシュ電圧ＶＩＮが加わった瞬間に、浮遊状態にあるベ
ースが示す電位であり、ｖ曲。

Ｃｏｔ、Ｃｂａ、Ｃｂｃ及びベースに蓄積されている電
荷によってきまる。

この第６図をみれば、ベースの電位は初期電位によらず
、ある時間経；ａＳには必ず、片対数グラフ上で一つの
ＩＩ線にしたがって下がっていく。

第６図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実験（直を示す、第６図（ａ）に示した計算例に
比較して、この実験で用いたテストデバイスは、ディメ
ンションがかなり大きいため、計算例とはその絶対値は
一致しないが、リフレッシュ時間に対するベース電位変
化が片対数グラフ上で直線的に変化していることが実証
されている。この実験例ではコレクタおよびエミツタの
両者を接地したときの値を示している。

今、光照射による蓄積電圧Ｖｐの最大値を０．４［Ｖｌ
、　リフレッシュ電圧ＷＩＮによりベースに印加される
電圧Ｖ　を０．４［Ｖ　ｌ　とすると、第６図に示すご
とく初期ベース電位の最大値は０．８［Ｖｌとなり、リ
フレッシュ電圧印加ｔ＆１０　　ｕｓｅｅｌ後には直線
にのってベース電位が下がり始め、ｉｏ−’ｔａｅｃｌ
後には、光があたらなかった時、すなわち初期ベース電
位が０．４［Ｖｌのときの電位変化と一致する。

Ｐ領域６が、ＭＯＳキャパシタＣＯ！を通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として積地状態にあるｎ
領域ｌに流れ出すことによって、負電荷が蓄積される動
作である。

ｐ領域６からホールが、ｎｆｆＪ城ｌに一方的に流れ、
ｎｍ域１の電子があまりｐｍ域６内に流れ込まないよう
にするためには、ｐ領域６の不純物密度をｎ領域１の不
純物密度より高くしておけばよい。一方、ｎ“領域７や
ｎ領域ｌからの電子が、Ｐ領域６に流れ込み、ホールと
再結合することによって、ｐ領域６に負電荷が蓄積する
動作も行なえる。この場合には、ｎ領域ｌの不純物密度
はｐ領域６より高くなされている。ｐ領域６からホール
が流出することによって、負電荷が蓄積する動作の方が
、Ｐ領域６ベースに電子が流れ込んでホールと再結合す
ることにより負電荷が蓄積する動作よりはるかに速い、
しかし、これまでの実験によれば、電子をｐ領域６に流
し込むリフレッシュ動作でも、光電変換装置の動作に対
しては、十分に速い時間応答を示すことが確認されてい
る。

Ｌ記構成に係る光センサセルをＸＹ力方向多数ならべて
光電変換装置を４１１成したとき、画像により各センサ
セルで、ｓｍ電圧Ｖｐは、上記の例では　０〜０．４　
　［Ｖ（の間でばらついているが、リフレッシュ電圧Ｖ
ｌｌｌ印加後１０−’　（ｓｅｃ］には、全てのセンサ
セルのベースには約０．３　［Ｖ］　程ｉノー定電圧は
残るものの、画像による蓄積電圧Ｖｐの変化分は全て消
えてしまうことがわかる。すなわち、上記構成に係る光
センサセルにょる光電変換９置では２　リフレッシュ動
作により全てのセンサセルのベース電位をゼロボルトま
で持っていく完全リフレッシュモードと（このどきは第
６図（ａ）の例ではＩＯ［ｓｅｃ］を要する）、ベース
電位にはある一定電圧は残るものの蓄積電圧Ｖｐによる
変動成分が消えてしまう過渡的リフレシュモードの二つ
が存在するわけである（このときは第６図（ａ）の例で
は、　１０　（ｐｓｅｃｌ〜ｌｏ［５ｅｃｌ　（７）リ
フレー／　”　ユバ／ｌ／；Ｃ）　、　ＬＪ上の例では
、リプレ電圧シユ電圧Ｖ　ＲＨによりベースに印加され
る電圧■＾　を０．４［Ｖ］としたが、この電圧Ｖ＾を
０．８［Ｖ］とすれば、上記、過渡的リフレッシュモー
ドは、第６因によれば、　　１　［ｎａｅｃｌでおこり
、きわめて高速にリフレッシュすることができる。完全
リフレッシュモードで動作させるか、過激的リフレッシ
ュモードで動作させるかの選択は光電変換装置の使用目
的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧をｖＫとすると、リフレッシュ電圧Ｖ　ＩＮを印加後
、Ｖｌｌｌｌをゼロボルトにもどす瞬間の過隷的状懲に
おいて、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は と□す、ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアを＄１！ｉする蓄ＭＩ
ＴｖＪ作のとき、蓄積状態ではベースは連バイアス状態
で行なわれるという説明をしたが、このリフレッシュ動
作により、リフレッシュおよびベースを逆バイアス状態
に持っていくことの２つの動作が同時に行なわれるわけ
である。

ＰＩＳ６図（Ｃ）にリフレッシュ電圧ＶＩＩＨに対する
リフレッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣａｔの値を
５ｐＦから１ｏｏｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。このときＶ　Ｋ＝
　０．５２Ｖであり、また、　Ｃｂｃ＋　Ｃｂｅ＝　４
ｐＦである。但し観測用オシロスコープのプローグ容量
１３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている。こ
の様に、計算値と実験値は完全に一致しており、リフレ
ッシュ動作が実験的にも確認されている。

以上のリプレー２シユ動作においては、第５図に示す様
に、コレクタを接地したときの例について説明したが、
コレクタを正電位・にり、た状態で行なうことも可能で
ある。このときは、ベース・コレクタ間接合ダイオード
Ｄｂｃ１８が２リフレツシユパルスが印加されても、こ
のリフレッシュパルスによりベースに印加される電位よ
りも、コレクタに印加されている正電位の方が大きいと
非導通状態のままなので、電流はベース番エミッタ間接
合ダイオードＤｂｅ１６だけを通して流れる。このため
、ベース電位の低下は、よりゆっくりしたものになるが
、基本的には１前に説明したのと、まったく同様な動作
が行なわれるわけである。

すなわち第６図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第６図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。

したがって、コレクタを接地した時と同じリフレッシュ
電圧ＶＲＮを用いると、リフレッシュに時間を要するこ
とになるが、リフレー７シュ電圧Ｖ　ＩＮをわずか高め
てやればコレクタをＩｌｉ地した時と同様、高速のリフ
レッシュ動作が可能である。

以上が光入射による電荷′ＪＩｊ積動作、読出し動作、
リフレッシュ動作よりなる上記構成に係る光センサセル
の基本動作の説明である。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５８−１５７０７３　、特開昭５８−１６５４７３
と比較してきわめてｆｌ！Ｉ巾な構造であり、将来の高
解像度化に十分対応できるとともに、それらのもつ優れ
た特徴である増電機能からくる低雑音、高出力、広ダイ
ナミツクレンジ、非破壊読出し等のメリットをそのまま
保存している。

次に１以上１悦明した構成に係る光センサセルを二次元
に配列して構成した本発明の光電変換装器の一実施例に
ついて図面を用いて説明する。

す。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを、示している。）、読出
しパルスおよびリフレッシュパルスを印加するための水
平ライン３１゜３１’、３１”、読出しパルスを発生さ
せるための垂直シフトレジスタ３２．垂直シフトレジス
タ３２と水平ライン３１．３１’、３１“の間のバッフ
ァＭＯＳ）ランジスタ３３．３３ ３３″　　　　のゲートにパルスを印加するための端子
３４、リフレッシュパルスを印加するためのバッファＭ
ＯＳ　）ランジメタ３５，３５’、３５“、それのゲー
トにパルスを印加するための端子３６、リフレッシュパ
ルスを印加するための端子３７、基本光センサセル　３
０から蓄積電圧を読出すための垂直ライン３８．３８′
、３８“各垂直ラインを選択するためのパルスを発生す
る水平シフトレジスタ３９、各垂直ラインを開閉するた
めのゲート用ＭＯＳ）ランンジスタ４０゜４０’、４０
″、蓄積電圧をアンプ部に読出すための出力ライン４１
．読出し後に、出力ラインに蓄積した’Ｉｔ／Ｊをリフ
レジシュするためのＭＯＳトランジスタ４２．ＭＯＳト
ランジスタ４２ヘリフレツシユパルスを印加するための
端子４３．出力信号を増幅するためのバイポーラ、ＭＯ
Ｓ、ＦＥＴ、Ｊ−ＦＥＴ等のトランジスタ４４．負荷抵
抗４５、トランジスタと電源を接続するための端子４６
、トランジスタの出力端子４７、読出し動作において垂
直ライン４０．４０’、４０″に蓄積された電荷をリフ
レッシュするためのＭＯＳ）ランジメタ４８．４８’、
４８“、およびＭＯＳトランジスタ４８．４８　’　、
４８″のゲートにパルスを印加するための端子４９によ
りこの光電変換装置は構成されている。

この光電変換装置の動作について第７回および第８図に
示すパルスタイミング図を用いて説明する。

第８図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻１１において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、横地電位または正電位に保たれ
るが、第８図では検地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が興なってくる
だけであり２基本動作に変化はない、端子４９の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）ランジメタ４８゜４
８’、４Ｂ”は導通状態に保たれ、各党センサセルは、
垂直ライン３８．３８’、３８″を通して接地されてい
る。また端子３６には、波形６６のごとくバッファＭＯ
Ｓ）ランジスタが導通する電圧が印加されており、全画
面−括リフレッシュ用バッファＭＯＳトランジスタ３５
．３５’、３５″は導通状態となっているやこの状態で
端子３７に波形　６７のごとくパルスが印加されると、
水平ライン３１．３１’、３１″を通して各党センサセ
ルのベースに電圧がかかり、すでに説明した様に、リフ
レッシュ動作に入り、それ以前に蓄積されていた電荷が
、完全リフレッシュモード又は過渡的リフツレシュモー
ドにしたがってリフレッシュされる。完全リフレッシュ
モードになるか又は過渡的リフレッシュモードになるか
は波形６７のパル欠暢により決定されるわけである。

ｔ７時刻において、すでに説明したごとく２基党センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形　６４は正電位にする。こ
れにより光照射により発生したエレクトロン・ホール対
のうちのエレクトロンを。

コレクタ側へ早く流してしまうことができる。しかし、
このコレクタ電位を正電位に保つことは、ベースをエミ
ッタに対して逆方向バイアス状態、すなわち負電位にし
て撮像しているので必須条件ではなく、接地電位あるい
は若干負電位状態にしても甚大的な蓄積動作に変化はな
い。

＃積動作状態においては、ＭＯＳ）ランジメタ４８．４
８’、４８″のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、ｈｉｇｌｒに保たれ、各ＭＯＳトラン
ジスタは導通状態に保たれる。このため、各光センサセ
ルのエミッタは垂直ライン３８．３８’、３８″を通し
て接地されている０強い光の照射により、ベースにホー
ルが蓄積され、飽和してくると、すなわちベース電位が
エミッタ電位（接地電位）に対して順方向バイアス状態
になってくると、ホールは垂直ライン３８３８’、３８
″を通して流れ、そこでベース電位変化は停止し、はク
リ、ブされることになる。

したがって、鴫直方向にとなり合う光センサセルのエミ
ッタが垂直ライン３８．３８’、３８’により共通にｌ
Ｉｉ続されていても、この様に垂直ライン３８．３８’
、３Ｂ’を接地しておくと、ブルーミング現貴を生ずる
ことはない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’、４８″を非導通状態にして、垂直ラ
イン３８．３８’、３８“を浮遊状態にしていても、基
板電位、すなわちコレクタ電位６４を若干負電位にして
おき、ホールのＳ積によりベース電位が正電位方向に変
化してきたとｓ、エミッタより先にコレクタ側の方へ流
れだす様にすることにより達成することも可能である。

蓄積区間６２に次いで、時刻ｔ、より読出し区間６３に
なる。この時刻ｔ３において、ＭＯ５＋−ランジメタ４
８．４８’、４Ｂ“のゲート端子４９の電位６５をｌｏ
ｗにし、かつ水平ライン３１．３１″、３１”のバー２
フア−ＭＯＳトランジスタ３３．３３”、３３″のゲー
ト端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳ）
ランジスタを導通状態とする。但し、このゲート端子３
４の電位６８をｂｉｇｈにするタイミングは、時刻ｔｌ
であることは必須条件ではなく、それより早い時刻であ
れば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものが波形８９のごと（
ｈｉｇｈとなり、このとき、ＭＯＳ）ランジメタ３３が
導通状態であるから、この水平ライン３１に接続された
３つの各党センサセルの読出しが行なわれる。この読出
し動作はすでに前に説明した通りであり、各党センサセ
ルのベース領域に蓄積された信号電荷により発生した信
号電圧は、そのまま、垂直ライン３８．３８’３８″に
現われる。このときの垂直シフトレジスター３２からの
パルス電圧のパルス幅は、第４図に示した様に、蓄積電
圧に対する読出し電圧が。

１分直線性を保つ関係になるパルス幅に設定される。ま
たパルス電圧は先に説明した槌に、ＶＩｉａＩ分だけエ
ミッタに対して順方向バイアスがかかる様調整、される
。

次いで、時刻り、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと（ｈ
ｉｇｈとなり、ＭＯＳトランジスタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り。

電流増幅されて出力端子４７から出力される。この様に
信号が読出された後、出力ライン４１には配線容量に起
因する信号電荷が残っているので、時刻ｔ＠において、
ＭＯＳ）ランジメタ４２のゲート端子４３にパルス波形
７１のごとくパルスを印加し、ＭＯＳトランジスタ４２
を導通状態にして出力ライン４１を接地して、この残留
した信号′ｉ！′＃Ｉをリフレッシュしてやるわけであ
る。以下同様にして、スイッチングＭＯＳトランジスタ
４０’、４０″を順次導通させて垂直ライン３８’、３
８″の信号出力を読出す、この様にして水平に並んだ−
ライン分の各党センサセルからの信号を読出した後、垂
直ライン３８．３８’３８″には、出力ライン４１と同
様、それの配線容量に起因する信号電荷が残留している
ので、各垂直ライン３８．３８’、３８”に接続された
ＭＯＳトランジスタ４８．４８’、４Ｂ、”を、それの
ゲート端子４９に波形６５で示される様にｈｉｇｈにし
て導通させ、この残留信号電荷をリフレッシュする・ 次いで１時刻ｔ・において、垂直シフトレジスター３２
の出力のうち、水平ライン３１’に接続された出力が波
形６９′のごと（ｈｉｇｈとなり、水平ライン３１’に
接続された各光センサセルの蓄積電圧が、各垂直ライン
３８．３８’　　３８″に読出されるわけである。以下
　ｍ次前と同様の動作により、出力端子４７から信号が
読出される。

以上の説明においては、ｇａｔ区間６２と読出し区間６
３が明確に区分される様な応用分野１例えば最近研究開
発が積極的に行なわれているスチルビデオに適用される
動作状態について説明したが、テレビカメラの様に蓄積
区間６２における動作と読出し区間６３における動作が
同時に行なわれている様な応用分野に関しても、第８図
のパルスタイミングを変更することにより適用可能であ
る。但し、この時のリフレッシュは全画面−括リフレッ
シュではなく、−ライン毎のリフレッシュ機能が必要で
ある６例えば、水平ライン３１に接続された各光センサ
セルの信号が読出された後、時刻ｔｌにおいて各垂直ラ
インに残留した電荷を消去するためＭＯＳ）ランジスタ
４８　、４８　’４８″を導通にするが、このとき水平
ライン３ｉにリフレッシュパルスを印加する。すなわち
、波形６９において時刻１．においても時ｊＡ　ｔ　４
と同様、パルス電圧、パルス幅、の異なる　パルスを発
生する様な構成の垂直シフトレジスタを使用することに
より連成することができる。この様にダブルパルス的動
作以外には、第７図の右側に設置した一括リフレッシュ
パルスを印加する機器の代りに、左側と同様の第２の垂
直シフトレジスタを右側にも設け、タイミングを左側に
設けられた垂直レジスタとずらせながら動作させること
により遠戚させることも可能である。

このときは、すでに説明した様な蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押さえるという動作の自由度が少な
くなる。しかし、基本動作の所で説明した様に、読出し
状態では、ペースにＶ　ｓｉ　ａｓなるバイアス電圧を
印加したときに始めて高速読出しができる様な構成とし
ているので、第３図のグラフかられかる様に、ｖｕａｓ
を印加しない時に、各光センサセルの飽和により、垂直
ライン２８．２８’、２８″に魔れだす信号型荷分はき
わめてわずかであり、ブルーミング現象は。

まったく問題にはならない。

゛また。スミ７現急に対しても、本実施例に係る光電変
換装置は、きわめて優れた特性を得ることができる。ス
ミ７Ｉｔ象は、ＣＣＤ型撮像！１置２特にフレーム転送
型においては、光の照射されている所を電荷転送される
という、動作および構造上発生する問題であり、インタ
ライン型においては１、特に長ｌ！１２長の光により半
導体の深部で発生したキャリアが電荷転送部に蓄積され
るために発生する問題である。

また、ＭＯ５型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯ５）ランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本実施例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアが蓄積さ
れるという現象もまったく生じない、但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現象が心配されるが、これは、−括リフレッシュ動作
のときはＳ積動作状態において２エミツタが接地されて
いるため、エレクトロンは蓄積されず、スミ７現象が生
じない、また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに１ｗ８１電圧を読出す前に、垂
直ラインを接地してリフレッシュするので、この時ｒＷ
Ｉｓにエミッタに一水平走査期間に蓄積されたエレクト
ロンは流れ出してしまい、このため、スミ７現象はほと
んど発生しない、この様に、本実施例に係る光電変換装
置では、その構造上および動作上、スゆ ミツ現象はぼとん本質的に無視し得る程度しか発生せず
、本実施例に係る光電変換装置の大きな利点の一つであ
る。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押さえるとい
う動作について前に記述したが、これを利用してγ特性
を制御することも可能である。

卆 すなわち、蓄積動作の途中おいて、−時的にエミッタま
たはコレクタの電位をある一定の負電位にし、ベースに
蓄積されたキャリアのうち、この負電位を与えるキャリ
ア数より多く蓄積されているホールをエミッタまたはフ
レフタ側へ流してしまうという動作をさせる。これによ
り、蓄積電圧と入射光量に対する関係は、入射光量の小
さいときはシリコン結晶のもつγ＝１の特性を示し、入
射光量の大きい所では、γがｌより小さくなる様な特性
を示す、つまり、折線近似的に通常テレビカメラで要求
されるγ＝　０．４５の特性をもたせることが可能であ
る。蓄積動作の途中において上記動作を一度やれば一折
線近似となり、エミッタ又はコレクタに印加する負電位
を三鷹適宜変更して行なえば、二折線タイプのγ特性を
持たせることも可能である。

また、以上の実施例においては、シリコン基板を共通コ
レクタとしているが通常バイポーラトランジスタのごと
〈連込ｎ＋領域を設け、各ライン毎にコレクタを分密さ
せる様な構造としてもよい。

なお、実際の動作には第８図に示したパルスタイミング
以外に、垂直シフトレジスタ３２．水平シフトレジス３
９を駆動するためのクロックパルスが必要である。

第９図に出力信号に関係する等価回路を示す。

容量Ｃマ８０は、垂直ライン３８゜３８′３８“の配線
容量であり、ぎ量ＣＮ８１は出力ライン４１の配線容量
をそれぞれ示している。また第９図右側の等価回路は、
読出し状態におけるものであり、スイッチング用ＭＯＳ
トランジスタ４０．４０’、４０”は導通状態であり、
それの導通状態における抵抗値を抵抗１Ｍ８２で示して
いる。また増幅用トランジスタ４４を抵抗ｒ、８３およ
び電流源８４を用いた等価回路で示している。出力ライ
ン４１の配線容量に起因する電荷蓄積をリフレッシュす
るためのＭＯＳ）ランジメタ４２は、読出し状態では非
導通状態であり、インピーダンスが高いので、右側の等
価回路では省略している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃマ８０は約４　ｐＦ位、容量ｃ、ａｉは約４　ｐＦ
位、ＭＯＳトランジスタの導通状態の抵抗１Ｍ８２は３
にΩ程度、バイポーラトランジスタ４４の電流増幅率β
は約１００程度として、出力端子４７において＠測され
る出力信号波形を計算した例を第１０図に示す。

第１Ｏ図において横軸はスイッチングＭＯＳトランジス
タ４０．４０’、４０“が導通した瞬間からの時間　【
μｓ１を５縦軸は垂直ライン３８゜３８′、３８“の配
線容量Ｃマ８０に、各光センサセルから信号電荷が読出
されて１ボルトの電圧がかかっているときの出力端子４
７に現われる出力電圧　（Ｖｌ　をそれぞれ示している
。

出力信号波形８５は負荷抵抗Ｒ，４５がＩＯＫΩ、８６
は負荷抵抗Ｒ粧４５が５にΩ、８７は負荷抵抗Ｒ９４５
が２にΩのときのものであり、いずれにおいてもビーク
債は、Ｃマ８０とＣ，、＋８１の容量分割により０．Ｓ
Ｖａ度になっている。当然のことながら、負荷抵抗Ｒ５
４５が大きい方が減衰場は小さく、望ましい出力波形に
なっている。

立上り時間は、上記のパラメータ値のとき、約２０　ｎ
５ｅｃと高速である。スイッチングＭＯ３）ランジメタ
４０．４０’、４０“の導通状態における抵抗Ｒ（ハ）
を小さくすることにより、および、配線管＠Ｃマ　、Ｃ
Ｉ４を小さくすることにより、さらに高速の読出しも可
能である。

、上記ａ戊に係る光センサセルを利用した光電変換装置
では、各光センサセルのもつ増幅機能により、出力に現
れる電圧が大きいため、最終段の増幅アンプも、ＭＯ３
型撮像装置に比較してかなり簡単なもので良い、上記例
ではバイポーラトランジス７１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながらＷｒｔ＠である。この
例の様にバイポーラトランジスタを用いると、ＣＯＤ撮
像９ｆｆｌにおける最終段のアンプのＭＯＳ）ランジス
タかも発生する両ｆＲ七目につきゃすい１／ｆ雑音の問
題が、本実施例の光電変換＊ａでは発生せず、きわめて
Ｓ／Ｎ比の良い画質を得ることが可能である。

とに述べた様に、上記ａ成に係る光センサセルを利用し
た光！を変換装欽では、最終段の増幅アンプがきわめて
簡単なもので良いことから、最終段の増幅アンプを一つ
だけ設ける第７図に示した一実施例のごときタイプでは
なく、増幅アンプを複数個設置して、一つの画面を複数
に分密して読出す様な構成とすることも可能である。

第１１図に、分列読出し方式の一例を示す、第１１図に
示す実施例は、水平方向を３分゛絹とし最終段アンプを
３つ設置した例である。基本的な動作は第７図の実施例
および第８図のタイミング図を用いて説明したものとほ
とんど同じであるがこの第１１図の実施例では、３つの
等価な水平シフトレジスタ１００，１０１，１０２を設
け、これらの始動パルスを印加するための端子１０３に
始動パルスが入ると、１列目、（ｎ＋１）夕１目。

（２ｎ＋１）列ｒｌ（＋１は整数であり、この実施例で
は水平方向絵素数は３０個である。）に接続された各セ
ンサセルの出力が同時に読出されることになる０次の時
点では、２列Ｆｔ、（ｎ＋２）列目、（２ｎ＋２）列目
が読出されることになる。

この実施例によれば、−本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキャニング周波数
は、一つの最終段アンプをつけた方式に比較して１／３
の周波数で良く、水平シフトレジスターが簡単になり、
かつ光電変換装置からの出力信号をアナログディジタル
変換して１１号処理する様な用途には、高速のアナログ
・ディジタル変換器は不必要であり１分割読出し方式の
大きな利点である。

第１１図に示した実施例では、等価な水平シフトレジス
ターを３つ設けた方式であったが、同様な機能は、水平
レジスター１つだけでももたせることが可能である。こ
の場合の実施例を第１２図に示す。

第１２図の実施例は、第１１図に示した実施例のうちの
水平スイッチングＭＯ３）ランシスターと、最終段７ン
ブの中間の部分だけを書いたものであり、他の部分は、
第１１図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスター１０４か
らの出力を１列目、（ｎ＋１）列目。（２ｎ＋１）列目
のスイッチングＭＯＳトランジスターのゲートに接続し
、それらのラインを同時に読出す様にしている０次の時
点では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が
読出されるわけである。

この実施例によれば、各スイッチングＭＯＳトランジス
ターのゲートへの配線は増加するものの、水平シフトレ
ジスターとしては１つだけで動作が可能である。

第１１図、１２図の例では出力アンプを３ＩＮ設けた例
を示したが、この数はその目的に応じてさらに多くして
もよいことはもちろんである。

ｆＪ４ｉｉ図、第１２図の実施例ではいずれも、水平シ
フトレジスター、垂直シフトレジスターの始動パルスお
よびクロックパルスは省略しているが、これらは、他の
リフレッシュパルスとｆ８１様、同一チップ内に設けた
クロックパルス発生器あるいは、他のチップ上に設けら
れたクロシフパルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と　（ｎ＋１　）列
目の光センサセル間では、わずか蓄積時開が異なり、こ
れにより、暗電流成分および信号成分に、わずかの不連
続性が生じ１画像上目についてくる可能性も考えられる
が、これの量はわずかであり、実用上問題はない、また
、これが、許容限度以上になってきた場合でも、外部回
路を用いて、それを補正することは、キヨシ状波を発生
させ、これとｗｊｍｉｔ分との減算およびこれと信号成
分の乗除算により行なう従来の補正技術を使用すること
により容易に可能である。

この様な光電変換′ｌ１ｉｎを用いて、カラー画像をｌ
ｊｌ像する時は、光電変換ａｍの上に、ストライプフィ
ルターあるいは、モザイクフィルター等をオンチップ化
したり、又は、別に作ったカラーフィルターを貼合せる
ことによりカラー信号を得ることが可能である。

一例としてＲ，Ｇ、Ｂのストライプ・フィルターを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段７ンプよりＲ信号２
Ｇ＠号、Ｂ＠号を得ることが可能である。これの一実施
例を第１３図に示す、この第１３図も第１２図と同様、
水平レジスターのまわりだけを示している。他は第７図
および第１１図と同じであり、ただ１列目はＲのカラー
フィルター、２列目はＧのカラーフィルター、３列目は
Ｂのカラーフィルター、４列目はＲのカラーフィルター
という様にカラーフィルターがついているものとする。

第１３図に示すごとく１列目、４列目、７列目−−−−
−−の各垂直ラインは出力ライン１１０に接続され、こ
れはＲ＠号をとりだす、又２列目、５列目、８列目−−
−−−−の各垂直ラインは出力ライン１１．１に接続さ
れ、これはＧ＠号をとりだす、又同様にして１３列目。

６列目、９列目−一一一一一の各Φ直うインは出力ライ
ン１１２に接続されＢ＠号をとりだす、出力ライン１１
０．１１１．ｌ１２はそれぞれオンチー２プ化されたリ
フレッシュ用ＭＯＳトランジスタおよび最終段アンプ、
例えばエミー、タフォロ７タイプのバイポーラトランジ
スタに接続され、各カラー信号が別々に出力されるわけ
である。

本発明の他の実施例に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を第１４図に示す、またそれの等価回路および全体
の回路構成図を第１５図（−）に示す。

第１４図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。第１
４図において、すてにｗ４１図で示したａ成と異なる点
は、第１図の場合水平ライン配線１０に接続されるＭＯ
Ｓキャパシタ電極９が一つだけであったものが上下にｗ
ｌ接する光センサ−セルの側にもＭＯＳキャパシタ電極
１２０が接続され、１つの光センサセルからみた時に、
ダブルコンデンサータイプとなっていること、および図
において上下に隣接する光センサセルのヱミッタ７．７
′は２唐配線にされた配線Φ８、および配線■１２！　
（第１４ｒＡでは９垂直ラインが１本に見えるが、絶縁
層を介して２木のラインが配置されている）に交互に接
続、すなわちエミッタ７はコンタクトホール１９を通し
て配線■８に、エミッタ７′はコンタクトホール１９’
を通して配線■１２１にそれぞれ接続されていることが
異なっている。

これは第１５図（ａ）の筈価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳ＋ヤバシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。また光センサセル１５２の図において下に
ＦＡ接する光センサセル１５２′のＭＯＳキャパシタ１
５０′は共通する水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２′のエミー２夕は垂直ライン１３Ｂに
、光センサセル１５２９のエミッタは垂直ライン３８と
いう様にそれぞれ交互に接続されている。

第１５図（ａ）の等価回路では、以上述べた基本の光セ
ンサーセル部以外で、第７図の撮像装置と異なるのは、
垂直ライン３８をリフレッシュするためのスイッチング
ＭＯ３）ランジメタ４８のほかに垂直ライン１３８をリ
フレッシュするためのスイッチングＭＯ３）ランジメタ
１４Ｂ、および垂直ライン３８を選択するスイッチング
ＭＯ３）ランデスタ４０のほか垂直ライン１３８を選択
するためのスイッチングＭＯ３）ランジメタ１４０が追
加され、ｔた出力アンプ系が一つ増設されている。この
出力系の構成は、各ラインをリフレッシュするためのス
イッチングＭＯ３）ランジメタ４８、および１４Ｂが接
続されている様な構成とし、さらに水平スキャン用のス
イッチングＭＯＳトランジスタを用いる第１５図（ｂ）
に示す様にして出力アンプを一つだけにする構成もまた
可能である。第１５図（ｂ）では第１５図（・）の垂直
ライン選択および出力アンプ系の部分だけを示している
。

この第１４図の光センサセル及び第１５図（ａ）に示す
実施例によれば１次の様な動作が可能である。すなわち
、今水平ライン３１に接続された各党センサセルの読出
し動作が終了し、テレビ動作における水平ブランキング
ｗｉ間にあル時、！！！１ｉＥ　シフトレジスター３２
からの出力パルスが水平ライン３１　　に出力されると
ＭＯＳキャパシタ１５１を通して、読出しの終了した光
センサセル１５２をリフレッシュする。このとき６スイ
ツチングＭＯＳトランジスタ４Ｂは導通状態にされ、垂
直ライン３８は接地されている。

また水平ライン３１′に接続されたＭＯＳキャパシタ１
５０′を通して光センサ　セル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯＳトランジスタ１４８は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に一つの垂直スキャンパルスにより、すで
に読出しを終了した光センサ　セルのリフレッシュと１
次のラインの光センサ　セルの読出しが同一・のパルス
で同時的に行なうことが可能である。このときすでにｖ
；Ｌ明した様にリフレッシュする時の電圧と読出しの時
の電圧は、読出し時には、高速読出しの必要性からバイ
アス電圧をかけるので異なってくるが、これは第１４図
に示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキ
ャパシタ電極１２０の面積を変えることにより各電極に
同一の電圧が印加されても各光センサ　セルのベースに
は異なる１ｔｔＦＥがかかる様な構成をとることにより
達成されている。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
：ａ出し用ＭＯ３本ヤバシタの面積にくらべて小さくな
っている。この例のように、センサセル全部を一括リフ
レッシュするのではなく、−ラインずつリフレッシュし
ていく場合には、第１図（ｂ）に示されるようにコレク
タを３塁あるいはｎ　　１＆板で構成しておいてもよい
が、水平ラインごとにコレクタを分離して設けた方が望
ましいことがある。コレクタが基板になっている場合に
は、全光センサセルのコレクタが共通領域となっている
ため、蓄積および受光読出し状態ではコレクタに一定の
バイアス電圧が加わった状態になっている。もちろん、
すでに説明したようにコレクタにバイアス電圧が加わっ
た状態でも浮遊ベースのリフレッシュは、エミツタの間
で行なえる。ただし、この場合には、ベース領域のリフ
レッシュが行なわれると同時に、リフレーアシュパルス
が印加されたセルのエミッタコレクタ間に無駄な電流が
流れ、消費電力を大きくするという欠点が伴なう、こう
した欠点を克服するためには、全センサセルのコレクタ
を共通領域とせずに、各水平ラインに並ぶセンサセルの
コレクタは共通になるが、各水平ラインごとのコレクタ
は互いに分離された構造にする。すなわち、Ｗ４を図の
構造に関連させて説明すれば、基板はｐＰＩＪにして、
ｐ型基板中にコレクタ゛各水平ラインごとに互いに分離
されたｎ′″　埋込領域を設けた構造にする。Ｖ＃り合
う水平ラインのｎゝ　埋込領域の分離は、ｐ領域を間に
介在させる構造でもよい、水平ラインに沿って埋込まれ
るコレクタのキャパシタを減少させるには、絶縁物分離
の方が優れている。第１図では２コレクタが基板で構成
されているから、センサセルを囲む分＃ｌｌ領域はすべ
てほとんど同じ深さまで設けられている。一方、各水平
ラインごとのコレクタを互いに分離するには、水平ライ
ン方向の分離領域を嘔直ライン方向の分離領域より必要
な債だけ深くしておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前達したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない、リフレッシュが終って光信号による１を荷
′Ｊａ槍動作に入る時に、ふたたびコレクタ領域には所
定のバイアス電圧を印加する。

また第１５図（ａ）の等価回路によれば、各水平ライン
毎に出力は出力端子４７および１４７に交′ｙｆ、に出
力されることになる。これは、すでに説明したごとく、
第１５図（ｂ）の様な構成にすることにより一つのアン
プから出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可ス距となり、通常のテレビ
カメラ等の応用分野にも適用することがデできる。

本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに複数の
コンタクトを設けた構成により。

一つの光センサセルから複数の出力をとりだすタイプが
考えられる。

これは本発明による光電変換装置の各光センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために、各光センサセルに複数の配線容
量が接続されても、光センサセルの内部で発生した蓄＠
電圧Ｖｐが、まったく減衰することなしに各出力に読出
すことが可能であることに起因している。

この様に、６光センサセルから複数の出力をとりだすこ
とができるａｍにより、各光センサセルを多数配列して
なる光電変換ｖｅ置に対して信号処理あるいは雑音対策
等に対して多くの利点を付加することが可能である。

次に未発明に係る光電変換装置の一製法例について説明
する。第１６図に、選択エピタキシャル成長（Ｎ、　　
Ｅｎｄｏ　ｅｔ　ａｌ、　”Ｎｏｖｅｌ　ｄｅｖｉｃｅ
　ｉｓｏｌａｔｉｏａｔｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ
　５ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌ　Ｉｒｏｗｔ
ｈ″Ｔｅｃｈ、　Ｄｉｇ、　ｏｆ　１１３８２１　Ｅ　
Ｄ　Ｍ　、　ＰＰ、　２４１−２４４参照）を用いたそ
の製法の一例を示す。

ｌ〜ｌ　ＯＸ　１０　”　ｃｙａ−’程度の不純物濃度
のｎ形ｓｉｘ＆板ｌの裏面側に、コンタクト用のｎ０領
域１１を、ＡｓあるいはＰの拡散で設ける。ｎ“領域か
らのオートドーピングを防ぐために、図には示さないが
酸化膜及び窒化膜を裏面に通常は設けておく。

基板１は、不純物１１度及び酸素濃度が均一に制御され
たものを用いる。すなわち、キャリアラインタイムがウ
ェハで十分に長くかつ均一な結晶ウェハを用いる。その
様なものとしては例えばＭＣＺ広による結晶が適してい
る。基板ｌの表面に略々１外−程度の酸化膜をウェー、
ト酸化により形成する。すなわち、Ｈ，Ｏ雰囲気かある
いは（Ｈ２＋０．）雰囲気で酸化する。積層欠陥等を生
じさせずに良好な酸化膜を得るには、９００℃程度の温
度での高圧酸化が適している。

その上に、たとえば２〜４ル一程度の厚さの５ｉｎ２Ｐ
ｆＡをＣＶＤでｊｌｌ積ｔ６＊　　（Ｎ、　＋　　Ｓｉ
ｎ、　＋０２）ガス系で、３００〜５００℃程度の温度
で所望の厚さの５１０．咬を堆積する。Ｏ！　／　Ｓｉ
Ｈ４のモル比は温度にもよるが４〜４０程度に設定する
。フォトリングラフィ工程により、セル間の分離領域と
なる部分の酸化膜を残して他の領域の酸化膜は、　（Ｃ
Ｆ４＋Ｈ，）、Ｃ，Ｆ、、ＣＨ，Ｆｔｌのガスを用いた
リアクティブイオンエツチングで除去する（第１６図の
工程（ａ））、例えば、ｌ０Ｘ１０＃Ｌｍ”　に１画素
を設ける場合には、１０．−ピッチのメツシュ状に５ｉ
ｆｔ　１１４を残す、Ｓ＋Ｏｔ膜の幅はたとえば２←−
程度に選ばれる。リアクティブイオンエツチングによる
表面のダメージ層及び汚゛染層を、　Ａｔ／ＣＩ　、ガ
ス系プラズマエツチングかウェットニー２チングによっ
て除去した後、超高真窄中における蒸着かもしくは、ロ
ードロック形式で十分に雰囲気が清浄になされたスパッ
タ、あるいは、ＳｉＨ４ガスにＣＯ，レーザ光線を照射
する減圧光ＣｖＤで、アモルファスシリコン３０１　ヲ
ｊｌｌ積する（第１６図の工程（ｂ））、　ＣＢ　ｒ　
Ｆ、　　、　ＣＣ１、Ｆ、　　、　Ｃ１２等のガスを用
いたリアクティブイオンエツチングによる異方性エッチ
により。

Ｓｉｇｈ　Ｎ側面に唯積している以外のアモルファスシ
リコンを除去する（１％１６図の工程　（ｃ）’）　、
　ｔｍと同様に、ダメージと汚染層を十分除去１．た後
、シリコン基板表面を十分清詐に洗浄し、　（層２　＋
５ｔ）１２．Ｃ文、＋ＨＣ立）ガス系によりシリコン層
の選ＦＲ成長を行う、　ｅｉｌ　０Ｔｏｒｒの減圧状態
で成長は行い、基板温度は９００〜１０００℃、９０文
のモル比をある程度風と高い値に設定する。）１１の量
が少なすぎると選択成長は起こらない、シリコン基板上
にはシリコン結晶層が成長するが、　ＳｉＯ。

層比のシリコンは）１０１によってエツチングされてし
まうため、　５ｔ０２　層Ｅにはシリコンは１ｉ１ｙｉ
シない（第１６図（ｄ））、　　ｎ−層５の厚さはたと
えば３〜５川１用度である。

不純物濃度は、好ましくは１０１〜＋Ｏ”　ｃｍ−’程
度に設定する。もちろん、この範囲をずれてもよいが、
ｐｎ−接合の拡散電位で完全に空乏化するかもしくはコ
レクタに動作電圧を印加した状態では、少なくともｎ−
領域が完全に空乏化するような不純物濃度および厚さに
選ぶのが望ましい。

通常入手できるＨＣｉガスには大量の水分が含まれてい
るため、シリコン基板表面で常に酸化膜が形成されると
いうようなことになって、列置高品質のエピタキシャル
成長は望めない、水分の多いＨ（４は１ボンベに入って
いる状態でボンベの材料と反応し鉄分を中心とする重金
属を大量に含むことになって、重金属汚染の多いエビ層
になり易い、光センサ−セルに使用するエビ層は、暗電
流成分が少ない程望ましいわけであるから１重金属によ
る汚染は極限まで抑える必要がある。５ｉＪＩｌｌ、に
超高純度の材料を使用することはもちろんであるが、１
（Ｃｉには特に水分の少ない、望ましくは少なくとも水
分含有量が０．５ｐｐｍ以下のものを使用する。もちろ
ん、水分含有量は少ない程よい。

エピタキシャル成長層をさらに高品質にするには、基板
をまず１ｔ５Ｑ〜１２５０℃程度の高温処理で表面近傍
から酸素を除去して、その後８００℃程度の長時間熱処
理により基板内部にマイクロディフェクトを多数発生さ
せ、デヌーデットゾーンを有するインドリシックゲッタ
リングの行える基板にしておくこともきわめて有効であ
る０分離領域としての　ｓｔｏ、Ｉ！）ａが存在した状
態でのエピタキシャル成長を行うわけであるから、Ｓｉ
ｎ、からの酸素のとり込みを少なくするため、成長温度
は低い程望ましい、通常よく使われる高周波加熱法では
、カーボンサセプタからの汚染が多くて、より一層の低
温化は難しい０反応室内にカーボンサセプタなど持込ま
ないランプ加熱によるウェハ直接加熱法が成長雰囲気を
もっともクリーンにできて、高品質エビ層を低温で成長
さ仕られる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
Ｍ度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが流れている状態でもウ
ニ八面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発／１．　ｌ。

ないランプ加熱によるウェハ直接加熱法は、高品質エビ
層を得るのに適している。成長時にウニ爪表面への紫外
線照射は、エビ層の品質をさらに向上させる。

分離領域４となる５１０１層の側壁にはアモルファスシ
リコンが堆積している（第１６図の工程（Ｃ））、アモ
ルファスシリコンは固相成長で単結晶化し易いため、Ｓ
　ｉＯ，分離領域４との界面近傍の結晶が非常に優れた
ものになる。高抵抗ｎ−暦５を選択エピタキシャルを長
により形成した後（第１６図の工程（ｄ））、表面濃度
ｌ〜２０Ｘ１０”ａｍ”程度のＰ領域６を、ドープトオ
キサイドからの拡散か、あるいは低ドーズのイオン注入
層をソースとした拡散により所定の深さまで形成する。

ｐ領域６の深さはたとえば０．６〜ＩＢ−程度である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を、下げてＣｂｅを小さくすることが望ましい、Ｃｂｅ
は略々次のように与えられる。

Ｃｂｅ　　＝　　Ａｅｓ　　（”ＮＡ”） ２　　Ｇ　Ｖｂ＋ ただし、Ｖｂｉはエミッタ◆ベース間拡散電位であり、 で与えられる。ここで、（はシリコン結晶）′ｐｆＡ電
率、Ｎ、　　はエミッタの不純物濃度、ＮＡ　　はベー
スのエミッタに隣接する部分の不純物′Ｉ１．度、ｎｉ
　は真性キャリア濃度である。　ＮＡ　　を小さくする
程Ｃｂ＠は小さくなって、感度は上昇するが、ＮＡ　　
をあまり小さくしすぎるとベース領域が動作状態で完全
に空乏化してパンチングスルー状態になってしまうため
、あまり低くはできない、ベース領域が完全に空乏化し
てパンチングスルー状態にならない程度に設定する。

七の後、シリコン基板表面に（Ｈ１＋　Ｏｔ　）ガス系
スチーム酸化により数ＬＯＡから敗しｏｏ人程度の厚さ
の熱酸化膜３を、８００〜９００℃程度の温度で形成す
る。その上に、（ｓｉＨ４＋Ｎ）Ｉ、　）系ガスのＣｖ
Ｄで窒化１！１（ＳｉｔＮ、）３０２を５００−１５０
０Ａ程度の厚さで形成する。形成温度は７００〜ＳＯＯ
℃程度である。ＮＨ，ガスも、　）１Ｇ！ｌガスと並ん
で通常入手できる製品は、大量に水分を含んでいる。水
分の多いＮＨ，ガスを原材料に使うと、酸素褒度の多い
窒化膜となり、再現性に乏しくなると同時に、その後の
５ｉｎｓ　！ＩＩとの選択工。

ランプで選択比が取れないという結果を招く。

ＮＨ，ガスも、少なくとも水分含有量が０．５ＰＰ−以
下のものにする。水゛分合有量は少ない程望ましいこと
はいうまでもない、窒化膜３０２の上にさらにＰＳＧｇ
３００をｃｖｎにより堆積する。ガス系は、たとえば、
　　（８ｇ　＋　５ｉＨａ　＋　Ｏ！　＋ＰＨ１）を用
いて、３００　Ｎ４５０℃程度の温度で２０００〜３０
００Ａ程度の厚さのＰＳＧＩＩをＣＶＤにより堆積する
（＠１６図の工程（ｅ））、　　２度のマスク合せ工程
を含むフォトリソグラフィー工程により　ｎｌｉ領域７
上と、リフレッシュ及び読み出しパルス印加電極丘に、
Ａｓドープのポリシリコン膜３０４を堆積する。この場
合ｐドープのポリシリコン膜を使ってもよい、たとえば
、２回のフォトリングラフイー工程により、エミッタ七
は、ＰＳＧＰＱ。

Ｓｉ３　Ｎ　、股、　　５ｉｆｔ　Ｗｉをすべて除去し
、リフレッシュおよび及び読み出しパルス印加電極を設
ける部分には下地のＳｉｎ、膜を残して、ＰＳＧ膜とＳ
ｉｓ　Ｎ　４　ｎａのみエツチングする。その後、Ａｓ
ドープのポリシリコンを、　（８２＋５ｉ）Ｉ　ａ　＋
Ａｓ）ｌ　！　）もしくは（）１１　＋　５ｉ）１４　
＋　ＡｓＨｌ）ガスでＣＶＤ法により堆積する。地積温
度は５５０℃〜７００℃程度２咬厚は　！０００〜２０
００人である。ノンドープのポリシリコンをＣＶＤ法で
１１１しておいて５その後Ａ３又はＰを拡散してももち
ろんよい、エミッタとリフレッシュ及び読み出しパルス
印加電極上を除いた他の部分のポリシリコン咬をマスク
合わせフォトリソグラフィー工程の後エツチングで除去
する。さらに、ＰＳＧ膜をエツチングすると、リフトオ
フによりＰＳＧｇ［に＊ｍしていたポリシリコンはセル
ファライン的に除去されてしまう（第１６図の工程（ｆ
））、ポリシリコン膜のエツチングはＣＢ　（：１２　
Ｆ４＋　　（ＣＢ　ｒ　Ｆｌ　＋　Ｃｉｔ　）等のガス
系でエツチングし、Ｓｉ＊Ｎ４１ｔｌはＣＨ。

Ｆ２等のガスでエツチングする。

次に、ＰＳＧ！Ｑ３０５を、すでに述べたようなガス系
のＣＶＤ法でｋｔｘ積した後、マスク合わせ工程とエツ
チング工程とにより、リフレッシュパルス及び読み出し
パルス電極用ポリシリコン膜−ヒにコンタクトホールを
開ける。こうした状態で、ＡＩ　、　Ａｌ−５ｉ、Ａｎ
　−Ｃｕ−９ｉ等の金属を真空蒸着もしくはスパッタに
よって堆積するか、あるいは（Ｃ）Ｉ３）　３　ＡＪｌ
やＡ１Ｃｌ、を原材料ガスとするプラズマＣＶＤ法、あ
るいはまた上記原材料ガスのへ交−ＣボンドやＡ１−Ｃ
ｌボンドを直接光照射により切断する光照射ＣＶＤ法に
より　Ａｉを堆積する。（ＣＨｓ）ｓＡ立やＡ文Ｃ１１
を原材料ガスとして上記のようなＣＶＤ法を行う場合に
は、大過剰に水素を流しておく、細くてｂつ急峻なコン
タクトホールにＡ４Ｑを堆積するには、水分や酸素混入
のまったくないクリーン雰囲気の中で３００〜４００℃
膜厚に基板温度を上げたＣＶＤ法が優れている。第１図
に示された金属配線１０のパターニングを終エタ後、ｊ
１間絶縁１！１Ｉ３０ＢをｃＶＤ法で堆積する。３０６
は、前述したＰＳＧ膜、あるいはＣＶＤ法ＳｉＯ，ＩＩ
Ｑ、あるいは耐水性等を考慮しする必要がある場合には
、（Ｓｉ）＋４＋ＮＨ５）ガス系のプラズマＣＶＤ法に
よて形成したＳｉ３Ｎ、膜である＊　ｓ＋、　Ｎ　４　
膜中の水素の含有量を低く抑えるためには、　（５ｉ）
１４　＋　Ｎ、　）ガス系でのプラズマＣＶＤ法を使用
する。

プラズマＣＶＤ法によるダメージを現鉋させ形成された
Ｓｉｓ　Ｍ　４Ｉｌ！Ｉ！の電気的耐圧を大きくし、か
つリーク電流を小さくするには光ＣＶＤ法による５１３
Ｍ　ｍ　１１５１がすぐれテール。光ＣＶＤ法には２通
りの方法がある＊　　（ＳｉＨ４＋Ｎ）１３　＋Ｈｇ）
ガス系で外部から水銀ランプの２５３７への紫外線を照
射する方法と、　（ＳｉＨ４＋ＮＨ）　２ガス系に水銀
ランプの１８４９Ａの紫外線を照射する方法である。い
ずれも基板温度は１５０〜３５０℃程度である。

マスク合わせ工程及びエツチング工程によりエミッタ７
上のポリシリコンに、絶縁＄　３０５，３０８を貫通し
たコンタクトホールをリアクティブイオンエッチで開け
た後、前述した方法でＡＲ，Ａ文−Ｓ　ｉ、Ａ文−Ｃｕ
−３ｉ等の金属を上体積する。このＪ易合には、コンタ
クトホールの７スペクト比が大きいので、ＣＶＤ法にょ
る唯積の方がすぐれている。第１図における金属配線８
のバターニングを終えた後、最終パッシベーション嗅と
してのＳｉ３Ｎ　４　ＩＩあるいはＰＳＧｌｌ１２をＣ
ＶＤ法により堆積する（第１６図（ｇ））。

この場合も、光ＣＶＤ法による幌がすぐれている。１２
は裏面の＾ｌ、Ａｌ−９ｉ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１６図はほんの一例を述べたに過ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６とｎ−領
域５の間及びｐ領域６とｎゝ領域７の間のリーク電流を
如何に小さく抑えるかにある。

ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分１ｌＩｌ＠
域４とｎ−領域５の界面こそが問題である。第１６図で
は、そのために、あらかじめ分離領域４の側壁にアモル
ファスＳｉを唯積しておいてエビ成長を行う方法を説明
した。この場合には、エビ成長中に基板Ｓｔからの固相
成長でアモルファスＳｉは単結晶化されるわけである。

エビ成長は。

８５Ｇ　’〜１０００℃程度と比較的高い温度で行われ
る。そのため、基板Ｓｉからの固相Ｊ＆長によりアモル
ファスＳｉが単結晶化される前に、アモルファスＳｉ中
に微結晶が戊長し始めてしまうことが多く。

結晶性を悪くする原因になる。温度が低い方が、固相成
長する速度がアモルファスＳｉ中に微結晶が戊長し始め
る速度より相対的にずっと大きくなるから、選択エピタ
キシャル成長を行う前に、５５０℃〜７００℃程度の低
温処理で、アモルファスＳｉを単結晶しておくと、界面
の特性は改善される。この時、基板’ＪＮとアモルファ
スＳｔの間に酸化膜等の層があると固相成長の開始が迦
れるため、両者の境界にはそうした層が含まれないよう
な超高清浄プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて　フッ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラピッド７二−ル技術も有効で
ある。こうした技術を使う時には、　５ｉＣｈ　Ｒ側壁
に堆積するＳｉは、多結晶でもよい、ただし、非常にク
リーンなプロセスで堆積し、多結晶体の結晶粒界に酸素
、炭素等の含まれない多結晶Ｓｉにしておく必要がある
。

こうしたＳ　ｉ０２側面のＳｉが単結晶化された後、Ｓ
ｉの選択成長を行うことになる。

ＳｉＯ１分離領域４と高抵抗ｎ′″領域５界面のリーク
電流がどうしても問題になる時は、高抵抗ｎ−領域５の
ＳｉＯ２分離領域４に隣接する部分だけ、ｎ形の不純物
濃度を高くしておくとこのリーク電流の問題はさけられ
る。たとえば、分離ＳｉＯ，領域４に接触するｎ”領域
５の０．３〜ＬＩＬｍ程度の厚さの領域だけ、たとえば
１　ｗ　ＩＯＸ　１Ｇ”　ｃｍ−３程度にｎ形の不純物
濃度を高くするのである。この構造は比較的容易に形成
できる。２＆板ｌ上に略々ｌルー程度熱酸化膜を形成し
た後、そのヒにＣＶＤ法で堆積する５ｉＯｙ　Ｉ！！Ｉ
をまず所要の厚さだけ、所定の場のＰを含んだＳ！Ｏｔ
　ＩＩＱにしておく、さらにその上にＳ　ｉｏ、をＣＶ
Ｄ法で堆積するということで分子ａ領域４を作っておく
、その後の高温プロセスで分ｍｇＡ域４中にサンドイッ
チ状に存在する燐を含んだ５ｉＯｙ　Ｐｔ２から、燐が
高抵抗１１−領域５中に拡散して、界面がもっとも不純
物１＠］工が高いという良好な不純物分布を作る。

すなわち、第１７図のような構造にＭＡ戊するわけであ
る０分離領域４が、３層構造にＪａ成されてイテ、３０
８は熱酸化１ｉｓｉｏ、　、３０９１ｆ燐を含んだＣＶ
Ｄ法ＳｉＯｔ　ｎ！Ｊ、３０１はＣＶＤ法Ｓｉｎ　２膜
である１分ｇｌｆｒｌ域４に隣接して、ｎ−領域５中と
の間に、ｎ領域３０７が２燐を含んだＳｉＯ２膜３０９
からの拡散で形成される。３ｏ７はセル周辺全部にＷｊ
ｄｔされている。この構造にすると。

ベース・コレクタ間容１ｃｂｃは大きくなるが。

ベース−コレクタ間リークＭｌ流は激減する。

第１６図では、あらかじめ分離用絶縁領域４を作ってお
いて１選択エピタキシャル成長を行なう例について説明
したが、基板上に必要な高低抗Ｄ−層のエピタキシャル
成長をしておいてから。

分離領域となるべき部分をリアクティブイオンエツチン
グによりメツシュ状に切り込んで分離領域を形成する、
Ｕグループ分離技術（Ａ、）ｌａｙａａａｋａｅｔ　ａ
ｌ、　　”Ｕ　−ｇｒｏｏｖｅ　１ｓｏｌａｔｉｏｎ　
ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈｉｇｈ　ｓｐｅ＠ｄ　ｂ
ｉｐｏｌａｒ　ＶＬＳＶＳ″、　Ｔｅｃｈ、　Ｄｉｇ、
　ｏｒ［ＥＤｌｌｌ、　Ｐ、８２．　ｌ！３８２．参照
）を使って行うこともできる。

本発明に係る光電変換装置は、絶紐物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウニ八表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極により制御することによって、光
Ｗ１報を光電変換する装置である。高不純物濃度領域よ
りなるエミッタ領域が、ベース領域の一部に設けられて
おり、このエミッタは水平スキャンパルスにより動作す
るＭＯＳトランジスタに接続されている。前述した、浮
遊ベース領域の一部に薄い絶縁層を介して設けられた電
極は、水平ラインに接続されている。ウェハ内部に設け
られるコレクタは、基板で構成されることもあるし、目
的によっては反対導電型高抵抗基板に、各水平ラインご
とに分離された高濃度不純物理込み領域で構成される場
合もある。絶縁層を介して設けられた電極で、浮遊ベー
ス領域のリフフレッシュを行なう時のパルス電圧に対し
て、＠号を読出す時の印加パルス電圧は実質的に大きい
、実際に、２種畑の電圧を持つパルス列を用いてもよい
し、ダブルキャパシタ構造で説明したように２　リフレ
ッシュ用ＭＯＳキャパシタ電極の容量Ｃｏｔにくらべて
読出し中ＭＯＳキャパシタ電極の容ｉｃｅ！を大きくし
ておいてもよい、リフレッシュパルス印加により。

逆バイアス状態になされた浮遊ベース領域に光励起され
たキャリアを蓄積して光信号に基ずいた信号を記憶させ
、該信号読出し時には、ベース・エミッタ間が縮方向に
深くバイアスされるように読出し用パルス電圧を印加し
て、高速度で信号を読出せるようにしたことが特徴であ
る。こうした特徴を備えていれば１本発明の光電変換装
置はいかなる構造で実現してもよく、前記の実施例に述
べられた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る。　ＡｓやＰを含む領域の表面を酸化すると、Ａｓや
ＰはＳｉ／５ｉＯ７界而のＳｉ側にパイルアップする。

すなわち、ベース内部に表面から内部に向う強いドリフ
ト電界が生じて、光励起されたホールはただちにベース
からコレクタ側に抜け、ベースにはエレクトロンが効率
よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はボロン
である。ボロンを含むｐ領域表面を熱酸化すると、ボロ
ンは酸化膜中に取り込まれるため、　Ｓｔ／Ｓｉ　Ｏ！
界面近傍のＳｉ中におけるボロン濃度はやや内部のボロ
ン濃度より低くなる。この深さは、酸化膜厚にもよるが
、通常数１００人である。この界面近傍には、エレクト
ロンに対する逆ドリフト電界が生じ、この領域に光励起
されたエレクトロンは、表面に集められる傾向にある。

このままだと、この逆ドリフト電界を生じている領域は
不感領域になるが１表面に沿った一部にｎゝ領領域、本
発明の光電変換！Ｉ？置では存在しているため、ｐ領域
のＳｉ／Ｓｉｎ、界面に集まったエレクトロンは、この
ｎ“領域に再結合される前に流れ込む、そのために、た
とえボロンがＳｔ／Ｓｉｎ、界面近傍で減少していて、
ｉ！！！ドリフト電界が生じるような領域が存在しても
、はとんど不感領域にはならない、むしろ、こうした領
域が５ｉｎｓＬｏｔ界面に存在すると、蓄積されたホー
ルをＳｉ／５ｉＯ１界面から引き離して内部に存在させ
るようにするために、ホールが界面で消滅する効果が無
くなり、ｐ暦のペースにおけるホール蓄積効果が良好と
なり、きわめて領ましい。

以上説明してきたように、本発明０光電変４１１！装置
は、浮遊状態になされた制御電極領域であるペース領域
に光により励起されたキャリアを蓄積するもノテある。

すなわち、Ｂａ５ｅ　　５ｔｏｒ＠ＩｍａｇｅＳｅｎｓ
ｏｒ　と呼ばれるべき装置であり、　ＢＡ！９１ｓ　と
略称する。

本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミ７が少なく、かつ高
感度である。そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低雑音でかつ周辺回路が容易になるとい
う特徴を有している０例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

なお２本発明に係る光電変換装置は以上述べた固体撮像
装置の外に、たとえば１画像入力装置。

ファクシミリ、クークステイシ、ン、デジタル複写機、
ワープロ等の画像入力装置、ＯＣＲ，バーコード読取り
装置、カメラ、ビデオカメラ。８ミリカメラ等のオート
フォーカス用の光電変換被写体検出装置等にも応用でき
る。

複数の制御電極をもつ第１図に示した実施例ようも、さ
らに感度の良い光電変換装置について以下に図面を用い
て説明する。

第１８図に一つの実施例を示す。第１８図（ａ）は複数
の制御電極をもつ基本光センサー・セルを２次元的に多
数配列するときの平面図の一部を、第１８図（ｂ）は（
ａ）図におけるＡ　−Ａ’断面の断面図を、第１８図（
ｃ）は、基本光センサー・セルの回路構成を、第１８図
（ｄ）は、（ｂ）図にかけるＢ　−Ｂ’断面方向の内部
ポテンシャル状態の一例について、それぞれ示している
。

第１図に示した実施例にかいては、ｎ基板ｌの上に高抵
抗１領域５％　ｐ領域６、ｎ＋領域７が構成され、ｎｐ
ｎｎ構造のフォト・トランジスタとなっていたが、第１
８図に示す実施例にかいては、それらがｐ基板３５０の
上に構成され、第１図に示した実施例にかける基板のｎ
領域がｎ＋領域３５１となっている所が異なっている。

己の第１８図に示す実施例では、ｎ領域７、ｐ領域６、
ｎ−領域５、ｎ＋領域３５１より構成される第１のフォ
ト・トランジスタに、ｐ領域６％　ｎ領域５、ｎ＋領域
３５１、ｐ領域３５０より構成される第２のフォト・ト
ランジスタが重複シて作成され、サイリスタ構造を成し
ている。このため、半導体表面から内部への方向を横軸
にとったときのエレクトロンに対する内部ポテンシャル
状態は第１８図（ｄ）の様になう、この様に、基板のｐ
＋領域３５０が、基板の裏面の配線１２を通して正電位
にバイヤスされている状態で、光が入射すると、光励起
によう半導体内部で発生したキャリアのうち、ホールは
第１図の実施例で説明した様に、第１のフォト・トラン
ジスタのｐ＋領領域すなわちペース領域６に蓄積される
。この時、前の実施例ではエレクトロンは高抵抗領域で
あるｎ″′領域５に発生している電界により加速されて
、コレクタである基板ＩＫｆｉれだしてし！りていたが
、第１８図に示す実施例では導板ｐ＋領域３５０の前に
エレクトロンに対するポテンシャルの井戸どなるｎ＋領
領域存在する。つ１υ、とのｎ＋領領域第２のフォト・
トランジスタのペース領域となってかり、ここに、光励
起によシ発生したエレクトロンが蓄積されることになる
。

ＣＣＤ型撮像素子あるいはＭＯ８型撮像素子においては
、光励起によう発生したキャリアのうちエレクトロンを
、その主電極に蓄積して＞６％鵞た第１図に示した実施
例にかいては、制御電極領域にホールを蓄積するという
様に、光励起によう発生したエレクトロン・ホール対の
うち片方のキャリアだけを利用していたが、第１８図に
示す実施例にかいては、制御電極領域を２つもうけ、第
１のフォト・トランジスタの制御電極領域にホールを、
第２のフォト・トランジスタの制御電極領域にエレクト
ロンをそれぞれ蓄積し、光励起により発生した両方のキ
ャリアを利用することにより高感度化を達成している。

くわしい動作については後で述べる。

第１８図に示す基本センサー・セルには、第１図に示し
た実施例と異なシ、さらに、各党センサー４セルにリフ
レッシ、用のｐ−ＭＯ８）ランシスタが附加されている
。すなわち、第１のフォト・トランジスターのペース領
域６、チャネル・ドーグされたｎ領域３５３、新しく形
成されたｐ領域３５４、ｒ−）絶縁膜３、ｒ−）電極３
５２からそれぞれ構成される９ＭＯ８）ランシスタであ
う、これはりフレラフ１時に導通状態にされ、ベース領
域６に蓄、積されたホールを引きぬく動作をする。

配線３５５は、この９ＭＯ８）ランシスターのドレイン
領域で泰るｐ領域３５４にコンタクト孔３５９を介して
、負電源に接続するためのものでちる。

筐た、ｒ−計電極３５２は、ベース領域６の上に大きく
広がｂｌここにＭＯＳキャパシタを構成して唱シ、第１
図の実施例で示した様に、読出し時にべ〒ス領域６の電
位を変化させる様になっている。

第２のフォト・トランジスターのペース領域３５１は素
子分離領域４に接して半導体表面！で露出してかｂｌこ
のペース領域３５１の上には第１のフォト・トランジス
ターのペース領域と同様に、絶縁ｌＩ３、電極３５６と
でＭＯＳキャパシタが構成され、第２のフォト・トラン
ジスタのペース領域の電位も、このＭＯＳキヤ・？シタ
を介して変化される様になっている。配線３５７は、こ
のＭＯＳキャ／？シタ電極に・中ルスを供給するための
ものであり％また配線３５８はダートおよびＭＯＢキャ
パシタにノ寺ルスを供給するためのものである。

第１のフォト・トランジスタのエミブタ領域７および配
線８は第１図の実施例とまったく同じであ□る。

第１８図（ｃ）は以上説明した光センサ−・セルの回路
構成図である。トランジスタ３６Ｇは、ｎ領域７、ｐ領
域６、ｎ−領域５、ｎ＋領域３５１より成る第１のフォ
ト・トランジスタを、トランジスタ３６１は、ｐ領域６
、ｎ−領域５、ｎ領域３５１１ｐ＋領域３５０よ構成る
第２のフォト・トランジスターを、ＭＯＳトランジスタ
３６２は、ｐ領域６、ｎ領域３５３、ｐ領域３５４、？
−）絶縁膜３、ダート電極３５２よう成るｐチャネルＭ
Ｏ８）ランシスタを、コンデンサ３６３は、ｐ領域６、
絶縁膜３、電極３５２ようなるＭＯ８キ＋　ａ４シタを
、コンデンサー３６４は、ｎ＋領域３５１、絶縁膜３、
電極３５６より成るＭＯＳキヤ・９シタをそれぞれ示し
ている。

以下に、この基本光センサー・セルの動作を、第１９ｒ
ｉＡに示す２次元的に光センサ−・セルを配列した回路
構成図、および第２０図に示す・やルス波形および内部
ポテンシャル図を用いて、くわしく説明する。

＄１９図は、第１８図（ｅ）に示した基本光センサー・
セルを２×２に配列したものであり、垂直シフト・レジ
スター、水平シフト・レジスター、出力アンノ、垂直ラ
イン・リフレッシュ用ＭＯＳトランジスター、垂直ライ
ン選択用ＭＯＳトランジスター等が、第７図と同様、こ
の周辺に附加されるが図では省略している◎すでに説明
した様に、ＭＯＳキャノ譬シタ３６３と９ＭＯ８）ラン
ジメタ３６２のｒ−）は共通に接続され、水平ライン３
５８を介して−やルスを印加するように構成されている
が、これは別々に配線を設けて印加することも可能であ
る。第２０図にかいて、波形Ａは水平ライン３５７に印
加される・９ルス波形であり１また波形Ｂは水平ライン
３５８に印加されるパルス波形である。波形Ｃは垂直ラ
イン８の電位を示す波形であシ、時刻ｔ４ｔでは図には
示していないが垂直ラインに接続されたＭＯＳ　）ラン
ジスタが導通状態にされ、接地電位を保ち時刻ｔ４から
は浮遊状態になされ、各光センサ−・セルのエミ、り領
域からの信号出力が出力される状態になっていることを
示している。但し、時刻１．１で各センサー・セルのエ
ミッタ領域を接地することは、この第１８図の構成では
、９ＭＯ８）ランジメタ３６２を用いてリフレッシュす
るので特に必須条件ではなく、浮遊状態になされていて
も動作上、何ら不都合ではない。

以下、・ぐルス波形と内部ポテンシャル図を用いて時刻
毎に、その動作を説明する。このとき〜第２のフォト・
トランジスタのエミッタ領域は、基板裏面の電極１２を
通して正電源に接続されているものとする。第２０図の
−ぐルス波形のうち・時刻りから時刻ｔｓｔではリフレ
ッシュ動作に、時刻ｔｌから時刻ｔｉｌでは、光励起さ
れたキャリアの蓄積動作に、時刻ｔ４から時刻ｔｓまで
は、読出し動作にそれぞれ対応している。

時刻１．は読出し動作が終了した時点であシ、内部ポテ
ンシャルの時刻ｔｌにおける図のごとく、ｐ領域、すな
わち第１のペース領域には、光の強さに応じてホールが
、またｎ　領域すなわち第２のペース領域には光の強さ
に応じたエレクトロンが、それぞれ蓄積されている。時
刻ｔｌにかいては、波形Ｂのごとく、水平ライン３５８
を通して負の７譬ルスがりフレッシａ　用ｐＭＯ８）ラ
ンジメタ３６２の？−トにかかＤ　、ｐＭＯ３）ランジ
スタは導通状態にされている。したがって第１のペース
領域に蓄積されていたホールは流れだしてしまい時刻ｔ
ｌの内部ポテンシャル図にあるごとく第１のペース領域
は、配線３５５を介して供給している負電圧になされる
。この時、同時にＭＯＳキヤ／ぜシタ３６３を介して第
１のペース領域に負・９ルスが、供給されるが、９ＭＯ
８）ランジメタ３６２が導通状態になされているので、
何ら影響はかよぼさない。

また時刻ｔ、においては、波形Ａのごとく水平ライン３
５７およびＭＯＳキヤ・ぐシタ３６４を介して第２のフ
ォト・トランジスタのペース領域に、リフレッシュ・ノ
ヤルスが印加される。このときの印加される電圧と、第
２のペース領域にかかる電圧関係およびリフレッシ、動
作はすでに第１図の実施例にかいて、リフレッシ、動作
として説明したものと、筐りたく同等である。すなわち
時刻ｔ！における内部ポテンシャル図の様に、ノ９ルス
が印加されると同時に、エミッタ領域３５０に対してペ
ース領域３５１が順方向バイアスされたものが、時間が
たつにつれ矢印のごとくビルト・イン、Ｍルテージに次
第になっていくことになる・但し、この第２のフォト・
トランジスタにかいては、第１８図（ｂ）の断面図の様
に、第２のフォト・トランジスタのペース領域３５１と
エミッタ領域３５０の接合面積が、きわめて大きいため
に、第１図に示した実施例の時ようも、高速にリフレッ
シュ動作がなされる。

次いで、第２のペース領域に印加されていた電圧が接地
電位にもどる時に、第２のペース領域の電位は、エミッ
タ領域に対して逆ノ（イアス状態にされる。これもすで
に説明、リフレッシュ動作と！りたく同等である。

時刻ｔ３から時刻Ｌ１２では、光励起により発生したキ
ャリアの蓄積期間でチシ、すでに説明したごとく、光励
起により発生したキャリアの内、ホールは、第１のフォ
ト・トランジスタのペース領域に蓄積され、エレクトロ
ンは第２のフォト・トランジスタのペース領域に蓄積さ
れる。このときの両者に蓄積される電荷量は、第１のフ
ォト・トランジスタのエミッタ領域に、にげるエレクト
ロン、またわずかであるが常抵抗領域中を走行するとき
に再結合によう消滅するエレクトロン等を無視すれば、
はぼ等量が、それぞれのペース領域に蓄積されることに
なる。また、この時に各ペース領域において発生する蓄
積電圧は、それぞれのフォト・トランジスタのベース・
エミッタｆＪ］容量おヨヒペース・コレクタ間容量の加
算した値で、蓄積された電荷量を割った値になることは
、すでに第１図に示す実施例において説明したのと同等
である。この様に、第１８図に示す、光センサ−・セル
では制御電極であるペース領域が複数存在しているが、
一つしかないものと、１つたく同様にエレクトロンとホ
ールのちがいはあるものの独立して考えることが可能で
ある。

時刻ｔ４における内部ポテンシャル図はそれぞれのペー
ス領域に、光励起によるキャリアが蓄積されている状態
を示している。この時刻ｔ４では波形Ｃのごとく、第１
のフォト・トランジスターのエミッタ領域は浮遊状態に
なされ、次の信号の読出し状態に入る。

唸ず、時刻ｔｓにおいて、波形Ａに示すごとく第２のフ
ォト・トランジスターのペースにハ、水平ライン３５７
釦よびＭＯＳキャノ譬シタ３６４を介してパルスが印加
されるので時刻ｔｓの内部ポテンシャル図のごとく、順
方向・ぐイアスされ、光強度に応じて蓄、積された電圧
に比例して第２のフォト・トランジスタのエミ、り領域
から矢印のごとく、ホールが第１のフォト・トランジス
タのペース領域に注入されることになる。これによう第
１のペース領域には、光励起により発生したホールに、
第２のペース領域に蓄積したエレクトロンに比例したホ
ールが加算されることになシ、この第２のフォト・トラ
ンジスタのエミッタ領域から注入されるホールの数は、
第２のペース領域が順方向ｊ４イアスにされている時間
に依存することから、ここで、望むゲインを制御するこ
とが可能である。

鵞た、このときの第２のペースの順方向バイアス量およ
び時間は、注入されるホールの数の直線性確保するため
最適の値に制御される、このときの考え方はすでに第１
図の実施例で説明したのと、筐りたぐ同様である。時刻
ｔ６では第２のペースに印加されている電圧がもとにも
どった状態であう、時刻ｔ６の内部ポテンシャル図にあ
るごとぐ第２のペース領域は、・ぐルスが印加される前
の、第２のエミッタに対する逆バイアス状態にもどるこ
とになう、ここでホールの注入は停止する。

時刻ｔｌでは、波形Ｂに示されるととく、水平ライン３
５８およびＭＯＳキャＩセシタ３６３を介して電圧が印
加され、第１のペース領域は第１のエミッタに対して順
方向バイアスされる。この・ぐルス波形は正のパルスで
あｆｉ　ＭＯＳキャノセシタ３６３と並列に接続された
ｐ−ＭＯＳトランジスタのｒ−ト電極にも電圧が印加さ
れることになるが、正電圧のためｐＭＯＳトランジスタ
は導通状態には、ならず伺ら不都合な動作は生じない。

第１のペース領域が順方向バイアスされると第１のエミ
ッタ領域は浮遊状態にされているので、ここからエレク
トロンの注入が起シ、エミ、り領域の電位は変化して第
１のペース領域に蓄積された信号電圧が、読出されるこ
とになる。この動作は第１図に示した実施例で説明した
のと１つたく同じである。但し、この第１８図で示した
実施例では第１のエミッタ領域から注入されたエレクト
ロンが第２のペース領域に蓄積され、この電荷量が多い
と、一部サイリスタ動作が発生し、さらにゲインが増加
するという現象がおこるが、これは信号出力に非直線性
を与える原因となるので、サイリスタ動作が発生しない
様に各バイアス条件等が設定される。特に直線性を要求
しない応用に対しては、このサイリスタ動作により、ゲ
インを増加させるのは望ましいことである。

読出しが完了した時刻ｔｓではＭＯＳキヤ・ぐツタ３６
４を介して第１のペース領域に印加されていた電圧がと
ｂのぞかれるので、時刻ｔｓの内部ポテンシャル図のご
とく、第１のペース領域は、第１のエミッタ領域に対し
て・譬ルス印加前と同じ逆バイアス状態にもどシエミッ
タ領域からのエレクトロンの注入は停止する。この状態
では各信号出力は垂直ライン上に、読出されているわけ
であり、後は第７図を用いて説明したごとく水平シフト
・レジスタが動作を開始し、各垂直ラインが選択されて
出力アンプを通１−で、外部に信号が出力されることに
なる。第１８図に示す構造では、時刻ｔ５において第１
のペースにホールを注入する時、ｐＭＯＳトランジスタ
のｐ領域３５４は負電源に接続されているの°で、ホー
ルの一部は、とのｐ領域に注入される現象が生ずる。こ
のｐ領域３５４を小さく形成していればこの量はさほど
大きな量ではないが、さらに、これを減少させるのには
、このＰ［Ｏ３）ランジスタを素子分離領域の上にＳＯ
Ｉ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌ＆ｔｏｒ　）技
術を用いて形成することによう解決することができる。

声た波形Ａおよび波形Ｂのパルス電圧値は第１図の実施
例において説明したごとくリフレッシ、動作読出し動作
では、それぞれ最適の値に設定される。

以上、４説明したごとく、第１８図に示す実施例では、
光励起により発生したエレクトロンとホールの両方のキ
ャリアを複数の制御電極領域に、蓄積しそれぞれからｒ
インを増加させなから胱出す方式をとっているためきわ
めて高感度の充電変換装置を提供することができる。

第２１図に、第１８図に示した複数の制御電極領域をも
つ構造の他の実施例を示す。第１８図における実施例で
は、第１のフォト・トランジスタのベース領域をｐ−Ｍ
ＯＳ）ランジスタを用いてリフレッシ、していたが、第
２１図に示す実施例では、第２のフォト・トランジスタ
のペース領域ヲｎ−ＭＯ８）ランジスタを用いてリフレ
ッシ、する構成となっている。第２１図（ａ）は、基本
光センサ・セルを２次元的に配列したものの平面図の一
部を、第２１図（ｂ）は、（ａ）図のＡ−Ａ’断面の半
導体内部の断面図を、第２１図（ｃ）は基本光センサー
セルの等価回路をそれぞれ示している。

第２１図にかいて、ｎ−ＭＯＳ　）ランジスタは、Ｓｏ
ｌ技術を利用して、素子分離領域４の上に、スノぞツタ
等を用いて形成したアモルファス・シリコンもしくはＣ
ＶＤによう堆積されたポリシリコンをレーザー・ピ、−
ム・アニールあるいは電子線アニール等により再結晶化
したシリコン基板中に形成される。このｎ−ＭＯＳ　）
ランジスタはｎ＋領域３６５、およびｎ＋領域３６７、
チャネル・ドーグされたｐ領域３６６、ｒ−ト絶縁膜３
、ダート電極３６８よ多構成されておりＳｎ＋領域３６
５は、第２のフォト・トランジスタのペース領域である
一領域３５１と接続され、もう一方のｎ＋領域３６７は
、コンタクト孔３７Ｘｔ−介して配線３７０と接続され
、正電圧電源から正電圧が供給される様になされている
。またダート電極３６８は、ｎ＋領域３６５の上にもか
かつておシ、この部分でＭＯＳキャパシタを構成してい
る。このｆ−）電極３６８には、水平ライン３７０を介
してパルスが印加される様になされている。

第１のフォト・トランジスタのペース領域のリフレッシ
ュ、および読出し時に、ペース領域にノ９ルス電圧を印
加するための電極の、絶縁膜３、ベース領域６かも成る
ＭＯＳキャノぐシタ、第１のフォト・トランジスタのエ
ミッタ領域７、およびこれよ多信号をと９だす垂直ライ
ン８、垂直ラインとエミッタ領域７を接続するためのコ
ンタクト孔１９、等々は第１図あるいは、第１８図に示
したものと同等である。

また図では示されていないが、ｐ領域、すなわチｎ−Ｍ
Ｏ８トランジスターのチャネル領域３６６は、−領域す
なわちソース領域３６５と接続されている。

第２１図（ｃ）は、基本光センサー・セルの等価回路で
あう、ｎ＋領域７、ｐ領域６、ｎ−領域５．ｎ＋領域３
５１よ構成る、第１のフォト・トランジスタ３７２、ｐ
領域６．１領域５、−領域３５１１ｐ＋領域３５０よ構
成る、第２のフォト・トランジスタ３７３、電極９、縁
絶膜３、ｐ領域６より成るＭＯＳキャＩゼシタ３７４、
電極３６８、絶縁膜３、ｎ＋領域３６５よう成るＭＯＳ
キャパシタ３７５、−領域３６５、ｐ領域３６６、口１
領域３６７、ｒ−）絶縁膜３、ｒ−ト電極３６８よ構成
るｎ−ＭＯＳ　トランジスタ３７６よりそれぞれ構成さ
れているＯ 第２２図は１、第２１図に示した基本光センサー・セル
を２×２に配列したものの回路構成図であう、垂直シフ
ト・レジスタ、水平シフト・レジスタ、出力アンプ、垂
直ラインリフレッシュ用ＭＯＳトランジスタ、垂直ライ
ン選択用ＭＯ３）ランノスタ等が、第２２図で示した構
成図の周辺に附加されるが、己れは基本的には第７図に
示したものと同じであう、この図では省略している。

この基本光センサー七ルの動作および第２２図に示す光
電変換装置の動作を、第２３図に示す・ぐルス波形およ
び内部ポテンシャル図を用いて、以下に、くわしく説明
する。

第２３図において、波形ＡＪｄ、水平ライン３７０に印
加されるパルス波形であり１また波形Ｂは水平ライン１
０に印加されるパルス波形である。波形Ｃは、垂直ライ
ン８の電位を示す波形であや、時刻ｔｓｔでは、図には
示していないが垂直ラインに接続された、垂直ラインの
電荷をリフレッシュするためのＭＯＳ　トランジスタが
導通状態になされ、接地電位を保ち、時刻ｔｌＩからは
浮遊状態になされ、各センサー・セルのエミ、り領域か
らの信号が出力される状態になっていることを示してい
る。

以下、−ぐルス波形と内部ポテンシャル図を用いて、時
刻毎に、順をかつて動作を説明する。第２３図に示すパ
ルス波形のうち、時刻ｔｌからｔ４まではりフレッシュ
動作に、時刻ｔ４から時刻ｔｓｌでは、光励起されたキ
ャリアの蓄積動作、時刻ｔ５から時刻ｔｓｔでは、信号
の読出し動作に、それぞれ対応している。時刻ｔｌにか
いて、波形Ａのごとく、水平ライン３７０を通して負の
／＃ルスが印加され、ＭＯＳキャパシタ３７５を通して
第２のフォト・トランジスタのペース領域に負電圧が印
加されると、時刻ｔｌに示す内部ポテンシャル図のごと
く、第２のフォト・トランジスタのエミッタ領域に対し
てペース領域が順方向バイアスされるので、エミッタ領
域からはホールが注入され、第１のフォト・トランジス
タのペース領域の電位を正方向に向かって変化させる動
作をする。

この時、第２のペース電位は時間経過と共に、順方向バ
イアス状態から次第にビルト・イン・ボルテージに近づ
いていくことは、前に説明したのと、１つたく同様の動
作である。この時点にｋいて、第１のペースにホールを
注入して、電位を正電位方向に変化させるのは、すでに
第１図の実施例にかいて説明した過渡的リフレッシュを
、よう確実に動作させるためである。

この負の／９ルスの印加時にはＭＯＳキャパシタ３７５
とローＭＯＳ　トランジスタ３７６のダートは共通接続
されているので、ローＭＯＳ）ランジメタ３フ６・にも
負のパルスが印加されるが、ｎ−ＭＯＳ　トランジスタ
は導通状態にはならず、特に不都合は生じない。

次いで時刻ｔ２は、負の・ぐルスが、接地電位にもどっ
た時点になるが、ここで、第２のペースは負の電位から
接地電位になる瞬間にかいて、時刻ｔ２の内部ポテンシ
ャル図のごとく、第２のペースは、第２のエミ、りに対
して、逆方向バイアス状態になシ、第２のエミ、りから
のホールの注入は停止する。

時刻５３℃は、波形Ａのごとく１．配線３７０を通して
１１−ＭＯＳ　トランジスタ３７６のゲートに正のパル
スが印加され、導通状態にされ、このため、第２のペー
スは、垂直ライン３６９より供給されている正電圧電源
の電位に等しくされる。このとキＭＯＳキャノ譬シタ３
７５にも、共通に正のノ９ルスが印加されるが、特に不
都合な現象は生じない。

また時刻ｔ３では波形Ｂに示すごとく、配ＩＩ！１０お
よびＭＯＳキャノソシタ３７４を通して第１のペースに
正電圧が印加される。この時、時刻ｔ３の内部ポテンシ
ャル図に示すごとく、第１のペースは第１．のエミッタ
に対して順方向バイアスされ、この第１のペースよりホ
ールが流出するため、次第にビルト・イン・ボルテージ
に向かって電位は正電位方向に変化していく。これは、
すでに第１図の実施例にかいて、そのリフレッシュ動作
を説明した時とまったく同様な動作であシ、完全リフレ
、シュ・モードあるいは、過渡的リフレッシュモードが
その応用に応じて使われる。この時、すでに説明したご
とぐ、第２のペースは正電源にｎ−ＭＯＳ　）ランジメ
タ３フ６を介して接続されているため、通常のバイポー
ラ動作をしていることになる。

時刻ｔ４では、それぞれの・せルスは、接地電位にもど
シ、時刻ｔ４の内部ポテンシャル図に示すごとく、第１
のペースおよび第２のペースはそれぞれのエミッタに対
して逆バイアス状態になう、光励起によるキャリアの蓄
積動作に入る。

時刻ｔ４から時刻ｔ、壕では、光励起によう発生したキ
ャリアの蓄積期間であり、光励起によう発生し、たキャ
リアの内、ホールは第１のペース領域に蓄積され、エレ
クトロンは第２のペース領域に蓄積される動作は、第１
８図に示した実施例ど１つたく同様である。

時刻ｔｓにおける内部ポテンシャル図は、それぞれのペ
ース領域に、光励起によるキャリアが蓄積されている状
態を示している。この時刻Ｉｓでは波形Ｃのごとく第１
のフォト・トランジスタのエミッタ領域は、垂直ライン
に接続されたＭＯＳ　）ランジスタが非導通状態にされ
、浮遊状態にされ、次の信号の読出し状態に入る。まず
、時刻ｔ６では、波形Ａのごとく、第２のフォト・トラ
ンジスタのペース領域には、水平ライン３７０＞よびＭ
ＯＳキャパシタ３７５を通して負のパルスが印加される
ので、時刻ｔ６の内部ポテンシャル図に示すごとく、第
２のペースは第２のエミ、りに対して順方向バイアス状
態にされ、光強度に応じて蓄積された電圧に比例して、
第２のエミ、り領域から、ホールが注入され、図示した
矢印のごとく第１のペース領域に、光励起によ）発生し
たホール以外に、ホールが蓄積されることに々る。これ
は、第１８図の実施例にかいて説明したのと同様でちる
。

時刻ｔ７では、波形Ａのごとく、水平ライン３７０を通
してｎ−ＭＯＳ　トランジスタ３７６のｒ−トに正電圧
が印加され、導通状態にされている。

このため、第２のペースは、ローＭＯＳ　）ランジスタ
３７６および垂直ライン３６９を通して正電源に接続さ
れるため第１のフォト・トランジスタは、第１図の実狩
例で示した通常のバイポーラトランジスタ動作とまった
く同じになう、時刻ｔ７にも・いて、波形Ｂのごとく、
水平ライン１０　、　ＭＯＳキャパシタ３７４ｆｔ通し
て第１のペース領域に正電圧を印加して信号読出し動作
も、第１図で示した実施例と１つたく同様なので説明を
省略する。時刻りにかける内部ポテンシャル図も第１図
に示した実施例と同じなので説明を省略する。

以上説明したとこく、本実施例によれば、第１８図に示
した実施例とは異なり、読出し時におけるサイリスタ動
作を、１つたく気にすることなく第１図に示した実施例
の様な動作が可能でｌ）、しかも第１８図に示した実施
例のごとく、きわめて高感度な光電変換装置を提供する
ことができる。

次に、第２４図に、第１のフォト・トランジスタのペー
ス領域に第１８図で示したりフレクシ為用のｐ−ＭＯＳ
　）ランジスタを附加し、かつ第２のフォト・トランジ
スタのペース領域にリフレッシ。用のｎ−ＭＯＳ　）ジ
ンジスタを附加した実施例の基本光センサー・セルの等
価回路を示す。

第１８図および第２１図に示した様な平面図および、断
面図は、第２４図に示す実施例では、両者を複合した様
な構造のため、省略する。第２５図に、２×２配列した
回路構成図を示す・ここでは前と同様周辺の回路を省略
してｈる。

第２６図に各ラインに印加する波形訃よび、内部ポテン
シャル図をそれぞれ示す。第２６図にかいて波形Ａは水
平ライン３７７を通してＰ−ＭＯＳＯＳキヤノタ３８１
　（１））ｙ’　−）およびＭＯＳキャパシタ３８２に
印加するパルス波形であシ、波形Ｂは、水平ライン３７
８を通してｎ−ＭＯＳキャノ卆ンメンタ３８５−トおよ
びＭＯＳキャノｌ？シタ３８６に印加するパルス波形で
あり、唸た波形Ｃは前の実施例と同様、垂直ライン８の
電位状態を示す波形である。

筐た、この時、第２５図に示す垂直ライン３７９は負電
源に、・垂直ライン３８０は正電源にそれぞれ接続され
ているものどする。

この第２４．２５図に示す実施例では、読出し動作であ
る時刻ｔ４から時刻ｔｓｔでは第２１図に示した実施例
と１−）たく同様でちる。前の２つの実施例と異なる点
は、リフレッシュ動作であり時刻ｔ、においてｐ−ＭＯ
Ｓ　）ランジスタ３８１しよびｎ−ＭＯＳ　）ランジス
タ３８５が同時に導通状態にされ、第１のベースからは
ホールが、第２のベースからはエレクトロンがそれぞれ
流出し、きわめて簡単にリフレッシュ動作が完了するわ
けである。

したがって波形Ｃでは、第１のフォト・）・ランジスタ
のエミッタ領域はリフレッシュ状態で接地状態になされ
ているが、このリルッシ島動作においては、接地にする
必要は筐りたくなく、どの様な状態でも良いことは明ら
かである。

以上、説明したごとく第１８図、第２１図、第２４図に
示した実施例は、反対導電型領域より成る２つの主電極
領域と、これら主電極領域とはそれぞれ反対導電型領域
よ構成る２つの制御電極領域それぞれの主電極領域に隣
接して設けたサイリスタ構造の光センサ−・セルにかい
て、光励起によう発生したエレクトロンホール対のうち
、ホールを第１の制御電極領域に、エレクトロンを第２
の制御電極領域に蓄積するものであう、従来、光励起に
よう発生したキャリアのうち片一方だけを利用していた
のに比して大きな特徴を有し、きわめて高感度な光電変
換装置を提供している。

この様に、本発明による充電変換装置では、２つの制御
電極領域をもち、かつそれぞれにキャリアを蓄積するこ
とからＤｏｕｂｌｅ　Ｂａ５ｓ　５Ｌｏｖｅ　Ｉｍｍｇ
ｅＳｅｎｉｅｒの頭文字をとう、Ｄ　−ＲＡＳＩＳと呼
んでいる。

【図面の簡単な説明】

第１図から第６図までは、本発明の一実施例に係る光セ
ンサセルの主要構造及び基本動作を説明するための図で
ある。Ｒ１図（ａ）は平面図、（ｂ）は断面図、（Ｃ）
は等価回路図であり、第２図は読出し動作時の等価回路
図、第３図は読出し時間と読出し電圧との関係を示すグ
ラフ、第４図（ａ）は蓄積電圧と読出し時間との関係を
、第４図（ｂ）はバイアス電圧と読出し時間との関係を
それぞれ示すグラフ、第５図はリフレッシュ動作時の等
価回路図、第６図（ａ）〜（Ｃ）はリフレッシュ時間ど
ベース電位との関傭を示すグラフである。！１ｉ１７図
から第１Ｏ図までは、ｗＳｉ図に示す光センサセルを用
いた光電変換装置の説明図であり、第７図は回路図、第
８図（ａ）はパルスタイミング図５第８図（ｂ）は各動
作時の電位分布を示すグラフである。第９図は出力信号
に関係する等価回路図、第１０図は導通した瞬間からの
出力電圧を時間との関係で示すグラフである。第１１．
１２及び１３図は他の光電変換装置を示す回路図である
。第１４図は本発明の実施例に係る他の光センサセルの
主要構造を説明するための平面図である。第１５図は、
第１４図に示す光センサセルを用いた光電変換装置の回
路図である。第１６図及び１７図は本発明の光電変換装
置の一製造方法例を示すための断面図である。１１８図
は本発明の一実施例を示し、（ａ）は断面図、（ｂ）は
その等価回路図（Ｃ）は回路構成図、図は（ｄ）はポテ
ンシャル状態図であり、第１９図は第１８図に示した光
センサセルを用いた回路構成図である。第２０図と２３
図はパルス波形図、第２１図は他の実施例を示し５第２
２図は回路構成−である、第２４図は他の実施例を示す
等価回路図、第２５図はその回路構成図、第２６図はパ
ルス波形図である。 ｌ・・・シリコソ基板、２・・・ＰＳＧ！１．３・・・
絶縁酸化嗅、４・・・素子分離領域、５・−’ｎ−領域
（コレクタ領域）、６・・・ｐ領域（ベース領域）、７
．７’・・・ｎｏｆｉ域（エミッタ領域）、８・・・配
線、９・・・電極、１０・・・配線、１１・−ｎ’″領
域、１２・・・電極。 １３・・・コンデンサ、１４・・・バイポーラトランジ
スタ、１５．１７・・・接合容量、１６．１８・・・ダ
イオード、１９．１９’・・・コンタクト部、２０・・
・光、２８・・・垂直ライン、３０・・・光センサセル
。 ３１・・・水平ライン、３２・・・垂直シフトレジスタ
。 ３３　、３５−−−ＭＯＳ　）　９　ンジスタ、３６　
、３７−、−・端子、３８・・・垂直ライン、３つ・・
・水平シフトレジスタ、４０・・・ＭＯＳ）ランジスタ
、４１・・・出力ライン、４２・・・ＭＯＳ）ランジス
タ、４３・・・端子、４４・・・トランジスタ、４４．
４５・・・負荷抵抗４６・・・端子、４７・・・端子、
４８・・・ＭＯＳ）ランジスタ、４９・・・端子、６１
，６２．６３・・・区間。 ６４・・・コレクタ電位、６７・・・波形、８０．８１
・・・容量、８２．８３・・・抵抗、８４・・・電流源
。 １００．１０１，１０２・・・水平シフト１／ジスタ、
１１１．１１２・・・出力ライン、１３８・・・垂直ラ
イン、！４０・・・ＭＯＳタランジスタ、１４Ｂ・・・
ＭＯＳトランジスタ、１５０，１５０’・・・ＭＯＳコ
ンデンサ、１５２，１５２’・・・光センサセル、２０
２．２０３，２０５・・・ベース電位、２２０・・・Ｐ
ゝ領領域２２２．２２５・・・配線、２５１・・・ｐ◆
領域、２５２ｎ◆領域、２５３・・・配線、３００・・
・アモルファスシリコン、３０２・・・窒化１％、３０
３・Ｐ　Ｓ　Ｇ１１ｆｉ、　　３０４−ホＩＪ　ジルコ
ン、３０５−ＰＳＧＩｌ、３０８・・・層間絶縁膜、３
７２・・・第１フオトトランジスタ、３７２・・・フォ
トトランジスタ。

Claims (1)

【特許請求の範囲】
1. １互いに反対の導電型領域よりなる２つの主電極領域と
   、前記それぞれの主電極領域に隣接する前記それぞれの
   主電極領域とは反対の導電型領域よりなる２つの制御電
   極領域と、前記２つの制御電極領域の間に介在する高抵
   抗領域とよりなる受光用トランジスタにおいて、光励起
   により発生したエレクトロン・ホール対のうちホールを
   前記制御電極のうちの１つの制御電極領域に蓄積し、エ
   レクトロンを他の制御電極領域に蓄積することを特徴と
   する光電変換装置。