JPH0448027B2 - - Google Patents
Info
- Publication number
- JPH0448027B2 JPH0448027B2 JP58120755A JP12075583A JPH0448027B2 JP H0448027 B2 JPH0448027 B2 JP H0448027B2 JP 58120755 A JP58120755 A JP 58120755A JP 12075583 A JP12075583 A JP 12075583A JP H0448027 B2 JPH0448027 B2 JP H0448027B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- potential
- base
- voltage
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 60
- 238000007667 floating Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000969 carrier Substances 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 description 59
- 239000012535 impurity Substances 0.000 description 49
- 238000000034 method Methods 0.000 description 45
- 239000010410 layer Substances 0.000 description 39
- 229910004298 SiO 2 Inorganic materials 0.000 description 36
- 239000000758 substrate Substances 0.000 description 35
- 238000003384 imaging method Methods 0.000 description 33
- 238000003860 storage Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 26
- 230000007423 decrease Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 23
- 238000009825 accumulation Methods 0.000 description 19
- 230000002441 reversible effect Effects 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000003321 amplification Effects 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 14
- 230000001052 transient effect Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 101100114490 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cox-13 gene Proteins 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910017758 Cu-Si Inorganic materials 0.000 description 3
- 229910017931 Cu—Si Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 150000002739 metals Chemical group 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- -1 Al-Si Chemical class 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 101150062589 PTGS1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、光電変換装置に係り、特に光入射に
より発生したキヤリアを蓄積し、蓄積されたキヤ
リアに基づいて信号を読み出す光電変換装置に関
し、特に読出し動作及びリフレツシユ動作の改良
された光電変換装置に関する。
より発生したキヤリアを蓄積し、蓄積されたキヤ
リアに基づいて信号を読み出す光電変換装置に関
し、特に読出し動作及びリフレツシユ動作の改良
された光電変換装置に関する。
[従来の技術]
近年、光電変換装置殊に、固体撮像装置に関す
る研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。
る研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。
これらの固体撮像装置は、大きく分けると
CCD型とMOS型の2つに分類される。CCD型撮
像装置は、MOSキヤパシタ電極下にポテンシヤ
ルの井戸を形成し、光の入射により発生した電荷
をこの井戸に蓄積し、読出し時には、これらのポ
テンシヤルの井戸を、電極にかけるパルスにより
順次動かして、蓄積された電荷を出力アンプ部ま
で転送して読出すとう原理を用いている。また
CCD型撮像装置の中には、受光部はpn接合ダイ
オード構造を使い、転送部はCCD構造で行うと
いうタイプのものもある。また一方、MOS型撮
像装置は、受光部を構成するpn接合よりなるフ
オトダイオードの夫々に光の入射により発生した
電荷を蓄積し、読出し時には、それぞれのフオト
ダイオードに接続されたMOSスイツチングトラ
ンジスタを順次オンすることにより蓄積された電
荷を出力アンプ部に読出すという原理を用いてい
る。
CCD型とMOS型の2つに分類される。CCD型撮
像装置は、MOSキヤパシタ電極下にポテンシヤ
ルの井戸を形成し、光の入射により発生した電荷
をこの井戸に蓄積し、読出し時には、これらのポ
テンシヤルの井戸を、電極にかけるパルスにより
順次動かして、蓄積された電荷を出力アンプ部ま
で転送して読出すとう原理を用いている。また
CCD型撮像装置の中には、受光部はpn接合ダイ
オード構造を使い、転送部はCCD構造で行うと
いうタイプのものもある。また一方、MOS型撮
像装置は、受光部を構成するpn接合よりなるフ
オトダイオードの夫々に光の入射により発生した
電荷を蓄積し、読出し時には、それぞれのフオト
ダイオードに接続されたMOSスイツチングトラ
ンジスタを順次オンすることにより蓄積された電
荷を出力アンプ部に読出すという原理を用いてい
る。
CCD型撮像装置は、比較的簡単な構造をもち、
また、発生し得る雑音からみても、最終段におけ
るフローテイング・デイフユージヨンよりなる電
荷検出器の容量値だけがランダム雑音に寄与する
ので、比較的低雑音の撮像装置であり、低照度撮
影が可能である。ただし、CCD型撮像装置を作
るプロセス的制約から、出力アンプとしてMOS
型アンプがオンチツプ化されるため、シリコン
と、SiO2膜との界面から画像上、目につきやす
い、1/f雑音が発生する。従つて、低雑音とは
いいながら、その性能に限界が存在している。ま
た、高解像度化を図るためにセル数を増加させて
高密度化すると、一つのポテンシヤル井戸に蓄積
できる最大の電荷量が減少し、ダイナミツクレン
ジがとれなくなるので、今後、固体撮像装置が高
解像度化されていく上で大きな問題となる。ま
た、CCD型の撮像装置は、ポテンシヤルの井戸
を順次動かしながら蓄積電荷を転送していくわけ
であるから、セルの一つに欠陥が存在してもそこ
で電荷転送がストツプしたり、あるいは、極端に
悪くなつてしまい、製造歩留りが上がらないとい
う欠点も有している。
また、発生し得る雑音からみても、最終段におけ
るフローテイング・デイフユージヨンよりなる電
荷検出器の容量値だけがランダム雑音に寄与する
ので、比較的低雑音の撮像装置であり、低照度撮
影が可能である。ただし、CCD型撮像装置を作
るプロセス的制約から、出力アンプとしてMOS
型アンプがオンチツプ化されるため、シリコン
と、SiO2膜との界面から画像上、目につきやす
い、1/f雑音が発生する。従つて、低雑音とは
いいながら、その性能に限界が存在している。ま
た、高解像度化を図るためにセル数を増加させて
高密度化すると、一つのポテンシヤル井戸に蓄積
できる最大の電荷量が減少し、ダイナミツクレン
ジがとれなくなるので、今後、固体撮像装置が高
解像度化されていく上で大きな問題となる。ま
た、CCD型の撮像装置は、ポテンシヤルの井戸
を順次動かしながら蓄積電荷を転送していくわけ
であるから、セルの一つに欠陥が存在してもそこ
で電荷転送がストツプしたり、あるいは、極端に
悪くなつてしまい、製造歩留りが上がらないとい
う欠点も有している。
これに対してMOS型撮像装置は、構造的には
CCD型撮像装置、特にフレーム転送型の装置に
比較して少し複雑ではあるが、蓄積容量を大きく
し得る様に構成でき、ダイナミツクレンジを広く
とれるという優位性をもつ。また、たとえセルの
1つに欠陥が存在しても、X−Yアドレス方式の
ためその欠陥による他のセルへの影響がなく、製
造歩留り的には有利である。しかしながら、この
MOS型撮像装置では、信号読出し時に各フオト
ダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロツプが発生し、出力電圧が
下がつてしまうこと、配線容量が大きく、これに
よるランダム雑音の発生が大きいこと、また各フ
オトダイオードおよび水平スキヤン用のMOSス
イツチングトランジスタの寄生容量のばらつきに
よる固定パターン雑音の混入等があり、CCD型
撮像装置に比較して低照度撮影はむずかしいこと
等の欠点を有している。
CCD型撮像装置、特にフレーム転送型の装置に
比較して少し複雑ではあるが、蓄積容量を大きく
し得る様に構成でき、ダイナミツクレンジを広く
とれるという優位性をもつ。また、たとえセルの
1つに欠陥が存在しても、X−Yアドレス方式の
ためその欠陥による他のセルへの影響がなく、製
造歩留り的には有利である。しかしながら、この
MOS型撮像装置では、信号読出し時に各フオト
ダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロツプが発生し、出力電圧が
下がつてしまうこと、配線容量が大きく、これに
よるランダム雑音の発生が大きいこと、また各フ
オトダイオードおよび水平スキヤン用のMOSス
イツチングトランジスタの寄生容量のばらつきに
よる固定パターン雑音の混入等があり、CCD型
撮像装置に比較して低照度撮影はむずかしいこと
等の欠点を有している。
また、将来の撮像装置の高解像度化においては
各セルのサイズが縮小され、蓄積電荷が減少して
いく。これに対しチツプサイズから決まつてくる
配線容量は、たとえ線幅を細くしてもあまり下が
らない。このため、MOS型撮像装置は、ますま
すS/N的に不利になる。
各セルのサイズが縮小され、蓄積電荷が減少して
いく。これに対しチツプサイズから決まつてくる
配線容量は、たとえ線幅を細くしてもあまり下が
らない。このため、MOS型撮像装置は、ますま
すS/N的に不利になる。
CCD型およびMOS型撮像装置は、以上の様な
一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とさ
れる高解像度化を進めていくうえで本質的に大き
な問題を有しているといえる。
一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とさ
れる高解像度化を進めていくうえで本質的に大き
な問題を有しているといえる。
これに対して、固体撮像装置に関し、特開昭56
−150878号公報“半導体撮像装置”、特開昭56−
157073号公報“半導体撮像装置”、特開昭56−
165473号公報“半導体撮像装置”に新しい方式が
提案されている。CCD型、MOS型の撮像装置が、
光入射により発生した電荷を主電極(例えば
MOSトランジスタのソース)に蓄積するのに対
して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電極(例えばバイポー
ラ・トランジスタのベース、SIT(静電誘導トラ
ンジスタ)あるいはMOSトランジスタのゲート)
に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にも
とずくものである。すなわち、CCD型、MOS型
が、蓄積された電荷そのものを外部へ読出してく
るのに対して、ここで提案されている方式は、各
セルの増幅機能により電荷増幅してから蓄積され
た電荷を読出すわけであり、また見方を変えると
インピーダンス変換により低インピーダンス出力
として読出すわけである。従つて、ここで提案さ
れている方式は、高出力、広ダイナミツクレン
ジ、低雑音であり、かつ、光信号により励起され
たキヤリア(電荷)は制御電極に蓄積することか
ら、非破壊読出しができる等のいくつかのメリツ
トを有している。さらに将来の高解像度化に対し
ても可能性を有する方式であるといえる。
−150878号公報“半導体撮像装置”、特開昭56−
157073号公報“半導体撮像装置”、特開昭56−
165473号公報“半導体撮像装置”に新しい方式が
提案されている。CCD型、MOS型の撮像装置が、
光入射により発生した電荷を主電極(例えば
MOSトランジスタのソース)に蓄積するのに対
して、ここで提案されている方式は、光入射によ
り発生した電荷を、制御電極(例えばバイポー
ラ・トランジスタのベース、SIT(静電誘導トラ
ンジスタ)あるいはMOSトランジスタのゲート)
に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にも
とずくものである。すなわち、CCD型、MOS型
が、蓄積された電荷そのものを外部へ読出してく
るのに対して、ここで提案されている方式は、各
セルの増幅機能により電荷増幅してから蓄積され
た電荷を読出すわけであり、また見方を変えると
インピーダンス変換により低インピーダンス出力
として読出すわけである。従つて、ここで提案さ
れている方式は、高出力、広ダイナミツクレン
ジ、低雑音であり、かつ、光信号により励起され
たキヤリア(電荷)は制御電極に蓄積することか
ら、非破壊読出しができる等のいくつかのメリツ
トを有している。さらに将来の高解像度化に対し
ても可能性を有する方式であるといえる。
[発明が解決しようとする技術課題]
しかしながら、この方式は、基本的にX−Yア
ドレス方式であり、上記公報に記載されている素
子構造は、従来のMOS型撮像装置の各セルにバ
イポーラトランジスタ、SITトランジスタ等の増
幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像
化の可能性を有しながらも、そのままでは高解像
化には限界が存在する。
ドレス方式であり、上記公報に記載されている素
子構造は、従来のMOS型撮像装置の各セルにバ
イポーラトランジスタ、SITトランジスタ等の増
幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像
化の可能性を有しながらも、そのままでは高解像
化には限界が存在する。
また以下に述べる点においても限界が存在して
いる。上記特開昭56−150878号公報、特開昭56−
157073号公報、特開昭56−165473号公報及び
「SIT(Static Injection Transistor)イメージセ
ンサへの応用、テレビジヨン学会技術報告(以下
TV学会誌と称する)」は、本願発明の発明者の
内一人が係つた従来技術の一代表例を示すもので
ある。
いる。上記特開昭56−150878号公報、特開昭56−
157073号公報、特開昭56−165473号公報及び
「SIT(Static Injection Transistor)イメージセ
ンサへの応用、テレビジヨン学会技術報告(以下
TV学会誌と称する)」は、本願発明の発明者の
内一人が係つた従来技術の一代表例を示すもので
ある。
特開昭56−150878号公報、特開昭56−157073号
公報には、N+,P+,I(又はP-,N-)、N+領域
からなるフツク構造のP+領域に電荷を蓄積し、
接地電位との間でキヤパシタを形成しているN+
領域の電位をスイツチングトランジスタで読み出
す方式の構成が記載されている。
公報には、N+,P+,I(又はP-,N-)、N+領域
からなるフツク構造のP+領域に電荷を蓄積し、
接地電位との間でキヤパシタを形成しているN+
領域の電位をスイツチングトランジスタで読み出
す方式の構成が記載されている。
しかしながら、この構成では、出力信号を高速
で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。
で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。
一方、特開昭56−165473号公報には、N+領域、
浮遊状態のP+領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたN+領域とで
構成される、N+,P+,I(又はP-,N-)、N+領
域のフツク構造が示されている。そして浮遊状態
のN+領域は同時に読み出し用トランジスタの主
電極領域の一つとなつており、読み出し動作時に
はトランジスタがオンして正に帯電したN+領域
へ電子が流入してその電圧変化を信号として読み
出しを行う。
浮遊状態のP+領域、高抵抗領域及びパルス電圧
が印加される透明電極に接続されたN+領域とで
構成される、N+,P+,I(又はP-,N-)、N+領
域のフツク構造が示されている。そして浮遊状態
のN+領域は同時に読み出し用トランジスタの主
電極領域の一つとなつており、読み出し動作時に
はトランジスタがオンして正に帯電したN+領域
へ電子が流入してその電圧変化を信号として読み
出しを行う。
しかしながら、出力信号を高速で読み出そうと
すると十分な直線性が得られない。なぜならば、
読み出し時に十分な順バイアスがかからない為に
短時間では出力電圧が必要な値に到達しないから
である。
すると十分な直線性が得られない。なぜならば、
読み出し時に十分な順バイアスがかからない為に
短時間では出力電圧が必要な値に到達しないから
である。
読み出し後のリセツト動作においても、出力回
路とは反対側の透明電極側のN+領域を0か僅か
に負電位にセツトするだけであるために残像が多
く発生してしまうし、固定パターンノイズも大き
い。
路とは反対側の透明電極側のN+領域を0か僅か
に負電位にセツトするだけであるために残像が多
く発生してしまうし、固定パターンノイズも大き
い。
なぜならば、製造プロセスによりフツク構造の
寄生容量にばらつきが生じる為、リセツトすると
はいえ、そのリセツトパルスを除去した後はN+
領域に正電位が印加される為に、P+領域の電位
が振られるので正の電位にばらつきが生じてしま
うからである。
寄生容量にばらつきが生じる為、リセツトすると
はいえ、そのリセツトパルスを除去した後はN+
領域に正電位が印加される為に、P+領域の電位
が振られるので正の電位にばらつきが生じてしま
うからである。
そして、TV学会誌には、ゲート蓄積型ホトセ
ルとベース蓄積型ホトセルとが示されている。こ
のうちゲート蓄積型ホトセルは、ゲートを浮遊状
態として絶縁膜を介したリフレツシユ線を介して
ゲート領域を予め所定の電圧に逆バイアスし、ソ
ース接地抵抗負荷の出力回路に読み出す構成であ
る。
ルとベース蓄積型ホトセルとが示されている。こ
のうちゲート蓄積型ホトセルは、ゲートを浮遊状
態として絶縁膜を介したリフレツシユ線を介して
ゲート領域を予め所定の電圧に逆バイアスし、ソ
ース接地抵抗負荷の出力回路に読み出す構成であ
る。
しかしながら、この構成では、出力信号を高速
で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。
で読み出そうとすると十分な直線性が得られな
い。なぜならば、読み出し時に十分な順バイアス
がかからない為に短時間では出力電圧が必要な値
に到達しないからである。
一方、ベース蓄積型ホトセルは、N+,P+,
N-,N+ホトトランジスタ構造を有しており、浮
遊状態とされたベース(P+)、パルス的に電圧が
印加されるコレクタ(N+)と、容量とスイツチ
ングMOSFETとを含むエミツタホロアの出力回
路が接続されたエミツタ(N+)と、で構成され
ている。
N-,N+ホトトランジスタ構造を有しており、浮
遊状態とされたベース(P+)、パルス的に電圧が
印加されるコレクタ(N+)と、容量とスイツチ
ングMOSFETとを含むエミツタホロアの出力回
路が接続されたエミツタ(N+)と、で構成され
ている。
しかしながら、この構成ではコレクタに電圧を
印加することで読み出しを行つている為に第5図
や第6図で後述するように、高速動作で直線性を
確保することが難しい。
印加することで読み出しを行つている為に第5図
や第6図で後述するように、高速動作で直線性を
確保することが難しい。
またリフレツシユにおいてもエミツタを接地す
るだけである。
るだけである。
また、以上の従来技術とは別に、米国特許第
3624428号明細書や特公昭50−38531号公報にはベ
ースに絶縁層を介して電極を設けたトランジスタ
にエミツタ接地抵抗負荷の出力回路を接続し、ベ
ースを逆バイアスにして蓄積動作を行い、該エミ
ツタ接地抵抗負荷の出力回路で電流読み出しを行
う構成が示されている。
3624428号明細書や特公昭50−38531号公報にはベ
ースに絶縁層を介して電極を設けたトランジスタ
にエミツタ接地抵抗負荷の出力回路を接続し、ベ
ースを逆バイアスにして蓄積動作を行い、該エミ
ツタ接地抵抗負荷の出力回路で電流読み出しを行
う構成が示されている。
しかし所詮、破壊型センサの電流読み出しであ
る為に直線性、残像特性が悪い。
る為に直線性、残像特性が悪い。
[発明の目的]
本発明の目的は、各セルに増幅機能を有するも
きわめて簡単な構造であり、将来の高解像度化に
も十分対処しうる新しい読み出し動作及びリフレ
ツシユ動作の改良された光電変換装置を提供する
ことにある。
きわめて簡単な構造であり、将来の高解像度化に
も十分対処しうる新しい読み出し動作及びリフレ
ツシユ動作の改良された光電変換装置を提供する
ことにある。
本発明の別の目的は、照射された光に対して直
線性の良好な出力信号を極短時間で得ることが可
能となる高速性に優れた光電変換装置を提供する
ことにある。
線性の良好な出力信号を極短時間で得ることが可
能となる高速性に優れた光電変換装置を提供する
ことにある。
更に本発明の他の目的は、いかなる光量の光が
照射された時でも、残像やノイズやセル毎の出力
のばらつきがほとんど問題とならずリフレツシユ
のできる光電変換装置を提供することにある。
照射された時でも、残像やノイズやセル毎の出力
のばらつきがほとんど問題とならずリフレツシユ
のできる光電変換装置を提供することにある。
かかる目的は、第一導電型の半導体からなる制
御電極領域と、前記第一導電型とは異なる第二導
電型の半導体からなり容量負荷を含む出力回路に
電気的に接続された第一の主電極領域と、第二導
電型の半導体からなる第二の主電極領域と、を有
し、光エネルギーを受けることにより生成される
キヤリアを前記制御電極領域に蓄積可能なトラン
ジスタと、 前記制御電極領域と容量結合された電極を有
し、蓄積されたキヤリアに基づいて信号を前記ト
ランジスタより読み出す為の読み出し手段と、 所定の電位に保持される第一導電型の半導体か
らなる半導体領域を前記制御電極領域と所定間隔
をおいて設け、該半導体領域と該制御電極領域と
を導通させることにより前記制御電極領域に蓄積
されたキヤリアを除く為のリフレツシユ手段と、 を具備し、蓄積動作、読み出し動作及びリフレツ
シユ動作を行い、該読み出し動作と該リフレツシ
ユ動作は前記第二の主電極領域が前記制御電極領
域に対して逆方向にバイアスされるべく所望の電
位に保持された状態で行われる光電変換装置であ
つて、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記容量負荷に接続され
ており浮遊状態にある前記第一の主電極領域と前
記制御電極領域との接合部を順方向にバイアス
し、前記信号を前記容量負荷における電圧として
読み出す手段であることを特徴とする光電変換装
置により達成される。
御電極領域と、前記第一導電型とは異なる第二導
電型の半導体からなり容量負荷を含む出力回路に
電気的に接続された第一の主電極領域と、第二導
電型の半導体からなる第二の主電極領域と、を有
し、光エネルギーを受けることにより生成される
キヤリアを前記制御電極領域に蓄積可能なトラン
ジスタと、 前記制御電極領域と容量結合された電極を有
し、蓄積されたキヤリアに基づいて信号を前記ト
ランジスタより読み出す為の読み出し手段と、 所定の電位に保持される第一導電型の半導体か
らなる半導体領域を前記制御電極領域と所定間隔
をおいて設け、該半導体領域と該制御電極領域と
を導通させることにより前記制御電極領域に蓄積
されたキヤリアを除く為のリフレツシユ手段と、 を具備し、蓄積動作、読み出し動作及びリフレツ
シユ動作を行い、該読み出し動作と該リフレツシ
ユ動作は前記第二の主電極領域が前記制御電極領
域に対して逆方向にバイアスされるべく所望の電
位に保持された状態で行われる光電変換装置であ
つて、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記容量負荷に接続され
ており浮遊状態にある前記第一の主電極領域と前
記制御電極領域との接合部を順方向にバイアス
し、前記信号を前記容量負荷における電圧として
読み出す手段であることを特徴とする光電変換装
置により達成される。
[作用]
本発明によれば、読み出し動作時に制御電極領
域の電位を主電極領域とは独立に制御することが
できる。
域の電位を主電極領域とは独立に制御することが
できる。
読み出し時には、制御電極領域と出力回路に接
続された主電極領域との間の接合が順方向に深く
バイアスされる。こうして、非破壊モードで極め
て短い時間で容量負荷に積分された出力電圧が得
られ、照射された光に対して直線性の良い出力信
号を得ることができる。
続された主電極領域との間の接合が順方向に深く
バイアスされる。こうして、非破壊モードで極め
て短い時間で容量負荷に積分された出力電圧が得
られ、照射された光に対して直線性の良い出力信
号を得ることができる。
また、リフレツシユ時には、照射光量にセル毎
のバラツキがあつても、全て一定電位に制御電極
領域をリフレツシユすることができる。
のバラツキがあつても、全て一定電位に制御電極
領域をリフレツシユすることができる。
[実施例]
本発明による好適な実施態様例の概略を以下に
説明する。本発明の最も特徴的な構成は第1図に
示されているが、その詳細については後述するも
のとする。
説明する。本発明の最も特徴的な構成は第1図に
示されているが、その詳細については後述するも
のとする。
まず、第2図及び第3図を参照すると、第2図
の符号30で示されるようなトランジスタを含む
光電変換セルの第一の主電極領域(エミツタ)に
は出力回路が接続されている。この出力回路は垂
直ライン38,38′,38″、水平シフトレジス
タ39、MOSトランジスタ40,40′,40″、
出力ライン41、MOSトランジスタ42、出力
トランジスタ44、負荷抵抗45等で構成され、
垂直ライン38,38′,38″は各々容量負荷と
しての第3図の符号21で示すCsのように配線
容量を有している。
の符号30で示されるようなトランジスタを含む
光電変換セルの第一の主電極領域(エミツタ)に
は出力回路が接続されている。この出力回路は垂
直ライン38,38′,38″、水平シフトレジス
タ39、MOSトランジスタ40,40′,40″、
出力ライン41、MOSトランジスタ42、出力
トランジスタ44、負荷抵抗45等で構成され、
垂直ライン38,38′,38″は各々容量負荷と
しての第3図の符号21で示すCsのように配線
容量を有している。
また蓄積された電荷に基づき光電変換された信
号を読み出す為の読み出し手段として垂直シフト
レジスタ32、バツフアMOSトランジスタ33,
33′,33″、端子34、水平ライン31,3
1′,31″が設けられた回路構成を採つている。
号を読み出す為の読み出し手段として垂直シフト
レジスタ32、バツフアMOSトランジスタ33,
33′,33″、端子34、水平ライン31,3
1′,31″が設けられた回路構成を採つている。
蓄積動作時には、エミツタは接地され、第二の
主電極領域(コレクタ)は正電位にバイアスされ
る。また制御電極領域(ベース)はエミツタに対
して逆バイアス状態にされるが、この時のベース
電位を制御することにより飽和電圧を決定でき
る。こうしてバイアス電圧を適宜設定すればセル
自体にスイツチング作用を持たせることができ
る。
主電極領域(コレクタ)は正電位にバイアスされ
る。また制御電極領域(ベース)はエミツタに対
して逆バイアス状態にされるが、この時のベース
電位を制御することにより飽和電圧を決定でき
る。こうしてバイアス電圧を適宜設定すればセル
自体にスイツチング作用を持たせることができ
る。
読み出し動作時には、エミツタは浮遊状態にさ
れ、コレクタは正電位にバイアスされる。制御電
極領域は主電極領域とは独立的に読み出し手段に
よつてその電位が制御される。ここでベースをエ
ミツタに対して順方向にバイアスすると良好な直
線性を確保しつつ高速読み出しができる。この時
の動作を第3図を参照して説明する。読み出し時
には浮遊状態にあるエミツタ及び正の電位に保持
されているコレクタに対して、独立的に配線10
より基準電圧源としての正の電圧VRを印加する
ことでエミツタ電位に対してベース電位を順方向
にバイアスすることにより、エミツタベース接合
部が順方向に深くバイアスされる。このようにし
て、エミツタ電位がベース電位、即ち光照射によ
り発生した蓄積電圧に等しくなるまで、電流が流
れるのであるが、このときに要する時間は、電圧
VRの作用により、より一層短縮され高速読み出
しにおいても、優れた直線性が確保できるのであ
る。
れ、コレクタは正電位にバイアスされる。制御電
極領域は主電極領域とは独立的に読み出し手段に
よつてその電位が制御される。ここでベースをエ
ミツタに対して順方向にバイアスすると良好な直
線性を確保しつつ高速読み出しができる。この時
の動作を第3図を参照して説明する。読み出し時
には浮遊状態にあるエミツタ及び正の電位に保持
されているコレクタに対して、独立的に配線10
より基準電圧源としての正の電圧VRを印加する
ことでエミツタ電位に対してベース電位を順方向
にバイアスすることにより、エミツタベース接合
部が順方向に深くバイアスされる。このようにし
て、エミツタ電位がベース電位、即ち光照射によ
り発生した蓄積電圧に等しくなるまで、電流が流
れるのであるが、このときに要する時間は、電圧
VRの作用により、より一層短縮され高速読み出
しにおいても、優れた直線性が確保できるのであ
る。
リフレツシユ動作は、以下のとおりである。
第1図に示されるようなベース電位を所定電位
にし蓄積されたキヤリアを除く為の手段(リフレ
ツシユ手段)としてのトランジスタによつて行わ
れるとより好ましい。このような構成では他の基
準電圧源としての配線223よりベース電位を所
定の負電位にする。こうしていかなる照射光量で
あつても残像やノイズによる問題がより改善され
る。
にし蓄積されたキヤリアを除く為の手段(リフレ
ツシユ手段)としてのトランジスタによつて行わ
れるとより好ましい。このような構成では他の基
準電圧源としての配線223よりベース電位を所
定の負電位にする。こうしていかなる照射光量で
あつても残像やノイズによる問題がより改善され
る。
以下に本発明の実施例を図面を用いて詳細に説
明する。
明する。
第4図は、本発明に係る光電変換装置を構成す
る光センサセルの基本構造および動作を説明する
図である。
る光センサセルの基本構造および動作を説明する
図である。
第4図aは、光センサセルの平面図を、第4図
bは、第4図a平面図のAA′部分の断面図を、第
4図cは、それの等価回路をそれぞれ示す。な
お、各部位において第4図a,b,cに共通する
ものについては同一の番号をつけている。
bは、第4図a平面図のAA′部分の断面図を、第
4図cは、それの等価回路をそれぞれ示す。な
お、各部位において第4図a,b,cに共通する
ものについては同一の番号をつけている。
第4図では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずら
し方式(補間配置方式)にも配置できることはも
ちろんのことである。
が、水平方向解像度を高くするために、画素ずら
し方式(補間配置方式)にも配置できることはも
ちろんのことである。
この光センサセルは、第4図a,bに示すごと
く、 リン(P)、アンチモン(Sb)、ヒ素(As)等の不
純物をドープしてn型又はn+型とされたシリコ
ン基板1の上に、通常PSG膜等で構成されるパ
シベーシヨン膜2; シリコン酸化膜(SiO2)より成る絶縁酸化膜
3; となり合う光センサセルとの間を電気的に絶縁
するためのSiO2あるいはSi3N4等よりなる絶縁膜
又はポリシリコン膜等で構成される素子分離領域
4; エピタキシヤル技術等で形成される不純物濃度
の低いn-領域5; その上の例えば不純物拡散技術又はイオン注入
技術を用いてボロン(B)等の不純物をドープしたバ
イポーラトランジスタのベースとなるp領域6; 不純物拡散技術、イオン注入技術等で形成され
るバイポーラトランジスタのエミツタとなるn+
領域7; 信号を外部へ読出すための、例えばアルミニウ
ム(Al)、Al−Si、Al−Cu−Si等の導電材料で
形成される配線8; 絶縁膜3を通して、浮遊状態になされたp領域
6にパルスを印加するための電極9; それの配線10; 基板1の裏面にオーミツクコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の
高いn+領域11; 基板の電位を与える、すなわちバイポーラトラ
ンジスタのコレクタ電位を与えるためのアルミニ
ウム等の導電材料で形成される電極12; より構成されている。
く、 リン(P)、アンチモン(Sb)、ヒ素(As)等の不
純物をドープしてn型又はn+型とされたシリコ
ン基板1の上に、通常PSG膜等で構成されるパ
シベーシヨン膜2; シリコン酸化膜(SiO2)より成る絶縁酸化膜
3; となり合う光センサセルとの間を電気的に絶縁
するためのSiO2あるいはSi3N4等よりなる絶縁膜
又はポリシリコン膜等で構成される素子分離領域
4; エピタキシヤル技術等で形成される不純物濃度
の低いn-領域5; その上の例えば不純物拡散技術又はイオン注入
技術を用いてボロン(B)等の不純物をドープしたバ
イポーラトランジスタのベースとなるp領域6; 不純物拡散技術、イオン注入技術等で形成され
るバイポーラトランジスタのエミツタとなるn+
領域7; 信号を外部へ読出すための、例えばアルミニウ
ム(Al)、Al−Si、Al−Cu−Si等の導電材料で
形成される配線8; 絶縁膜3を通して、浮遊状態になされたp領域
6にパルスを印加するための電極9; それの配線10; 基板1の裏面にオーミツクコンタクトをとるた
めに不純物拡散技術等で形成された不純物濃度の
高いn+領域11; 基板の電位を与える、すなわちバイポーラトラ
ンジスタのコレクタ電位を与えるためのアルミニ
ウム等の導電材料で形成される電極12; より構成されている。
なお、第4図aの19はn+領域7と配線8の
接続をとるためのコンタクト部分である。又配線
8および配線10の交互する部分はいわゆる2層
配線となつており、SiO2等の絶縁材料で形成さ
れる絶縁領域で、それぞれ互いに絶縁されてい
る。すなわち、金属の2層配線構造になつてい
る。
接続をとるためのコンタクト部分である。又配線
8および配線10の交互する部分はいわゆる2層
配線となつており、SiO2等の絶縁材料で形成さ
れる絶縁領域で、それぞれ互いに絶縁されてい
る。すなわち、金属の2層配線構造になつてい
る。
第4図cの等価回路のコンデンサCox13は電
極9、絶縁膜3、p領域6のMOS構造より構成
され、又バイポーラトランジスタ14はエミツタ
としてのn+領域7、ベースとしてのp領域6、
不純物濃度の小さいn-領域5、コレクタとして
のn又はn+領域1の各部分より構成されている。
これらの図面から明らかなように、p領域6は浮
遊領域になされている。
極9、絶縁膜3、p領域6のMOS構造より構成
され、又バイポーラトランジスタ14はエミツタ
としてのn+領域7、ベースとしてのp領域6、
不純物濃度の小さいn-領域5、コレクタとして
のn又はn+領域1の各部分より構成されている。
これらの図面から明らかなように、p領域6は浮
遊領域になされている。
第4図cの第2の等価回路は、バイポーラトラ
ンジスタ14をベース・エミツタの接合容量Cbe
15、ベース・エミツタのpn接合ダイオードDbe
16、ベース・コレクタの接合容量Dbc17、ベ
ース・コレクタのpn接合ダイオードDbc18を用
いて表現したものである。
ンジスタ14をベース・エミツタの接合容量Cbe
15、ベース・エミツタのpn接合ダイオードDbe
16、ベース・コレクタの接合容量Dbc17、ベ
ース・コレクタのpn接合ダイオードDbc18を用
いて表現したものである。
ここでは、本来等価回路図として、pn接合ダ
イオードDbe16及びpn接合ダイオードDbc18
と並列に記されるべき2つの異なる向きの電流源
を示す記号は省略してある。
イオードDbe16及びpn接合ダイオードDbc18
と並列に記されるべき2つの異なる向きの電流源
を示す記号は省略してある。
以下、光センサセルの基本動作を第4図を用い
て説明する。
て説明する。
この光センサセルの基本動作は、光入射による
電荷蓄積動作、読出し動作およびリフレツシユ動
作より構成される。
電荷蓄積動作、読出し動作およびリフレツシユ動
作より構成される。
まず、電荷蓄積動作について説明する。
電荷蓄積動作においては、例えばエミツタは、
配線8を通して接地され、コレクタは配線12を
通して正電位にバイアスされている。またベース
は、あらかじめコンデンサCox13に、配線10
を通して正のパルス電圧を印加することにより負
電位、すなわち、エミツタ7に対して逆バイアス
状態にされているものとする。このCox13にパ
ルスを印加してベース6を負電位にバイアスする
動作については、後にリフレツシユ動作の説明の
とき、くわしく説明する。
配線8を通して接地され、コレクタは配線12を
通して正電位にバイアスされている。またベース
は、あらかじめコンデンサCox13に、配線10
を通して正のパルス電圧を印加することにより負
電位、すなわち、エミツタ7に対して逆バイアス
状態にされているものとする。このCox13にパ
ルスを印加してベース6を負電位にバイアスする
動作については、後にリフレツシユ動作の説明の
とき、くわしく説明する。
この状態において、第4図に示す様に光センサ
セルの表側から光20が入射してくると、半導体
内においてエレクトロン・ホール対が発生する。
この内、エレクトロンは、n領域1が正電位にバ
イアスされているのでn領域1側に流れだしてい
つてしまうが、ホールはp領域6にどんどん蓄積
されていく。このホールのp領域への蓄積により
p領域6の電位は次第に正電位に向かつて変化し
ていく。
セルの表側から光20が入射してくると、半導体
内においてエレクトロン・ホール対が発生する。
この内、エレクトロンは、n領域1が正電位にバ
イアスされているのでn領域1側に流れだしてい
つてしまうが、ホールはp領域6にどんどん蓄積
されていく。このホールのp領域への蓄積により
p領域6の電位は次第に正電位に向かつて変化し
ていく。
第4図a,bでも各センサセルの受光面下面
は、ほとんどp領域で占められており、一部n+
領域7となつている。当然のことながら、光によ
り励起されるエレクトロン・ホール対濃度は表面
に近い程大きい。このためp領域6中にも多くの
エレクトロン・ホール対が光により励起される。
p領域中に光励起されたエレクトロンが再結合す
ることなくp領域6からただちに流れ出て、n領
域に吸収されるような構造にしておけば、p領域
6で励起されたホールはそのまま蓄積されて、p
領域6を正電位方向に変化させる。p領域6の不
純物濃度が均一になされている場合には、光で励
起されたエレクトロンは拡散で、p領域6とn-
領域5とのpn-接合部まで流れ、その後はn-領域
に加わつている強い電界によるドリフトでnコレ
クタ領域1に吸収される。もちろん、p領域6内
の電子の走行を拡散だけで行つてもよいわけであ
るが、表面から内部に行くほどpベースの不純物
濃度が減少するように構成しておけば、この不純
物濃度差により、ベース内に内部から表面に向う
電界Ed、 Ed=1/WB・kT/q・lnNAS/NAi が発生する。ここで、WBはp領域6の光入射側
表面からの深さ、kはボルツマン定数、Tは絶対
温度、qは単位電荷、NASはpベース領域6の表
面不純物濃度、NAiはp領域6のn-高抵抗領域5
との界面における不純物濃度である。
は、ほとんどp領域で占められており、一部n+
領域7となつている。当然のことながら、光によ
り励起されるエレクトロン・ホール対濃度は表面
に近い程大きい。このためp領域6中にも多くの
エレクトロン・ホール対が光により励起される。
p領域中に光励起されたエレクトロンが再結合す
ることなくp領域6からただちに流れ出て、n領
域に吸収されるような構造にしておけば、p領域
6で励起されたホールはそのまま蓄積されて、p
領域6を正電位方向に変化させる。p領域6の不
純物濃度が均一になされている場合には、光で励
起されたエレクトロンは拡散で、p領域6とn-
領域5とのpn-接合部まで流れ、その後はn-領域
に加わつている強い電界によるドリフトでnコレ
クタ領域1に吸収される。もちろん、p領域6内
の電子の走行を拡散だけで行つてもよいわけであ
るが、表面から内部に行くほどpベースの不純物
濃度が減少するように構成しておけば、この不純
物濃度差により、ベース内に内部から表面に向う
電界Ed、 Ed=1/WB・kT/q・lnNAS/NAi が発生する。ここで、WBはp領域6の光入射側
表面からの深さ、kはボルツマン定数、Tは絶対
温度、qは単位電荷、NASはpベース領域6の表
面不純物濃度、NAiはp領域6のn-高抵抗領域5
との界面における不純物濃度である。
ここで、NAS/NAi>3とすれば、p領域6内
の電子の走行は、拡散よりはドリフトにより行わ
れるようになる。すなわち、p領域6内に光によ
り励起されるキヤリアを信号として有効に動作さ
せるためには、p領域6の不純物濃度は光入射側
表面から内部に向つて減少しているようになつて
いることが望ましい。拡散でp領域6を形成すれ
ば、その不純物濃度は光入射側表面にくらべ内部
に行くほど減少している。
の電子の走行は、拡散よりはドリフトにより行わ
れるようになる。すなわち、p領域6内に光によ
り励起されるキヤリアを信号として有効に動作さ
せるためには、p領域6の不純物濃度は光入射側
表面から内部に向つて減少しているようになつて
いることが望ましい。拡散でp領域6を形成すれ
ば、その不純物濃度は光入射側表面にくらべ内部
に行くほど減少している。
センサセルの受光面下の一部は、n+領域7に
より占られている。n+領域7の深さは、通常0.2
〜0.3μm程度、あるいはそれ以下に設計されるか
ら、n+領域7で吸収される光の量は、もともと
あまり多くはないのでそれ程問題はない。ただ、
短波長側の光、特に青色光に対しては、n+領域
7の存在は感度低下の原因になる。n+領域7の
不純物濃度は通常1×1020cm-3程度あるいはそれ
以上に設計される。こうした高濃度に不純物がド
ープされたn+領域7におけるホールの拡散距離
は0.15〜0.2μm程度である。したがつて、n+領域
7内で光励起されたホールを有効にp領域6に流
し込むには、n+領域7も光入射表面から内部に
向つて不純物濃度が減少する構造になつているこ
とが望ましい。n+領域7の不純物濃度分布が上
記の様になつていれば、光入射側表面から内部に
向う強いドリフト電界が発生して、n+領域7に
光励起されたホールはドリフトによりただちにp
領域6に流れ込む。n+領域7、p領域6の不純
物濃度がいずれも光入射側表面から内部に向つて
減少するように構成されていれば、センサセルの
光入射側表面側に存在するn+領域7、p領域6
において光励起されたキヤリアはすべて光信号と
して有効に働くのである。As又はPを高濃度に
ドープしたシリコン酸化膜あるいはポリシリコン
膜からの不純物拡散により、このn+領域7を形
成すると、上記に述べたような望ましい不純物傾
斜をもつn+領域を得ることが可能である。
より占られている。n+領域7の深さは、通常0.2
〜0.3μm程度、あるいはそれ以下に設計されるか
ら、n+領域7で吸収される光の量は、もともと
あまり多くはないのでそれ程問題はない。ただ、
短波長側の光、特に青色光に対しては、n+領域
7の存在は感度低下の原因になる。n+領域7の
不純物濃度は通常1×1020cm-3程度あるいはそれ
以上に設計される。こうした高濃度に不純物がド
ープされたn+領域7におけるホールの拡散距離
は0.15〜0.2μm程度である。したがつて、n+領域
7内で光励起されたホールを有効にp領域6に流
し込むには、n+領域7も光入射表面から内部に
向つて不純物濃度が減少する構造になつているこ
とが望ましい。n+領域7の不純物濃度分布が上
記の様になつていれば、光入射側表面から内部に
向う強いドリフト電界が発生して、n+領域7に
光励起されたホールはドリフトによりただちにp
領域6に流れ込む。n+領域7、p領域6の不純
物濃度がいずれも光入射側表面から内部に向つて
減少するように構成されていれば、センサセルの
光入射側表面側に存在するn+領域7、p領域6
において光励起されたキヤリアはすべて光信号と
して有効に働くのである。As又はPを高濃度に
ドープしたシリコン酸化膜あるいはポリシリコン
膜からの不純物拡散により、このn+領域7を形
成すると、上記に述べたような望ましい不純物傾
斜をもつn+領域を得ることが可能である。
最終的には、ホールの蓄積によりベース電位は
エミツタ電位まで変化し、この場合は接地電位ま
で変化して、そこでクリツプされることになる。
より厳密に言うと、ベース・エミツタ間が順方向
に深くバイアスされて、ベースに蓄積されたホー
ルがエミツタに流出し始める電圧でクリツプされ
る。つまり、この場合の光センサセルの飽和電位
は、最初にp領域6を負電位にバイアスしたとき
のバイアス電位と接地電位との電位差で略々与え
られるわけである。n+領域7が接地されず、浮
遊状態において光入力によつて発生した電荷の蓄
積を行う場合には、p領域6はn領域1と略々同
電位まで電荷を蓄積することができる。
エミツタ電位まで変化し、この場合は接地電位ま
で変化して、そこでクリツプされることになる。
より厳密に言うと、ベース・エミツタ間が順方向
に深くバイアスされて、ベースに蓄積されたホー
ルがエミツタに流出し始める電圧でクリツプされ
る。つまり、この場合の光センサセルの飽和電位
は、最初にp領域6を負電位にバイアスしたとき
のバイアス電位と接地電位との電位差で略々与え
られるわけである。n+領域7が接地されず、浮
遊状態において光入力によつて発生した電荷の蓄
積を行う場合には、p領域6はn領域1と略々同
電位まで電荷を蓄積することができる。
以上は電荷蓄積動作の定性的な概略説明である
が、以下に少し具体的かつ定量的に説明する。
が、以下に少し具体的かつ定量的に説明する。
この光センサセルの分光感度分布は次式で与え
られる。
られる。
S(λ)=λ/1.24・exp(−αx)
×{1−exp(−αy)}・T
〔A/W〕
但し、λは光の波長〔μm〕、αはシリコン結
晶中での光の減衰係数〔μm-1〕、xは半導体表
面における、再結合損失を起こし感度に寄与しな
い“dead layer”(不感領域)の厚さ〔μm〕、
yはエピタキシヤル層の厚さ〔μm〕、Tは透過
率すなわち、入射してくる光量に対して反射等を
考慮して有効に半導体中に入射する光量の割合を
それぞれ示している。この光センサセルの分光感
度S(λ)および放射照度Ee(λ)を用いて光電
流Ipは次式で計算される。
晶中での光の減衰係数〔μm-1〕、xは半導体表
面における、再結合損失を起こし感度に寄与しな
い“dead layer”(不感領域)の厚さ〔μm〕、
yはエピタキシヤル層の厚さ〔μm〕、Tは透過
率すなわち、入射してくる光量に対して反射等を
考慮して有効に半導体中に入射する光量の割合を
それぞれ示している。この光センサセルの分光感
度S(λ)および放射照度Ee(λ)を用いて光電
流Ipは次式で計算される。
Ip=∫∞ OS(λ)・Ee(λ)・dλ
〔μA/cm2〕
但し、放射照度Ee(λ)〔μW・cm-2・nm-1〕は
次式で与えられる。
次式で与えられる。
Ee(λ)=Ev・P(λ)/6.80∫∞/OV(λ)P(
λ)・dλ 〔μW・cm-2・nm-1〕 但しEVはセンサの受光面の照度〔Lux〕、P
(λ)はセンサの受光面に入射している光の分光
分布、V(λ)は人間の目の比視感度である。
λ)・dλ 〔μW・cm-2・nm-1〕 但しEVはセンサの受光面の照度〔Lux〕、P
(λ)はセンサの受光面に入射している光の分光
分布、V(λ)は人間の目の比視感度である。
これらの式を用いると、エピ厚の層4μmをも
つ光センサセルでは、A光源(2854゜K)で照射
され、センサ受光面照度が1〔Lux〕のとき、約
280nA/cm-2の光電流が流れ、入射してくるフオ
トンの数あるいは発生するエレクトロン・ホール
対の数は1.8×1012ケ/cm2・sec程度である。
つ光センサセルでは、A光源(2854゜K)で照射
され、センサ受光面照度が1〔Lux〕のとき、約
280nA/cm-2の光電流が流れ、入射してくるフオ
トンの数あるいは発生するエレクトロン・ホール
対の数は1.8×1012ケ/cm2・sec程度である。
又、この時、光により励起されたホールがベー
スに蓄積することにより発生する電位VpはVp=
Q/Cで与えられる。Qは蓄積されるホールの電
荷量であり、CはCbe15とCbc17を加算した
接合容量である。
スに蓄積することにより発生する電位VpはVp=
Q/Cで与えられる。Qは蓄積されるホールの電
荷量であり、CはCbe15とCbc17を加算した
接合容量である。
今、n+領域7の不純物濃度を1020cm-3、p領域
6の不純物濃度を5×1016cm-3、n-領域5の不純
物濃度を1013cm-3、n+領域7の面積を16μm2、p
領域6の面積を64μm2、n-領域5の厚さを3μmに
したときの接合容量は、約0.014pF位になり、一
方、p領域6に蓄積されるホールの個数は、蓄積
時間1/60sec、有効受光面積、すなわちp領域6
の面積から電極8および9の面積を引いた面積を
56μm2程度とすると、1.7×104ケとなる。従つて
光入射により発生する電位Vpは190mV位にな
る。
6の不純物濃度を5×1016cm-3、n-領域5の不純
物濃度を1013cm-3、n+領域7の面積を16μm2、p
領域6の面積を64μm2、n-領域5の厚さを3μmに
したときの接合容量は、約0.014pF位になり、一
方、p領域6に蓄積されるホールの個数は、蓄積
時間1/60sec、有効受光面積、すなわちp領域6
の面積から電極8および9の面積を引いた面積を
56μm2程度とすると、1.7×104ケとなる。従つて
光入射により発生する電位Vpは190mV位にな
る。
ここで注目すべきことは、高解像度化され、セ
ルサイズが縮小化されていつた時に、一つの光セ
ンサセルあたり入射する光量で縮少し、蓄積電荷
量Qが共に減少していくが、セルの縮小化に伴な
い接合容量もセルサイズに比例して減少していく
ので、光入射により発生する電位Vpはほぼ一定
に保たれるということである。これは本発明にお
ける光センサセルが第4図に示すごとく、きわめ
て簡単な構造をしており有効受光面がきわめて大
きくとれる可能性を有しているからである。
ルサイズが縮小化されていつた時に、一つの光セ
ンサセルあたり入射する光量で縮少し、蓄積電荷
量Qが共に減少していくが、セルの縮小化に伴な
い接合容量もセルサイズに比例して減少していく
ので、光入射により発生する電位Vpはほぼ一定
に保たれるということである。これは本発明にお
ける光センサセルが第4図に示すごとく、きわめ
て簡単な構造をしており有効受光面がきわめて大
きくとれる可能性を有しているからである。
インターラインタイプのCCDの場合と比較し
て本発明における光電変換装置が有利な理由の一
つはここにあり、高解像度化にともない、インタ
ーラインタイプのCCD型撮像装置では、転送す
る電荷量を確保しようとすると転送部の面積が相
対的に大きくなり、このため有効受光面が減少す
るので、感度、すなわち光入射による発生電圧が
減少してしまうことになる。また、インターライ
ンタイプのCCD型撮像装置では、飽和電圧が転
送部の大きさにより制限され、どんどん低下して
いつてしまうのに対し、本発明における光センサ
セルでは、先にも書いた様に、最初にp領域6を
負電位にバイアスした時のバイアス電圧により飽
和電圧は決まるわけであり、大きな飽和電圧を確
保することができる。
て本発明における光電変換装置が有利な理由の一
つはここにあり、高解像度化にともない、インタ
ーラインタイプのCCD型撮像装置では、転送す
る電荷量を確保しようとすると転送部の面積が相
対的に大きくなり、このため有効受光面が減少す
るので、感度、すなわち光入射による発生電圧が
減少してしまうことになる。また、インターライ
ンタイプのCCD型撮像装置では、飽和電圧が転
送部の大きさにより制限され、どんどん低下して
いつてしまうのに対し、本発明における光センサ
セルでは、先にも書いた様に、最初にp領域6を
負電位にバイアスした時のバイアス電圧により飽
和電圧は決まるわけであり、大きな飽和電圧を確
保することができる。
以上の様にしてp領域6に蓄積された電荷によ
り発生した電圧を外部へ読出す動作について次に
説明する。
り発生した電圧を外部へ読出す動作について次に
説明する。
読出し動作状態では、エミツタ、配線8は浮遊
状態に、コレクタは正電位Vccに保持される。
状態に、コレクタは正電位Vccに保持される。
第3図に等価回路を示す。
ここでも、本来等価回路として、pn接合ダイ
オードDbe16及びpn接合ダイオードDbc18と
並列に記されるべき2つの異なる向きの電流源を
示す記号は省略してある。
オードDbe16及びpn接合ダイオードDbc18と
並列に記されるべき2つの異なる向きの電流源を
示す記号は省略してある。
今、光を照射する前に、ベース6を負電位にバ
イアスした時の電位を−VBとし、光照射により
発生した蓄積電圧をVPとすると、ベース電位は、
−VB+VPなる電位になつている。この状態で配
線10を通して電極9に読出し用の正の電圧VR
を印加すると、この正の電位VRは酸化膜容量
Cox13とベース・エミツタ間接合容量Cbe1
5、ベース・コレクタ間接合容量Cbc7により容
量分割され、ベースには電圧 Cox/Cox+Cbe+Cbc・VR が加算される。従つてベース電位は −VB+VP+Cox/Cox+Cbe+Cbc・VR となる。ここで、 −VB+Cox/Cox+Cbe+Cbc・VR=0 となる条件が成立するようにしておくと、ベース
電位は光照射により発生した蓄積電圧VPそのも
のとなる。このようにしてエミツタ電位に対して
ベース電位が正方向にバイアスされると、エレク
トロンは、エミツタからベースに注入され、コレ
クタ電位が正電位になつているので、ドリフト電
界により加速されて、コレクタに到達する。この
時に流れる電流は、次式で与えられる。
イアスした時の電位を−VBとし、光照射により
発生した蓄積電圧をVPとすると、ベース電位は、
−VB+VPなる電位になつている。この状態で配
線10を通して電極9に読出し用の正の電圧VR
を印加すると、この正の電位VRは酸化膜容量
Cox13とベース・エミツタ間接合容量Cbe1
5、ベース・コレクタ間接合容量Cbc7により容
量分割され、ベースには電圧 Cox/Cox+Cbe+Cbc・VR が加算される。従つてベース電位は −VB+VP+Cox/Cox+Cbe+Cbc・VR となる。ここで、 −VB+Cox/Cox+Cbe+Cbc・VR=0 となる条件が成立するようにしておくと、ベース
電位は光照射により発生した蓄積電圧VPそのも
のとなる。このようにしてエミツタ電位に対して
ベース電位が正方向にバイアスされると、エレク
トロンは、エミツタからベースに注入され、コレ
クタ電位が正電位になつているので、ドリフト電
界により加速されて、コレクタに到達する。この
時に流れる電流は、次式で与えられる。
i=Aj・q・Dn・npe/WB(1+lnNAe/NAc)
×{expq/kT(VP−Ve)−1}
但しAjはベース・エミツタ間の接合面積、q
は単位電荷量(1.6×10-19クーロン)、Doはベー
ス中におけるエレクトロンの拡散定数、npeはp
ベースのエミツタ端における少数キヤリヤとして
のエレクトロン濃度、WBはベース幅、NAeはベ
ースのエミツタ単におけるアクセプタ濃度、NAc
はベースのコレクタ端におけるアクセプタ濃度、
kはボルツマン定数、Tは絶対温度、Veはエミ
ツタ電位である。
は単位電荷量(1.6×10-19クーロン)、Doはベー
ス中におけるエレクトロンの拡散定数、npeはp
ベースのエミツタ端における少数キヤリヤとして
のエレクトロン濃度、WBはベース幅、NAeはベ
ースのエミツタ単におけるアクセプタ濃度、NAc
はベースのコレクタ端におけるアクセプタ濃度、
kはボルツマン定数、Tは絶対温度、Veはエミ
ツタ電位である。
この電流は、エミツタ電位Veがベース電位、
すなわちここでは光照射により発生した蓄積電圧
VPに等しくなるまで流れることは上式から明ら
かである。この時エミツタ電位Veの時間的変化
は次式で計算される。
すなわちここでは光照射により発生した蓄積電圧
VPに等しくなるまで流れることは上式から明ら
かである。この時エミツタ電位Veの時間的変化
は次式で計算される。
Cs・dVe/dt
=i=Aj・q・Dn・npe/WB(1+lnNAe/NAc
×{expq/kT(VP−Ve)−1}
但し、ここで配線容量Csはエミツタに接続さ
れている配線8のもつ容量21である。
れている配線8のもつ容量21である。
第5図は、上式を用いて計算したエミツタ電位
の時間変化の一例を示している。
の時間変化の一例を示している。
第5図によればエミツタ電位がベース電位に等
しくなるためには、約1秒位を要することにな
る。これはエミツタ電位VeがVPに近くなるとあ
まり電流が流れなくなることに起因しているわけ
である。したがつて、これを解決する手段は、先
に電極9に正電圧VRを印加するときに、 −VB+Cox/Cox+Cbe+Cbc・VR=0 なる条件を設定したが、この条件の代りに −VB+Cox/Cox+Cbe+Cbc・VR=VBias なる条件を入れ、ベース電位をVBiasだけ、余分
に順方向にバイアスしてやる方法が考えられる。
この時に流れる電流は次式で与えられる。
しくなるためには、約1秒位を要することにな
る。これはエミツタ電位VeがVPに近くなるとあ
まり電流が流れなくなることに起因しているわけ
である。したがつて、これを解決する手段は、先
に電極9に正電圧VRを印加するときに、 −VB+Cox/Cox+Cbe+Cbc・VR=0 なる条件を設定したが、この条件の代りに −VB+Cox/Cox+Cbe+Cbc・VR=VBias なる条件を入れ、ベース電位をVBiasだけ、余分
に順方向にバイアスしてやる方法が考えられる。
この時に流れる電流は次式で与えられる。
i=Aj・q・Dn・npe/WB(1+lnNAe/NAc)
×{expq/KT(VP+VBias−Ve)−1}
第6図aに、VBias=0.6Vとした場合、ある一
定時間の後、電極9に印加していたVRをゼロボ
ルトにもどし、流れる電流を停止させたときの蓄
積電圧VPに対する、読出し電圧すなわちエミツ
タ電位の関係を示す。但し、第6図aでは、読出
し電圧はバイアス電圧成分による読出し時間に依
存する一定の電位が必ず加算されてくるがそのゲ
タ分をさし引いた値をプロツトしている。電極9
に印加している正電圧VRをゼロボルトにもどし
た時には、印加したときとは逆に −Cox/Cox+Cbe+Cbc・VR なる電圧がベース電位に加算されるので、ベース
電位は、正電圧VRを印加する前の状態、すなわ
ち、−VBになり、エミツタに対し逆バイアスされ
るので電流の流れが停止するわけである。第6図
aによれば100ns程度以上の読出し時間(すなわ
ちVRを電極9に印加している時間)をとれば、
蓄積電圧VPと読出し電圧は4桁程度の範囲にわ
たつて直線性は確保され、高速の読出しが可能で
あることを示している。第6図aで、45゜の線は
読出しに十分の時間をかけた場合の結果であり、
上記の計算例では、配線8の容量Csを4pFとして
いるが、これはCbe+Cbcの結合容量の0.014pFと
比較して約300倍も大きいにもかかわらず、p領
域6に発生した蓄積電圧VPが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて
高速に読出されていることを第6図aは示してい
る。これは上記構成に係る光センサセルのもつ増
幅機能、すなわち電荷増幅機能が有効に働らいて
いるからである。
定時間の後、電極9に印加していたVRをゼロボ
ルトにもどし、流れる電流を停止させたときの蓄
積電圧VPに対する、読出し電圧すなわちエミツ
タ電位の関係を示す。但し、第6図aでは、読出
し電圧はバイアス電圧成分による読出し時間に依
存する一定の電位が必ず加算されてくるがそのゲ
タ分をさし引いた値をプロツトしている。電極9
に印加している正電圧VRをゼロボルトにもどし
た時には、印加したときとは逆に −Cox/Cox+Cbe+Cbc・VR なる電圧がベース電位に加算されるので、ベース
電位は、正電圧VRを印加する前の状態、すなわ
ち、−VBになり、エミツタに対し逆バイアスされ
るので電流の流れが停止するわけである。第6図
aによれば100ns程度以上の読出し時間(すなわ
ちVRを電極9に印加している時間)をとれば、
蓄積電圧VPと読出し電圧は4桁程度の範囲にわ
たつて直線性は確保され、高速の読出しが可能で
あることを示している。第6図aで、45゜の線は
読出しに十分の時間をかけた場合の結果であり、
上記の計算例では、配線8の容量Csを4pFとして
いるが、これはCbe+Cbcの結合容量の0.014pFと
比較して約300倍も大きいにもかかわらず、p領
域6に発生した蓄積電圧VPが何らの減衰も受け
ず、かつ、バイアス電圧の効果により、きわめて
高速に読出されていることを第6図aは示してい
る。これは上記構成に係る光センサセルのもつ増
幅機能、すなわち電荷増幅機能が有効に働らいて
いるからである。
これに対して従来のMOS型撮像装置では、蓄
積電圧VPは、このような読出し過程において配
線容量Csの影響でCj・VP/(Cj+Cs)(但しCjは
MOS型撮像装置の受光部のpn接合容量)となり、
2桁読出し電圧値が下がつてしまうという欠点を
有していた。このためMOS型撮像装置では、外
部へ読出すためのスイツチングMOSトランジス
タの寄生容量のばらつきによる固定パターン雑
音、あるいは配線容量すなわち出力容量が大きい
ことにより発生するランダム雑音が大きく、S/
N比がとれないという問題があつたが、第4図
a,b,cで示す構成の光センサセルでは、p領
域6に発生した蓄積電圧そのものが外部に読出さ
れるわけであり、この電圧はかなり大きいため固
定パターン雑音、出力容量に起因するランダム雑
音が相対的に小さくなり、きわめてS/N比の良
い信号を得ることが可能である。
積電圧VPは、このような読出し過程において配
線容量Csの影響でCj・VP/(Cj+Cs)(但しCjは
MOS型撮像装置の受光部のpn接合容量)となり、
2桁読出し電圧値が下がつてしまうという欠点を
有していた。このためMOS型撮像装置では、外
部へ読出すためのスイツチングMOSトランジス
タの寄生容量のばらつきによる固定パターン雑
音、あるいは配線容量すなわち出力容量が大きい
ことにより発生するランダム雑音が大きく、S/
N比がとれないという問題があつたが、第4図
a,b,cで示す構成の光センサセルでは、p領
域6に発生した蓄積電圧そのものが外部に読出さ
れるわけであり、この電圧はかなり大きいため固
定パターン雑音、出力容量に起因するランダム雑
音が相対的に小さくなり、きわめてS/N比の良
い信号を得ることが可能である。
先に、バイアス電圧VBiasを0.6Vに設定したと
き、4桁程度の直線性が100nsec程度の高速読出
し時間で得られることを示したが、この直線性お
よび読出し時間とバイアス電圧VBiasの関係を計
算した結果をさらにくわしく、第6図bに示す。
き、4桁程度の直線性が100nsec程度の高速読出
し時間で得られることを示したが、この直線性お
よび読出し時間とバイアス電圧VBiasの関係を計
算した結果をさらにくわしく、第6図bに示す。
第6図bにおいて、横軸はバイアス電圧VBias
であり、また、縦軸は読出し時間をとつている。
またパラメータは、蓄積電圧が1mVのときに、
読出し電圧が1mVの80%,90%,95%,98%に
なるまでの時間依存性を示している。第6図aに
示される様に、蓄積電圧1mVにおいて、それぞ
れ80%,90%,95%,98%になつている時は、そ
れ以上の蓄積電圧では、さらに良い値を示してい
ることは明らかである。
であり、また、縦軸は読出し時間をとつている。
またパラメータは、蓄積電圧が1mVのときに、
読出し電圧が1mVの80%,90%,95%,98%に
なるまでの時間依存性を示している。第6図aに
示される様に、蓄積電圧1mVにおいて、それぞ
れ80%,90%,95%,98%になつている時は、そ
れ以上の蓄積電圧では、さらに良い値を示してい
ることは明らかである。
この第6図bによれば、バイアス電圧VBiasは
0.6Vでは、読出し電圧が蓄積電圧の80%になる
のは読出し時間が0.12μs、90%になるのは
0.27μs、95%になるのは0.54μs、98%になるのは
1.4μsであるのがわかる。また、バイアス電圧
VBiasを0.6Vより大きくすれば、さらに高速の読
出しが可能であることを示している。この様に、
撮像装置の全体の設計から読出し時間および必要
な直線性が決定されると、必要とされるバイアス
電圧VBiasが第6図bのグラフを用いることによ
り決定することができる。
0.6Vでは、読出し電圧が蓄積電圧の80%になる
のは読出し時間が0.12μs、90%になるのは
0.27μs、95%になるのは0.54μs、98%になるのは
1.4μsであるのがわかる。また、バイアス電圧
VBiasを0.6Vより大きくすれば、さらに高速の読
出しが可能であることを示している。この様に、
撮像装置の全体の設計から読出し時間および必要
な直線性が決定されると、必要とされるバイアス
電圧VBiasが第6図bのグラフを用いることによ
り決定することができる。
上記構成に係る光センサセルのもう一つの利点
は、p領域6に蓄積されたホールはp領域6にお
けるエレクトロンとホールの再結合確率がきわめ
て小さいことから非破壊的に読出し可能なことで
ある。すなち読出し時に電極9に印加していた電
圧VRをゼロボルトにもどした時、p領域6の電
位は電圧VRを印加する前の逆バイアス状態にな
り、光照射により発生した蓄積電圧VPは、新し
く光が照射されない限り、そのまま保存されるわ
けである。このことは、上記構成に係る光センサ
セルを光電変換装置として構成したときに、シス
テム動作上、新しい機能を提供することができる
ことを意味する。
は、p領域6に蓄積されたホールはp領域6にお
けるエレクトロンとホールの再結合確率がきわめ
て小さいことから非破壊的に読出し可能なことで
ある。すなち読出し時に電極9に印加していた電
圧VRをゼロボルトにもどした時、p領域6の電
位は電圧VRを印加する前の逆バイアス状態にな
り、光照射により発生した蓄積電圧VPは、新し
く光が照射されない限り、そのまま保存されるわ
けである。このことは、上記構成に係る光センサ
セルを光電変換装置として構成したときに、シス
テム動作上、新しい機能を提供することができる
ことを意味する。
このp領域6は蓄積電圧VPを保持できる時間
は、きわめて長く、最大の保持時間は、むしろ、
接合の空乏層中において熱的に発生する暗電流に
よつて制限を受ける。すなわち、この熱的に発生
する暗電流により光センサセルが飽和してしまう
からである。しかしながら、上記構成に係る光セ
ンサセルでは、空乏層が広がつている領域は、低
不純物濃度領域であるn-領域5であり、このn-
領域5は1012cm-3〜1014cm-3程度と、きわめて不
純物濃度が低いため、その結晶性が良好であり、
MOS型、CCD型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さ
い。すなわち、上記構成に係る光センサセルは本
質的に暗電流雑音の小さい構造をしているわけで
ある。
は、きわめて長く、最大の保持時間は、むしろ、
接合の空乏層中において熱的に発生する暗電流に
よつて制限を受ける。すなわち、この熱的に発生
する暗電流により光センサセルが飽和してしまう
からである。しかしながら、上記構成に係る光セ
ンサセルでは、空乏層が広がつている領域は、低
不純物濃度領域であるn-領域5であり、このn-
領域5は1012cm-3〜1014cm-3程度と、きわめて不
純物濃度が低いため、その結晶性が良好であり、
MOS型、CCD型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さ
い。すなわち、上記構成に係る光センサセルは本
質的に暗電流雑音の小さい構造をしているわけで
ある。
次いでp領域6に蓄積された電荷をリフレツシ
ユする動作について説明する。
ユする動作について説明する。
上記構成に係る光センサセルでは、すでに述べ
たごとく、p領域6に蓄積された電荷は、読出し
動作では消滅しない。このため新しい光情報を入
力するためには、前に蓄積されていた電荷を消滅
させるためのリフレツシユ動作が必要である。ま
た同時に、浮遊状態になされているp領域6の電
位を所定の負電圧に帯電させておく必要がある。
たごとく、p領域6に蓄積された電荷は、読出し
動作では消滅しない。このため新しい光情報を入
力するためには、前に蓄積されていた電荷を消滅
させるためのリフレツシユ動作が必要である。ま
た同時に、浮遊状態になされているp領域6の電
位を所定の負電圧に帯電させておく必要がある。
上記構成に係る光センサセルでは、リフレツシ
ユ動作も読出し動作と同様、配線10を通して電
極9に正電圧を印加することにより行う。このと
き、配線8を通してエミツタを接地する。コレク
タは、電極12を通して接地又は正電位にしてお
く。第7図にリフレツシユ動作の等価回路を示
す。但しコレクタ側を接地した状態の例を示して
いる。
ユ動作も読出し動作と同様、配線10を通して電
極9に正電圧を印加することにより行う。このと
き、配線8を通してエミツタを接地する。コレク
タは、電極12を通して接地又は正電位にしてお
く。第7図にリフレツシユ動作の等価回路を示
す。但しコレクタ側を接地した状態の例を示して
いる。
この状態で正電圧VRHなる電圧が電極9に印加
されると、ベース22には、酸化膜容量Cox1
3、ベース・エミツタ間接合容量Cbe15、ベー
ス・コレクタ間接合容量Cbc17の容量分割によ
り、 Cox/Cox+Cbe+Cbc・VRH なる電圧が、前の読出し動作のときと同様瞬時的
にかかる。この電圧により、ベース・エミツタ間
接合ダイオードDbe16およびベース・コレクタ
間接合ダイオードDbc18は順方向バイアスされ
て導通状態となり、電流が流れ始め、ベース電位
は次第に低下していく。
されると、ベース22には、酸化膜容量Cox1
3、ベース・エミツタ間接合容量Cbe15、ベー
ス・コレクタ間接合容量Cbc17の容量分割によ
り、 Cox/Cox+Cbe+Cbc・VRH なる電圧が、前の読出し動作のときと同様瞬時的
にかかる。この電圧により、ベース・エミツタ間
接合ダイオードDbe16およびベース・コレクタ
間接合ダイオードDbc18は順方向バイアスされ
て導通状態となり、電流が流れ始め、ベース電位
は次第に低下していく。
この時、浮遊状態にあるベースの電位Vの変化
は近似的に次式で表わされる。
は近似的に次式で表わされる。
(Cbe+Cbc)dV/dt=−(i1+i2)
但し、
i1=Ab(qDP poe/Lp+qDo npe/WB)
×{exp(q/kTV)−1}
i2=AeqDo npe/WB
×{exp(q/kTV)−1}
i1はダイオードDbcを流れる電流、i2はダイオ
ードDbeを流れる電流である。Abはベース面積、
Aeはエミツタ面積、Dpはコレクタ中におけるホ
ールの拡散定数、poeはコレクタ中における熱平
衡状態のホール濃度、Lpはコレクタ中における
ホールの平均自由行程、npeはベース中における
熱平衡状態でのエレクトロン濃度である。i2で、
ベース側からエミツタへのホール注入による電流
は、エミツタの不純物濃度がベースの不純物濃度
にくらべて充分高いので、無視できる。
ードDbeを流れる電流である。Abはベース面積、
Aeはエミツタ面積、Dpはコレクタ中におけるホ
ールの拡散定数、poeはコレクタ中における熱平
衡状態のホール濃度、Lpはコレクタ中における
ホールの平均自由行程、npeはベース中における
熱平衡状態でのエレクトロン濃度である。i2で、
ベース側からエミツタへのホール注入による電流
は、エミツタの不純物濃度がベースの不純物濃度
にくらべて充分高いので、無視できる。
上に示した式は、段階接合近似のものであり実
際のデバイスでは段階接合からはずれており、又
ベースの厚さが薄く、かつ複雑な濃度分布を有し
ているので厳密なものではないが、リフレツシユ
動作をかなりの近似で説明可能である。
際のデバイスでは段階接合からはずれており、又
ベースの厚さが薄く、かつ複雑な濃度分布を有し
ているので厳密なものではないが、リフレツシユ
動作をかなりの近似で説明可能である。
上式中のベース・コレクタ間に流れる電流i1の
内、q・Dp・poe/Lpはホールによる電流、すな
わちベースからホールがコレクタ側へ流れだす成
分を示している。このホールによる電流が流れや
すい様に上記構成に係る光センサセルでは、コレ
クタの不純物濃度は、通常のバイポーラトランジ
スタに比較して少し低めに設計される。
内、q・Dp・poe/Lpはホールによる電流、すな
わちベースからホールがコレクタ側へ流れだす成
分を示している。このホールによる電流が流れや
すい様に上記構成に係る光センサセルでは、コレ
クタの不純物濃度は、通常のバイポーラトランジ
スタに比較して少し低めに設計される。
この式を用いて計算した、ベース電位の時間依
存性の一例を第8図に示す。横軸は、リフレツシ
ユ電圧VRHが電極9に印加された瞬間からの時間
経過すなわちリフレツシユ時間を、縦軸は、ベー
ス電位をそれぞれ示す。また、ベースの初期電位
をパラメータにしている。ベースの初期電位と
は、リフレツシユ電圧VRHが加わつた瞬間に、浮
遊状態にあるベースが示す電位であり、VRH,
Cox,Cbe,Cbc及びベースに蓄積されている電
荷によつてきまる。
存性の一例を第8図に示す。横軸は、リフレツシ
ユ電圧VRHが電極9に印加された瞬間からの時間
経過すなわちリフレツシユ時間を、縦軸は、ベー
ス電位をそれぞれ示す。また、ベースの初期電位
をパラメータにしている。ベースの初期電位と
は、リフレツシユ電圧VRHが加わつた瞬間に、浮
遊状態にあるベースが示す電位であり、VRH,
Cox,Cbe,Cbc及びベースに蓄積されている電
荷によつてきまる。
この第8図をみれば、ベースの電位は初期電位
によらず、ある時間経過後には必ず、片対数グラ
フ上で一つの直線にしたがつて下がつていく。
によらず、ある時間経過後には必ず、片対数グラ
フ上で一つの直線にしたがつて下がつていく。
第8図bに、リフレツシユ時間に対するベース
電位変化の実験例を示す。第8図aに示した計算
例に比較して、この実験で用いたテストデバイス
は、デイメンシヨンがかなり大きいため、計算例
とはその絶対値は一致しないが、リフレツシユ時
間に対するベース電位変化が片対数グラフ上で直
線的に変化ていることが実証されている。この実
験例ではコレクタおよびエミツタの両者を接地し
たときの値を示している。
電位変化の実験例を示す。第8図aに示した計算
例に比較して、この実験で用いたテストデバイス
は、デイメンシヨンがかなり大きいため、計算例
とはその絶対値は一致しないが、リフレツシユ時
間に対するベース電位変化が片対数グラフ上で直
線的に変化ていることが実証されている。この実
験例ではコレクタおよびエミツタの両者を接地し
たときの値を示している。
今、光照射による蓄積電圧VPの最大値を0.4
〔V〕、リフレツシユ電圧VRHによりベースに印加
される電圧Vを0.4〔V〕とすると、第8図に示す
ごとく初期ベース電位の最大値は0.8〔V〕とな
り、リフレツシユ電圧印加後10-15〔sec〕後には
直線にのつてベース電位が下がり始め、10-5
〔sec〕後には、光があたらなかつた時、すなわち
初期ベース電位が0.4〔V〕のときの電位変化と一
致する。
〔V〕、リフレツシユ電圧VRHによりベースに印加
される電圧Vを0.4〔V〕とすると、第8図に示す
ごとく初期ベース電位の最大値は0.8〔V〕とな
り、リフレツシユ電圧印加後10-15〔sec〕後には
直線にのつてベース電位が下がり始め、10-5
〔sec〕後には、光があたらなかつた時、すなわち
初期ベース電位が0.4〔V〕のときの電位変化と一
致する。
p領域6が、MOSキヤパシタCoxを通して正
電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、2通りの仕方があ
る。一つは、p領域6から正電荷を持つホール
が、主として接地状態にあるn領域1に流れ出す
ことによつて、負電荷が蓄積される動作である。
p領域6からホールが、n領域1に一方的に流
れ、n領域1の電子があまりp領域6内に流れ込
まないようにするためには、p領域6の不純物密
度をn領域1の不純物密度より高くしておけばよ
い。一方、n+領域7やn領域1からの電子が、
p領域6に流れ込み、ホールと再結合することに
よつて、p領域6に負電荷が蓄積する動作も行え
る。この場合には、n領域1の不純物密度はp領
域6より高くなされている。p領域6からホール
が流出することによつて、負電荷が蓄積する動作
の方が、p領域6ベースに電子が流れ込んでホー
ルと再結合することにより負電荷が蓄積する動作
よりはるかに速い。しかし、これまでの実験によ
れば、電子をp領域6に流し込むリフレツシユ動
作でも、光電変換装置の動作に対しては、十分に
速い時間応答を示すことが確認されている。
電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、2通りの仕方があ
る。一つは、p領域6から正電荷を持つホール
が、主として接地状態にあるn領域1に流れ出す
ことによつて、負電荷が蓄積される動作である。
p領域6からホールが、n領域1に一方的に流
れ、n領域1の電子があまりp領域6内に流れ込
まないようにするためには、p領域6の不純物密
度をn領域1の不純物密度より高くしておけばよ
い。一方、n+領域7やn領域1からの電子が、
p領域6に流れ込み、ホールと再結合することに
よつて、p領域6に負電荷が蓄積する動作も行え
る。この場合には、n領域1の不純物密度はp領
域6より高くなされている。p領域6からホール
が流出することによつて、負電荷が蓄積する動作
の方が、p領域6ベースに電子が流れ込んでホー
ルと再結合することにより負電荷が蓄積する動作
よりはるかに速い。しかし、これまでの実験によ
れば、電子をp領域6に流し込むリフレツシユ動
作でも、光電変換装置の動作に対しては、十分に
速い時間応答を示すことが確認されている。
上記構成に係る光センサセルをXY方向に多数
ならべて光電変換装置を構成したとき、画像によ
り各センサセルで、蓄積電圧VPは、上記の例で
は0〜0.4〔V〕の間でばらついているが、リフレ
ツシユ電圧VRH印加後10-5〔sec〕には、全てのセ
ンサセルのベースには約0.3〔V〕程度の一定電圧
は残るものの、画像による蓄積電圧VPの変化分
は全て消えてしまうことがわかる。すなわち、上
記構成に係るセンサセルによる光電変換装置で
は、リフレツシユ動作により全てのセンサセルの
ベース電位をゼロボルトまで持つていく完全リフ
レツシユモードと(このときは第8図aの例では
10〔sec〕を要する)、ベース電位にはある一定電
圧は残るものの蓄積電圧VPによる変動成分が消
えてしまう過渡的リフレツシユモードの二つが存
在するわけである(このときは第8図aの例で
は、10〔μsec〕〜10〔sec〕のリフレツシユパル
ス)。以上の例では、リフレツシユ電圧VRHによ
りベースに印加される電圧VAを0.4〔V〕とした
が、この電圧VAを0.6〔V〕とすれば、上記、過
渡的リフレツシユモードは、第8図によれば、1
〔nsec〕でおこり、きわめて高速にリフレツシユ
することができる。完全リフレツシユモードで動
作させるか、過渡的リフレツシユモードで動作さ
せるかの選択は光電変換装置の使用目的によつて
決定される。
ならべて光電変換装置を構成したとき、画像によ
り各センサセルで、蓄積電圧VPは、上記の例で
は0〜0.4〔V〕の間でばらついているが、リフレ
ツシユ電圧VRH印加後10-5〔sec〕には、全てのセ
ンサセルのベースには約0.3〔V〕程度の一定電圧
は残るものの、画像による蓄積電圧VPの変化分
は全て消えてしまうことがわかる。すなわち、上
記構成に係るセンサセルによる光電変換装置で
は、リフレツシユ動作により全てのセンサセルの
ベース電位をゼロボルトまで持つていく完全リフ
レツシユモードと(このときは第8図aの例では
10〔sec〕を要する)、ベース電位にはある一定電
圧は残るものの蓄積電圧VPによる変動成分が消
えてしまう過渡的リフレツシユモードの二つが存
在するわけである(このときは第8図aの例で
は、10〔μsec〕〜10〔sec〕のリフレツシユパル
ス)。以上の例では、リフレツシユ電圧VRHによ
りベースに印加される電圧VAを0.4〔V〕とした
が、この電圧VAを0.6〔V〕とすれば、上記、過
渡的リフレツシユモードは、第8図によれば、1
〔nsec〕でおこり、きわめて高速にリフレツシユ
することができる。完全リフレツシユモードで動
作させるか、過渡的リフレツシユモードで動作さ
せるかの選択は光電変換装置の使用目的によつて
決定される。
この過渡的リフレツシユモードにおいてベース
に残る電圧をVKとすると、リフレツシユ電圧VRH
を印加後、VRHをゼロボルトにもどす瞬間の過渡
的状態において、 −Cox/Cox+Cbe+Cbc・VRH なる負電圧がベースに加算されるので、リフレツ
シユパルスによるリフレツシユ動作後のベース電
位は VK−Cox/Cox+Cbe+Cbc・VRH となり、ベースはエミツタに対して逆バイアス状
態になる。
に残る電圧をVKとすると、リフレツシユ電圧VRH
を印加後、VRHをゼロボルトにもどす瞬間の過渡
的状態において、 −Cox/Cox+Cbe+Cbc・VRH なる負電圧がベースに加算されるので、リフレツ
シユパルスによるリフレツシユ動作後のベース電
位は VK−Cox/Cox+Cbe+Cbc・VRH となり、ベースはエミツタに対して逆バイアス状
態になる。
先に光により励起されたキヤリアを蓄積する蓄
積動作のとき、蓄積状態ではベースは逆バイアス
状態で行われるという説明をしたが、このリフレ
ツシユ動作により、リフレツシユおよびベースを
逆バイアス状態に持つていくことの2つの動作が
同時に行われるわけである。
積動作のとき、蓄積状態ではベースは逆バイアス
状態で行われるという説明をしたが、このリフレ
ツシユ動作により、リフレツシユおよびベースを
逆バイアス状態に持つていくことの2つの動作が
同時に行われるわけである。
第8図cにリフレツシユ電圧VRHに対するリフ
レツシユ動作後のベース電位 VK−Cox/Cox+Cbe+Cbc・VRH の変化の実験値を示す。パラメータとしてCoxの
値を5pFから100pFまでとつている。丸印は実験
値であり、実線は VK−Cox/Cox+Cbe+Cbc・VRH より計算される計算値を示している。このとき
VK=0.52Vであり、また、Cbc+Cbe=4pFであ
る。但し観測用オシロスコープのプローグ容量
13pFがCbc+Cbeに並列に接続されている。この
様に、計算値と実験値は完全に一致しており、リ
フレツシユ動作が実験的にも確認されている。
レツシユ動作後のベース電位 VK−Cox/Cox+Cbe+Cbc・VRH の変化の実験値を示す。パラメータとしてCoxの
値を5pFから100pFまでとつている。丸印は実験
値であり、実線は VK−Cox/Cox+Cbe+Cbc・VRH より計算される計算値を示している。このとき
VK=0.52Vであり、また、Cbc+Cbe=4pFであ
る。但し観測用オシロスコープのプローグ容量
13pFがCbc+Cbeに並列に接続されている。この
様に、計算値と実験値は完全に一致しており、リ
フレツシユ動作が実験的にも確認されている。
以上のリフレツシユ動作においては、第7図に
示す様に、コレクタを接地したときの例について
説明したが、コレクタを正電位にした状態で行う
ことも可能である。このときは、ベース・コレク
タ間接合ダイオードDbc18が、リフレツシユパ
ルスが印加されても、このリフレツシユパルスに
よりベースに印加される電位よりも、コレクタに
印加されている正電位の方が大きいと非導通状態
のままなので、電流はベース・エミツタ間接合ダ
イオードDbe16だけを通して流れる。このた
め、ベース電位の低下は、コレクタを接地した時
より相対的にゆつくりしたものになるが、基本的
には、前に説明したのと、まつたく同様な動作が
行われるわけである。
示す様に、コレクタを接地したときの例について
説明したが、コレクタを正電位にした状態で行う
ことも可能である。このときは、ベース・コレク
タ間接合ダイオードDbc18が、リフレツシユパ
ルスが印加されても、このリフレツシユパルスに
よりベースに印加される電位よりも、コレクタに
印加されている正電位の方が大きいと非導通状態
のままなので、電流はベース・エミツタ間接合ダ
イオードDbe16だけを通して流れる。このた
め、ベース電位の低下は、コレクタを接地した時
より相対的にゆつくりしたものになるが、基本的
には、前に説明したのと、まつたく同様な動作が
行われるわけである。
すなわち第8図aのリフレツシユ時間に対する
ベース電位の関係は、第8図aのベース電位が低
下する時の斜めの直線が右側の方、つまり、より
時間の要する方向へシフトすることになる。した
がつて、コレクタを接地した時と同じリフレツシ
ユ電圧VRHを用いると、リフレツシユに時間を要
することになるが、リフレツシユ電圧VRHをわず
か高めてやればコレクタを接地した時と同様、高
速のリフレツシユ動作が可能である。
ベース電位の関係は、第8図aのベース電位が低
下する時の斜めの直線が右側の方、つまり、より
時間の要する方向へシフトすることになる。した
がつて、コレクタを接地した時と同じリフレツシ
ユ電圧VRHを用いると、リフレツシユに時間を要
することになるが、リフレツシユ電圧VRHをわず
か高めてやればコレクタを接地した時と同様、高
速のリフレツシユ動作が可能である。
以上が光入射による電荷蓄積動作、読出し動
作、リフレツシユ動作よりなる上記構成に係る光
センサセルの基本動作の説明である。
作、リフレツシユ動作よりなる上記構成に係る光
センサセルの基本動作の説明である。
以上説明したごとく、上記構成に係る光センサ
セルの基本構造は、すでにあげた特開昭56−
150878号公報、特開昭56−157073号公報、特開昭
56−165473号公報と比較してきわめて簡単な構造
であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能か
らくる低雑音、高出力、広ダイナミツクレンジ、
非破壊読出し等のメリツトをそのまま保存してい
る。
セルの基本構造は、すでにあげた特開昭56−
150878号公報、特開昭56−157073号公報、特開昭
56−165473号公報と比較してきわめて簡単な構造
であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能か
らくる低雑音、高出力、広ダイナミツクレンジ、
非破壊読出し等のメリツトをそのまま保存してい
る。
次に、以上説明した構成に係る光センサセルを
二次元に配列して構成した本発明の光電変換装置
の一構成例について図面を用いて説明する。
二次元に配列して構成した本発明の光電変換装置
の一構成例について図面を用いて説明する。
基本光センサセル構造を二次元的に3×3に配
列した光電変換装置の回路構成図を第2図に示
す。
列した光電変換装置の回路構成図を第2図に示
す。
すでに説明した点線で囲まれた基本光センサセ
ル30(この時バイポーラトランジスタのコレク
タは基板及び基板電極に接続されることを示して
いる。)、読出しパルスおよびリフレツシユパルス
を印加するための水平ライン31,31′,3
1″、読出しパルスを発生させるための垂直シフ
トレジスタ32、垂直シフトレジスタ32と水平
ライン31,31′,31″の間のバツフアMOS
トランジスタ33,33′,33″のゲートにパル
スを印加するための端子34、リフレツシユパル
スを印加するためのバツフアMOSトランジスタ
35,35′,35″、それのゲートにパルスを印
加するための端子36、リフレツシユパルスを印
加するための端子37、基本光センサセル30か
ら蓄積電圧を読出すための垂直ライン38,3
8′,38″、各垂直ラインを選択するためのパル
スを発生する水平シフトレジスタ39、各垂直ラ
インを開閉するためのゲート用MOSトランジス
タ40,40′,40″、蓄積電圧をアンプ部に読
出すための出力ライン41、読出し後に、出力ラ
インに蓄積した電荷をリフレツシユするための
MOSトランジスタ42、MOSトランジスタ42
へリフレツシユパルスを印加するための端子4
3、出力信号を増幅するためのバイポーラ、
MOS、FET、J−FET等のトランジスタ44、
負荷抵抗45、トランジスタと電源を接続するた
めの端子46、トランジスタの出力端子47、読
出し動作において垂直ライン40,40′,4
0″に蓄積された電荷をリフレツシユするための
MOSトランジスタ48,48′,48″、および
MOSトランジスタ48,48′,48″のゲート
にパルスを印加するための端子49によりこの光
電変換装置は構成されている。
ル30(この時バイポーラトランジスタのコレク
タは基板及び基板電極に接続されることを示して
いる。)、読出しパルスおよびリフレツシユパルス
を印加するための水平ライン31,31′,3
1″、読出しパルスを発生させるための垂直シフ
トレジスタ32、垂直シフトレジスタ32と水平
ライン31,31′,31″の間のバツフアMOS
トランジスタ33,33′,33″のゲートにパル
スを印加するための端子34、リフレツシユパル
スを印加するためのバツフアMOSトランジスタ
35,35′,35″、それのゲートにパルスを印
加するための端子36、リフレツシユパルスを印
加するための端子37、基本光センサセル30か
ら蓄積電圧を読出すための垂直ライン38,3
8′,38″、各垂直ラインを選択するためのパル
スを発生する水平シフトレジスタ39、各垂直ラ
インを開閉するためのゲート用MOSトランジス
タ40,40′,40″、蓄積電圧をアンプ部に読
出すための出力ライン41、読出し後に、出力ラ
インに蓄積した電荷をリフレツシユするための
MOSトランジスタ42、MOSトランジスタ42
へリフレツシユパルスを印加するための端子4
3、出力信号を増幅するためのバイポーラ、
MOS、FET、J−FET等のトランジスタ44、
負荷抵抗45、トランジスタと電源を接続するた
めの端子46、トランジスタの出力端子47、読
出し動作において垂直ライン40,40′,4
0″に蓄積された電荷をリフレツシユするための
MOSトランジスタ48,48′,48″、および
MOSトランジスタ48,48′,48″のゲート
にパルスを印加するための端子49によりこの光
電変換装置は構成されている。
この光電変換装置の動作について第2図および
第9図aに示すパルスタイミング図を用いて説明
する。
第9図aに示すパルスタイミング図を用いて説明
する。
第9図aにおいて、区間61はリフレツシユ動
作、区間62は蓄積動作、区間63は読出し動作
にそれぞれ対応している。
作、区間62は蓄積動作、区間63は読出し動作
にそれぞれ対応している。
時刻t1において、基板電位、すなわち光センサ
セル部のコレクタ電位64は、接地電位または正
電位に保たれるが、第9図aでは接地電位に保た
れているものを示している。接地電位または正電
位のいずれにしても、すでに説明した様に、リフ
レツシユに要する時間が異なつてくるだけであ
り、基本動作に変化はない。端子49の電位65
はhigh状態であり、MOSトランジスタ48,4
8′,48″は導通状態に保たれ、各光センサセル
は、垂直ライン38,38′,38″を通して接地
されている。また端子36には、波形66のごと
くバツフアMOSトランジスタが導通する電圧が
印加されており、全画面一括リフレツシユ用バツ
フアMOSトランジスタ35,35′,35″は導
通状態となつている。この状態で端子37に波形
67のごとくパルスが印加されると、水平ライン
31,31′,31″を通して各光センサセルのベ
ースに電圧がかかり、すでに説明した様に、リフ
レツシユ動作が入り、それ以前に蓄積されていた
電荷が、完全リフレツシユモード又は過渡的リフ
レツシユモードにしたがつてリフレツシユされ
る。完全リフレツシユモードになるか又は過渡的
リフレツシユモードになるかは波形67のパルス
幅により決定されるわけである。
セル部のコレクタ電位64は、接地電位または正
電位に保たれるが、第9図aでは接地電位に保た
れているものを示している。接地電位または正電
位のいずれにしても、すでに説明した様に、リフ
レツシユに要する時間が異なつてくるだけであ
り、基本動作に変化はない。端子49の電位65
はhigh状態であり、MOSトランジスタ48,4
8′,48″は導通状態に保たれ、各光センサセル
は、垂直ライン38,38′,38″を通して接地
されている。また端子36には、波形66のごと
くバツフアMOSトランジスタが導通する電圧が
印加されており、全画面一括リフレツシユ用バツ
フアMOSトランジスタ35,35′,35″は導
通状態となつている。この状態で端子37に波形
67のごとくパルスが印加されると、水平ライン
31,31′,31″を通して各光センサセルのベ
ースに電圧がかかり、すでに説明した様に、リフ
レツシユ動作が入り、それ以前に蓄積されていた
電荷が、完全リフレツシユモード又は過渡的リフ
レツシユモードにしたがつてリフレツシユされ
る。完全リフレツシユモードになるか又は過渡的
リフレツシユモードになるかは波形67のパルス
幅により決定されるわけである。
t2時刻において、すでに説明したごとく、各光
センサセルのトランジスタのベースはエミツタに
対して逆バイアス状態となり、次の蓄積区間62
へ移る。このリフレツシユ区間61においては、
図に示すように、他の印加パルスは全てlow状態
に保たれている。
センサセルのトランジスタのベースはエミツタに
対して逆バイアス状態となり、次の蓄積区間62
へ移る。このリフレツシユ区間61においては、
図に示すように、他の印加パルスは全てlow状態
に保たれている。
蓄積動作区間62においては、基板電圧、すな
わちトランジスタのコレクタ電位波形64は正電
位にする。これにより光照射により発生したエレ
クトロン・ホール対のうちエレクトロンを、コレ
クタ側へ早く流してしまうことができる。しか
し、このコレクタ電位を正電位に保つことは、ベ
ースをエミツタに対して逆方向バイアス状態、す
なわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にして
も基本的な蓄積動作に変化はない。
わちトランジスタのコレクタ電位波形64は正電
位にする。これにより光照射により発生したエレ
クトロン・ホール対のうちエレクトロンを、コレ
クタ側へ早く流してしまうことができる。しか
し、このコレクタ電位を正電位に保つことは、ベ
ースをエミツタに対して逆方向バイアス状態、す
なわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にして
も基本的な蓄積動作に変化はない。
蓄積動作状態においては、MOSトランジスタ
48,48′,48″のゲート端子49の電位65
は、リフレツシユ区間と同様、highに保たれ、各
MOSトランジスタは導通状態に保たれる。この
ため、各光センサセルのエミツタは垂直ライン3
8,38′,38″を通して接地されている。強い
光の照射により、ベースにホールが蓄積され、飽
和してくると、すなわちベース電位がエミツタ電
位(接地電位)に対して順方向バイアス状態にな
つてくると、ホールは垂直ライン38,38′,
38″を通して流れ、そこでベース電位変化は停
止し、クリツプされることになる。したがつて、
垂直方向にとなり合う光センサセルのエミツタが
垂直ライン38,38′,38″により共通に接続
されていても、この様に垂直ライン38,38′,
38″を接地しておくと、ブルーミング現象を生
ずることはない。
48,48′,48″のゲート端子49の電位65
は、リフレツシユ区間と同様、highに保たれ、各
MOSトランジスタは導通状態に保たれる。この
ため、各光センサセルのエミツタは垂直ライン3
8,38′,38″を通して接地されている。強い
光の照射により、ベースにホールが蓄積され、飽
和してくると、すなわちベース電位がエミツタ電
位(接地電位)に対して順方向バイアス状態にな
つてくると、ホールは垂直ライン38,38′,
38″を通して流れ、そこでベース電位変化は停
止し、クリツプされることになる。したがつて、
垂直方向にとなり合う光センサセルのエミツタが
垂直ライン38,38′,38″により共通に接続
されていても、この様に垂直ライン38,38′,
38″を接地しておくと、ブルーミング現象を生
ずることはない。
このブルーミング現象をさける方法は、MOS
トランジスタ48,48′,48″を非導通状態に
して、垂直ライン38,38′,38″を浮遊状態
にしていても、基板電位、すなわちコレクタ電位
64を若干負電位にしておき、ホールの蓄積によ
りベース電位が正電位方向に変化してきたとき、
エミツタより先にコレクタ側の方へ流れ出す様に
することにより達成することも可能である。
トランジスタ48,48′,48″を非導通状態に
して、垂直ライン38,38′,38″を浮遊状態
にしていても、基板電位、すなわちコレクタ電位
64を若干負電位にしておき、ホールの蓄積によ
りベース電位が正電位方向に変化してきたとき、
エミツタより先にコレクタ側の方へ流れ出す様に
することにより達成することも可能である。
蓄積区間62に次いで、時刻t3より読出し区間
63になる。この時刻t3において、MOSトラン
ジスタ48,48′,48″のゲート端子49の電
位65をlowにし、かつ水平ライン31,31′,
31″のバツフアMOSトランジスタ33,33′,
33″のゲート端子の電位68をhighにし、それ
ぞれのMOSトランジスタを導通状態とする。但
し、このゲート端子34の電位68をhighにする
タイミングは、時刻t3であることは必須条件では
なく、それより早い時刻であれば良い。
63になる。この時刻t3において、MOSトラン
ジスタ48,48′,48″のゲート端子49の電
位65をlowにし、かつ水平ライン31,31′,
31″のバツフアMOSトランジスタ33,33′,
33″のゲート端子の電位68をhighにし、それ
ぞれのMOSトランジスタを導通状態とする。但
し、このゲート端子34の電位68をhighにする
タイミングは、時刻t3であることは必須条件では
なく、それより早い時刻であれば良い。
時刻t4では、垂直シフトレジスタ32の出力の
うち、水平ライン31に接続されたものが波形6
9のごとくhighとなり、このとき、MOSトラン
ジスタ33が導通状態であるから、この水平ライ
ン31に接続された3つの各光センサセルの読出
しが行なわれる。この読出し動作はすでに前に説
明した通りである。各光センサセルのベース領域
に蓄積された信号電荷により発生した信号電圧
は、そのまま、垂直ライン38,38′,38″に
現われる。このときの垂直シフトレジスタ32か
らのパルス電圧のパルス幅は、第6図に示した様
に、蓄積電圧に対する読出し電圧が、十分直線性
を保つ関係になるパルス幅に設定される。またパ
ルス電圧は先に設明した様に、VBias分だけエミ
ツタに対して順方向バイアスがかかる様調整され
る。
うち、水平ライン31に接続されたものが波形6
9のごとくhighとなり、このとき、MOSトラン
ジスタ33が導通状態であるから、この水平ライ
ン31に接続された3つの各光センサセルの読出
しが行なわれる。この読出し動作はすでに前に説
明した通りである。各光センサセルのベース領域
に蓄積された信号電荷により発生した信号電圧
は、そのまま、垂直ライン38,38′,38″に
現われる。このときの垂直シフトレジスタ32か
らのパルス電圧のパルス幅は、第6図に示した様
に、蓄積電圧に対する読出し電圧が、十分直線性
を保つ関係になるパルス幅に設定される。またパ
ルス電圧は先に設明した様に、VBias分だけエミ
ツタに対して順方向バイアスがかかる様調整され
る。
次いで、時刻t5において、水平シフトレジスタ
39の出力のうち、垂直ライン38に接続された
MOSトランジスタ40のゲートへの出力だけが
波形70のごとくhighとなり、MOSトランジス
タ40が導通状態となり、出力信号は出力ライン
41を通して、出力トランジスタ44に入り、電
流増幅されて出力端子47から出力される。この
様に信号が読出された後、出力ライン41には配
線容量に起因する信号電荷が残つているので、時
刻t6において、MOSトランジスタ42のゲート
端子43にパルス波形71のごとくパルスを印加
し、MOSトランジスタ42を導通状態にして出
力ライン41を接地して、この残留した信号電荷
をリフレツシユしてやるわけである。以下同様に
して、スイツチングMOSトランジスタ40,4
0′,40″を順次導通させて垂直ライン38,3
8′,38″の信号出力を読出す。この様にして水
平に並んだ一ライン分の各光センサセルからの信
号を読出した後、垂直ライン38,38′,3
8″には、出力ライン41と同様、それの配線容
量に起因する信号電荷が残留しているので、各垂
直ライン38,38′,38″に接続されたMOS
トランジスタ48,48′,48″を、それのゲー
ト端子49に波形65で示される様にhighにして
導通させ、この残留信号電荷をリフレツシユす
る。
39の出力のうち、垂直ライン38に接続された
MOSトランジスタ40のゲートへの出力だけが
波形70のごとくhighとなり、MOSトランジス
タ40が導通状態となり、出力信号は出力ライン
41を通して、出力トランジスタ44に入り、電
流増幅されて出力端子47から出力される。この
様に信号が読出された後、出力ライン41には配
線容量に起因する信号電荷が残つているので、時
刻t6において、MOSトランジスタ42のゲート
端子43にパルス波形71のごとくパルスを印加
し、MOSトランジスタ42を導通状態にして出
力ライン41を接地して、この残留した信号電荷
をリフレツシユしてやるわけである。以下同様に
して、スイツチングMOSトランジスタ40,4
0′,40″を順次導通させて垂直ライン38,3
8′,38″の信号出力を読出す。この様にして水
平に並んだ一ライン分の各光センサセルからの信
号を読出した後、垂直ライン38,38′,3
8″には、出力ライン41と同様、それの配線容
量に起因する信号電荷が残留しているので、各垂
直ライン38,38′,38″に接続されたMOS
トランジスタ48,48′,48″を、それのゲー
ト端子49に波形65で示される様にhighにして
導通させ、この残留信号電荷をリフレツシユす
る。
次いで、時刻t8において、垂直シフトレジスタ
32の出力のうち、水平ライン31′に接続され
た出力が波形69′のごとくhighとなり、水平ラ
イン31′に接続された各光センサセルに蓄積電
圧が、各垂直ライン38,38′,38″に読出さ
れるわけである。以下、順次前と同様の動作によ
り、出力端子47から信号が読出される。
32の出力のうち、水平ライン31′に接続され
た出力が波形69′のごとくhighとなり、水平ラ
イン31′に接続された各光センサセルに蓄積電
圧が、各垂直ライン38,38′,38″に読出さ
れるわけである。以下、順次前と同様の動作によ
り、出力端子47から信号が読出される。
以上の説明においては、蓄積区間62と読出し
区間63が明確に区分される様な応用分野、例え
ば最近研究開発が積極的に行なわれているスチル
ビデオに適用される動作状態について説明した
が、テレビカメラの様に蓄積区間62における動
作と読出し区間63における動作が同時に行なわ
れている様な応用分野に関しても、第9図のパル
スタイミングを変更することにより適用可能であ
る。但し、この時のリフレツシユは全画面一括リ
フレツシユではなく、一ライン毎のリフレツシユ
機能が必要である。例えば、水平ライン31に接
続された各光センサセルの信号が読出された後、
時刻t7において各垂直ラインに残留した電荷を消
去するためMOSトランジスタ48,48′,4
8″を導通するが、このとき水平ライン31にリ
フレツシユパルスを印加する。すなわち、波形6
9において時刻t7においても時刻t4と同様、パル
ス電圧、パルス幅の異なるパルスを発生する様な
構成の垂直フシトレジスタを使用することにより
達成することができる。この様にダブルパルス的
動作以外には、第2図の右側に設置した一括リフ
レツシユパルスを印加する機器の代わりに、左側
と同様の第2の垂直シフトレジスタを右側にも設
け、タイミングを左側に設けられた垂直レジスタ
とずらせながら動作させることにより達成させる
ことも可能である。
区間63が明確に区分される様な応用分野、例え
ば最近研究開発が積極的に行なわれているスチル
ビデオに適用される動作状態について説明した
が、テレビカメラの様に蓄積区間62における動
作と読出し区間63における動作が同時に行なわ
れている様な応用分野に関しても、第9図のパル
スタイミングを変更することにより適用可能であ
る。但し、この時のリフレツシユは全画面一括リ
フレツシユではなく、一ライン毎のリフレツシユ
機能が必要である。例えば、水平ライン31に接
続された各光センサセルの信号が読出された後、
時刻t7において各垂直ラインに残留した電荷を消
去するためMOSトランジスタ48,48′,4
8″を導通するが、このとき水平ライン31にリ
フレツシユパルスを印加する。すなわち、波形6
9において時刻t7においても時刻t4と同様、パル
ス電圧、パルス幅の異なるパルスを発生する様な
構成の垂直フシトレジスタを使用することにより
達成することができる。この様にダブルパルス的
動作以外には、第2図の右側に設置した一括リフ
レツシユパルスを印加する機器の代わりに、左側
と同様の第2の垂直シフトレジスタを右側にも設
け、タイミングを左側に設けられた垂直レジスタ
とずらせながら動作させることにより達成させる
ことも可能である。
この時は、すでに説明したような蓄積状態にお
いて、各光センサセルのエミツタおよびコレクタ
の各電位を操作してブルーミングを押えるという
動作の自由度が少なくなる。しかし、基本動作の
所で説明した様に、読出し状態では、ベースに
VBiasなるバイアス電圧を印加したときに高速読
出しができる様な構成としているので、第5図の
グラフからわかる様に、VBiasを印加しない時に、
各光センサセルの飽和により、垂直ライン28,
28′,28″に流れ出す信号電荷分はきわめてわ
ずかであり、ブルーミング現象は、まつたく問題
にはならない。
いて、各光センサセルのエミツタおよびコレクタ
の各電位を操作してブルーミングを押えるという
動作の自由度が少なくなる。しかし、基本動作の
所で説明した様に、読出し状態では、ベースに
VBiasなるバイアス電圧を印加したときに高速読
出しができる様な構成としているので、第5図の
グラフからわかる様に、VBiasを印加しない時に、
各光センサセルの飽和により、垂直ライン28,
28′,28″に流れ出す信号電荷分はきわめてわ
ずかであり、ブルーミング現象は、まつたく問題
にはならない。
また、スミア現象に対しても、本構成例に係る
光電変換装置は、きわめて優れた特性を得ること
ができる。スミア現象は、CCD型撮像装置、特
にフレーム転送型においては、光の照射されてい
る所を電荷転送されるという、動作および構造上
発生する問題であり、インタライン型において
は、特に長波長の光により半導体の深部で発生し
たキヤリアが電荷転送部に蓄積されるために発生
する問題である。
光電変換装置は、きわめて優れた特性を得ること
ができる。スミア現象は、CCD型撮像装置、特
にフレーム転送型においては、光の照射されてい
る所を電荷転送されるという、動作および構造上
発生する問題であり、インタライン型において
は、特に長波長の光により半導体の深部で発生し
たキヤリアが電荷転送部に蓄積されるために発生
する問題である。
また、MOS型撮像装置においては、各光セン
サセルに接地されたスイツチングMOSトランジ
スタのドレイン側に、やはり長波長の光により半
導体深部で発生したキヤリアが蓄積されるために
生じる問題である。
サセルに接地されたスイツチングMOSトランジ
スタのドレイン側に、やはり長波長の光により半
導体深部で発生したキヤリアが蓄積されるために
生じる問題である。
これに対して本構成例に係る光電変換装置で
は、動作および構造上発生するスミア現象はまつ
たくなく、また長波長の光により半導体深部で発
生したキヤリアが蓄積されるという現象もまつた
く生じない。但し、光センサセルのエミツタにお
いて比較的表面近傍で発生したエレクトロンとホ
ールのうち、エレクトロンが蓄積されるという現
象が心配されるが、これは、一括リフレツシユ動
作のときは蓄積動作状態において、エミツタが接
地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラ
のとき応用されるラインリフレツシユ動作のとき
は、水平ブランキングの期間において、垂直ライ
ンに蓄積電圧を読出す前に、垂直ラインを接地し
てリフレツシユするので、この時同時にエミツタ
に一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとん
ど発生しない。この様に、本実施例に係る光電変
換装置では、その構造上および動作上、スミア現
象はほとんど本質的に無視し得る程度しか発生せ
ず、本構成例に係る光電変換装置の大きな利点の
一つである。
は、動作および構造上発生するスミア現象はまつ
たくなく、また長波長の光により半導体深部で発
生したキヤリアが蓄積されるという現象もまつた
く生じない。但し、光センサセルのエミツタにお
いて比較的表面近傍で発生したエレクトロンとホ
ールのうち、エレクトロンが蓄積されるという現
象が心配されるが、これは、一括リフレツシユ動
作のときは蓄積動作状態において、エミツタが接
地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラ
のとき応用されるラインリフレツシユ動作のとき
は、水平ブランキングの期間において、垂直ライ
ンに蓄積電圧を読出す前に、垂直ラインを接地し
てリフレツシユするので、この時同時にエミツタ
に一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとん
ど発生しない。この様に、本実施例に係る光電変
換装置では、その構造上および動作上、スミア現
象はほとんど本質的に無視し得る程度しか発生せ
ず、本構成例に係る光電変換装置の大きな利点の
一つである。
また、蓄積動作状態において、エミツタおよび
コレクタの各電位を操作して、ブルーミング現象
を押えるという動作について前に記述したが、こ
れを利用してγ特性を制御することも可能であ
る。
コレクタの各電位を操作して、ブルーミング現象
を押えるという動作について前に記述したが、こ
れを利用してγ特性を制御することも可能であ
る。
すなわち、蓄積動作の途中において、一時的に
エミツタまたはコレクタの電位である一定の負電
位にし、ベースに蓄積されたキヤリアのうち、こ
の負電位を与えるキヤリア数より多く蓄積されて
いるホールをエミツタまたはコレクタ側へ流して
しまうという動作をさせる。これにより、蓄積電
圧と入射光量に対する関係は、入射光量の小さい
ときはシリコン結晶のもつγ=1の特性を示し、
入射光量の大きい所では、γが1より小さくなる
様な特性を示す。つまり、折線近似的に通常テレ
ビカメラで要求されるγ=0.45の特性をもたせる
ことが可能である。蓄積動作の途中において上記
動作を一度やれば一折線近似となり、エミツタ又
はコレクタに印加する負電位を二度適宜変更して
行なえば、二折線タイプのγ特性を持たせること
も可能である。
エミツタまたはコレクタの電位である一定の負電
位にし、ベースに蓄積されたキヤリアのうち、こ
の負電位を与えるキヤリア数より多く蓄積されて
いるホールをエミツタまたはコレクタ側へ流して
しまうという動作をさせる。これにより、蓄積電
圧と入射光量に対する関係は、入射光量の小さい
ときはシリコン結晶のもつγ=1の特性を示し、
入射光量の大きい所では、γが1より小さくなる
様な特性を示す。つまり、折線近似的に通常テレ
ビカメラで要求されるγ=0.45の特性をもたせる
ことが可能である。蓄積動作の途中において上記
動作を一度やれば一折線近似となり、エミツタ又
はコレクタに印加する負電位を二度適宜変更して
行なえば、二折線タイプのγ特性を持たせること
も可能である。
また、以上の構成例においては、シリコン基板
を共通コレクタとしているが通常バイポーラトラ
ンジスタのごとく埋込n+領域を設け、各ライン
毎にコレクタを分割させる様な構造としてもよ
い。
を共通コレクタとしているが通常バイポーラトラ
ンジスタのごとく埋込n+領域を設け、各ライン
毎にコレクタを分割させる様な構造としてもよ
い。
なお、実際の動作には第9図aに示したパルス
タイミング以外は、垂直シフトレジスタ32、水
平シフトレジスタ39を駆動するためのクロツク
パルスが必要である。
タイミング以外は、垂直シフトレジスタ32、水
平シフトレジスタ39を駆動するためのクロツク
パルスが必要である。
第10図に出力信号に関係する等価回路を示
す。
す。
容量CV80は垂直ライン38,38′,38″
の配線容量であり、容量CH81は出力ライン4
1の配線容量をそれぞれ示している。また第10
図右側の等価回路は、読出し状態におけるもので
あり、スイツチング用MOSトランジスタ40,
40′,40″は導通状態であり、それの導通状態
における抵抗値を抵抗RM82で示している。ま
た増幅用トランジスタ44を抵抗re83および電
流源84を用いた等価回路で示している。出力ラ
イン41の配線容量に起因する電荷蓄積をリフレ
ツシユするためのMOSトランジスタ42は、読
出し状態では非導通状態であり、インピーダンス
が高いので、右側の等価回路では省略している。
の配線容量であり、容量CH81は出力ライン4
1の配線容量をそれぞれ示している。また第10
図右側の等価回路は、読出し状態におけるもので
あり、スイツチング用MOSトランジスタ40,
40′,40″は導通状態であり、それの導通状態
における抵抗値を抵抗RM82で示している。ま
た増幅用トランジスタ44を抵抗re83および電
流源84を用いた等価回路で示している。出力ラ
イン41の配線容量に起因する電荷蓄積をリフレ
ツシユするためのMOSトランジスタ42は、読
出し状態では非導通状態であり、インピーダンス
が高いので、右側の等価回路では省略している。
等価回路の各パラメータは、実際に構成する光
電変換装置の大きさにより決定されるわけである
が、例えば、容量CV80は約4pF位、容量CH81
は約4pF位、MOSトランジスタの導通状態の抵
抗RM82は3KΩ程度、バイポーラトランジスタ
44の電流増幅率βは約100程度として、出力端
子47において観測される出力信号波形を計算し
た例を第11図に示す。
電変換装置の大きさにより決定されるわけである
が、例えば、容量CV80は約4pF位、容量CH81
は約4pF位、MOSトランジスタの導通状態の抵
抗RM82は3KΩ程度、バイポーラトランジスタ
44の電流増幅率βは約100程度として、出力端
子47において観測される出力信号波形を計算し
た例を第11図に示す。
第11図において横軸はスイツチングMOSト
ランジスタ40,40′,40″が導通した瞬間か
らの時間[μs]を、縦軸は垂直ライン38,3
8′,38″の配線容量CV80に、各光センサセ
ルから信号電荷が読出されて1ボルトの電圧がか
かつているときの出力端子47に現われる出力電
圧[V]をそれぞれ示している。
ランジスタ40,40′,40″が導通した瞬間か
らの時間[μs]を、縦軸は垂直ライン38,3
8′,38″の配線容量CV80に、各光センサセ
ルから信号電荷が読出されて1ボルトの電圧がか
かつているときの出力端子47に現われる出力電
圧[V]をそれぞれ示している。
出力信号波形85は負荷抵抗RE45が10KΩ、
86は負荷抵抗RE45が5KΩ、87は負荷抵抗
RE45が2KΩのときのものであり、いずれにお
いてもピーク値は、CV80とCH81の容量分割
により0.5V程度になつている。当然のことなが
ら、負荷抵抗RE45が大きいほうが減衰量は小
さく、望ましい出力波形になつている。立ち上が
り時間は、上記のパラメータ値のとき、約20nsec
と高速である。スイツチングMOSトランジスタ
40,40′,40″の導通状態における抵抗RM
を小さくすることにより、および、配線容量CV,
CHを小さくすることにより、さらに高速の読出
しも可能である。
86は負荷抵抗RE45が5KΩ、87は負荷抵抗
RE45が2KΩのときのものであり、いずれにお
いてもピーク値は、CV80とCH81の容量分割
により0.5V程度になつている。当然のことなが
ら、負荷抵抗RE45が大きいほうが減衰量は小
さく、望ましい出力波形になつている。立ち上が
り時間は、上記のパラメータ値のとき、約20nsec
と高速である。スイツチングMOSトランジスタ
40,40′,40″の導通状態における抵抗RM
を小さくすることにより、および、配線容量CV,
CHを小さくすることにより、さらに高速の読出
しも可能である。
上記構成に係る光センサセルを利用した光電変
換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の
増幅アンプも、MOS型撮像装置に比較してかな
り簡単なものでよい。上記例ではバイポーラトラ
ンジスタ1段のタイプのものを使用した例につい
て説明したが、2段構成のもの等、他の方式を使
うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、CCD
撮像装置における最終段のアンプのMOSトラン
ジスタから発生する画像上目につきやすい1/f
雑音の問題が、本構成例の光電変換装置では発生
せず、きわめてS/N比の良い画質を得ることが
可能である。
換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の
増幅アンプも、MOS型撮像装置に比較してかな
り簡単なものでよい。上記例ではバイポーラトラ
ンジスタ1段のタイプのものを使用した例につい
て説明したが、2段構成のもの等、他の方式を使
うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、CCD
撮像装置における最終段のアンプのMOSトラン
ジスタから発生する画像上目につきやすい1/f
雑音の問題が、本構成例の光電変換装置では発生
せず、きわめてS/N比の良い画質を得ることが
可能である。
次に本発明の光電変換装置の他の実施例に付い
て説明する。
て説明する。
本実施例は、過渡的リフレツシユにおける不都
合を改善するものである。
合を改善するものである。
第9図bに、過渡的リフレツシユ動作、蓄積動
作、読出し動作、そして過渡的リフレツシユ動作
と巡回するときの、エミツタ、ベース、コレクタ
各部における電位レベルを表したものを示す。各
部位の電位レベルは外部的に見た電位であり、内
部のポテンシヤルレベとは一部一致していない所
もある。
作、読出し動作、そして過渡的リフレツシユ動作
と巡回するときの、エミツタ、ベース、コレクタ
各部における電位レベルを表したものを示す。各
部位の電位レベルは外部的に見た電位であり、内
部のポテンシヤルレベとは一部一致していない所
もある。
説明を簡単にするためにエミツタ・ベース間の
拡散電位は除いてある。したがつて、第9図bで
エミツタとベースが同一レベルで表される時に
は、実際にはエミツタベース間に kT/qINND・NA/ni 2 で与えられる拡散電位が存在するわけである。
拡散電位は除いてある。したがつて、第9図bで
エミツタとベースが同一レベルで表される時に
は、実際にはエミツタベース間に kT/qINND・NA/ni 2 で与えられる拡散電位が存在するわけである。
第9図bにおいて、状態、はリフレツシユ
動作を、状態は蓄積動作を、状態、は読出
し動作を、状態はエミツタを接地したときの動
作状態をそれぞれ示す。また電位レベルは0ボル
トを境にして上側が負、下側が正電位をそれぞれ
示す。状態になる前のベース電位はゼロボルト
であつたとし、またコレクタ電位は状態から
まで全て正電位にバイアスされているものとす
る。
動作を、状態は蓄積動作を、状態、は読出
し動作を、状態はエミツタを接地したときの動
作状態をそれぞれ示す。また電位レベルは0ボル
トを境にして上側が負、下側が正電位をそれぞれ
示す。状態になる前のベース電位はゼロボルト
であつたとし、またコレクタ電位は状態から
まで全て正電位にバイアスされているものとす
る。
上記の一連の動作を第9図aのタイミング図と
共に説明する。
共に説明する。
第9図aの波形67のごとく、時刻t1におい
て、端子37に正電位すなわちリフレツシユ電圧
VRHが印加されると、第9図bの状態に電位2
00のごとくベースには、すでに説明した様に Cox/Cox+Cbe+CbcVRH なる分圧がかかる。この電位は時刻t1からt2の間
に次第にゼロ電位に向かつて減少していき、時刻
t2では、第9図bの点線で示した電位201とな
る。この電位は前に説明した様に、過渡的なリフ
レツシユモードにおいて、ベースに残る電位VK
である。時刻t2において、波形67のごとく、リ
フレツシユ電圧VRHがゼロ電圧にもどる瞬間にベ
ースに、ベースには −Cox/Cox+Cbe+CbcVRH なる電圧が前と同様、容量分割により発生するの
で、ベースは残つていた電圧VKと新しく発生し
た電圧との加算された電位となる。すなわち、状
態において示されるベース電位202であり、
これは、 VK−Cox/Cox+Cbe+CbcVRH で与えられる。
て、端子37に正電位すなわちリフレツシユ電圧
VRHが印加されると、第9図bの状態に電位2
00のごとくベースには、すでに説明した様に Cox/Cox+Cbe+CbcVRH なる分圧がかかる。この電位は時刻t1からt2の間
に次第にゼロ電位に向かつて減少していき、時刻
t2では、第9図bの点線で示した電位201とな
る。この電位は前に説明した様に、過渡的なリフ
レツシユモードにおいて、ベースに残る電位VK
である。時刻t2において、波形67のごとく、リ
フレツシユ電圧VRHがゼロ電圧にもどる瞬間にベ
ースに、ベースには −Cox/Cox+Cbe+CbcVRH なる電圧が前と同様、容量分割により発生するの
で、ベースは残つていた電圧VKと新しく発生し
た電圧との加算された電位となる。すなわち、状
態において示されるベース電位202であり、
これは、 VK−Cox/Cox+Cbe+CbcVRH で与えられる。
この様なエミツタに対して逆バイアス状態にお
いて光が入射してくると、この光により発生した
ホールがベース領域に蓄積されるので、状態の
ごとく、入射してくる光の強さに応じてベース電
位202はベース電位203,203′,20
3″のごとく次第に正電位に向つて変化する。こ
の光により発生する電圧をVPとする。
いて光が入射してくると、この光により発生した
ホールがベース領域に蓄積されるので、状態の
ごとく、入射してくる光の強さに応じてベース電
位202はベース電位203,203′,20
3″のごとく次第に正電位に向つて変化する。こ
の光により発生する電圧をVPとする。
次いで波形69のごとく、水平ラインに垂直シ
フトレジスタより電圧、すなわち、読出し電圧
VRが印加されると、ベースには Cox/Cox+Cbe+CbcVR なる電圧が加算されるので、光がまつたく照射さ
れないときのベース電位204は VK+Cox/Cox+Cbe+Cbc(VR−VRH) となる。このときの電位204は前に説明したご
とく、エミツタに対して0.5〜0.6V程度順方向に
バイアス状態になる様に、設定される。また、ベ
ース電位205,205′,205″はそれぞれ VK+VP+Cox(VR−VRH)/Cox+Cbe+Cbc VK+VP′+Cox(VR−VRH)/Cox+Cbe+Cbc VK+VP″+Cox(VR−VRH)/Cox+Cbe+Cbc で与えられる。
フトレジスタより電圧、すなわち、読出し電圧
VRが印加されると、ベースには Cox/Cox+Cbe+CbcVR なる電圧が加算されるので、光がまつたく照射さ
れないときのベース電位204は VK+Cox/Cox+Cbe+Cbc(VR−VRH) となる。このときの電位204は前に説明したご
とく、エミツタに対して0.5〜0.6V程度順方向に
バイアス状態になる様に、設定される。また、ベ
ース電位205,205′,205″はそれぞれ VK+VP+Cox(VR−VRH)/Cox+Cbe+Cbc VK+VP′+Cox(VR−VRH)/Cox+Cbe+Cbc VK+VP″+Cox(VR−VRH)/Cox+Cbe+Cbc で与えられる。
ベース電位がこの様にエミツタに対して、順方
向バイアスされると、エミツタ側からエレクトロ
ンの注入がおこり、エミツタ電位は次第に正電位
方向に動いていくことになる。光が照射されなか
つたときのベース電位204に対するエミツタ電
位206は、順方向バイアスを0.5〜0.6Vに設定
した時読出しパルス幅が1〜2μs位のとき、約50
〜100mV程度であり、この電圧をVBとすると、
エミツタ電位207,207′,207″は前の例
の様に0.1μs以上のパルス幅であれば直線性は十
分確保されるので、それぞれVP+VB、VP′+VB、
VP″+VBとなる。
向バイアスされると、エミツタ側からエレクトロ
ンの注入がおこり、エミツタ電位は次第に正電位
方向に動いていくことになる。光が照射されなか
つたときのベース電位204に対するエミツタ電
位206は、順方向バイアスを0.5〜0.6Vに設定
した時読出しパルス幅が1〜2μs位のとき、約50
〜100mV程度であり、この電圧をVBとすると、
エミツタ電位207,207′,207″は前の例
の様に0.1μs以上のパルス幅であれば直線性は十
分確保されるので、それぞれVP+VB、VP′+VB、
VP″+VBとなる。
ある一定の読出し時間の後、波形69のごとく
読出し電圧VRがゼロ電位になつた時点で、ベー
スには −Cox/Cox+Cbe+Cbc・VR なる電圧が加算されるので、状態のごとくベー
ス電位は、読出しパルスが印加される前の状態、
すなわち逆バイアス状態になり、エミツタの電位
変化は停止する。すなわち、このときのベース電
位208は VK−Cox/Cox+Cbe+Cbc・VRH ベース電位209,209′,209″はそれぞ
れ、 VK+VP−Cox/Cox+Cbe+Cbc・VRH VK+VP′−Cox/Cox+Cbe+Cbc・VRH VK+VP″−Cox/Cox+Cbe+Cbc・VRH で与えられる。これは読出しが始まる前の状態
とまつたく同じである。
読出し電圧VRがゼロ電位になつた時点で、ベー
スには −Cox/Cox+Cbe+Cbc・VR なる電圧が加算されるので、状態のごとくベー
ス電位は、読出しパルスが印加される前の状態、
すなわち逆バイアス状態になり、エミツタの電位
変化は停止する。すなわち、このときのベース電
位208は VK−Cox/Cox+Cbe+Cbc・VRH ベース電位209,209′,209″はそれぞ
れ、 VK+VP−Cox/Cox+Cbe+Cbc・VRH VK+VP′−Cox/Cox+Cbe+Cbc・VRH VK+VP″−Cox/Cox+Cbe+Cbc・VRH で与えられる。これは読出しが始まる前の状態
とまつたく同じである。
この状態において、エミツタ側の光情報信号
が外部へ読出されるわけである。この読出しが終
つた後、各スイツチングMOSトランジスタ48,
48′,48″が導通状態となり、エミツタが接地
されて状態のごとく、エミツタはゼロ電位とな
る。これで、リフレツシユ動作、蓄積動作、読出
し動作と一巡し、次に状態にもどるわけである
が、この時、最初にリフレツシユ動作に入る前
は、ベース電位がゼロ電位からスタートしたのに
対して、一巡してきた後はベース電位が VK−Cox/Cox+Cbe+Cbc・VRH およびそれに、それぞれVP,VP′VP″が加算され
た電位に変化していることになる。したがつて、
この状態で、リフレツシユ電圧VRHが印加された
としてもベース電位はそれぞれVK,VK+VP,VK
+VP′,VK+VP″になるだけであり、これでは、
ベースに十分な順方向バイアスがかからず、光の
強くあたつた所は順方向バイアス量が大きいので
光情報は消えるものの、光の弱い部分の情報は消
えずに残るということが生ずることは第8図に示
したリフレツシユ動作の計算例から見てもあきら
かである。
が外部へ読出されるわけである。この読出しが終
つた後、各スイツチングMOSトランジスタ48,
48′,48″が導通状態となり、エミツタが接地
されて状態のごとく、エミツタはゼロ電位とな
る。これで、リフレツシユ動作、蓄積動作、読出
し動作と一巡し、次に状態にもどるわけである
が、この時、最初にリフレツシユ動作に入る前
は、ベース電位がゼロ電位からスタートしたのに
対して、一巡してきた後はベース電位が VK−Cox/Cox+Cbe+Cbc・VRH およびそれに、それぞれVP,VP′VP″が加算され
た電位に変化していることになる。したがつて、
この状態で、リフレツシユ電圧VRHが印加された
としてもベース電位はそれぞれVK,VK+VP,VK
+VP′,VK+VP″になるだけであり、これでは、
ベースに十分な順方向バイアスがかからず、光の
強くあたつた所は順方向バイアス量が大きいので
光情報は消えるものの、光の弱い部分の情報は消
えずに残るということが生ずることは第8図に示
したリフレツシユ動作の計算例から見てもあきら
かである。
この様な現象は過渡的リフレツシユモード独特
のものであり、完全リフレツシユモードでは、ベ
ース電位は必ずゼロ電位になるまで長いリフレツ
シユ時間をとるために、この様な問題は生じな
い。
のものであり、完全リフレツシユモードでは、ベ
ース電位は必ずゼロ電位になるまで長いリフレツ
シユ時間をとるために、この様な問題は生じな
い。
以上述べたような点を改善し高速リフレツシユ
が可能な第1図に示す本発明の実施例について以
下に説明する。今まで述べてきたリフレツシユの
方法は、ベースにMOSキヤパシタを通してパル
スを印加し、ベース電位を正電位とすることによ
り行なつていた。すなわち、ベースが正電位のと
き、ベース・コレクタ間接合ダイオードDbcが、
導通状態になり、ホールがベースより流れだすこ
とにより、ベース電位が接地電位に向かつて、減
少していくときの過渡的状態、すなわち過渡的リ
フレツシユあるいは、ベース電位が完全に接地電
位になる完全リフレツシユを用いていたわけであ
る。pベースの場合には、所定の量のホールがベ
ースから無くなつているので、リフレツシユパル
スを除去した状態では、pベースは負に帯電し、
所定の負電圧になる。
が可能な第1図に示す本発明の実施例について以
下に説明する。今まで述べてきたリフレツシユの
方法は、ベースにMOSキヤパシタを通してパル
スを印加し、ベース電位を正電位とすることによ
り行なつていた。すなわち、ベースが正電位のと
き、ベース・コレクタ間接合ダイオードDbcが、
導通状態になり、ホールがベースより流れだすこ
とにより、ベース電位が接地電位に向かつて、減
少していくときの過渡的状態、すなわち過渡的リ
フレツシユあるいは、ベース電位が完全に接地電
位になる完全リフレツシユを用いていたわけであ
る。pベースの場合には、所定の量のホールがベ
ースから無くなつているので、リフレツシユパル
スを除去した状態では、pベースは負に帯電し、
所定の負電圧になる。
これに対して以下に述べる本発明の実施例は、
各光センサセルにMOSトランジスタを負荷して、
ベースから光励起によつて蓄積されたホールを取
りのぞき所定の負電圧にするという考え方により
リフレツシユを行なうことを可能にした光電変換
装置に関するものである。
各光センサセルにMOSトランジスタを負荷して、
ベースから光励起によつて蓄積されたホールを取
りのぞき所定の負電圧にするという考え方により
リフレツシユを行なうことを可能にした光電変換
装置に関するものである。
以下第1図a,b,cを用いて、くわしく説明
する。
する。
第1図aは基本光センサセルを二次元的にいく
つか配列したときの一部を示す平面図であり、第
1図bはa図のAA′断面図、第1図cは、二次元
的にいくつかの基本光センサセルを配置したとき
の回路構成をそれぞれ示す図である。
つか配列したときの一部を示す平面図であり、第
1図bはa図のAA′断面図、第1図cは、二次元
的にいくつかの基本光センサセルを配置したとき
の回路構成をそれぞれ示す図である。
第1図aにおいてエミツタ領域7、読出し用の
垂直ライン8およびこの配線とエミツタ領域7と
のコンタクト19、p領域6、およびMOSキヤ
パシタ9で構成されている所は第4図に示したも
のとまつたく同じである。
垂直ライン8およびこの配線とエミツタ領域7と
のコンタクト19、p領域6、およびMOSキヤ
パシタ9で構成されている所は第4図に示したも
のとまつたく同じである。
ただし、MOSキヤパシタ9は、第4図に示し
た実施例では読出しおよびリフレツシユの各動作
において共通に使用されているが本実施例では後
で述べるように読出し動作として使用される。
た実施例では読出しおよびリフレツシユの各動作
において共通に使用されているが本実施例では後
で述べるように読出し動作として使用される。
第4図に示した実施例と異なるのは、各光セン
サセルにリフレツシユ用のpチヤンネルMOSト
ランジスタが付加されている点である。すなわち
第1図bの断面図を見ると明らかな様に光センサ
セルのp領域6とこのp領域6と切り離された所
に、拡散、イオン注入等で形成されたp領域22
0、両者の間のn型チヤンネルドープ領域、酸化
膜領域3、およびゲート電極221より構成され
るpチヤンネルMOSトランジスタが付加されて
いる。この新しく形成されるp領域220は、光
センサセルのp領域6を形成するとき同時に作ら
れ、また、各領域間のチヤンネルになるn型領域
は、イオン注入技術等を用いてソース・ドレイン
間がパンチスルーしない様に、n型の不純物濃度
を増加させるチヤンネルドープがなされる。少々
プロセス数は増すが、pMOSトランジスタのソー
ス・ドレイン間のパンチスルーを抑えるためには
p領域220を表面近傍にごく薄く作ることも有
効である。
サセルにリフレツシユ用のpチヤンネルMOSト
ランジスタが付加されている点である。すなわち
第1図bの断面図を見ると明らかな様に光センサ
セルのp領域6とこのp領域6と切り離された所
に、拡散、イオン注入等で形成されたp領域22
0、両者の間のn型チヤンネルドープ領域、酸化
膜領域3、およびゲート電極221より構成され
るpチヤンネルMOSトランジスタが付加されて
いる。この新しく形成されるp領域220は、光
センサセルのp領域6を形成するとき同時に作ら
れ、また、各領域間のチヤンネルになるn型領域
は、イオン注入技術等を用いてソース・ドレイン
間がパンチスルーしない様に、n型の不純物濃度
を増加させるチヤンネルドープがなされる。少々
プロセス数は増すが、pMOSトランジスタのソー
ス・ドレイン間のパンチスルーを抑えるためには
p領域220を表面近傍にごく薄く作ることも有
効である。
このpチヤンネルMOSトランジスタのゲート
221は第1図aの平面図のごとく、MOSキヤ
パシタ電極9と共通接続され、水平ライン10を
通してパルスが印加される様構成されている。ま
たpチヤンネルMOSトランジスタのp領域すな
わちドレイン領域220は水平ライン223とコ
ンタクト222を介して接続されている。
221は第1図aの平面図のごとく、MOSキヤ
パシタ電極9と共通接続され、水平ライン10を
通してパルスが印加される様構成されている。ま
たpチヤンネルMOSトランジスタのp領域すな
わちドレイン領域220は水平ライン223とコ
ンタクト222を介して接続されている。
従つて、水平ライン10と水平ライン223お
よび垂直ライン8は多層配線技術によつて形成さ
れ、それぞれの間は、絶縁膜により絶縁されてい
るわけである。
よび垂直ライン8は多層配線技術によつて形成さ
れ、それぞれの間は、絶縁膜により絶縁されてい
るわけである。
第1図cは以上で説明した構造をもつ光センサ
セルのベース領域と共通なソース領域、配線10
と共通接続されたゲート領域をもつpチヤンネル
MOSトランジスタが各光センサセルに付加され
ていることである。
セルのベース領域と共通なソース領域、配線10
と共通接続されたゲート領域をもつpチヤンネル
MOSトランジスタが各光センサセルに付加され
ていることである。
以下に本実施例の動作について説明する。
光励起によるホールのベースの蓄積動作の前
は、第9図bの状態の様にベース領域は負電圧
にバイアスされている。また電荷蓄積動作では状
態の様に光によつて発生したホールがベース領
域に蓄積され、光の強さに応じてベースの電位は
正の方向に向かつて変化していく。この状態にお
いて配線10を介して、読出しパルス電圧VRが
印加されると状態のごとく、ベース電位が正電
位になされ、ベースに蓄積された情報がエミツタ
側に読出されることになる。また読出しパルス電
圧VRが接地電位になされた時に状態となり、
またエミツタ側から垂直ラインを通して情報が外
部へ出力された後、垂直ラインの配線8を通して
エミツタが接地され状態となるのは、すでに前
に説明した実施例と同じ動作をするわけである。
は、第9図bの状態の様にベース領域は負電圧
にバイアスされている。また電荷蓄積動作では状
態の様に光によつて発生したホールがベース領
域に蓄積され、光の強さに応じてベースの電位は
正の方向に向かつて変化していく。この状態にお
いて配線10を介して、読出しパルス電圧VRが
印加されると状態のごとく、ベース電位が正電
位になされ、ベースに蓄積された情報がエミツタ
側に読出されることになる。また読出しパルス電
圧VRが接地電位になされた時に状態となり、
またエミツタ側から垂直ラインを通して情報が外
部へ出力された後、垂直ラインの配線8を通して
エミツタが接地され状態となるのは、すでに前
に説明した実施例と同じ動作をするわけである。
読出しパルスが配線10に印加された時、第1
図aに示す様に、光センサセル224から読出し
が行なわれるが、この時、同時に光センサセル2
24′に接続されたpチヤンネルMOSトランジス
タのゲートにも同一の読出しパルスが印加され
る。しかし、この読出しパルスは正のパルスであ
り、これによりpチヤンネルMOSトランジスタ
が導通状態になることはなく、何ら光センサセル
224′には影響をおよぼさない。
図aに示す様に、光センサセル224から読出し
が行なわれるが、この時、同時に光センサセル2
24′に接続されたpチヤンネルMOSトランジス
タのゲートにも同一の読出しパルスが印加され
る。しかし、この読出しパルスは正のパルスであ
り、これによりpチヤンネルMOSトランジスタ
が導通状態になることはなく、何ら光センサセル
224′には影響をおよぼさない。
第9図bの状態のごとく、各光センサセルの
ベース電位が光の強度に応じて変化している状態
において、配線10に負のパルスに印加する。こ
の負のパルスによりpチヤンネルMOSトランジ
スタは導通状態になされ、光センサセル224′
のベース電位は、配線223に供給されている負
の電源電圧を−VSRとすると、−(VSR−VTH)にな
る。ただし、−VTHはpMOSトランジスタのしき
い値電圧である。
ベース電位が光の強度に応じて変化している状態
において、配線10に負のパルスに印加する。こ
の負のパルスによりpチヤンネルMOSトランジ
スタは導通状態になされ、光センサセル224′
のベース電位は、配線223に供給されている負
の電源電圧を−VSRとすると、−(VSR−VTH)にな
る。ただし、−VTHはpMOSトランジスタのしき
い値電圧である。
既に述べた様に、前述した構成に係る光センサ
セルを利用した光電変換装置では、最終段の増幅
アンプがきわめて簡単なもので良いことから、最
終段の増幅アンプを一つだけ設ける第2図に示し
た実施例のごときタイプではなく、増幅アンプを
複数個設置して、一つの画面を複数に分割して読
出す様な構成とすることも可能である。
セルを利用した光電変換装置では、最終段の増幅
アンプがきわめて簡単なもので良いことから、最
終段の増幅アンプを一つだけ設ける第2図に示し
た実施例のごときタイプではなく、増幅アンプを
複数個設置して、一つの画面を複数に分割して読
出す様な構成とすることも可能である。
第12図に、分割読出し方式の一例を示す。第
12図に示す実施例は、水平方向を3分割とし最
終段アンプを3つ設置した例である。基本的な動
作は第2図の実施例および第9図のタイミング図
を用いて説明したものとほとんど同じであるが、
この第12図の実施例では、3つの等価な水平シ
フトレジスタ100,101,102を設け、こ
れらの始動パルスを印加するための端子103に
始動パルスが入ると、1列目、(n+1)列目、
(2n+1)列目(nは整数であり、この実施例で
は水平方向絵素数は3n個である。)に接続された
各センサセルの出力が同時に読出されることにな
る。次の時点では、2列目、(n+2)列目、
(2n+2)列目が読出されることになる。この実
施例によれば、一本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキヤンニン
グ周波数は、一つの最終段アンプをつけた方式に
比較して1/3の周波数で良く、水平シフトレンジ
スタが簡単になり、かつ光電変換装置からの出力
信号をアナログデイジタル変換して、信号処理す
る様な用途には、高速のアナログ・デイジタル変
換器は不必要であり、分割読出し方式の大きな利
点である。
12図に示す実施例は、水平方向を3分割とし最
終段アンプを3つ設置した例である。基本的な動
作は第2図の実施例および第9図のタイミング図
を用いて説明したものとほとんど同じであるが、
この第12図の実施例では、3つの等価な水平シ
フトレジスタ100,101,102を設け、こ
れらの始動パルスを印加するための端子103に
始動パルスが入ると、1列目、(n+1)列目、
(2n+1)列目(nは整数であり、この実施例で
は水平方向絵素数は3n個である。)に接続された
各センサセルの出力が同時に読出されることにな
る。次の時点では、2列目、(n+2)列目、
(2n+2)列目が読出されることになる。この実
施例によれば、一本の水平ライン分を読出す時間
が固定されている時は、水平方向のスキヤンニン
グ周波数は、一つの最終段アンプをつけた方式に
比較して1/3の周波数で良く、水平シフトレンジ
スタが簡単になり、かつ光電変換装置からの出力
信号をアナログデイジタル変換して、信号処理す
る様な用途には、高速のアナログ・デイジタル変
換器は不必要であり、分割読出し方式の大きな利
点である。
第12図に示した実施例では、等価な水平シフ
トレジスタを3つ設けた方式であつたが、同様な
機能は、水平シフトレジスタ1つだけでももたせ
ることが可能である。この場合の実施例を第13
図に示す。
トレジスタを3つ設けた方式であつたが、同様な
機能は、水平シフトレジスタ1つだけでももたせ
ることが可能である。この場合の実施例を第13
図に示す。
第13図の実施例は、第12図に示した実施例
のうちの水平スイツチングMOSトランジスタと、
最終段アンプの中間の部分だけを書いたものであ
り、他の部分は、第12図の実施例と同じである
から省略している。
のうちの水平スイツチングMOSトランジスタと、
最終段アンプの中間の部分だけを書いたものであ
り、他の部分は、第12図の実施例と同じである
から省略している。
この実施例では、1つの水平シフトレジスタ1
04からの出力を1列目、(n+1)列目、(2n
+1)列目のスイツチングMOSトランジスタの
ゲートに接続し、それらのラインを同時に読出す
ようにしている。次の時点では、2列目、(n+
2)列目、(2n+2)列目が読出されるわけであ
る。
04からの出力を1列目、(n+1)列目、(2n
+1)列目のスイツチングMOSトランジスタの
ゲートに接続し、それらのラインを同時に読出す
ようにしている。次の時点では、2列目、(n+
2)列目、(2n+2)列目が読出されるわけであ
る。
この実施例によれば、各スイツチングMOSト
ランジスタのゲートへの配線は増加するものの、
水平シフトレジスタとしては1つだけで動作が可
能である。
ランジスタのゲートへの配線は増加するものの、
水平シフトレジスタとしては1つだけで動作が可
能である。
第12図、13図の例では出力アンプを3個設
けた例を示したが、この数はその目的に応じてさ
らに多くしてもよいことはもちろんである。
けた例を示したが、この数はその目的に応じてさ
らに多くしてもよいことはもちろんである。
第12図、第13図の実施例ではいずれも、水
平シフトレジスタ、垂直シフトレジスタの始動パ
ルスおよびクロツクパルスは省略しているが、こ
れらは、他のリフレツシユパルスと同様、同一チ
ツプ内に設けたクロツクパルス発生器あるいは、
他のチツプ上に設けられたクロツクパルス発生器
から供給される。
平シフトレジスタ、垂直シフトレジスタの始動パ
ルスおよびクロツクパルスは省略しているが、こ
れらは、他のリフレツシユパルスと同様、同一チ
ツプ内に設けたクロツクパルス発生器あるいは、
他のチツプ上に設けられたクロツクパルス発生器
から供給される。
この分割読出し方式では、水平ライン一括又は
全画面一括リフレツシユを行なうと、n列目と
(n+1)列目の光センサセル間では、わずか蓄
積時間が異なり、これにより、暗電流成分および
信号成分に、わずかの不連続性が生じ、画像上目
についてくる可能性も考えられるが、これの量は
わずかであり、実用上問題はない。また、これ
が、許容限度以上になつてきた場合でも、外部回
路を用いて、それを補正することは、キヨシ状波
を発生させ、これと暗電流成分との減算およびこ
れと信号成分の乗除算により行なう従来の補正技
術を使用することにより容易に可能である。
全画面一括リフレツシユを行なうと、n列目と
(n+1)列目の光センサセル間では、わずか蓄
積時間が異なり、これにより、暗電流成分および
信号成分に、わずかの不連続性が生じ、画像上目
についてくる可能性も考えられるが、これの量は
わずかであり、実用上問題はない。また、これ
が、許容限度以上になつてきた場合でも、外部回
路を用いて、それを補正することは、キヨシ状波
を発生させ、これと暗電流成分との減算およびこ
れと信号成分の乗除算により行なう従来の補正技
術を使用することにより容易に可能である。
この様な光電変換装置を用いて、カラー画像を
撮像する時は、光電変換装置の上に、ストライプ
フイルタあるいは、モザイクフイルタ等をオンチ
ツプ化したり、又は、別に作つたカラーフイルタ
を貼合わせることによりカラー信号を得ることが
可能である。
撮像する時は、光電変換装置の上に、ストライプ
フイルタあるいは、モザイクフイルタ等をオンチ
ツプ化したり、又は、別に作つたカラーフイルタ
を貼合わせることによりカラー信号を得ることが
可能である。
一例として、R,S,Bのストライプ・フイル
タを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終
段アンプよりR信号、G信号、B信号を得ること
が可能である。これの一実施例を第14図に示
す。この第14図は第13図と同様、水平シフト
レジスタのまわりだけを示している。他は第2図
および第12図と同じであり、ただ1列目はRの
カラーフイルタ、2列目はGのカラーフイルタ、
3列目はBのカラーフイルタ、4列目はRのカラ
ーフイルタという様にカラーフイルタがついてい
るものとする。第14図に示すごとく、1列目、
4列目、7列目…の各垂直ラインは出力ライン1
10に接続され、これはR信号をとりだす。又2
列目、5列目、8列目…の各垂直ラインは出力ラ
イン111に接続され、これはG信号をとりだ
す。又同様にして、3列目、6列目、9列目…の
各垂直ラインは出力ライン112に接続されたB
信号をとりだす。出力ライン110,111,1
12はそれぞれオンチツプ化されたリフレツシユ
用MOSトランジスタおよび最終段アンプ、例え
ばエミツタフオロアタイプのバイポーラトランジ
スタに接続され、各カラー信号が別々に出力され
るわけである。
タを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終
段アンプよりR信号、G信号、B信号を得ること
が可能である。これの一実施例を第14図に示
す。この第14図は第13図と同様、水平シフト
レジスタのまわりだけを示している。他は第2図
および第12図と同じであり、ただ1列目はRの
カラーフイルタ、2列目はGのカラーフイルタ、
3列目はBのカラーフイルタ、4列目はRのカラ
ーフイルタという様にカラーフイルタがついてい
るものとする。第14図に示すごとく、1列目、
4列目、7列目…の各垂直ラインは出力ライン1
10に接続され、これはR信号をとりだす。又2
列目、5列目、8列目…の各垂直ラインは出力ラ
イン111に接続され、これはG信号をとりだ
す。又同様にして、3列目、6列目、9列目…の
各垂直ラインは出力ライン112に接続されたB
信号をとりだす。出力ライン110,111,1
12はそれぞれオンチツプ化されたリフレツシユ
用MOSトランジスタおよび最終段アンプ、例え
ばエミツタフオロアタイプのバイポーラトランジ
スタに接続され、各カラー信号が別々に出力され
るわけである。
本発明の他の実施例に係る光電変換装置を構成
する光センサセルの他の例の基本構造および動作
を説明するための図を第15図に示す。またそれ
の等価回路および全体の回路構成図を第16図a
に示す。
する光センサセルの他の例の基本構造および動作
を説明するための図を第15図に示す。またそれ
の等価回路および全体の回路構成図を第16図a
に示す。
第15図に示す光センサセルは、同一の水平ス
キヤンパルスにより読出し動作、およびラインリ
フレツシユを同時に行なうことを可能とした光セ
ンサセルである。第15図において、すでに第4
図で示した構成と異なる点は、第4図の場合水平
ライン配線10に接続されるMOSキヤパシタ電
極9が一つだけであつたものが上下に隣接する光
センサセルの側にもMOSキヤパシタ電極120
が接続され、1つの光センサセルからみた時に、
ダブルコンデンサタイプとなつていること、およ
び図において上下に隣接する光センサセルのエミ
ツタ7,7′は2層配線にされた配線8、およ
び配線121、(第15図では、垂直ラインが
1本に見えるが、絶縁層を介して2本のラインが
配置されている)に交互に接続、すなわちエミツ
タ7はコンタクトホール19を通して配線8
に、エミツタ7′はコンタクトホール19′を通し
て配線121にそれぞれ接続されていることが
異なつている。
キヤンパルスにより読出し動作、およびラインリ
フレツシユを同時に行なうことを可能とした光セ
ンサセルである。第15図において、すでに第4
図で示した構成と異なる点は、第4図の場合水平
ライン配線10に接続されるMOSキヤパシタ電
極9が一つだけであつたものが上下に隣接する光
センサセルの側にもMOSキヤパシタ電極120
が接続され、1つの光センサセルからみた時に、
ダブルコンデンサタイプとなつていること、およ
び図において上下に隣接する光センサセルのエミ
ツタ7,7′は2層配線にされた配線8、およ
び配線121、(第15図では、垂直ラインが
1本に見えるが、絶縁層を介して2本のラインが
配置されている)に交互に接続、すなわちエミツ
タ7はコンタクトホール19を通して配線8
に、エミツタ7′はコンタクトホール19′を通し
て配線121にそれぞれ接続されていることが
異なつている。
これは第16図aの等価回路をみるとより明ら
かとなる。すなわち、光センサセル152のベー
スに接続されたMOSキヤパシタ150は水平ラ
イン31に接続され、MOSキヤパシタ151は
水平ライン31′に接続されている。また光セン
サセル152の図において下に隣接する光センサ
セル152′のMOSキヤパシタ150′は共通す
る水平ライン31′に接続されている。
かとなる。すなわち、光センサセル152のベー
スに接続されたMOSキヤパシタ150は水平ラ
イン31に接続され、MOSキヤパシタ151は
水平ライン31′に接続されている。また光セン
サセル152の図において下に隣接する光センサ
セル152′のMOSキヤパシタ150′は共通す
る水平ライン31′に接続されている。
光センサセル152のエミツタは垂直ライン3
8に、光センサセル152′のエミツタは垂直ラ
イン138に、光センサセル152″のエミツタ
は垂直ライン38という様にそれぞれ交互に接続
されている。
8に、光センサセル152′のエミツタは垂直ラ
イン138に、光センサセル152″のエミツタ
は垂直ライン38という様にそれぞれ交互に接続
されている。
第16図aの等価回路では、以上述べた基本の
光センサセル部以外で、第2図の撮像装置と異な
るのは、垂直ライン38をリフレツシユするため
のスイツチングMOSトランジスタ48のほかに
垂直ライン138をリフレツシユするためのスイ
ツチングMOSトランジスタ148、および垂直
ライン38を選択するスイツチングMOSトラン
ジスタ40のほか垂直ライン138を選択するた
めのスイツチングMOSトランジスタ140が追
加され、また出力アンプ系が一つ増設されてい
る。この出力系の構成は、各ラインをリフレツシ
ユするためのスイツチングMOSトランジスタ4
8、および148が接続されている様な構成と
し、さらに水平スキヤン用のスイツチングMOS
トランジスタを用いる第16図bに示す様にして
出力アンプを一つだけにする構成もまた可能であ
る。第16図bでは第16図aの垂直ライン選択
および出力アンプ系の部分だけを示している。
光センサセル部以外で、第2図の撮像装置と異な
るのは、垂直ライン38をリフレツシユするため
のスイツチングMOSトランジスタ48のほかに
垂直ライン138をリフレツシユするためのスイ
ツチングMOSトランジスタ148、および垂直
ライン38を選択するスイツチングMOSトラン
ジスタ40のほか垂直ライン138を選択するた
めのスイツチングMOSトランジスタ140が追
加され、また出力アンプ系が一つ増設されてい
る。この出力系の構成は、各ラインをリフレツシ
ユするためのスイツチングMOSトランジスタ4
8、および148が接続されている様な構成と
し、さらに水平スキヤン用のスイツチングMOS
トランジスタを用いる第16図bに示す様にして
出力アンプを一つだけにする構成もまた可能であ
る。第16図bでは第16図aの垂直ライン選択
および出力アンプ系の部分だけを示している。
この第15図の光センサセルおよび第16図a
に示す実施例によれば、次の様な動作が可能であ
る。すなわち、今水平ライン31に接続された各
光センサセルの読出し動作が終了し、テレビ動作
における水平ブランキング期間にある時、垂直シ
フトレジスタ32からの出力パルスが水平ライン
31′に出力されるMOSキヤパシタ151を通し
て、読出しの終了した光センサセル152をリフ
レツシユする。このとき、スイツチングMOSト
ランジスタ48は導通状態にされ、垂直ライン3
8は接地されている。
に示す実施例によれば、次の様な動作が可能であ
る。すなわち、今水平ライン31に接続された各
光センサセルの読出し動作が終了し、テレビ動作
における水平ブランキング期間にある時、垂直シ
フトレジスタ32からの出力パルスが水平ライン
31′に出力されるMOSキヤパシタ151を通し
て、読出しの終了した光センサセル152をリフ
レツシユする。このとき、スイツチングMOSト
ランジスタ48は導通状態にされ、垂直ライン3
8は接地されている。
また、水平ライン31′に接続されたMOSキヤ
パシタ150′を通して光センサセル152′の出
力が垂直ライン138に読出される。このとき当
然のことながらスイツチングMOSトランジスタ
148は非導通状態になされ、垂直ライン138
は浮遊状態となつているわけである。この様に一
つの垂直スキヤンパルスにより、すでに読出しを
終了した光センサセルのリフレツシユと、次のラ
インの光センサセルの読出しが同一のパルスで同
時的に行なうことが可能である。このときすでに
説明した様にリフレツシユする時の電圧と読出し
の時の電圧は、読出し時には、高速読出しの必要
性からバイアス電圧をかけるので異なつてくる
が、これは第15図に示すごとく、MOSキヤパ
シタ電極9およびMOSキヤパシタ電極120の
面積を変えることにより各電極に同一の電圧が印
加されても各光センサセルのベースには異なる電
圧がかかる様な構成をとることにより達成されて
いる。
パシタ150′を通して光センサセル152′の出
力が垂直ライン138に読出される。このとき当
然のことながらスイツチングMOSトランジスタ
148は非導通状態になされ、垂直ライン138
は浮遊状態となつているわけである。この様に一
つの垂直スキヤンパルスにより、すでに読出しを
終了した光センサセルのリフレツシユと、次のラ
インの光センサセルの読出しが同一のパルスで同
時的に行なうことが可能である。このときすでに
説明した様にリフレツシユする時の電圧と読出し
の時の電圧は、読出し時には、高速読出しの必要
性からバイアス電圧をかけるので異なつてくる
が、これは第15図に示すごとく、MOSキヤパ
シタ電極9およびMOSキヤパシタ電極120の
面積を変えることにより各電極に同一の電圧が印
加されても各光センサセルのベースには異なる電
圧がかかる様な構成をとることにより達成されて
いる。
すなわち、リフレツシユ用MOSキヤパシタの
面積は、読出し用MOSキヤパシタの面積にくら
べて小さくなつている。この例のように、センサ
セル全部を一括リフレツシユするのではなく、一
ラインずつリフレツシユしていく場合には、第4
図bに示される様にコレクタをn型あるいはn基
板で構成しておいてもよいが、水平ラインごとに
コレクタを分離して設けたほうが望ましいことが
ある。コレクタが基板になつている場合には、全
光センサセルのコレクタが共通領域となつている
ため、蓄積および受光読出し状態ではコレクタに
一定のバイアス電圧が加わつた状態になつてい
る。もちろん、すでに説明したようにコレクタに
バイアス電圧が加わつた状態でも浮遊ベースのリ
フレツシユは、エミツタの間で行なえる。ただ
し、この場合には、ベース領域のリフレツシユが
行なわれると同時に、リフレツシユパルスが印加
されたセルのエミツタコレクタ間に無駄な電流が
流れ、消費電力を大きくするという欠点が伴う。
こうした欠点を克服するためには、全センサセル
のコレクタを共通領域とせずに、各水平ラインに
並ぶセンサセルのコレクタは共通になるが、各水
平ラインごとのコレクタは互いに分離された構造
にする。すなわち、第4図の構造に関連させて説
明すれば、基板はp型にして、p型基板中にコレ
クタ各水平ラインごとに互いに分離されたn+埋
込領域を設けた構造にする。隣り合う水平ライン
のn+埋込領域の分離は、p領域を間に介在させ
る構造でもよい。水平ラインに沿つて埋込まれる
コレクタのキヤパシタを減少させるには、絶縁物
分離の方が優れている。第4図では、コレクタが
基板で構成されているから、センサセルを囲む分
離領域はすべてほとんど同じ深さまで設けられて
いる。一方、各水平ラインごとのコレクタを互い
に分離するには、水平ライン方向の分離領域を垂
直ライン方向の分離領域より必要な値だけ深くし
ておくことになる。
面積は、読出し用MOSキヤパシタの面積にくら
べて小さくなつている。この例のように、センサ
セル全部を一括リフレツシユするのではなく、一
ラインずつリフレツシユしていく場合には、第4
図bに示される様にコレクタをn型あるいはn基
板で構成しておいてもよいが、水平ラインごとに
コレクタを分離して設けたほうが望ましいことが
ある。コレクタが基板になつている場合には、全
光センサセルのコレクタが共通領域となつている
ため、蓄積および受光読出し状態ではコレクタに
一定のバイアス電圧が加わつた状態になつてい
る。もちろん、すでに説明したようにコレクタに
バイアス電圧が加わつた状態でも浮遊ベースのリ
フレツシユは、エミツタの間で行なえる。ただ
し、この場合には、ベース領域のリフレツシユが
行なわれると同時に、リフレツシユパルスが印加
されたセルのエミツタコレクタ間に無駄な電流が
流れ、消費電力を大きくするという欠点が伴う。
こうした欠点を克服するためには、全センサセル
のコレクタを共通領域とせずに、各水平ラインに
並ぶセンサセルのコレクタは共通になるが、各水
平ラインごとのコレクタは互いに分離された構造
にする。すなわち、第4図の構造に関連させて説
明すれば、基板はp型にして、p型基板中にコレ
クタ各水平ラインごとに互いに分離されたn+埋
込領域を設けた構造にする。隣り合う水平ライン
のn+埋込領域の分離は、p領域を間に介在させ
る構造でもよい。水平ラインに沿つて埋込まれる
コレクタのキヤパシタを減少させるには、絶縁物
分離の方が優れている。第4図では、コレクタが
基板で構成されているから、センサセルを囲む分
離領域はすべてほとんど同じ深さまで設けられて
いる。一方、各水平ラインごとのコレクタを互い
に分離するには、水平ライン方向の分離領域を垂
直ライン方向の分離領域より必要な値だけ深くし
ておくことになる。
各水平ラインごとにコレクタが分離されていれ
ば、読出しが終つて、リフレツシユ動作が始まる
時に、その水平ラインのコレクタの電圧を接地す
れば、前述したようなエミツタコレクタ間電流は
流れず、消費電力の増加をもたらさない。リフレ
ツシユが終つて光信号による電荷蓄積動作に入る
時に、ふたたびコレクタ領域には所定のバイアス
電圧を印加する。
ば、読出しが終つて、リフレツシユ動作が始まる
時に、その水平ラインのコレクタの電圧を接地す
れば、前述したようなエミツタコレクタ間電流は
流れず、消費電力の増加をもたらさない。リフレ
ツシユが終つて光信号による電荷蓄積動作に入る
時に、ふたたびコレクタ領域には所定のバイアス
電圧を印加する。
また第16図aの等価回路によれば、各水平ラ
インごとに出力は出力端子47および147に交
互に出力されることになる。これは、すでに説明
したごとく、第16図bの様な構成にすることに
より一つのアンプから出力をとりだすことも可能
である。
インごとに出力は出力端子47および147に交
互に出力されることになる。これは、すでに説明
したごとく、第16図bの様な構成にすることに
より一つのアンプから出力をとりだすことも可能
である。
以上説明した様に本実施例によれば、比較的簡
単な構成で、ラインリフレツシユが可能となり、
通常のテレビカメラ等の応用分野にも適用するこ
とができる。
単な構成で、ラインリフレツシユが可能となり、
通常のテレビカメラ等の応用分野にも適用するこ
とができる。
本発明の他の実施例としては、光センサセルに
複数のエミツタを設けた構成あるいは、一つのエ
ミツタに複数のコンタクトを設けた構成により、
一つの光センサセルから複数の出力をとりだすタ
イプが考えられる。
複数のエミツタを設けた構成あるいは、一つのエ
ミツタに複数のコンタクトを設けた構成により、
一つの光センサセルから複数の出力をとりだすタ
イプが考えられる。
これは本発明による光電変換装置の各光センサ
セルが増幅機能をもつことから、一つの光センサ
セルから複数の出力をとりだすために、各光セン
サセルに複数の配線容量が接続されても、光セン
サセルの内部で発生した蓄積電圧VPが、まつた
く減衰することなしに各出力に読出すことが可能
であることに起因している。
セルが増幅機能をもつことから、一つの光センサ
セルから複数の出力をとりだすために、各光セン
サセルに複数の配線容量が接続されても、光セン
サセルの内部で発生した蓄積電圧VPが、まつた
く減衰することなしに各出力に読出すことが可能
であることに起因している。
この様に、各光センサセルから複数の出力をと
りだすことができる構成により、各光センサセル
を多数配列してなる光電変換装置に対して信号処
理あるいは雑音対策等に対して多くの利点を付加
することが可能である。
りだすことができる構成により、各光センサセル
を多数配列してなる光電変換装置に対して信号処
理あるいは雑音対策等に対して多くの利点を付加
することが可能である。
次に本発明に係る光電変換装置の一製法例につ
いて説明する。第17図に、選択エピタキシヤル
成長(N.Endo et al,“Novel device isolation
technology with selected epitaxial growth”
Tech.Dig.of 1982 IEDM,pp.241−244参照)を
用いたその製法の一例を示す。
いて説明する。第17図に、選択エピタキシヤル
成長(N.Endo et al,“Novel device isolation
technology with selected epitaxial growth”
Tech.Dig.of 1982 IEDM,pp.241−244参照)を
用いたその製法の一例を示す。
1〜10×1016cm-3程度の不純物濃度のn形Si基
板1の裏面側に、コンタクト用のn+領域11を、
AsあるいはPの拡散で設ける。n+領域からのオ
ートドーピングを防ぐために、図には示さないが
酸化膜及び窒化膜を裏面に通常は設けておく。
板1の裏面側に、コンタクト用のn+領域11を、
AsあるいはPの拡散で設ける。n+領域からのオ
ートドーピングを防ぐために、図には示さないが
酸化膜及び窒化膜を裏面に通常は設けておく。
基板1は、不純物濃度及び酸素濃度が均一に制
御されたものを用いる。すなわち、キヤリアライ
ンタイムがウエハで十分に長くかつ均一な結晶ウ
エハを用いる。その様なものとしては例えば
MCZ法による結晶が適している。基板1の表面
に略々1μm程度の酸化膜をウエツト酸化により
形成する。すなわち、H2O雰囲気かあるいは
(H2+O2)雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、900℃程度の
温度での高圧酸化が適している。
御されたものを用いる。すなわち、キヤリアライ
ンタイムがウエハで十分に長くかつ均一な結晶ウ
エハを用いる。その様なものとしては例えば
MCZ法による結晶が適している。基板1の表面
に略々1μm程度の酸化膜をウエツト酸化により
形成する。すなわち、H2O雰囲気かあるいは
(H2+O2)雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、900℃程度の
温度での高圧酸化が適している。
その上に、たとえば2〜4μm程度の厚さの
SiO2膜をCVDで堆積する。(N2+SiH4+O2)ガ
ス系で300〜500℃程度の温度で所望の厚さの
SiO2膜を堆積する。O2/SiH4のモル比は温度に
もよるが4〜40程度に設定する。フオトリソグラ
フイ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、(CF4+
H2),C2F4,CH2F2等のガスを用いたリアクテイ
ブイオンエツチングで除去する(第17図の工程
a)、例えば、10×10μm2に1画素を設ける場合
には、10μmピツチのメツシユ状にSiO2膜を残
す。SiO2膜の幅はたとえば2μm程度に選ばれる。
リアクテイブイオンエツチングによる表面のダメ
ージ層及び汚染層を、Ar/Cl2ガス系プラズマエ
ツチングかウエツトエツチングによつて除去した
後、超高真空中における蒸着かもしくは、ロード
ロツク形式で十分に雰囲気が清浄になされたスパ
ツタ、あるいは、SiH4ガスにCO2レーザ光線を
照射する減圧光CVDで、アモルフアスシリコン
301を堆積する(第17図の工程b)、CBrF3,
CCl2F2,Cl2等のガスを用いたリアクテイブイオ
ンエツチングによる異方性エツチによりSiO2層
側面に堆積している以外のアモルフアスシリコン
を除去する(第17図の工程c)、前と同様に、
ダメージ層と汚染層を十分除去した後、シリコン
基板表面を十分に洗浄し、(H2+SiH2,Cl2+
HCl)ガス系によりシリコン層の選択成長を行な
う。数10Torrの減圧状態で成長は行ない、基板
温度は900〜1000℃、HClのモル比をある程度以
上高い値に設定する。HClの量が少なすぎると選
択成長は起こらない。シリコン基板上にはシリコ
ン結晶層が成長するが、SiO2層上のシリコンは
HClによつてエツチングされてしまうため、SiO2
層上にはシリコンは堆積しない(第17図d)。
n-層5の厚さは例えば3〜5μm程度である。不
純物濃度は好ましくは1012〜1016cm-3程度に設定
する。もちろん、この範囲をずれてもよいが、
pn-接合の拡散電位で完全に空乏化するかもしく
はコレクタに動作電圧を印加した状態では、少な
くともn-領域が完全に空乏化するような不純物
濃度および厚さに選ぶのが望ましい。
SiO2膜をCVDで堆積する。(N2+SiH4+O2)ガ
ス系で300〜500℃程度の温度で所望の厚さの
SiO2膜を堆積する。O2/SiH4のモル比は温度に
もよるが4〜40程度に設定する。フオトリソグラ
フイ工程により、セル間の分離領域となる部分の
酸化膜を残して他の領域の酸化膜は、(CF4+
H2),C2F4,CH2F2等のガスを用いたリアクテイ
ブイオンエツチングで除去する(第17図の工程
a)、例えば、10×10μm2に1画素を設ける場合
には、10μmピツチのメツシユ状にSiO2膜を残
す。SiO2膜の幅はたとえば2μm程度に選ばれる。
リアクテイブイオンエツチングによる表面のダメ
ージ層及び汚染層を、Ar/Cl2ガス系プラズマエ
ツチングかウエツトエツチングによつて除去した
後、超高真空中における蒸着かもしくは、ロード
ロツク形式で十分に雰囲気が清浄になされたスパ
ツタ、あるいは、SiH4ガスにCO2レーザ光線を
照射する減圧光CVDで、アモルフアスシリコン
301を堆積する(第17図の工程b)、CBrF3,
CCl2F2,Cl2等のガスを用いたリアクテイブイオ
ンエツチングによる異方性エツチによりSiO2層
側面に堆積している以外のアモルフアスシリコン
を除去する(第17図の工程c)、前と同様に、
ダメージ層と汚染層を十分除去した後、シリコン
基板表面を十分に洗浄し、(H2+SiH2,Cl2+
HCl)ガス系によりシリコン層の選択成長を行な
う。数10Torrの減圧状態で成長は行ない、基板
温度は900〜1000℃、HClのモル比をある程度以
上高い値に設定する。HClの量が少なすぎると選
択成長は起こらない。シリコン基板上にはシリコ
ン結晶層が成長するが、SiO2層上のシリコンは
HClによつてエツチングされてしまうため、SiO2
層上にはシリコンは堆積しない(第17図d)。
n-層5の厚さは例えば3〜5μm程度である。不
純物濃度は好ましくは1012〜1016cm-3程度に設定
する。もちろん、この範囲をずれてもよいが、
pn-接合の拡散電位で完全に空乏化するかもしく
はコレクタに動作電圧を印加した状態では、少な
くともn-領域が完全に空乏化するような不純物
濃度および厚さに選ぶのが望ましい。
通常入手できるHClガスには大量の水分が含ま
れているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになつて、到底高品
質のエピタキシヤル成長は望めない。水分の多い
HClは、ボンベに入つている状態でボンベの材料
と反応し鉄分を中心とする重金属を大量に含むこ
とになつて、重金属汚染の多いエピタキシヤル層
になり易い。光センサセルに使用するエピタキシ
ヤル層は、暗電流成分が少ない程望ましいわけで
あるから、重金属による汚染は極限まで抑える必
要がある。SiH2Cl2に超高純度の材料を使用する
ことはもちろんであるが、HClには特に水分の少
ない、望ましくは少なくとも水分含有量が
0.5ppm以下のものを使用する。もちろん、水分
含有量は少ない程よい。エピタキシヤル成長層を
さらに高品質にするには、基板をまず1150〜1250
℃程度の高温処理で表面近傍から酸素を除去し
て、その後800℃程度の長時間熱処理により基板
内部にマイクロデイフエクトを多数発生させ、デ
ヌーデツトゾーンを有するイントリシツクゲツタ
リングの行える基板にしておくこともきわめて有
効である。分離領域としてのSiO2層4が存在し
た状態でのエピタキシヤル成長を行なうわけであ
るから、SiO2からの酸素のとり込みを少なくす
るため、成長温度は低いほど望ましい。通常よく
使われる高周波加熱法では、カーボンサセプタか
らの汚染が多くて、より一層の低温化は難しい。
反応室内にカーボンサセプタなど持込まないラン
プ加熱によるウエハ直接加熱法が成長雰囲気をも
つともクリーンにできて、高品質エピタキシヤル
層を低温で成長させられる。
れているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになつて、到底高品
質のエピタキシヤル成長は望めない。水分の多い
HClは、ボンベに入つている状態でボンベの材料
と反応し鉄分を中心とする重金属を大量に含むこ
とになつて、重金属汚染の多いエピタキシヤル層
になり易い。光センサセルに使用するエピタキシ
ヤル層は、暗電流成分が少ない程望ましいわけで
あるから、重金属による汚染は極限まで抑える必
要がある。SiH2Cl2に超高純度の材料を使用する
ことはもちろんであるが、HClには特に水分の少
ない、望ましくは少なくとも水分含有量が
0.5ppm以下のものを使用する。もちろん、水分
含有量は少ない程よい。エピタキシヤル成長層を
さらに高品質にするには、基板をまず1150〜1250
℃程度の高温処理で表面近傍から酸素を除去し
て、その後800℃程度の長時間熱処理により基板
内部にマイクロデイフエクトを多数発生させ、デ
ヌーデツトゾーンを有するイントリシツクゲツタ
リングの行える基板にしておくこともきわめて有
効である。分離領域としてのSiO2層4が存在し
た状態でのエピタキシヤル成長を行なうわけであ
るから、SiO2からの酸素のとり込みを少なくす
るため、成長温度は低いほど望ましい。通常よく
使われる高周波加熱法では、カーボンサセプタか
らの汚染が多くて、より一層の低温化は難しい。
反応室内にカーボンサセプタなど持込まないラン
プ加熱によるウエハ直接加熱法が成長雰囲気をも
つともクリーンにできて、高品質エピタキシヤル
層を低温で成長させられる。
反応室におけるウエハ支持具は、より蒸気圧の
低い超高純度溶融サフアイアが適している。原材
料ガスの予熱が容易に行え、かつ大流量のガスが
流れている状態でもウエハ面内温度を均一化し易
い、すなわちサーマルストレスがほとんど発生し
ないランプ加熱によるウエハ直接加熱法は、高品
質エピタキシヤル層を得るのに適している。成長
時にウエハ表面への紫外線照射は、エピタキシヤ
ル層の品質をさらに向上させる。
低い超高純度溶融サフアイアが適している。原材
料ガスの予熱が容易に行え、かつ大流量のガスが
流れている状態でもウエハ面内温度を均一化し易
い、すなわちサーマルストレスがほとんど発生し
ないランプ加熱によるウエハ直接加熱法は、高品
質エピタキシヤル層を得るのに適している。成長
時にウエハ表面への紫外線照射は、エピタキシヤ
ル層の品質をさらに向上させる。
分離領域4となるSiO2層の側壁にはアモルフ
アスシリコンが堆積している(第17図の工程
c)。アモルフアスシリコンは固相成長で単結晶
化し易いため、SiO2分離領域4との界面近傍の
結晶が非常に優れたものになる。高抵抗n-層5
を選択エピタキシヤル成長により形成した後(第
17図の工程d)、表面濃度1〜20×1016cm-3程
度のP領域6を、ドープトオキサイドからの拡散
か、あるいは低ドーズのイオン注入層をソースと
した拡散により所定の深さまで形成する。p領域
6の深さはたとえば0.6〜1μm程度である。
アスシリコンが堆積している(第17図の工程
c)。アモルフアスシリコンは固相成長で単結晶
化し易いため、SiO2分離領域4との界面近傍の
結晶が非常に優れたものになる。高抵抗n-層5
を選択エピタキシヤル成長により形成した後(第
17図の工程d)、表面濃度1〜20×1016cm-3程
度のP領域6を、ドープトオキサイドからの拡散
か、あるいは低ドーズのイオン注入層をソースと
した拡散により所定の深さまで形成する。p領域
6の深さはたとえば0.6〜1μm程度である。
p領域6の厚さと不純物濃度は以下のような考
えで決定する。感度を上げようとすれば、p領域
6の不純物濃度を下げてCbeを小さくすることが
望ましい。Cbeは略々次のように与えられる。
えで決定する。感度を上げようとすれば、p領域
6の不純物濃度を下げてCbeを小さくすることが
望ましい。Cbeは略々次のように与えられる。
Cbe=Aeε(q・NA/2εVbi)1/2
ただし、Vbiはエミツタ・ベース間拡散電位で
あり、 Vbi=kT/qlnNDNA/ni で与えられる。ここで、εはシリコン結晶の誘電
率、NDはエミツタの不純物濃度、NAはベースの
エミツタに隣接する部分の不純物密度、niは眞性
キヤリア濃度である。MAを小さくするほどCbe
は小さくなつて、感度は上昇するが、NAをあま
り小さくしすぎるとベース領域が動作状態で完全
に空乏化してパンチングスルー状態になつてしま
うため、あまり低くは出来ない。ベース領域が完
全に空乏化してパンチングスルー状態にならない
程度に設定する。
あり、 Vbi=kT/qlnNDNA/ni で与えられる。ここで、εはシリコン結晶の誘電
率、NDはエミツタの不純物濃度、NAはベースの
エミツタに隣接する部分の不純物密度、niは眞性
キヤリア濃度である。MAを小さくするほどCbe
は小さくなつて、感度は上昇するが、NAをあま
り小さくしすぎるとベース領域が動作状態で完全
に空乏化してパンチングスルー状態になつてしま
うため、あまり低くは出来ない。ベース領域が完
全に空乏化してパンチングスルー状態にならない
程度に設定する。
その後、シリコン基板表面に(H2+O2)ガス
系スチーム酸化により数10Åから数100Å程度の
厚さの熱酸化膜3を、800〜900℃程度の温度で形
成する。その上に、(SiH4+NH3)系ガスの
CVDで窒化膜(Si3N4)302を500〜1500Å程
度の厚さで形成する。形成温度は700〜900℃程度
である。NH3ガスも、HClガスと並んで通常入
手できる製品は、大量に水分を含んでいる。水分
の多いNH3ガスを原材料に使うと、酸素濃度の
多い窒化膜となり、再現性に乏しくなると同時
に、その後のSiO2膜との選択エツチングで選択
比が取れないという結果を招く。NH3ガスも、
少なくとも水分含有量が0.5ppm以下のものにす
る。水分含有量は少ない程望ましいことはいうま
でもない。窒化膜302の上にさらにPSG膜3
00をCVDにより堆積する。ガス系は、たとえ
ば、(N2+SiH4+O2+PH3)を用いて、300〜
450℃程度の温度で2000〜3000Å程度の厚さの
PSG膜をCVDにより堆積する(第17図の工程
e)。2度のマスク合わせ工程を含むフオトリソ
グラフイー工程により、n+領域7上と、リフレ
ツシユ及び読出しパルス印加電極上に、Asドー
プのポリシリコン膜304を堆積する。この場合
pドープのポリシリコン膜を使つてもよい。たと
えば、2回のフオトリソグラフイー工程により、
エミツタ上は、PSG膜、Si3N4膜、SiO2膜をすべ
て除去し、リフレツシユおよび読出しパルス印加
電極を設ける部分には下地のSiO2膜を残して、
PSG膜とSi3N4膜のみエツチングする。その後、
Asドープのポリシリコンを、(N2+SiH4+
AsH3)もしくは(H2+SiH4+AsH3)ガスで
CVD法により堆積する。堆積温度は550℃〜700
℃程度、膜厚は1000〜2000Åである。ノンドープ
のポリシリコンをCVD法で堆積しておいて、そ
の後As又はPを拡散してももちろんよい。エミ
ツタとリフレツシユ及び読出しパルス印加電極上
を除いた他の部分のポリシリコン膜をマスク合わ
せフオトリソグラフイー工程の後エツチングで除
去する。さらに、PSG膜をエツチングすると、
リフトオフによりPSG膜に堆積していたポリシ
リコンはセルフアライン的に除去されてしまう
(第17図の工程f)。ポリシリコン膜のエツチン
グはC2Cl2F4、(CBrF3+Cl2)等のガス系でエツ
チングし、Si3N4膜はCH2F2等のガスでエツチン
グする。
系スチーム酸化により数10Åから数100Å程度の
厚さの熱酸化膜3を、800〜900℃程度の温度で形
成する。その上に、(SiH4+NH3)系ガスの
CVDで窒化膜(Si3N4)302を500〜1500Å程
度の厚さで形成する。形成温度は700〜900℃程度
である。NH3ガスも、HClガスと並んで通常入
手できる製品は、大量に水分を含んでいる。水分
の多いNH3ガスを原材料に使うと、酸素濃度の
多い窒化膜となり、再現性に乏しくなると同時
に、その後のSiO2膜との選択エツチングで選択
比が取れないという結果を招く。NH3ガスも、
少なくとも水分含有量が0.5ppm以下のものにす
る。水分含有量は少ない程望ましいことはいうま
でもない。窒化膜302の上にさらにPSG膜3
00をCVDにより堆積する。ガス系は、たとえ
ば、(N2+SiH4+O2+PH3)を用いて、300〜
450℃程度の温度で2000〜3000Å程度の厚さの
PSG膜をCVDにより堆積する(第17図の工程
e)。2度のマスク合わせ工程を含むフオトリソ
グラフイー工程により、n+領域7上と、リフレ
ツシユ及び読出しパルス印加電極上に、Asドー
プのポリシリコン膜304を堆積する。この場合
pドープのポリシリコン膜を使つてもよい。たと
えば、2回のフオトリソグラフイー工程により、
エミツタ上は、PSG膜、Si3N4膜、SiO2膜をすべ
て除去し、リフレツシユおよび読出しパルス印加
電極を設ける部分には下地のSiO2膜を残して、
PSG膜とSi3N4膜のみエツチングする。その後、
Asドープのポリシリコンを、(N2+SiH4+
AsH3)もしくは(H2+SiH4+AsH3)ガスで
CVD法により堆積する。堆積温度は550℃〜700
℃程度、膜厚は1000〜2000Åである。ノンドープ
のポリシリコンをCVD法で堆積しておいて、そ
の後As又はPを拡散してももちろんよい。エミ
ツタとリフレツシユ及び読出しパルス印加電極上
を除いた他の部分のポリシリコン膜をマスク合わ
せフオトリソグラフイー工程の後エツチングで除
去する。さらに、PSG膜をエツチングすると、
リフトオフによりPSG膜に堆積していたポリシ
リコンはセルフアライン的に除去されてしまう
(第17図の工程f)。ポリシリコン膜のエツチン
グはC2Cl2F4、(CBrF3+Cl2)等のガス系でエツ
チングし、Si3N4膜はCH2F2等のガスでエツチン
グする。
次に、PSG膜305を、すでに述べたような
ガス系のCVD法で堆積した後、マスク合わせ工
程とエツチング工程とにより、リフレツシユパル
ス及び読出しパルス電極用ポリシリコン膜上にコ
ンタクトホールを開ける。こうした状態で、Al,
Al−Si,Al−Cu−Si等の金属を真空蒸着もしく
はスパツタによつて堆積するか、あるいは
(CH3)3AlやAlCl3を原材料ガスとするプラズマ
CVD法、あるいはまた上記原材料ガスのAl−C
ボンドやAl−Clボンドを直接光照射により切断
する光照射CVD法によりAlを堆積する。
(CH3)3AlやAlCl3を原材料ガスとして上記のよう
なCVD法を行なう場合には、大過剰に水素を流
しておく。細くてかつ急峻なコンタクトホールに
Alを堆積するには、水分や酸素混入のまつたく
ないクリーン雰囲気の中で300〜400℃膜厚に基板
温度を上げたCVD法が優れている。第4図に示
された金属配線10のパターニングを終えた後、
層間絶縁膜306をCVD法で堆積する。306
は、前述したPSG膜、あるいはCVD法SiO2膜、
あるいは耐水性等を考慮しする必要がある場合に
は、(SiH4+NH3)ガス系のプラズマCVD法に
よつて形成したSi3N4膜である。Si3N4膜中の水
素の含有量を低く抑えるためには、(SiH4+N2)
ガス系でのプラズマCVD法を使用する。
ガス系のCVD法で堆積した後、マスク合わせ工
程とエツチング工程とにより、リフレツシユパル
ス及び読出しパルス電極用ポリシリコン膜上にコ
ンタクトホールを開ける。こうした状態で、Al,
Al−Si,Al−Cu−Si等の金属を真空蒸着もしく
はスパツタによつて堆積するか、あるいは
(CH3)3AlやAlCl3を原材料ガスとするプラズマ
CVD法、あるいはまた上記原材料ガスのAl−C
ボンドやAl−Clボンドを直接光照射により切断
する光照射CVD法によりAlを堆積する。
(CH3)3AlやAlCl3を原材料ガスとして上記のよう
なCVD法を行なう場合には、大過剰に水素を流
しておく。細くてかつ急峻なコンタクトホールに
Alを堆積するには、水分や酸素混入のまつたく
ないクリーン雰囲気の中で300〜400℃膜厚に基板
温度を上げたCVD法が優れている。第4図に示
された金属配線10のパターニングを終えた後、
層間絶縁膜306をCVD法で堆積する。306
は、前述したPSG膜、あるいはCVD法SiO2膜、
あるいは耐水性等を考慮しする必要がある場合に
は、(SiH4+NH3)ガス系のプラズマCVD法に
よつて形成したSi3N4膜である。Si3N4膜中の水
素の含有量を低く抑えるためには、(SiH4+N2)
ガス系でのプラズマCVD法を使用する。
プラズマCVD法によるダメージを現象させ形
成されたSi3N4膜の電気的耐圧を大きくし、かつ
リーク電流を小さくするには光CVD法による
Si3N4膜がすぐれている。光CVD法には2通りの
方法がある。(SiH4+NH3+Hg)ガス系で外部
から水銀ランプの2537Åの紫外線を照射する方法
と、(SiH4+NH)3ガス系に水銀ランプの1849Å
の紫外線を照射する方法である。いずれも基板温
度は150〜350℃程度である。
成されたSi3N4膜の電気的耐圧を大きくし、かつ
リーク電流を小さくするには光CVD法による
Si3N4膜がすぐれている。光CVD法には2通りの
方法がある。(SiH4+NH3+Hg)ガス系で外部
から水銀ランプの2537Åの紫外線を照射する方法
と、(SiH4+NH)3ガス系に水銀ランプの1849Å
の紫外線を照射する方法である。いずれも基板温
度は150〜350℃程度である。
マスク合わせ工程及びエツチング工程により、
エミツタ7上のポリシリコンに、絶縁膜305,
306を貫通したコンタクトホールをリアクテイ
ブイオンエツチで開けた後、前述した方法でAl,
Al−Si,Al−Cu−Si等の金属を堆積する。この
場合には、コンタクトホールのアスペクト比が大
きいので、CVD法による堆積の方がすぐれてい
る。第1図における金属配線8のパターニングを
終えた後、最終パツシベーシヨン膜としての
Si3N4膜あるいはPSG膜2をCVD法により堆積す
る(第17図g)。
エミツタ7上のポリシリコンに、絶縁膜305,
306を貫通したコンタクトホールをリアクテイ
ブイオンエツチで開けた後、前述した方法でAl,
Al−Si,Al−Cu−Si等の金属を堆積する。この
場合には、コンタクトホールのアスペクト比が大
きいので、CVD法による堆積の方がすぐれてい
る。第1図における金属配線8のパターニングを
終えた後、最終パツシベーシヨン膜としての
Si3N4膜あるいはPSG膜2をCVD法により堆積す
る(第17図g)。
この場合も、光CVD法による膜がすぐれてい
る。12は裏面のAl,Al−Si等による金属電極
である。
る。12は裏面のAl,Al−Si等による金属電極
である。
本発明の光電変換装置の製法には、実に多彩な
工程があり、第17図はほんの一例を述べたに過
ぎない。
工程があり、第17図はほんの一例を述べたに過
ぎない。
本発明の光電変換装置の重要な点は、p領域6
とn-領域5の間及びp領域6とn+領域7の間の
リーク電流を如何に小さく抑えるかにある。n-
領域5の品質を良好にして暗電流を少なくするこ
とはもちろんであるが、酸化膜などによりなる分
離領域4とn-領域5の界面こそが問題である。
第17図では、そのために、あらかじめ分離領域
4の側壁にアモルフアスSiを堆積しておいてエピ
タキシヤル成長を行なう方法を説明した。この場
合には、エピタキシヤル成長中に基板Siからの固
相成長でアモルフアスSiは単結晶化されるわけで
ある。エピタキシヤル成長は、850℃〜1000℃程
度と比較的高い温度で行なわれる。そのため、基
板Siからの固相成長によりアモルフアスSiが単結
晶化される前に、アモルフアスSi中に微結晶が成
長し始めてしまうことが多く、結晶性を悪くする
原因になる。温度が低い方が、固相成長する速度
がアモルフアスSi中に微結晶が成長し始める速度
より相対的にずつと大きくなるから、選択エピタ
キシヤル成長を行なう前に、550℃〜700℃程度の
低温処理で、アモルフアスSiを単結晶しておく
と、界面の特性は改善される。この時、基板Siと
アモルフアスSiの間に酸化膜等の層があると固相
成長の開始が遅れるため、両者の境界にはそうし
た層が含まれないような超高清浄プロセスが必要
である。
とn-領域5の間及びp領域6とn+領域7の間の
リーク電流を如何に小さく抑えるかにある。n-
領域5の品質を良好にして暗電流を少なくするこ
とはもちろんであるが、酸化膜などによりなる分
離領域4とn-領域5の界面こそが問題である。
第17図では、そのために、あらかじめ分離領域
4の側壁にアモルフアスSiを堆積しておいてエピ
タキシヤル成長を行なう方法を説明した。この場
合には、エピタキシヤル成長中に基板Siからの固
相成長でアモルフアスSiは単結晶化されるわけで
ある。エピタキシヤル成長は、850℃〜1000℃程
度と比較的高い温度で行なわれる。そのため、基
板Siからの固相成長によりアモルフアスSiが単結
晶化される前に、アモルフアスSi中に微結晶が成
長し始めてしまうことが多く、結晶性を悪くする
原因になる。温度が低い方が、固相成長する速度
がアモルフアスSi中に微結晶が成長し始める速度
より相対的にずつと大きくなるから、選択エピタ
キシヤル成長を行なう前に、550℃〜700℃程度の
低温処理で、アモルフアスSiを単結晶しておく
と、界面の特性は改善される。この時、基板Siと
アモルフアスSiの間に酸化膜等の層があると固相
成長の開始が遅れるため、両者の境界にはそうし
た層が含まれないような超高清浄プロセスが必要
である。
アモルフアスSiの固相成長には上述したフアー
ナス成長の他に、基板をある程度の温度に保つて
おいて、フツシユランプ加熱あるいは赤外線ラン
プによる、たとえば数秒から数10秒程度のラピツ
ドアニール技術も有効である。こうした技術を使
うときには、SiO2層側壁に堆積するSiは、多結
晶でもよい。ただし、非常にクリーンなプロセス
で堆積し、多結晶体の結晶粒界に酸素、炭素等の
含まれない多結晶Siにしておく必要がある。
ナス成長の他に、基板をある程度の温度に保つて
おいて、フツシユランプ加熱あるいは赤外線ラン
プによる、たとえば数秒から数10秒程度のラピツ
ドアニール技術も有効である。こうした技術を使
うときには、SiO2層側壁に堆積するSiは、多結
晶でもよい。ただし、非常にクリーンなプロセス
で堆積し、多結晶体の結晶粒界に酸素、炭素等の
含まれない多結晶Siにしておく必要がある。
こうしたSiO2側面のSiが単結晶化された後、Si
の選択成長を行うことになる。
の選択成長を行うことになる。
SiO2分離領域4と高抵抗n-領域5界面のリー
ク電流がどうしても問題になる時は、高抵抗n-
領域5のSiO2分離領域4に隣接する部分だけ、
n形の不純物濃度を高くしておくとこのリーク電
流の問題はさけられる。たとえば、分離SiO2領
域4に接触するn-領域5の0.3〜1μm程度の厚さ
の領域だけ、たとえば1〜10×1016cm-3程度にn
形の不純物濃度を高くするのである。この構成は
比較的容易に形成できる。基板1上に略々1μm
程度熱酸化膜を形成した後、その上にCVD法で
堆積する。SiO2膜をまず所要の厚さだけ、所定
の量のPを含んだSiO2膜にしておく。さらにそ
の上にSiO2をCVD法で堆積するということで分
離領域4を作つておく。その後の高温プロセスで
分離領域4中にサンドイツチ状に存在する燐を含
んだSiO2膜から、燐が高抵抗n-領域5中に拡散
して、界面がもつとも不純物濃度が高いという良
好な不純物分布を作る。
ク電流がどうしても問題になる時は、高抵抗n-
領域5のSiO2分離領域4に隣接する部分だけ、
n形の不純物濃度を高くしておくとこのリーク電
流の問題はさけられる。たとえば、分離SiO2領
域4に接触するn-領域5の0.3〜1μm程度の厚さ
の領域だけ、たとえば1〜10×1016cm-3程度にn
形の不純物濃度を高くするのである。この構成は
比較的容易に形成できる。基板1上に略々1μm
程度熱酸化膜を形成した後、その上にCVD法で
堆積する。SiO2膜をまず所要の厚さだけ、所定
の量のPを含んだSiO2膜にしておく。さらにそ
の上にSiO2をCVD法で堆積するということで分
離領域4を作つておく。その後の高温プロセスで
分離領域4中にサンドイツチ状に存在する燐を含
んだSiO2膜から、燐が高抵抗n-領域5中に拡散
して、界面がもつとも不純物濃度が高いという良
好な不純物分布を作る。
すなわち、第18図のような構造に構成するわ
けである。分離領域4が、3層構造に構成されて
いて、308が熱酸化膜SiO2、309は燐を含
んだCVD法SiO2膜、301はCVD法SiO2膜であ
る。分離領域4に隣接して、n-領域5中との間
に、n領域307が、燐を含んだSiO2膜309
からの拡散で形成される。307はセル周辺全部
に形成されている。この構造にすると、ベース・
コレクタ間容量Cbcは大きくなるが、ベース・コ
レクタ間リーク電流は激減する。
けである。分離領域4が、3層構造に構成されて
いて、308が熱酸化膜SiO2、309は燐を含
んだCVD法SiO2膜、301はCVD法SiO2膜であ
る。分離領域4に隣接して、n-領域5中との間
に、n領域307が、燐を含んだSiO2膜309
からの拡散で形成される。307はセル周辺全部
に形成されている。この構造にすると、ベース・
コレクタ間容量Cbcは大きくなるが、ベース・コ
レクタ間リーク電流は激減する。
第17図では、あらかじめ分離用絶縁領域4を
作つておいて、選択エピタキシヤル成長を行なう
例について説明したが、基板上に必要な高抵抗
n-層のエピタキシヤル成長をしておいてから、
分離領域となるべき部分をリアクテイブイオンエ
ツチングによりメツシユ状に切り込んで分離領域
を形成する、Uグループ分離技術(A.Hayasaka
et al,“U−groove isolation technique for
high speed bipolar VLSI′S″,Tech.Dig.of
IEDM.P.62,1982,参照)を使つて行なうこと
も出来る。
作つておいて、選択エピタキシヤル成長を行なう
例について説明したが、基板上に必要な高抵抗
n-層のエピタキシヤル成長をしておいてから、
分離領域となるべき部分をリアクテイブイオンエ
ツチングによりメツシユ状に切り込んで分離領域
を形成する、Uグループ分離技術(A.Hayasaka
et al,“U−groove isolation technique for
high speed bipolar VLSI′S″,Tech.Dig.of
IEDM.P.62,1982,参照)を使つて行なうこと
も出来る。
本発明に係る光電変換装置は、絶縁物より構成
される分離領域に取り囲まれた領域に、その大部
分の領域が半導体ウエハ表面に隣接するベース領
域が浮遊状態になされたバイポーラトランジスタ
を形成し、浮遊状態になされたベース領域の電位
を薄い絶縁層を介して前記ベース領域の一部に設
けた電極により制御することによつて、光情報を
光電変換する装置である。高不純物濃度領域より
なるエミツタ領域が、ベース領域の一部に設けら
れており、このエミツタは水平スキヤンパルスに
より動作するMOSトランジスタに接続されてい
る。前述した、浮遊ベース領域の一部に薄い絶縁
層を介して設けられた電極は、水平ラインに接続
されている。ウエハ内部に、設けられるコレクタ
は、基板で構成されることもあるし、目的によつ
ては反対導電型高抵抗基板に、各水平ラインごと
に分離された高濃度不純物埋込み領域で構成され
る場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレツシユを行なう時の
パルス電圧に対して、信号を読出す時の印加パル
ス電圧は実質的に大きい。実際に、2種類の電圧
を待つパルス列を用いてよいし、ダブルキヤパシ
タ構造で説明したように、リフレツシユ用MOS
キヤパシタ電極の容量Cpxにくらべて読出し用
MOSキヤパシタ電極の容量Cpxを大きくしておい
てもよい。リフレツシユパルス印加により、逆バ
イアス状態になされた浮遊ベース領域に光励起さ
れたキヤリアを蓄積して光信号に基づいた信号を
記憶させ、該信号読出し時には、ベース・エミツ
タ間が順方向に深くバイアスされるように読出し
用パルス電圧を印加して、高速度で信号を読出せ
るようにしたことが特徴である。こうした特徴を
備えていれば、本発明の光電変換装置はいかなる
構造で実現してもよく、前記の実施例に述べられ
た構造に限定されないことはもちろんである。
される分離領域に取り囲まれた領域に、その大部
分の領域が半導体ウエハ表面に隣接するベース領
域が浮遊状態になされたバイポーラトランジスタ
を形成し、浮遊状態になされたベース領域の電位
を薄い絶縁層を介して前記ベース領域の一部に設
けた電極により制御することによつて、光情報を
光電変換する装置である。高不純物濃度領域より
なるエミツタ領域が、ベース領域の一部に設けら
れており、このエミツタは水平スキヤンパルスに
より動作するMOSトランジスタに接続されてい
る。前述した、浮遊ベース領域の一部に薄い絶縁
層を介して設けられた電極は、水平ラインに接続
されている。ウエハ内部に、設けられるコレクタ
は、基板で構成されることもあるし、目的によつ
ては反対導電型高抵抗基板に、各水平ラインごと
に分離された高濃度不純物埋込み領域で構成され
る場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレツシユを行なう時の
パルス電圧に対して、信号を読出す時の印加パル
ス電圧は実質的に大きい。実際に、2種類の電圧
を待つパルス列を用いてよいし、ダブルキヤパシ
タ構造で説明したように、リフレツシユ用MOS
キヤパシタ電極の容量Cpxにくらべて読出し用
MOSキヤパシタ電極の容量Cpxを大きくしておい
てもよい。リフレツシユパルス印加により、逆バ
イアス状態になされた浮遊ベース領域に光励起さ
れたキヤリアを蓄積して光信号に基づいた信号を
記憶させ、該信号読出し時には、ベース・エミツ
タ間が順方向に深くバイアスされるように読出し
用パルス電圧を印加して、高速度で信号を読出せ
るようにしたことが特徴である。こうした特徴を
備えていれば、本発明の光電変換装置はいかなる
構造で実現してもよく、前記の実施例に述べられ
た構造に限定されないことはもちろんである。
たとえば、前記の実施例で説明した構造と導電
型がまつたく反転した構造でも、もちろん同様で
ある。ただし、この時には印加電圧の極性を完全
に反転する必要がある。導電型がまつたく反転し
た構造では、領域はn型になる。すなわち、ベー
スを構成する不純物はAsやPになる。AsやPを
含む領域の表面を酸化すると、AsやPはSi/
SiO2界面のSi側にパイルアツプする。すなわち、
ベース内部に表面から内部に向う強いドリフト電
界が生じて、光励起されたホールはただちにベー
スからコレクタ側に打け、ベースにはエレクトロ
ンが効率よく蓄積される。
型がまつたく反転した構造でも、もちろん同様で
ある。ただし、この時には印加電圧の極性を完全
に反転する必要がある。導電型がまつたく反転し
た構造では、領域はn型になる。すなわち、ベー
スを構成する不純物はAsやPになる。AsやPを
含む領域の表面を酸化すると、AsやPはSi/
SiO2界面のSi側にパイルアツプする。すなわち、
ベース内部に表面から内部に向う強いドリフト電
界が生じて、光励起されたホールはただちにベー
スからコレクタ側に打け、ベースにはエレクトロ
ンが効率よく蓄積される。
ベースがp型の場合には、通常使われる不純物
はボロンである。ボロンを含むp領域表面を熱酸
化すると、ボロンは酸化膜中に取り込まれるた
め、Si/SiO2界面近傍のSi中におけるボロン濃度
はやや内部のボロン濃度より低くなる。この深さ
は、酸化膜厚にもよるが、通常数100Åである。
この界面近傍には、エレクトロンに対する逆ドリ
フト電界が生じ、この領域に光励起されたエレク
トロンは、表面に集められる傾向にある。このま
まだと、この逆ドリフト電界を生じている領域は
不感領域になるが、表面に沿つた一部にn+領域
が、本発明の光電変換装置では存在しているた
め、p領域のSi/SiO2界面に集まつたエレクト
ロンは、このn+領域に再結合される前に流れ込
む。そのために、たとえばボロンがSi/SiO2界
面近傍で減少していて、逆ドリフト電界が生じる
ような領域が存在しても、ほとんど不感領域には
ならない。むしろ、こうした領域がSi/SiO2界
面に存在すると、蓄積されたホールをSi/SiO2
界面から引き離して内部に存在させるようにする
ために、ホールが界面で消滅する効果が無くな
り、p層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。
はボロンである。ボロンを含むp領域表面を熱酸
化すると、ボロンは酸化膜中に取り込まれるた
め、Si/SiO2界面近傍のSi中におけるボロン濃度
はやや内部のボロン濃度より低くなる。この深さ
は、酸化膜厚にもよるが、通常数100Åである。
この界面近傍には、エレクトロンに対する逆ドリ
フト電界が生じ、この領域に光励起されたエレク
トロンは、表面に集められる傾向にある。このま
まだと、この逆ドリフト電界を生じている領域は
不感領域になるが、表面に沿つた一部にn+領域
が、本発明の光電変換装置では存在しているた
め、p領域のSi/SiO2界面に集まつたエレクト
ロンは、このn+領域に再結合される前に流れ込
む。そのために、たとえばボロンがSi/SiO2界
面近傍で減少していて、逆ドリフト電界が生じる
ような領域が存在しても、ほとんど不感領域には
ならない。むしろ、こうした領域がSi/SiO2界
面に存在すると、蓄積されたホールをSi/SiO2
界面から引き離して内部に存在させるようにする
ために、ホールが界面で消滅する効果が無くな
り、p層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。
なお、本発明に係る光電変換装置は以上述べた
固体撮像装置の外に、たとえば、画像入力装置、
フアクシミリ、ワークステイシヨン、デジタル複
写機、ワープロ等の画像入力装置、OCR、バー
コード読取り装置、カメラ、ビデオカメラ、8ミ
リカメラ等のオートフオーカス用の光電変換被写
体検出装置等にも応用できる。
固体撮像装置の外に、たとえば、画像入力装置、
フアクシミリ、ワークステイシヨン、デジタル複
写機、ワープロ等の画像入力装置、OCR、バー
コード読取り装置、カメラ、ビデオカメラ、8ミ
リカメラ等のオートフオーカス用の光電変換被写
体検出装置等にも応用できる。
以上説明したきたように本発明の光電変換装置
は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキヤリアを蓄積する
ものである。すなわち、Base Store Image
Sensorと呼ばれるべき装置であり、BASISと略
称する。
は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキヤリアを蓄積する
ものである。すなわち、Base Store Image
Sensorと呼ばれるべき装置であり、BASISと略
称する。
本発明の光電変換装置は、1個のトランジスタ
で1画素を構成できるため高密度化がきわめて容
易であり、同時にその構造からブルーミング、ス
ミアが少なく、かつ高感度である、そのダイナミ
ツクレンジは広く取れ、内部増幅機能を有するた
め配線容量によらず大きな信号電圧を発生するた
め低録音でかつ周辺回路が容易になるという特徴
を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。
で1画素を構成できるため高密度化がきわめて容
易であり、同時にその構造からブルーミング、ス
ミアが少なく、かつ高感度である、そのダイナミ
ツクレンジは広く取れ、内部増幅機能を有するた
め配線容量によらず大きな信号電圧を発生するた
め低録音でかつ周辺回路が容易になるという特徴
を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。
[発明の効果]
本発明によれば、制御電極領域の電位が主電極
領域とは独立的に制御されるので出力電圧信号の
良好な直線性を確保しつつ高速での読み出しが可
能となる。
領域とは独立的に制御されるので出力電圧信号の
良好な直線性を確保しつつ高速での読み出しが可
能となる。
本発明によれば、いかなる光量の光が照射され
た時でも、残像やノイズやセル毎の出力のばらつ
きがほとんど問題とならず、且つより一層優れた
高速リフレツシユができる。
た時でも、残像やノイズやセル毎の出力のばらつ
きがほとんど問題とならず、且つより一層優れた
高速リフレツシユができる。
第1図は本発明の実施例に係る光センサセルを
示し、aは断面図、bはその等価回路図、cは回
路構成図である。第2図は本発明に係る光電変換
装置の一構成例の回路図である。第3図から第8
図までは、本発明に係る光センサセルの主要構造
及び基本動作を説明するための図である。第3図
は読出し動作時の等価回路図、第4図aは平面
図、bは断面図、cは等価回路図であり、第5図
は読出し時間と読出し電圧との関係を示すグラ
フ、第6図aは蓄積電圧と読出し時間との関係
を、第6図bはバイアス電圧と読出し時間との関
係をそれぞれ示すグラフ、第7図はリフレツシユ
動作時の等価回路図、第8図a〜Cはリフレツシ
ユ時間とベース電位との関係を示すグラフであ
る。第9図から第11図までは、第2図の光電変
換装置の説明図であり、第9図aはパルスタイミ
ング図、第9図bは各動作時に電位分布を示すグ
ラフである。第10図は出力信号に関係する等価
回路図、第11図は導通した瞬間からの出力電圧
を時間との関係で示すグラフである。第12,1
3及び第14図は他の光電変換装置を示す回路図
である。第15図は本発明の変形例の主要構造を
説明するための平面図である。第16図は第15
図に示す光センサセルにより構成した光電変換装
置の回路構成図である。第17図及び18図は本
発明の光電変換装置の一製造方法例を示すための
断面図である。 1…シリコン基板、2…PSG膜、3…絶縁酸
化膜、4…素子分離領域、5…n-領域(コレク
タ領域)、6…p領域(ベース領域)、7,7′…
n+領域(エミツタ領域)、8…配線、9…電極、
10…配線、11…n+領域、12…電極、13
…コンデンサ、14…バイポーラトランジスタ、
15,17…接合容量、16,18…ダイオー
ド、19,19′…コンタクト部、20…光、2
8…垂直ライン、30…光センサセル、31…水
平ライン、32…垂直シフトレジスタ、33,3
5…MOSトランジスタ、36,37…端子、3
8…垂直ライン、39…水平シフトレジスタ、4
0…MOSトランジスタ、41…出力ライン、4
2…MOSトランジスタ、43…端子、44…ト
ランジスタ、45…負荷抵抗、46…端子、47
…端子、48…MOSトランジスタ、49…端子、
61,62,63…区間、64…コレクタ電位、
67…波形、80,81…容量、82,83…抵
抗、84…電流源、100,101,102…水
平シフトレジスタ、111,112…出力ライ
ン、138…垂直ライン、140…MOSトラン
ジスタ、148…MOSトランジスタ、150,
150′…MOSコンデンサ、152,152′…
光センサセル、202,203,205…ベース
電位、220…埋込p+領域、222,225…
配線、251…p+領域、252…n+領域、25
3…配線、300…アモルフアスシリコン、30
2…窒化膜、303…PSG膜、304…ポリシ
リコン、305…PSG膜、306…層間絶縁膜。
示し、aは断面図、bはその等価回路図、cは回
路構成図である。第2図は本発明に係る光電変換
装置の一構成例の回路図である。第3図から第8
図までは、本発明に係る光センサセルの主要構造
及び基本動作を説明するための図である。第3図
は読出し動作時の等価回路図、第4図aは平面
図、bは断面図、cは等価回路図であり、第5図
は読出し時間と読出し電圧との関係を示すグラ
フ、第6図aは蓄積電圧と読出し時間との関係
を、第6図bはバイアス電圧と読出し時間との関
係をそれぞれ示すグラフ、第7図はリフレツシユ
動作時の等価回路図、第8図a〜Cはリフレツシ
ユ時間とベース電位との関係を示すグラフであ
る。第9図から第11図までは、第2図の光電変
換装置の説明図であり、第9図aはパルスタイミ
ング図、第9図bは各動作時に電位分布を示すグ
ラフである。第10図は出力信号に関係する等価
回路図、第11図は導通した瞬間からの出力電圧
を時間との関係で示すグラフである。第12,1
3及び第14図は他の光電変換装置を示す回路図
である。第15図は本発明の変形例の主要構造を
説明するための平面図である。第16図は第15
図に示す光センサセルにより構成した光電変換装
置の回路構成図である。第17図及び18図は本
発明の光電変換装置の一製造方法例を示すための
断面図である。 1…シリコン基板、2…PSG膜、3…絶縁酸
化膜、4…素子分離領域、5…n-領域(コレク
タ領域)、6…p領域(ベース領域)、7,7′…
n+領域(エミツタ領域)、8…配線、9…電極、
10…配線、11…n+領域、12…電極、13
…コンデンサ、14…バイポーラトランジスタ、
15,17…接合容量、16,18…ダイオー
ド、19,19′…コンタクト部、20…光、2
8…垂直ライン、30…光センサセル、31…水
平ライン、32…垂直シフトレジスタ、33,3
5…MOSトランジスタ、36,37…端子、3
8…垂直ライン、39…水平シフトレジスタ、4
0…MOSトランジスタ、41…出力ライン、4
2…MOSトランジスタ、43…端子、44…ト
ランジスタ、45…負荷抵抗、46…端子、47
…端子、48…MOSトランジスタ、49…端子、
61,62,63…区間、64…コレクタ電位、
67…波形、80,81…容量、82,83…抵
抗、84…電流源、100,101,102…水
平シフトレジスタ、111,112…出力ライ
ン、138…垂直ライン、140…MOSトラン
ジスタ、148…MOSトランジスタ、150,
150′…MOSコンデンサ、152,152′…
光センサセル、202,203,205…ベース
電位、220…埋込p+領域、222,225…
配線、251…p+領域、252…n+領域、25
3…配線、300…アモルフアスシリコン、30
2…窒化膜、303…PSG膜、304…ポリシ
リコン、305…PSG膜、306…層間絶縁膜。
Claims (1)
- 【特許請求の範囲】 1 第一導電型の半導体からなる制御電極領域
と、前記第一導電型とは異なる第二導電型の半導
体からなり容量負荷を含む出力回路に電気的に接
続された第一の主電極領域と、第二導電型の半導
体からなる第二の主電極領域と、を有し、光エネ
ルギーを受けることにより生成されるキヤリアを
前記制御電極領域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極を有
し、蓄積されたキヤリアに基づいて信号を前記ト
ランジスタより読み出す為の読み出し手段と、 所定の電位に保持される第一導電型の半導体か
らなる半導体領域を前記制御電極領域と所定間隔
をおいて設け、該半導体領域と該制御電極領域と
を導通させることにより前記制御電極領域に蓄積
されたキヤリアを除く為のリフレツシユ手段と、 を具備し、蓄積動作、読み出し動作及びリフレツ
シユ動作を行い、該読み出し動作と該リフレツシ
ユ動作は前記第二の主電極領域が前記制御電極領
域に対して逆方向にバイアスされるべく所望の電
位に保持された状態で行われる光電変換装置であ
つて、 前記読み出し手段は、前記制御電極領域に前記
電極により前記第一及び第二の主電極領域に対し
て独立的に電位を与え、前記容量負荷に接続され
ており浮遊状態にある前記第一の主電極領域と前
記制御電極領域との接合部を順方向にバイアス
し、前記信号を前記容量負荷における電圧として
読み出す手段であることを特徴とする光電変換装
置。 2 前記トランジスタはバイポーラトランジスタ
であり、前記リフレツシユ手段は該トランジスタ
のベースに接続されて設けられたMOSトランジ
スタであり、該MOSトランジスタを介して該ベ
ースよりキヤリアを除くことを特徴とする特許請
求の範囲第1項に記載の光電変換装置。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58120755A JPS6012763A (ja) | 1983-07-02 | 1983-07-02 | 光電変換装置 |
US06/625,130 US4686554A (en) | 1983-07-02 | 1984-06-27 | Photoelectric converter |
CA000457917A CA1257922A (en) | 1983-07-02 | 1984-06-29 | Photoelectric converter |
EP87110980A EP0252529A3 (en) | 1983-07-02 | 1984-07-02 | Photoelectric converter |
EP84304517A EP0132076B1 (en) | 1983-07-02 | 1984-07-02 | Photoelectric converter |
EP19900201220 EP0391502A3 (en) | 1983-07-02 | 1984-07-02 | Photoelectric converter |
DE3486462T DE3486462T2 (de) | 1983-07-02 | 1984-07-02 | Lichtelektrischer Wandler |
EP87110981A EP0252530A3 (en) | 1983-07-02 | 1984-07-02 | Photoelectric converter |
US07/001,580 US4791469A (en) | 1983-07-02 | 1987-01-08 | Photoelectric converter |
US07/250,246 US4916512A (en) | 1983-07-02 | 1988-09-28 | Photoelectric converter |
US07/746,812 US5128735A (en) | 1983-07-02 | 1991-08-15 | Photoelectric converter with phototransistor and refresh means |
US07/857,592 US5210434A (en) | 1983-07-02 | 1992-04-24 | Photoelectric converter with scanning circuit |
US08/025,638 US5563431A (en) | 1983-07-02 | 1993-03-02 | Photoelectrical converter with refresh means |
US08/472,278 US5604364A (en) | 1983-07-02 | 1995-06-07 | Photoelectric converter with vertical output lines |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58120755A JPS6012763A (ja) | 1983-07-02 | 1983-07-02 | 光電変換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2172609A Division JPH0340574A (ja) | 1990-07-02 | 1990-07-02 | 光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6012763A JPS6012763A (ja) | 1985-01-23 |
JPH0448027B2 true JPH0448027B2 (ja) | 1992-08-05 |
Family
ID=14794183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58120755A Granted JPS6012763A (ja) | 1983-07-02 | 1983-07-02 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6012763A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058782A (ja) * | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 固体撮像装置 |
US4914519A (en) * | 1986-09-19 | 1990-04-03 | Canon Kabushiki Kaisha | Apparatus for eliminating noise in a solid-state image pickup device |
US5737016A (en) * | 1985-11-15 | 1998-04-07 | Canon Kabushiki Kaisha | Solid state image pickup apparatus for reducing noise |
US5771070A (en) * | 1985-11-15 | 1998-06-23 | Canon Kabushiki Kaisha | Solid state image pickup apparatus removing noise from the photoelectric converted signal |
JPH084127B2 (ja) * | 1986-09-30 | 1996-01-17 | キヤノン株式会社 | 光電変換装置 |
JP2705748B2 (ja) * | 1993-08-30 | 1998-01-28 | キヤノン株式会社 | 光電変換装置の製造方法 |
JPH0843716A (ja) | 1994-07-28 | 1996-02-16 | Canon Inc | 光電変換素子の蓄積制御装置、焦点検出装置、及びカメラ |
JP3774499B2 (ja) | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
KR100976886B1 (ko) * | 2006-12-22 | 2010-08-18 | 크로스텍 캐피탈, 엘엘씨 | 부동 베이스 판독 개념을 갖는 cmos 이미지 센서 |
-
1983
- 1983-07-02 JP JP58120755A patent/JPS6012763A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6012763A (ja) | 1985-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4686554A (en) | Photoelectric converter | |
US5604364A (en) | Photoelectric converter with vertical output lines | |
JPH0447983B2 (ja) | ||
JPH0447981B2 (ja) | ||
JPH0448027B2 (ja) | ||
JPH0448026B2 (ja) | ||
JPH0448025B2 (ja) | ||
JPH0562869B2 (ja) | ||
JPH0447982B2 (ja) | ||
JP2641416B2 (ja) | 光電変換装置 | |
JPH0449311B2 (ja) | ||
JPH0449264B2 (ja) | ||
JPH0449310B2 (ja) | ||
JPH0449309B2 (ja) | ||
JPH0450752B2 (ja) | ||
JPH0449263B2 (ja) | ||
JP2705748B2 (ja) | 光電変換装置の製造方法 | |
JPH0340573A (ja) | 光電変換装置 | |
JPH0817462B2 (ja) | 信号処理装置 | |
JPH0340466A (ja) | 光電変換装置 | |
JPH0340571A (ja) | 光電変換装置 | |
JPH0340575A (ja) | 光電変換装置 | |
JPH0340572A (ja) | 光電変換装置 | |
JPS61144063A (ja) | 光電変換装置 | |
Watanabe | Research and Development of Low Noise, High |