JP2512723B2

JP2512723B2 - 光電変換装置

Info

Publication number: JP2512723B2
Application number: JP61238017A
Authority: JP
Inventors: 誠二橋本; 忠則原田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-10-08
Filing date: 1986-10-08
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPS6393282A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は光電変換素子の読出し信号を蓄積手段に一時
蓄積した後、アンプを通して出力する光電変換装置に関
する。

［従来技術］ LSI技術の進展に伴う撮像装置の小型化を達成するた
めに、次に述べるような出力アンプの電源の単一化が提
案されている。

第７図（Ａ）は、従来の光電変換装置の概略的構成
図、第７図（Ｂ）は、その信号転送動作を説明するため
の等価回路図、第７図（Ｃ）は、その転送の前後におけ
る信号波形図である。

第７図（Ａ）において、配列された光センサS₁〜Snの
読出し信号は一旦コンデンサC₁〜Cnに各々蓄積される。
その後、水平走査部701からのパルスφh₁〜φhnによっ
てトランジスタＱs₁〜Qsnが順次ONとなり、コンデンサ
に蓄積された各読出し信号が出力ライン702に順次読出
され、出力バッファアンプ703を通して外部へ出力され
る。その際、読出し信号が出力アンプ703から出力され
るごとに、出力ライン702はトランジスタQrhを通してリ
セット電圧（ここでは＋4V）にリセットされる。

このように出力アンプ703の入力端子に接続された出
力ライン702の電位を接地電位以外の低電位に設定する
ことで、出力アンプ703のVss端子を接地し、Vdd端子に
正電圧（ここでは＋5V）を印加するだけの電源の単一化
を達成することができる。

［発明が解決しようとする問題点］しかしながら、このような従来の光電変換装置では、
出力ライン702の電位が、読出し信号の信号成分電位と
リセット電位との間で大きく変化する。通常センサ信号
は後段の信号処理回路（後述）で適当な信号レベルまで
増幅されるが、上述の様な不要成分は、信号成分よりか
なり大きいために、回路系により飽和してしまい、結局
は重要な信号成分も損なわれてしまうという問題点を有
していた。逆に、ダイナミックレンジの大きい出力アン
プを設けることは、駆動電源の低レベル化に不利とな
り、撮像装置の小型化の支障ともなる。

記述するために、同図（Ｂ）に示す等価回路を考え
る。まず、光センサからの読出し信号は一定のタイミン
グで容量Ctに蓄積される。出力ライン702は容量Chを有
し、Ch＝Ctとする。また、容量Ctの電位をv₁、出力ライ
ン702の電位をv₂とし、電位v₁は0Vに、電位v₂はスイッ
チQrhが閉じることによって＋4Vにリセットされるもの
とする。

容量Ctに読出し信号が蓄積され、出力ライン702がリ
セットされた状態でスイッチQsを閉じると、Ch＝Ctであ
るために、電圧v₂はリセット電圧＋4Vから電圧（２＋1/
2v₁）Ｖまで低下する。続いて、スイッチQrhが閉じるこ
とで、出力ライン702はリセットされ＋4Vに復帰する。

このように出力アンプ703の入力v₂は、同図（Ｃ）に
示すように＋4V〜＋2Vの間で大きく変動する。

さらに充放電時間は次のように考えられる。出力信号
Voutのリセット電位部分はソースホロワ回路のソース電
流によって負荷容量（ボンディング容量、配線容量、入
力トランジスタ容量等）を十分駆動できるが、出力信号
の信号成分部分はソースホロワ回路のシンク電流となる
ために、出力抵抗が十分小さくないと放電時定数が大き
くなり、小信号の直線性が悪くなるという問題点があっ
た。出力抵抗を小さくすると消費電流をロスすることに
なる。

さらに、上記不要部分を除去するためには、サンプル
ホールド（S/H）回路が必要となる。S/H回路のタインミ
ングパルスは信号成分との位相関係が重要で、温度特性
および電源電圧特性の点で設けない方が望ましい。しか
し、S/H回路がないと、出力信号を低減フィルタにより
帯域制限する時に、低域フィルタの遮断特性を急峻にす
る必要がある。これは画像信号の過渡特性を悪化させ、
画質を低下させる原因となる。

［問題点を解決するための手段］本発明による光電変換装置は、光電変換素子と、該光電変換素子にその第１の端部が
接続され、上記光電変換素子の出力電荷信号を蓄積する
キャパシタと、該キャパシタに蓄積された出力電荷信号
を選択的に出力信号線に供給する走査スイッチ手段と、
上記出力信号線に接続された出力アンプ手段と、上記出
力信号線に接続され、上記出力信号線の電位を所定のリ
セット電位にリセットするためのリセットスイッチ手段
と、上記キャパシタの第２の端部に接続され、少なくと
も前記走査スイッチ手段により上記キャパシタに蓄積さ
れた出力電荷信号を選択的に上記出力信号線に供給する
際に上記第２の端部に上記リセット電位と同じ電位を印
可するバイアス手段と、を備えたことを特徴とする。

［作用］このようなスイッチ手段によって上記蓄積容量の基準
電位を適時変化させることができ、読出し信号の信号成
分を損なうことなく、電源を単一化できる。

［実施例］まず、本発明の基本的な動作を説明する。

第１図（Ａ）は、本発明の基本動作の一例を説明する
ための回路図、第１図（Ｂ）は、その電圧波形図であ
る。

同図（Ａ）において、蓄積コンデンサCtには接地電圧
（接点Ａ）又はバイアス電圧＋2V（接点Ｂ）を選択する
スイッチが接続されており、出力ライン103にはリセッ
ト電圧＋2Vを印加するためのスイッチQrhが接続されて
いる。また、コンデンサCtの電圧をv₁、出力ライン103
の電圧をv₂とする。

まず、コンデンサCtを接点Ａに接続して接地し、セン
サからの読出し信号をコンデンサCtに蓄積する。続い
て、コンデンサCtを接点Ｂに接続して＋2Vのバイアス電
圧を印加する。これによって読出し信号レベルがゼロの
時のコンデンサCtの電圧が出力ラインのリセット電圧と
等しくなる。

続いて、スイッチQsを閉じると、Ct＝Chであるから、
電圧v₁の信号成分の1/2が出力ライン103に現われ、電圧
V₂として出力アンプ102に入力する。そして、スイッチQ
rhが閉じることで出力ライン103は＋2Vにリセットされ
る（同図（Ｂ）参照）。

このように本発明によれば、信号成分のみが出力アン
プ102に入力し、入力電圧がリセットするごとに大きく
変化することがないために、出力アンプ102のダイナミ
ックレンジを大きくすることができ、Vrh又はVctの設定
電位（振幅）に余裕をもたせることが可能となる。

次に、本発明の実施例に使用される光電変換素子の構
成および基本的動作について説明する。

第２図（Ａ）は、特開昭60-12759号公報〜特開昭60-1
2765号公報に記載されている光電変換セルの概略的断面
図、第２図（Ｂ）は、その等価回路図である。

両図において、n⁺シリコン基板１上に光電変換セルが
形成され配列されており、各光電変換セルはSiO₂、Si₃N
₄、又はポリシリコン等より成る素子分離領域２によっ
て隣接する光電変換セルから電気的に絶縁されている。

各光電変換セルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低い
n^-領域３上にはｐタイプの不純物をドーピングすること
でｐ領域４が形成され、ｐ領域４には不純物拡散技術又
はイオン注入技術等によってn⁺領域５が形成されてい
る。ｐ領域４およびn⁺領域５は、各々バイポーラトラン
ジスタのベースおよびエミッタである。

このように各領域が形成されたｐ領域４上には酸化膜
６が形成され、酸化膜６上に所定の面積を有するキャパ
シタ電極７が形成されている。キャパシタ電極７は酸化
膜６を挟んでｐ領域４と対向し、キャパシタ電極７にパ
ルス電圧を印加することで浮遊状態にされたｐ領域４の
電位を制御する。

その他に、n⁺領域５に接続されたエミッタ電極８、基
板１の裏面に不純物濃度の高いn⁺領域11、およびバイポ
ーラトランジスタのコレクタに電位を与えるためのコレ
クタ電極12がそれぞれ形成されている。

次に、基本的な動作を説明する。まず、バイポーラト
ランジスタのベースであるｐ領域４は負電位の初期状態
にあるとする。このｐ領域４側から光13が入射し、入射
光によって発生した電子・正孔対のうちの正孔がｐ領域
４に蓄積され、蓄積された正孔によってｐ領域４の電位
が正方向に上昇する（蓄積動作）。

続いて、キャパシタ電極７に読出し用の正電圧パルス
が印加され、蓄積動作時のベース電位変化分に対応した
読出し信号が浮遊状態にしたエミッタ電極８から出力さ
れる（読出し動作）。ただし、ベースであるｐ領域４の
蓄積電荷量はほとんど減少しないために、読出し動作の
繰返しが可能である。

また、ｐ領域４に蓄積された正孔を除去するには、エ
ミッタ電極８を接地し、キャパシタ電極８に正電圧のリ
フレッシュパルスを印加する。このパルスを印加するこ
とでｐ領域４はn⁺領域５に対して順方向にバイアスさ
れ、蓄積された正孔が除去される。そして、リフレッシ
ュパルスが立下がった時点でｐ領域４は負電位の初期状
態に復帰する（リフレッシュ動作）。以降、同様に蓄
積、読出し、リフレッシュという各動作が繰り返され
る。

次に、このような光電変換セルを用いた本発明の実施
例を説明する。

第３図は、本発明による光電変換装置の第１実施例の
回路図である。

同図において、光電変換セルS₁〜Snのキャパシタ電極
には駆動パルスφｒが印加され、コレクタ電極には一定
の正電圧が印加されている。また、エミッタ電極は垂直
ラインVL₁〜VLnに各々接続され、各垂直ラインはトラン
ジスタＱt₁〜Qtnを介して容量Ctの蓄積コンデンサC₁〜C
nの一方の端子に各々接続されている。コンデンサC₁〜C
nの他方の端子には、後述するようにバイアス電圧Vctが
適時印加される。

各コンデンサC₁〜Cnの一方の端子はトランジスタＱs₁
〜Qsnを介して出力ライン101に共通に接続されている。
出力ライン101は容量Chを有し、蓄積コンデンサC₁〜Cn
の容量Ctと等しい。

出力ライン101には出力アンプ102の入力端子が接続さ
れ、またリセット電圧Vrhを適時印加するためのトラン
ジスタQrhが接続されている。リセット電圧Vrhは出力ア
ンプ102の直線性が良好な範囲で電圧値が選択され、本
実施例では1.5〜3.5Vである。また、上述したように出
力アンプ102は単一電源で駆動される。

トランジスタＱs₁〜Qsnのゲート電極には、走査回路1
03からパルスφh₁〜φhnが順次印加され、トランジスタ
Ｑt₁〜Qtnのゲート電極にはパルスφｔが共通に印加さ
れる。

また、各垂直ラインはトランジスタＱr₁〜Qrnを介し
て電圧Vvcが印加され、各トランジスタのゲート電極に
はパルスφvcが印加される。

第４図は、本実施例の動作を説明するためのタイミン
グチャートである。

まず、パルスφvcおよびφｔによってトランジスタＱ
r₁〜QrnおよびトランジスタＱt₁〜QtnをONとして、コン
デンサC₁〜Cnをクリアし（期間T₁）、続いて駆動パルス
φｒによって各光電変換セルの読出し信号をトランジス
タＱt₁〜Qtnを通してコンデンサC₁〜Cnに蓄積する（期
間T₂）。この時のバイアス電圧Vctは接地電位である。

次に、バイアス電圧Vctを＋2Vに設定した後、パルス
φh₁〜φhnのタイミングで出力動作が行われる。

すなわち、パルスφh₁によってトランジスタＱs₁がON
となり、すでに述べたように、コンデンサC₁に蓄積され
ている光電変換セルS₁の読出し信号が出力ライン101に
読出される。続いて、パルスφrhによってトランジスタ
QrhがONとなり出力ライン101が電圧＋2Vにリセットされ
る。以下同様にして、コンデンサC₂〜Cnに蓄積された読
出し信号が順次出力ライン101に読出され、出力アンプ1
02を通して外部へ出力される（期間T₃）。

出力動作が終了すると、パルスφvcおよび駆動パルス
φｒによってリフレッシュ動作を行う（期間T₄）。

第５図は、上記実施例を使用した撮像装置の一例の概
略的構成図である。

同図において、撮像素子501は上記実施例の構成を有
し、その出力信号Voutは信号処理回路502によってゲイ
ン調整等の処理が行われ、NTSC信号等の標準テレビジョ
ン信号として出力される。

また、撮像素子501を駆動するための各種パルスφお
よびバイアス電圧Vctはドライバ503によって供給され、
ドライバ503は制御部504の制御によって動作する。すな
わち、ここではドライバ503がバイアス電圧Vctを適時印
加するスイッチ手段を兼ねている。また、制御部504は
撮像素子501の出力に基いて信号処理回路502のゲイン等
を調整するとともに、露出制御手段505を制御して撮像
素子301に入射する光量を調整する。

なお、蓄積コンデンサC₁〜Cnに印加されるバイアス電
圧Vctはドライバ503から供給されているが、第６図に示
すように撮像素子501に内部電源601を設けてもよい。こ
の場合は、制御部504からの制御パルスφctによって内
部電源601を動作させ、バイアス電圧Vctを発生させる。

［発明の効果］以上詳細に説明したように、本発明による光電変換装
置は、読出し時に一時蓄積容量の基準電位を変化させる
という簡単な方法で、撮像素子駆動電圧の単一電源化が
可能となり、撮像装置の小型化および低消費電力化を更
に一歩前進させることができる。

【図面の簡単な説明】

第１図（Ａ）は、本発明の基本動作の一例を説明するた
めの回路図、第１図（Ｂ）は、その電圧波形図、第２図（Ａ）は、特開昭60-12759号公報〜特開昭60-127
65号公報に記載されている光電変換セルの概略的断面
図、第２図（Ｂ）は、その等価回路図、第３図は、本発明による光電変換装置の第１実施例の回
路図、第４図は、本実施例の動作を説明するためのタイミング
チャート、第５図は、上記実施例を使用した撮像装置の一例の概略
的構成図、第６図は、本発明の他の実施例の部分的回路図、第７図（Ａ）は、従来の光電変換装置の概略的構成図、
第７図（Ｂ）は、その信号転送動作を説明するための等
価回路図、第７図（Ｃ）は、その転送の前後における信
号波形図である。 101……出力ライン 102……出力バッファアンプ 103……走査回路 601……内部電源 C₁〜Cn……蓄積コンデンサ S₁〜Sn……光電変換セル Qrh……トランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】光電変換素子と、該光電変換素子にその第１の端部が接続され、前記光電
変換素子の出力電荷信号を蓄積するキャパシタと、該キャパシタに蓄積された出力電荷信号を選択的に出力
信号線に供給する走査スイッチ手段と、前記出力信号線に接続された出力アンプ手段と、前記出力信号線に接続され、前記出力信号線の電位を所
定のリセット電位にリセットするためのリセットスイッ
チ手段と、前記キャパシタの第２の端部に接続され、少なくとも前
記走査スイッチ手段により前記キャパシタに蓄積された
出力電荷信号を選択的に前記出力信号線に供給する際に
前記第２の端部に前記リセット電位と同じ電位を印可す
るバイアス手段と、を備えたことを特徴とする光電変換装置。