FR2916083A1 - Procede de fabrication d'un dispositif a semiconducteur comportant un transistor fet avec grille en t - Google Patents
Procede de fabrication d'un dispositif a semiconducteur comportant un transistor fet avec grille en t Download PDFInfo
- Publication number
- FR2916083A1 FR2916083A1 FR0851445A FR0851445A FR2916083A1 FR 2916083 A1 FR2916083 A1 FR 2916083A1 FR 0851445 A FR0851445 A FR 0851445A FR 0851445 A FR0851445 A FR 0851445A FR 2916083 A1 FR2916083 A1 FR 2916083A1
- Authority
- FR
- France
- Prior art keywords
- film
- effect transistor
- field effect
- forming
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 25
- 230000005669 field effect Effects 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 25
- 229920000642 polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un transistor à effet de champ (15) comportant une électrode de grille en T est formé sur un substrat (11) en GaAs, et l'électrode de grille en T du transistor à effet de champ (15) est revêtue d'un film de SiO2. Une électrode inférieure (17) d'un condensateur MIM est formée sur le substrat (11) en GaAs. La partie active du transistor à effet de champ (15) est revêtue d'une couche de polymère contenant du fluor. Un film de SiN (20), qui est un film capacitif isolant du condensateur MIM, est formé sur la couche de polymère contenant du fluor et l'électrode inférieure (17). Après élimination du film de SiN (20) sur la couche de polymère contenant du fluor, la couche de polymère contenant du fluor est éliminée de manière sélective du film de SiO2 et du film de SiN (20). Une électrode supérieure (23) du condensateur MIM est formée sur l'électrode inférieure (17) par l'intermédiaire du film de SiN (20).
Description
PROCEDE POUR FABRIQUER UN DISPOSITIF A SEMICONDUCTEUR, COMPORTANT UN
TRANSISTOR FET AVEC GRILLE EN T La présente invention est relative à un procédé pour fabriquer un dispositif à semiconducteur muni d'un transistor à effet de champ creusé ayant une électrode de grille en forme de T et un condensateur MIM, et en particulier un procédé pour fabriquer un dispositif à semiconducteur sans problème de propriétés concernant le décollement et sans corrosion d'une électrode de grille en T, ce procédé pouvant également empêcher l'élévation de la capacité parasite du transistor à effet de champ.
On va décrire un procédé classique pour fabriquer un dispositif à semiconducteur muni d'un transistor à effet de champ creusé ayant une électrode de grille en T et un condensateur MIM. Tout d'abord, un transistor à effet de champ et une électrode inférieure d'un condensateur MIM sont formés sur un substrat semiconducteur. Ensuite, l'électrode de grille en T du transistor à effet de champ est revêtue d'un film protecteur isolant. Ensuite, un film capacitif isolant du condensateur MIM est formé de façon à revêtir le transistor à effet de champ et l'électrode inférieure. On utilise dans ce cas un film de SiO2 comme film protecteur, et on utilise un film de SiN comme film capacitif isolant. Ensuite, grâce aux proportions choisies de SiO2 et SiN, le film capacitif isolant présent sur le transistor à effet de champ est gravé en retrait à l'aide d'un procédé RIE de gravure ionique réactive. Ensuite, une électrode supérieure du condensateur MIM est formée sur le film capacitif isolant.
Cependant, avec le procédé selon la technique antérieure, il est difficile d'éliminer entièrement le film capacitif isolant jusqu'à l'espace situé sous l'électrode de grille en T. Par conséquent, il se pose un problème de forte capacité parasite du transistor à effet de champ. Selon une autre possibilité, il existe un procédé dans lequel le film capacitif isolant d'un condensateur MIM est formé dans des conditions où une partie comprenant la région active d'un transistor à effet de champ est revêtue d'une couche sacrificielle, puis la couche sacrificielle est décollée. Cependant, lorsque le filin capacitif isolant est formé par un procédé de dépôt chimique en phase vapeur assisté par plasma ou analogue, comme le film capacitif isolant atteint facilement la couche sacrificielle, un problème est que la couche sacrificielle est difficile à décoller ( lift-off ). a été proposé (par exemple, se reporter au brevet japonais n 7-235 644, ouvert à l'inspection publique) un procédé dans lequel un condensateur MIM est formé dans des conditions où, après que l'électrode de grille en T a été revêtue d'un film de SiO2, le film de SiO2 est ensuite éliminé à l'acide fluorhydrique tamponné.
Cependant, si on utilise Ti ou Al comme électrode de grille en T, un problème est posé par la corrosion de l'électrode de grille en T par l'acide fluorhydrique.
Pour résoudre les problèmes décrits ci-dessus, la présente invention vise à réaliser un procédé pour fabriquer un dispositif semiconducteur dans lequel il n'y ait pas de problème de propriétés concernant le décollement ni de corrosion d'une électrode de grille en T, et qui puisse empêcher l'accroissement de la capacité parasite d'un transistor à effet de champ. Selon un premier aspect de la présente invention, un procédé pour fabriquer un dispositif à semiconducteur comprend une étape consistant à former un transistor à effet de champ ayant une électrode de grille en T sur un substrat semiconducteur, et revêtir ladite électrode de grille en T du transistor à effet de champ avec un film protecteur isolant ; une étape consistant à former une électrode inférieure d'un condensateur MIM sur ledit substrat semiconducteur ; une étape consistant à revêtir la partie active dudit transistor à effet de champ avec une couche sacrificielle ; une étape consistant à former un film capacitif isolant dudit condensateur MIM sur ladite couche sacrificielle et ladite électrode inférieure ; une étape consistant à éliminer ledit film capacitif isolant sur ladite couche sacrificielle, et éliminer de manière sélective ladite couche sacrificielle dudit film protecteur isolant et dudit film capacitif isolant ; et une étape consistant à former une électrode supérieure dudit condensateur MIM sur ladite électrode inférieure par l'intermédiaire dudit film capacitif isolant. Selon un deuxième aspect de la présente invention, un procédé pour fabriquer un dispositif à semiconducteur, comprend un film de SiO2 servant de dit film protecteur isolant ; un film de SiN servant de dit film capacitif isolant; un polymère contenant du fluor servant de dite couche sacrificielle ; et lors de ladite étape consistant à éliminer ladite couche sacrificielle, ladite couche sacrificielle est éliminée de manière sélective dudit film protecteur isolant et dudit film capacitif isolant en exposant ladite couche sacrificielle à un plasma de 02. Selon un troisième aspect de la présente invention, un procédé de 35 fabrication d'un dispositif à semiconducteur comprend une étape consistant à former un transistor à effet de champ comportant une électrode de grille en T sur un substrat semiconducteur ; une étape consistant à former une électrode inférieure d'un condensateur MIM sur ledit substrat semiconducteur ; une étape consistant à revêtir la partie active dudit transistor à effet de champ avec une couche sacrificielle; une étape consistant à former un film capacitif isolant dudit condensateur MIM, au moins sur ladite électrode inférieure; et une étape consistant à former une électrode supérieure dudit condensateur MIM sur ladite électrode inférieure par l'intermédiaire dudit film capacitif isolant ; et un matériau à permittivité relative inférieure à celle dudit film capacitif isolant est utilisé pour ladite couche sacrificielle.
Selon un quatrième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteur, comprend : une étape consistant à former un transistor à effet de champ comportant une électrode de grille en T sur un substrat semiconducteur ; une étape consistant à former une électrode inférieure d'un condensateur MIM sur ledit substrat semiconducteur ; une étape consistant à appliquer un matériau photosensible positif sur ledit transistor à effet de champ (et à exposer et révéler toute la surface dudit matériau photosensible positif ; une étape consistant à former un film capacitif isolant dudit condensateur MIM, au moins sur ladite électrode inférieure ; et une étape consistant à former une électrode supérieure dudit condensateur MIM sur ladite électrode inférieure par l'intermédiaire dudit film capacitif isolant ; et un matériau à permittivité relative inférieure à celle dudit film capacitif isolant est utilisé pour ledit matériau photosensible positif. Selon un cinquième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteur, comprend une étape consistant à former sur un substrat semiconducteur un transistor à effet de champ comportant une électrode de grille en T ; une étape consistant à former une électrode inférieure d'un condensateur MIM sur ledit substrat semiconducteur ; une étape consistant à appliquer un matériau photosensible négatif sur ledit transistor à effet de champ et exposer et révéler la partie active dudit transistor à effet de champ ; une étape consistant à former un film capacitif isolant dudit condensateur MIM, au moins sur ladite électrode inférieure ; et une étape consistant à former une électrode supérieure dudit condensateur MIM sur ladite électrode inférieure par l'intermédiaire dudit film capacitif isolant. Selon la présente invention, l'accroissement de la capacité parasite d'un transistor à effet de champ peut être supprimé sans les problèmes de propriétés 35 concernant le décollement ni la corrosion d'une électrode de grille en T.
L'invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre d'exemple non limitatif et illustré par les dessins sur lesquels les figures 1 à 7 sont des vues en coupe servant à expliquer un procédé de fabrication d'un dispositif à semiconducteur selon une première forme de réalisation de la présente invention : les figures 8 à 10 sont des vues en coupe servant à expliquer un procédé de fabrication d'un dispositif à semiconducteur selon une deuxième forme de réalisation 10 de la présente invention ; les figures 11 à 15 sont des vues en coupe servant à expliquer un procédé de fabrication de dispositif à semiconducteur selon une troisième forme de réalisation de la présente invention ; les figures 16 à 21 sont des vues en coupe servant à expliquer un procédé de 15 fabrication d'un dispositif à semiconducteur selon une quatrième forme de réalisation de la présente invention.
En référence aux dessins, on va maintenant décrire un procédé de fabrication d'un dispositif à semiconducteur selon la première forme de réalisation de 20 la présente invention. Pour commencer, comme représenté sur la figure 1, un transistor à effet de champ 15 comportant une électrode de grille en T 12, une électrode de source 13 et une électrode de drain 14 est formé sur un substrat 11 en GaAs (substrat semiconducteur) dans lequel Ti ou Al servent de matériaux pour l'électrode de grille 25 en T 12. Un film de SiO2 16 (film de protection isolant) est formé par un procédé de dépôt chimique en phase vapeur assisté par plasma ( p-CVD process ) ou analogue de façon que l'électrode de grille en T 12 du transistor à effet de champ 15 soit revêtue du film de SiO2 16. Une électrode inférieure 17 d'un condensateur MIM est formée sur le substrat en GaAs 11. 30 Ensuite, comme représenté sur la figure 2, une couche de polymère 18 (couche sacrificielle) contenant du fluor est appliquée par dépôt à la tournette. Pour cela, un matériau à structure de réseau en trois dimensions, dont la température de transition vitreuse est portée à environ 3500 en introduisant des anneaux benzéniques, est utilisé pour la couche de polymère 18 contenant du fluor. Une résine photosensible 19 est formée sur la couche de polymère 18 contenant du fluor de façon à revêtir au moins la partie active du transistor à effet de champ 15. Ensuite, comme représenté sur la figure 3, la couche de polymère 18 contenant du fluor sur la zone non r. v e par la résine photosensible 19 est éliminée en exposant la couche de polymère 18 contenant du fluor à un plasma de 02. De la sorte, la partie active du transistor à effet de champ 15 est revêtue par la couche de polymère 18 contenant du fluor. Après cela, la résine photosensensible 19 est éliminée. Ensuite, comme représenté sur la figure 4, un film de SiN 20, qui est un film capacitif isolant d'un condensateur MIM, est formé sur la couche de polymère 18 contenant du fluor et l'électrode inférieure 17 à l'aide d'un procédé de dépôt chimique en phase vapeur assisté par plasma. Ensuite, comme représenté sur la figure 5, une résine photosensible 21 est formée de manière à s'ouvrir lorsqu'un trou de contact (décrit plus loin) vers 15 l'électrode inférieure 17 est formé et autour de la couche de polymère 18 contenant du fluor. Ensuite, comme représenté sur la figure 6, le film de SiN 20 sur la couche de polymère 18 contenant du fluor est éliminé par attaque par voie sèche en utilisant la résine photosensible 21 comme masque, et un trou de contact 22 est formé dans le 20 film de SiN 20. Après cela, la résine photosensible 21 est éliminée. Ensuite, comme représenté sur la figure 7, la couche de polymère 18 contenant du fluor est éliminée de manière sélective du film de SiO2 16 et du film de SiN 20 en exposant la couche de polymère 18 contenant du fluor à un plasma de 02. A ce sujet, puisque le film de SiO2 16 a une résistance suffisante à l'attaque par le 25 plasma de 02, même la couche de polymère 18 contenant du fluor qui a pénétré dans le creux peut également être entièrement éliminée par un traitement d'une durée suffisante. Une électrode supérieure 23 du condensateur MIM est ensuite formée sur l'électrode inférieure à l'aide du film de SiN 20. Par les étapes décrites ci-dessus, le dispositif à semiconducteur selon la première forme de réalisation de la présente 30 invention peut être fabriqué. Comme décrit ci-dessus, lorsque le film de SiN 20 est formé dans l'état où la partie active du transistor à effet de champ est revêtue de la couche de polymère 18 contenant du fluor, le film de SiN 20 ne persiste pas autour du transistor à effet de champ et il est possible d'empêcher l'augmentation de la capacité parasite du 35 transistor à effet de champ.
En outre, puisque la couche de polymère 18 contenant du fluor est éliminée après l'élimination du film de SiN 20 sur la couche de polymère 18 contenant du fluor au lieu d'un décollement de celui-ci, il ne se pose aucun problème de propriétés concernant le décollement ( lift-off ). Par ailleurs, puisque le transistor à effet de champ est revêtu par le film de SiO2 16 et que la couche de polymère 18 contenant du fluor est éliminée de manière sélective du film de SiO2 16 et du film de SiN 20, l'électrode de grille en T 12 ne présente pas de corrosion. Un matériau autre que la couche de polymère 18 contenant du fluor peut également être utilisé pour autant que le matériau résiste à la température de formation de film par le procédé de dépôt chimique en phase vapeur assisté par plasma, et un procédé d'élimination présentant une sélectivité pour le film de SiN et le film de SiO2 peut être appliqué au matériau. Deuxième forme de réalisation En référence aux dessins, on va maintenant décrire un procédé pour 15 fabriquer un dispositif à semiconducteur selon la deuxième forme de réalisation de la présente invention. Pour commencer, les étapes illustrées sur les figures 1 et 4 sont exécutées de la même manière que dans la première forme de réalisation. Ensuite, comme représenté sur la figure 8, une résine photosensible 21 est formée de manière à 20 s'ouvrir à l'endroit où est formé un trou de contact (décrit plus loin) vers l'électrode inférieure 17. Ensuite, comme représenté sur la figure 9, un trou de contact 22 pénétrant à travers le film de SiN 20 est formé par attaque par voie sèche en utilisant comme masque la résine photosensible 21. Ensuite, la résine photosensible 21 est éliminée. 25 Ensuite, comme représenté sur la figure 10, une électrode supérieure 23 d'un condensateur MIM est formée sur l'électrode inférieure par l'intermédiaire du film de SiN 20. Par les étapes décrites plus haut, le dispositif à semiconducteur selon la deuxième forme de réalisation de la présente invention peut être fabriqué. Comme décrit plus haut, lorsque le film de SiN 20 est formé dans l'état où la 30 partie active du transistor à effet de champ 15 est revêtue par la couche de polymère 18 contenant du fluor (permittivité relative : environ 2,5) à perméabilité relative inférieure à celle du film de SiN 20 (permittivité relative : environ 7), l'augmentation de la capacité parasite du transistor à c [let de champ 15 peut être empêchée en comparaison de la formation directe du film de SiN 20 sur le transistor à effet de 35 champ 15.
En outre, puisque aucun décollement n'est réalisé, aucun problème de propriétés concernant le décollement ne se pose. En outre, puisque le transistor à effet de champ 15 est revêtu de la couche de polymère 18 contenant du fluor, l'électrode de grille en T 12 ne présente pas de corrosion due à l'exposition à l'agent d'attaque. Troisième forme de réalisation En référence aux dessins, on va maintenant décrire un procédé pour fabriquer un dispositif à semiconducteur selon la troisième forme de réalisation de la présente invention.
Tout d'abord, de la même manière que dans la première forme de réalisation, un transistor à effet de champ 15 comportant une électrode de grille en T, et une électrode inférieure d'un condensateur MIM sont formés sur un substrat 1 en GaAs. Ensuite, comme représenté sur la figure 11, du polyimide 24 à photosensibilité positive (matériau photosensible positif) est appliqué par dépôt à la tournette sur le transistor à effet de champ 15. Ensuite, comme représenté sur la figure 12, toute la surface est exposée et le polyimide 24 est révélé. A ce stade, puisque les zones situées sous l'électrode de grille en T 12 sont ombrées et non exposées, le polyimide 24 persiste après la révélation.
Ensuite, comme représenté sur la figure 13, un film de SiN 20 du condensateur MIM est formé, par un procédé de dépôt chimique en phase vapeur assisté par plasma, sur une zone comportant au moins l'électrode inférieure 17. Ensuite, une résine photosensible 21 est formée de manière à s'ouvrir là où un trou de contact (décrit plus loin) vers l'électrode inférieure 17 est formé.
Ensuite, comme représenté sur la figure 14, un trou de contact 22 pénétrant à travers le film de SiN 20 est formé par attaque par voie sèche en utilisant comme masque la résine photosensible 21. Après cela, la résine photosensible 21 est éliminée. Ensuite, comme représenté sur la figure 15, une électrode supérieure 23 d'un condensateur MIM est formée sur l'électrode inférieure à l'aide du film de SiN 2O. Par les étapes décrites ci-dessus, le dispositif à semiconducteur selon la troisième forme de réalisation de la présente invention peut être fabriqué. Comme décrit ci-dessus, après l'application du polyimide 24 sur le transistor à effet de champ 15 et après l'exposition et la révélation de toute la surface, 35 polyimide 24 ne persiste que dans la zone située sous l'électrode grille en T 12. Le polyimide 24 a une permittivité relative (permittivité relative : environ 4) inférieure à celle du film de SiN 20 (permittivité relative : environ 7). Par conséquent, puisque la permittivité relative dans les zones situées sous l'électrode de grille en T 12, affectant fortement la capacité parasite, peut être réduite en comparaison de la formation du film de SiN 20 directement sur le transistor à effet de champ 15, il est possible d'empêcher l'augmentation de la capacité parasite du transistor à effet de champ 15. Puisqu'on ne procède pas à un décollement, il ne se pose pas non plus de problème de propriétés concernant le décollement. En outre, l'électrode de grille en T 12 ne subit pas de corrosion du fait de l'exposition à l'agent d'attaque.
Quatrième forme de réalisation En référence aux dessins, on va maintenant décrire un procédé pour fabriquer un dispositif à semiconducteur selon la quatrième forme de réalisation de la présente invention. Tout d'abord, de la même manière que dans la première forme de réalisation, un transistor à effet de champ 15 ayant une électrode de grille en T, et une électrode inférieure d'un condensateur MIM sont formés sur un substrat 11 en GaAs. Ensuite, comme représenté sur la figure 16, du polyimide 25 à photosensibilité négative (matériau photosensible négatif) est appliqué par dépôt à la tournette sur le transistor à effet de champ 15. Ensuite, comme représenté sur la figure 17, la partie active du transistor à effet de champ 15 est exposée et le polyimide 25 est révélé. De la sorte, puisque les zones situées sous l'électrode de grille en T 12 sont ombrées et non exposées comme représenté sur la figure 18, le polyimide 25 persiste autour du transistor à effet de champ 15 après la révélation ; cependant, les zones situées sous l'électrode de grille en T 12 deviennent des espaces creux 26. Ensuite, comme représenté sur la figure 19, un film de SiN 20 du condensateur MIM est formé, par dépôt chimique en phase vapeur assisté par plasma, au moins dans la région contenant l'électrode inférieure 17. Ensuite, une résine photosensible 21 est formée de manière à s'ouvrir là où un trou de contact (décrit plus loin) vers l'électrode inférieure 17 est formé. Ensuite, comme représenté sur la figure 20, un trou de contact 22 pénétrant à travers le film de SiN 20 est formé par attaque par voie sèche en utilisant comme masque la résine photosensible 21. Après cela, la résine photosensible 21 35 éliminée.
Ensuite, comme représenté sur la figure 21, une électrode supérieure 23 d'un condensateur MIM est formée sur l'électrode inférieure à l'aide du film de SiN 20. Par les étapes décrites plus haut, le dispositif à semiconducteur selon la quatrième forme de réalisation de la présente invention peut être fabriqué.
Comme décrit plus haut, après que le polyimide 25 à photosensibilité négative a été appliqué sur le transistor à effet de champ 15 et qu'au moins la partie active du transistor à effet de champ 15 a été exposée et révélée, bien que le polyimide 25 persiste autour du transistor à effet de champ 15, les zones situées sous l'électrode de grille en T 12 deviennent des espaces creux 26. De ce fait, puisque la permittivité relative dans les zones situées sous l'électrode de grille en T 12 affectant fortement la capacité parasite peut être réduite en comparaison de la formation du film de SiN 20 directement sur le transistor à effet de champ 15, il est possible d'empêcher l'augmentation de la capacité parasite du transistor à effet de champ 15. Puisqu'il n'est pas réalisé de décollement, il ne se pose pas non plus de problème de propriétés concernant le décollement. En outre, l'électrode de grille en T 12 ne subit pas de corrosion résultant de l'exposition à l'agent d'attaque.
Claims (5)
1. Procédé de fabrication d'un dispositif à semiconducteur, caractcF ce qu'il comprend : une étape consistant à former un transistor à effet de champ (15) comportant une électrode de grille en T (12) sur un substrat semiconducteur (11), et revêtir ladite électrode de grille en T (12) du transistor à effet de champ (15) avec un film protecteur isolant (16) ; une étape consistant à former une électrode inférieure (17) d'un condensateur MIM sur ledit substrat semiconducteur (Il) ; une étape consistant à revêtir la partie active dudit transistor à effet de champ (15) avec une couche sacrificielle (18) ; une étape consistant à former un film capacitif isolant (20) dudit 15 condensateur MIM sur ladite couche sacrificielle (18) et ladite électrode inférieure (17) ; une étape consistant à éliminer ledit film capacitif isolant (20) présent sur ladite couche sacrificielle (18) et éliminer de manière sélective ladite couche sacrificielle dudit film protecteur isolant (16) et dudit film capacitif isolant (20) ; et une étape consistant à former une électrode supérieure (23) dudit condensateur MIM sur ladite électrode inférieure (17) par l'intermédiaire dudit film capacitif isolant (20).
2. Procédé pour fabriquer un dispositif à semiconducteur selon la revendication 1, caractérisé en ce que : un film de SiO2 sert de dit film protecteur isolant (16) ; un film de SiN sert de dit film capacitif isolant (20) ; un polymère contenant du fluor sert de dite couche sacrificielle (18) ; et lors de ladite étape consistant à éliminer ladite couche sacrificielle 30 (18), ladite couche sacrificielle (18) est éliminée de manière sélective dudit film protecteur isolant (16) et dudit film capacitif isolant (20) en exposant ladite couche sacrificielle (18) à un plasma de 02.
3. Procédé de fabrication d'un dispositif à semiconducteur, comprenant : une étape consistant à former un transistor à effet de champ (15) comportant une électrode de grille en T (12) sur un substrat semiconducteur (Il); 20 25une étape consistant à former une électrode inférieure (17) d'un condensateur MIM sur ledit substrat semiconducteur (Il); une étape consistant à revêtir la partie active dudit transistor à effet de champ avec une couche sacrificielle (18); une étape consistant à former un film capacitif isolant (20) dudit condensateur MIM, au moins sur ladite électrode inférieure (17); et une étape consistant à former une électrode supérieure (23) dudit condensateur MIM sur ladite électrode inférieure (17) par l'intermédiaire dudit film capacitif isolant (20) ; caractérisé en ce que : un matériau à permittivité relative inférieure à celle dudit film capacitif isolant (20) est utilisé pour ladite couche sacrificielle (18).
4. Procédé de fabrication d'un dispositif à semiconducteur, comprenant : une étape consistant à former un transistor à effet de champ (15) 15 comportant une électrode de grille en T (12) sur un substrat semiconducteur (11); une étape consistant à former une électrode inférieure (17) d'un condensateur MIM sur ledit substrat semiconducteur (11); une étape consistant à appliquer un matériau photosensible positif (24) sur ledit transistor à effet de champ (15) et à exposer et révéler toute la surface dudit 20 matériau photosensible positif (24) ; une étape consistant à former un film capacitif isolant (20) dudit condensateur MIM, au moins sur ladite électrode inférieure (17); et une étape consistant à former une électrode supérieure (23) dudit condensateur MIM sur ladite électrode inférieure (17) par l'intermédiaire dudit film 25 capacitif isolant (20) ; caractérisé en ce que un matériau à permittivité relative inférieure à celle dudit film capacitif isolant (20) est utilisé pour ledit matériau photosensible positif (24).
5. Procédé de fabrication d'un dispositif à semiconducteur, comprenant : 30 une étape consistant à former sur un substrat semiconducteur (Il) un transistor à effet de champ (15) comportant une électrode de grille en T (12) ; une étape consistant à former une électrode inférieure (17) d'un condensateur MIM sur ledit substrat semiconducteur (11);une étape consistant à appliquer un matériau photosensible négatif (25) sur ledit transistor à effet de champ (15) et exposer et révéler la partie active dudit transistor à effet de champ (15) : une étape consistant à former un film capacitif isolant dudit condensateur MIM, au moins sur ladite électrode inférieure (12) ; et une étape consistant à former une électrode supérieure (23) dudit condensateur MIM sur ladite électrode inférieure (17) par l'intermédiaire dudit film capacitif isolant (20).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007126017A JP5320689B2 (ja) | 2007-05-10 | 2007-05-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2916083A1 true FR2916083A1 (fr) | 2008-11-14 |
| FR2916083B1 FR2916083B1 (fr) | 2011-11-25 |
Family
ID=39868958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0851445A Expired - Fee Related FR2916083B1 (fr) | 2007-05-10 | 2008-03-05 | Procede de fabrication d'un dispositif a semiconducteur comportant un transistor fet avec grille en t |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7625789B2 (fr) |
| JP (1) | JP5320689B2 (fr) |
| DE (1) | DE102008010328A1 (fr) |
| FR (1) | FR2916083B1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067692A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US20110053336A1 (en) * | 2009-09-03 | 2011-03-03 | Raytheon Company | Method for selective deposition of dielectric layers on semiconductor structures |
| US9293379B2 (en) * | 2009-09-03 | 2016-03-22 | Raytheon Company | Semiconductor structure with layers having different hydrogen contents |
| US9082722B2 (en) | 2013-03-25 | 2015-07-14 | Raytheon Company | Monolithic integrated circuit (MMIC) structure and method for forming such structure |
| US9490282B2 (en) * | 2015-03-19 | 2016-11-08 | Omnivision Technologies, Inc. | Photosensitive capacitor pixel for image sensor |
| US9478652B1 (en) | 2015-04-10 | 2016-10-25 | Raytheon Company | Monolithic integrated circuit (MMIC) structure having composite etch stop layer and method for forming such structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328867A (ja) * | 1991-04-30 | 1992-11-17 | Sekiyu Sangyo Kasseika Center | 赤外線検出器 |
| JPH05129345A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | マイクロ波集積回路の製造方法 |
| JP2522159B2 (ja) | 1993-06-24 | 1996-08-07 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JP2605647B2 (ja) | 1993-12-27 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3226808B2 (ja) * | 1996-11-26 | 2001-11-05 | ルーセント テクノロジーズ インコーポレイテッド | 集積回路チップを製造する方法 |
| JP2000138237A (ja) * | 1998-11-02 | 2000-05-16 | Nec Corp | 感光性有機膜を有する半導体装置及びその製造方法 |
| KR100827437B1 (ko) * | 2006-05-22 | 2008-05-06 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
-
2007
- 2007-05-10 JP JP2007126017A patent/JP5320689B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-07 US US11/969,990 patent/US7625789B2/en not_active Expired - Fee Related
- 2008-02-21 DE DE102008010328A patent/DE102008010328A1/de not_active Withdrawn
- 2008-03-05 FR FR0851445A patent/FR2916083B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102008010328A1 (de) | 2008-11-20 |
| US7625789B2 (en) | 2009-12-01 |
| JP5320689B2 (ja) | 2013-10-23 |
| JP2008282997A (ja) | 2008-11-20 |
| US20080280400A1 (en) | 2008-11-13 |
| FR2916083B1 (fr) | 2011-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9952366B2 (en) | Patterning method and method of manufacturing wire grid polarizer using the same | |
| FR2916083A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur comportant un transistor fet avec grille en t | |
| US9875965B2 (en) | Semiconductor device | |
| US11043379B2 (en) | Conformal carbon film deposition | |
| FR2919521A1 (fr) | Couche d'accroche sur des polymeres fluores | |
| FR2925765A1 (fr) | Procede de fabrication de capteurs a couche de co-polymere p(vdf-trfe) et capteur correspondant | |
| EP0139549B1 (fr) | Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré | |
| JP2007073857A (ja) | 半導体装置の製造方法および半導体装置 | |
| EP0022383B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à grille Schottky auto-alignée, et transistor obtenu par ce procédé | |
| EP0372644B1 (fr) | Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents | |
| JP2004266008A (ja) | 半導体装置の製造方法 | |
| JP2018533193A (ja) | イメージセンサ装置の製造方法 | |
| US6784067B2 (en) | Method of manufacturing semiconductor device | |
| US8962443B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
| EP3944294A1 (fr) | Procédé de réalisation d'une zone d'individualisation d'un circuit intégré | |
| FR3019937A1 (fr) | Procede de formation de tranchees d'isolement | |
| JP2003179139A (ja) | ポリマー内でのビア形成 | |
| EP3848978A1 (fr) | Protection esd | |
| FR3112895A1 (fr) | Procédé de réalisation d’une zone d’individualisation d’un circuit intégré | |
| FR3071492A1 (fr) | Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal | |
| TWI404214B (zh) | 電子元件及薄膜電晶體的製造方法 | |
| US9978686B1 (en) | Interconnection of semiconductor devices in extreme environment microelectronic integrated circuit chips | |
| EP4318563A1 (fr) | Procédé de réalisation d'une zone d'individualisation d'un circuit intégré | |
| JP2002517091A (ja) | ショットキーダイオードを製造するための方法 | |
| BE1002410A6 (fr) | Procede de formation de resistances pelliculaires sur une plaquette de circuit integre et plaquette ainsi obtenue. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| ST | Notification of lapse |
Effective date: 20161130 |