BE1002410A6 - Procede de formation de resistances pelliculaires sur une plaquette de circuit integre et plaquette ainsi obtenue. - Google Patents

Abstract

Procédé de formation de fines résistances pelliculaires (4) sur une plaquette de circuit intégré (1), consistant à déposer une couche de résistance (14) de silicium-chrome pour former les résistances pelliculaires (4), à déposer une couche protectrice (15) de titane-tungstène sur la couche de résistance (14), à former une couche de photorésiste modelée (16) sur la couche de protection (15) pour définir les résistances pelliculaires (4), à soumettre la plaquette à une première attaque pour enlever la couche de protection (15) dans des zones non protégées par la couche de photorésiste (16), à enlever la couche de photorésiste (16) et ensuite à soumettre la plaquette à une attaque par pulvérisation à haute fréquence pour enlever des parties de la couche de résistance (14) de manière à définir les fines résistances pelliculaires, et plaquette ainsi obtenue.

Description

  "Procédé de formation de résistances pelliculaires sur une plaquette

  
de circuit intégré et plaquette ainsi obtenue".

  
La présente invention est relative à un procédé de formation d'une résistance pelliculaire sur une plaquette ou tranche de circuit intégré semi-conductrice, et en particulier, bien qu'elle n'y soit pas limitée, à un procédé de formation d'une fine résistance pelliculaire sur une plaquette ou tranche de circuit intégré semiconductrice. L'invention est également relative à une plaquette ou tranche de circuit intégré semi-conductrice comportant une résistance pelliculaire formée suivant ledit procédé.

  
D'une manière générale, on a constaté qu'il était difficile de former des résistances à fine couche pelliculaire dans une plaquette de circuit intégré, et en particulier on a constaté qu'il était difficile de former des résistances à fine couche pelliculaire de ce type dans lesquelles les caractéristiques des coefficients d'adaptation et de température des fines résistances pelliculaires sont conservées. Les fines résistances pelliculaires sont prédisposées à une détérioration et une destruction lors des étapes de traitement successives dans la fabrication de la plaquette. En fait, le taux de détérioration de plaquettes de circuit intégré comportant des fines résistances pelliculaires formées en utilisant les méthodes connues est relativement élevé.

   D'une manière générale, les fines résistances pelliculaires sont abîmées et dans un grand nombre de cas détruites après leur formation sur la plaquette au cours d'étapes ultérieures dans le traitement de la plaquette. En particulier, on a constaté que les résistances pelliculaires s'abîmaient fortement au cours du dépôt et/ou de la formation de la couche conductrice venant aussitôt après la formation des fines couches pelliculaires.

  
Jusqu'à présent aucune méthode n'a été mise au point qui puisse surmonter de façon satisfaisante ce problème. Il s'avère par conséquent nécessaire de mettre au point un procédé qui permette la fabrication d'une plaquette de circuit intégré semiconductrice comportant au moins une résistance pelliculaire qui réduise la possibilité de provoquer des dégâts à la résistance pelliculaire après la formation des résistances pelliculaires.

  
La présente invention prévoit un tel procédé, et prévoit une plaquette de circuit intégré semi-conductrice comportant au moins une résistance pelliculaire dans laquelle la possibilité de détérioration de la résistance pelliculaire après la formation de celle-ci est réduite.

  
Suivant l'invention, on prévoit un procédé de formation d'une résistance pelliculaire sur une plaquette de circuit intégré semi-conductrice, ce procédé comprenant les étapes suivantes :
- le dépôt d'une couche de résistance de matière électriquement conductrice pour former la résistance pelliculaire sur une surface de la plaquette,
- le dépôt d'une couche protectrice de matière de protection, électriquement conductrice sur la couche de résistance,
- le dépôt d'une première couche de photorésiste de matière de photorésiste sur la couche de protection, et le modelage de la première couche de photorésiste pour définir la résistance pelliculaire,
- la soumission de la plaquette à une première attaque pour enlever au moins certaines parties de la couche de protection des zones non protégées par la première couche de photorésiste,

   et
- la soumission de la plaquette à une attaque par pulvérisation à haute fréquence pour former la résistance pelliculaire en enlevant la couche de résistance et toute couche de protection restante des zones dans lesquelles la couche de protection a déjà été attaquée au cours de la première attaque.

  
Suivant une forme de réalisation de l'invention, la couche de protection est déposée à une profondeur d'au moins
150 A, de préférence a une profondeur d'au moins 300 A et avantageusement à une profondeur de 400 A. D'une manière générale, la couche

  
0 de protection ne sera pas déposée à une profondeur de plus de 1.000 A.

  
Avantageusement, la couche de protection est choisie parmi le titane, le tungstène ou le mélange de ces matières. 

  
Suivant une forme de réalisation de l'invention, la première couche de photorésiste est enlevée après la première attaque et avant l'attaque par pulvérisation à haute fréquence.

  
Suivant une forme de réalisation de l'invention, la première attaque enlève au moins une certaine partie de la couche de protection non protégée par la première couche de photorésiste et, avantageusement, la première attaque enlève pratiquement la totalité de la couche de protection non protégée par la première couche de photorésiste. De préférence la profondeur combinée de la couche de résistance et de la couche de protection restant après la première attaque ne doit pas excéder la profondeur de matière enlevable par l'attaque par pulvérisation à haute fréquence.

  
De préférence, la couche de résistance comprend une matière choisie parmi une ou plusieurs des matières suivantes :
silicium-chrome, nickel-chrome, nitrure de titane.

  
Avantageusement, la couche de résistance est de silicium-chrome.

  
Suivant une autre forme de réalisation de l'invention, l'attaque par pulvérisation à haute fréquence est réalisée dans une atmosphère non réactive. Avantageusement, l'attaque par pulvérisation à haute fréquence est réalisée dans du gaz d'argon et, de préférence, l'attaque par pulvérisation à haute fréquence est calibrée pour attaquer à raison de 200 A de dioxyde de silicium par minute.

  
Suivant une autre forme de réalisation de l'invention, la première attaque est une attaque par voie sèche, et de préférence la première attaque est une attaque par plasma.

  
Suivant une variante, la première attaque est réalisée dans un bain de peroxyde d'hydrogène, et de préférence le peroxyde d'hydrogène est maintenu à une température de l'ordre de 40[deg.]C à
60[deg.]C, et avantageusement le peroxyde d'hydrogène est maintenu à une température de 50[deg.]C.

  
Suivant une autre forme de réalisation de l'invention, la résistance pelliculaire est une fine résistance pelliculaire, et de préférence la couche ce résistance est déposée à une profondeur d'au moins 10 A et avantageusement la couche de résistance est

  
 <EMI ID=1.1> 

  
déposée à une profondeur de l'ordre de 20 A à 60 A et, suivant une forme de réalisation préférée de l'invention, la couche de résistance est déposée à une profondeur de 30 A.

  
Suivant une forme de réalisation de l'invention, la couche de résistance est pulvérisée sur la surface de la plaquette.

  
Suivant une autre forme de réalisation de l'invention, le procédé comprend en outre le dépôt d'une matière électriquement conductrice sur la plaquette pour former une couche d'interconnexion après l'attaque par pulvérisation à haute fréquence, le dépôt d'une seconde couche ,de photorésiste de matière de photorésiste sur la couche d'interconnexion, le modelage de la seconde couche de photorésiste pour définir un modèle de conducteur à former à partir de la couche d'interconnexion et la soumission de la plaquette à une troisième attaque pour enlever la partie de la couche d'interconnexion non protégée par la seconde couche de photorésiste pour définir les conducteurs du modèle de conducteur.

  
Suivant une autre forme de réalisation de l'invention, une couche de barrière de diffusion est déposée sur la plaquette après l'attaque par pulvérisation à haute fréquence et avant le dépôt de la couche d'interconnexion. De préférence, la couche de barrière de diffusion est déposée à une profondeur d'au moins 500 A et, avanta-

  
 <EMI ID=2.1> 

  
D'une manière générale, la couche de barrière de diffusion ne sera pas déposée à une profondeur de plus de 1500 A.

  
De plus, l'invention prévoit une plaquette de circuit intégré semi-conductrice fabriquée suivant le procédé de l'invention.

  
L'invention prévoit en outre une plaquette de circuit intégrée semi-conductrice comprenant une résistance pelliculaire, la résistance pelliculaire ayant été formée en déposant une couche de résistance de matière électriquement conductrice pour former la résistance pelliculaire sur une surface de la plaquette, en déposant une couche protectrice de matière de protection, électriquement conductrice sur la couche de résistance, en déposant et formant une première couche de photorésiste modelée de matière de photorésiste sur la couche de protection, la première couche de photorésiste définissant la résistance pelliculaire,

   en soumettant la plaquette à une première attaque pour enlever au moins la majeure partie de la couche de protection des zones non protégées par la première couche de photorésiste et en soumettant la plaquette à une attaque par pulvérisation à haute fréquence pour former la résistance pelliculaire par un enlèvement de la couche de résistance et de toute couche de protection restante des zones dans lesquelles la couche de protection a déjà été attaquée au cours de la première attaque.

  
D'autres détails et particularités de l'invention ressortiront de la description ci-après, donnée à titre d'exemple non limitatif et en se référant aux dessins annexés, dans lesquels :
La figure 1 est une vue en plan caractéristique d'une partie de plaquette de circuit intégré semi-conductrice comportant une série de fines résistances pelliculaires suivant l'invention. La figure 2 est une vue d'extrémité en coupe de la partie de plaquette de circuit intégré de la figure 1, suivant les lignes II-II de la figure 1.

  
Les figures 3 à 9 sont des vues d'extrémité en coupe similaires à la figure 1 de la plaquette de circuit intégré à différents stades de construction.

  
Si l'on se réfère à présent aux dessins et tout d'abord aux figures 1 et 2, on y a représenté une partie de plaquette ou tranche de circuit intégré semi-conductrice suivant l'invention, représentée d'une manière générale par la référence numérique 1, comprenant un substrat 2 et une série de résistances pelliculaires, à savoir des fines résistances pelliculaires 4 formées sur celle-ci en utilisant un procédé suivant l'invention. Avant de décrire le procédé de formation des fines résistances pelliculaires 4, on décrira d'abord les parties importantes de la plaquette de circuit intégré 1. La plaquette 1 comprend le substrat 2 qui est une matière à base de silicium dans lequel sont formés des dispositifs MOS (non représentés) et/ou des transistors bipolaires (non représentés).

   La formation de ces dispositifs MOS et transistors bipolaires est bien connue des spécialistes de la technique et il n'est donc pas nécessaire de la décrire davantage. Une couche d'oxyde de champ 6 est formée sur le substrat 2 entre les dispositifs MOS et les transistors bipolaires. La formation de cette couche d'oxyde est bien connue des spécialistes de la technique. Une couche diélectrique 7 d'oxyde de dépôt de vapeur chimique est déposée sur la plaquette à une profondeur d. d'approximativement 7 KA. Les fines couches pelliculaires 4 de silicium-chrome sont formées sur une surface 8 de la couche diélectrique 7 sur la couche d'oxyde de champ 6 et s'étendent entre des conducteurs 9 d'alliage d'aluminium également formés sur la couche diélectrique 7, comme on le décrira ci-après.

  
Si on se réfère à présent aux figures 3 à 9, on décrira à présent le procédé de formation des fines résistances pelliculaires 4 sur la plaquette 1. La fabrication de la plaquette jusqu'au et y compris le dépôt de la couche diélectrique 7 est réalisée en utilisant des processus connus qui sont bien connus des spécialistes de la technique, et, par conséquent, on n'envisage pas de décrire la fabrication de la plaquette jusqu'à ce point plus en détail. Une couche de résistance 14 de silicium-chrome à partir de laquelle sont formées les fines résistance pelliculaires 4, est déposée sur la surface 8 de la couche diélectrique 7, voir figure 3. Le siliciu-n-chrome est déposé à une profondeur d2 d'approximativement 30 A par pulvérisation du silicium-chrome sur la surface 8.

  
Une couche de protection 15 de matière de protection électriquement conductrice, à savoir un alliage de titane-tungstène est déposée sur la couche de résistance 14 pour protéger celle-ci au cours d'une partie du processus de fabrication ultérieur, voir figure

  
3. Dans cette forme de réalisation de l'invention, l'alliage de titanetungstène de la couche de protection 15 comprend, en poids, 90 % de titane et 10 % de tungstène. L'alliage de titane-tungstène est déposé par pulvérisation à une profondeur d- d'approximativement
500 A pour former la couche de protection 15. Une première couche de photorésiste 16 de matière de photorésiste est déposée sur la couche de protection 15, voir figure 4, et la première couche de photorésiste
16 est modelée pour définir les fines couches pelliculaires 4. Ces couches de photorésiste et leur modelage sont bien connus des spécialistes de la technique.

  
Après le modelage de la première couche de photorésiste 16, la plaquette 1 est alors soumise à une première attaque, dans le cas présent une attaque par plasma, à sec pour attaquer la couche de protection 15 d'alliage de titane-tungstène jusqu'à la couche de résistance 14 dans les zones non protégées par la première couche de photorésiste 16, voir figure 5. Dans cette forme de réalisation

  
 <EMI ID=3.1> 

  
dans un appareil Tegal 903 fonctionnant à une pression de 150 mtorr à un niveau de puissance de 100 watts à une fréquence de 13,5 Mhertz.

  
 <EMI ID=4.1> 

  
 <EMI ID=5.1> 

  
pendant une période de temps de 90 secondes. En adaptant de façon appropriée la puissance et le temps de la première attaque, le dépôt dans la couche de protection 15 à laquelle s'arrête l'attaque peut être déterminé de façon critique, bien que le point précis auquel la première attaque s'arrête ne soit pas particulièrement critique. Effectivement, la première attaque peut attaquer dans la couche de résistance 14 sans provoquer d'effets favorables. Si nécessaire, la première attaque peut se terminer avant que la profondeur totale de la couche de protection 15 ait été attaquée. Toutefois, seule une profondeur relativement peu élevée de la couche de protection 15 non protégée par la première couche de photorésiste 16 restera après la première attaque, ceci étant décrit plus en détail ci-après.

  
Après la première attaque, la première couche de photorésiste 16 est enlevée. Lors de l'enlèvement de la première couche de photorésiste 16, la plaquette est alors soumise à une attaque par pulvérisation à haute fréquence qui enlève la couche de résistance
14 dans les zones qui avaient déjà été l'objet de la première attaque.

   Si la première attaque n'avait pas permis d'enlever complètement les zones de la couche de protection 15 non protégées par la première couche de photorésiste 16, en d'autres termes si la première attaque avait été arrêtée avant que la couche de protection 15 n'ait été attaquée jusqu'à la couche de résistance 14, l'attaque par pulvérisation à haute fréquence enlève d'abord le restant de la couche de protection
15 qui avait déjà été soumise à la première attaque, et se poursuit alors en enlevant la couche de résistance 14. L'attaque par pulvérisation à haute fréquence est réglée de manière à enlever la couche de résis-tance 14 jusqu'à la couche diélectrique 7. Pour éviter toute détérioration aux autres composants sur la plaquette, on a constaté qu'il était préférable que l'attaque par pulvérisation à haute fréquence

  
 <EMI ID=6.1> 

  
Par conséquent, lorsqu'une profondeur réduite de couche de protection 15 reste après la première attaque par pulvérisation, il est important que la profondeur combinée de la couche de résistance 14 et de la couche de protection 15 restant après la première attaque n'excède pas 100 A. Dans cette forme de réalisation de l'invention, puisque la couche de résistance 14 est déposée à une profondeur de 30 A, une profondeur ne dépassant pas 70 A de la couche de protection 15 doit rester dans les zones non protégées par la première couche de photorésiste 15 après la première attaque.

  
A la fin de l'attaque par pulvérisation à haute fréquence, les fines résistances pelliculaires 4 sont formées à partir de la couche de résistance 14 et sont protégées par les parties restantes de la couche de protection 15 qui recouvrent les fines résistances pelliculaires 4, voir figure 6.

  
Dans cette forme de réalisation de l'invention, l'attaque par pulvérisation à haute fréquence est réalisée dans un appareil de pulvérisation Varian 3290 dans du gaz d'argon, qui est calibré pour enlever approximativement 200 A de dioxyde de silicium par minute. Dans ce cas, ce réglage est réalisé en réglant l'appareil à une tension de polarisation de 1600 volts à une pression de 5 à 7 mtorr et à une fréquence de 13,56 Mhertz. A ce réglage, l'attaque par pulvérisation à haute fréquence est réalisée pendant pas plus de 30 secondes.

  
L'attaque par pulvérisation à haute fréquence attaque également une petite partie de la matière d'alliage de titane-tungstène de la couche de protection 15 qui recouvre les parties de la couche de résistance 14 qui forment une résistance à fine couche pelliculaire

  
4. Toutefois, pour autant que la profondeur initiale de la couche de protection 15 soit suffisante, l'attaque par pulvérisation à haute fréquence n'attaque pas complètement la couche de protection 15 sur les parties de la couche de résistance 14 qui forment les fines résis-tances pelliculaires 4. C'est ainsi qu'une profondeur suffisante de matière d'alliage de titane-tungstène restera dans la couche de protection 15 après l'attaque par pulvérisation à haute fréquence pour protéger les fines résistances pelliculaires 4.

   En fait, on a constaté que pour autant que la couche. de protection 15 soit initialement déposée à une profondeur d'au moins 150 A, et de préférence d'au moins 300 A, une profondeur suffisante de matière d'alliage de titanetungstène de la couche de protection 15 reste après l'attaque par pulvérisation à haute fréquence en protégeant les résistances pelliculaires 4.

  
Tout en enlevant la couche de résistance 14 et toute couche de protection 15 qui peut rester après la première attaque, l'attaque par pulvérisation à haute fréquence enlève également tous les oxydes qui peuvent s'être formés sur l'un des métaux électriquement conducteurs de la plaquette. Par conséquent, un bon contact électrique est assuré entre les couches soumises à l'attaque par pulvérisation à haute fréquence et les couches qui sont ensuite déposées sur ces couches.

  
La plaquette est à présent prête pour recevoir une couche d'interconnexion d'alliage d'aluminium à partir de laquelle sont formés les conducteurs 9. Toutefois, pour empêcher un piquage dans les zones où les conducteurs de la couche d'interconnexion sont en contact avec du silicium, une couche de barrière de diffusion-
18 d'un alliage de titane-tungstène similaire à la couche de protection
15 est déposée sur la plaquette, voir figure 7. L'alliage de titanetungstène formant la couche de barrière de diffusion 18 est déposé

  
 <EMI ID=7.1> 

  
connexion 19 d'alliage d'aluminium pour former les conducteurs 9 est déposée sur la couche de barrière de diffusion 18, voir figure

  
7. L'alliage d'aluminium est déposé en utilisant des méthodes de dépôt

  
 <EMI ID=8.1> 

  
couche de photorésiste 20 de matière de photorésiste est déposée sur la couche d'interconnexion 19. La seconde couche de photorésiste
20 est modelée pour définir le modèle de conducteur à former dans la couche d'interconnexion 19 qui comprend les conducteurs 9 et les autres conducteurs éventuels (non représentés) à former à partir de la couche d'interconnexion 19, voir figure 8. La seconde couche de photo résiste 20 et sa méthode de modelage sont bien connues des spécialistes de la technique. La plaquette est soumise à une troisième attaque pour enlever les parties de la couche d'interconnexion
19 non protégées par la seconde couche de photorésiste 20 pour former les conducteurs 9.

   Il est important que la couche -de protection. 15 et la couche de diffusion 18 d'alliage de titane-tugnstène soient résistantes à la troisième attaque et qu'en outre la troisième attaque ne provoque pas de corrosion ou d'oxydation postérieure à l'attaque. Dans cette forme de réalisation de l'invention, la troisième attaque

  
 <EMI ID=9.1> 

  
de 80 mtorr avec un traitement thermique sous vide postérieur à l'attaque d'approximativement 200[deg.]C pendant 17 secondes. La seconde couche de photorésiste 20 est alors enlevée, voir figure 9. Lors de l'enlèvement de la seconde couche de photorésiste, il est important que la couche de barrière de diffusion reste intacte et ne soit pas oxydée, sinon des difficultées peuvent être rencontrées lors de l'enlèvement ultérieur de la couche de barrière de diffusion.

  
La plaquette est immergée dans un bain de peroxyde d'hydrogène et les parties exposées 21 et 22 restantes de la couche protectrice 15 et la couche de barrière de diffusion 18 sont respectivement enlevées, voir figure 9. En d'autres termes, les parties 21 et 22 des couches 15 et 18 qui sont enlevées constituent les parties ne se trouvant pas en dessous des conducteurs 9. La température du peroxyde d'hydrogène est maintenue à approximativement 50[deg.]C.

  
Une couche de passivation (non représentée) est alors déposée sur la plaquette au-dessus du conducteur 9, des fines résistances pelliculaires 4 et des parties-exposées de la couche diélectrique 7. Ces couches de passivation et leurs méthodes de dépôt sont bien connues des spécialistes de la technique.

  
Les avantages découlant de la formation des fines résistances pelliculaires suivant l'invention sur la plaquette de circuit intégré semi-conductrice sont nombreux. Des essais sur des plaquettes sur ; lesquels ont été formées des fines résistances pelliculaires en utilisant le procédé de l'invention ont montré que dans pratiquement toutes les plaquettes aucune des fines résistances pelliculaires n'a été endommagée au cours de la formation des conducteurs de la couche d'interconnexion et au cours de toute autre étape ultérieure dans la fabrication, des plaquettes.

   De plus, on a constaté que l'indice de résistance des fines résistances pelliculaires reste pratiquement inchangé au cours de la fabrication de la plaquette et que, par conséquent, l'indice de 'résistance des fines résistances pelliculaires peut .être maintenu dans d'étroites limites de: tolérances. Un avantage particulièrement important de l'invention est obtenu lorsque l'on prévoit plusieurs fines pellicules sur une plaquette et que l'on adapte celles-ci.. On a constaté que les qualités importantes d'adaptation et de coefficient de température des fines résistances pelliculaires sont conservées et restent pratiquement inchangées au cours du processus de fabrication ultérieur de la plaquette.

   De plus, on forme des fines résistances pelliculaires d'indices de résistance désirables avec peu de variation par rapport à la valeur désirée, et comme mentionné ci-dessus, il n'y a pratiquement aucun danger d'endommagement ou de destruction des fines résistances pelliculaires au cours de la formation des conducteurs de la couche d'interconnexion.

  
On estime que la majorité de ces avantages sont obtenus grâce à la couche protectrice sur la couche de résistance. En fait, on suppose que grâce à la présence de la couche de protection sur la couche de résistance, on peut attaquer en utilisant une attaque par pulvérisation à haute fréquence. On suppose que l'attaque par pulvérisation à haute fréquence donne des résultats d'attaque particulièrement bons et que, également comme discuté ci-dessus, cette étape permet d'enlever tous les oxydes qui peuvent s'être formés sur l'un quelconque des métaux électriquement conducteurs de la plaquette. Ceci permet d'assurer par conséquent un bon contact électrique entre les couches soumises à l'attaque par pulvérisation à haute fréquence et les couches qui sont ensuite déposées sur ces couches.

   On suppose que sans la couche de protection on ne pourrait pas utiliser de façon satisfaisante une attaque par pulvérisation à haute fréquence de ce type. On suppose que par le dépôt de la couche de protection à une profondeur de pas moins de 150 Â sur la couche de protection, une couche de protection d'une profondeur suffisante restera après la réalisation de l'attaque par pulvérisation à haute fréquence de manière à protéger les fines résistances pelliculaires au cours du traitement ultérieur de la plaquette.

   De plus, si la première attaque se termine avant que la couche de protection ait été attaquée jusqu'à la couche de résistance, on suppose que pour autant que la profondeur combinée de la couche de résistance et de la couche de protection restante ne dépasse pas 100 A, l'attaque par pulvérisation à haute fréquence peut être utilisée pour enlever la couche de protection et- la couche de résistance restantes sans endommager les autres composants de la plaquette. Toutefois, on a constaté qu'une attaque par pulvérisation à haute fréquence excessive peut endommager les autres composants de la plaquette. On estime que, pour autant que l'attaque par pulvérisation à haute fréquence soit réglée pour ne

  
0

  
pas enlever plus de 200 A de dioxyde de silicium par minute et que la période de temps pendant laquelle l'attaque par pulvérisation à haute fréquence est réalisée ne dépasse pas 30 secondes, on évite toute détérioration des autres composants de la plaquette.

  
Bien que l'on ait précisé que le procédé comprend le dépôt de la couche formant barrière de diffusion d'alliage de titanetungstène, si on le désire on peut se passer de la couche de barrière de diffusion.

  
De plus, bien que l'on ait précisé que la couche de barrière de diffusion est d'une composition similaire à celle de la couche de protection, ceci n'est pas essentiel, la couche formant barrière de diffusion pouvant être d'une autre composition de matière, et dans certains cas elle peut contenir du titane ou du tungstène mais pas les deux. De plus, la couche de protection peut être de n'importe quelle autre matière électriquement conductrice. De plus, bien que la couche d'interconnexion pour former les conducteurs ait été décrite comme étant constituée d'un alliage d'alluminium, elle peut être constituée par n'importe quelle autre matière électriquement conductrice appropriée.

   De plus, bien que des fines résistances pelliculaires aient été décrites comme étant en silicium-chrome, elles peuvent également être constituées d'une autre matière appropriée sans sortir du cadre de l'invention, par exemple la couche de résistance pour former les fines résistances pelliculaires peut être constituée de nickel-chrome, de nitrure de titane ou de toute autre matière appropriée.

  
Bien que la couche de protection ait été décrite comme étant constituée, d'un alliage de titane-tungstène, on pourrait utiliser toute autre matière de protection, électriquement conductrice appropriée sans sortir du cadre de l'invention. Par exemple, la couche de protection peut être en titane ou tungstène, ou bien elle peut être faite de tout autre alliage de titane ou de tungstène. En. fait, tout autre métal électriquement conducteur approprié peut être utilisé pour la couche de protection pour autant qu'il puisse être enlevé après la formation des conducteurs.

  
Bien que l'on ait précisé que les fines résistances pelliculaires sont formées à partir d'une couche de résistance déposée à une profondeur de 30 A, on notera que la couche de résistance peut avoir une autre profondeur. Toutefois, d'une manière générale on notera que la profondeur de la couche de résistance sera d'au moins 10 A et, dans la majorité des cas, elle sera de l'ordre de 20 à 60 A. Il va sans dire que le procédé pourrait également être utilisé pour former des résistance à couche pelliculaire épaisse et que dans ce cas la couche de résistance devrait être déposée à une profondeur appropriée qui peut être sensiblement supérieure à 500 A.

  
Bien que l'on ait précisé que la couche formant barrière de diffusion est déposée sur la couche de protection dans le but de minimiser les risques de piquage, si on le désire on peut se passer de cette couche de barrière de diffusion. Dans le cas où l'on prévoit une couche de barrière de diffusion, on estime que celle-ci

  
 <EMI ID=10.1> 

  
doit être déposée à une profondeur de l'ordre de 500 A à 1.500 A. Toutefois, on peut déposer des couches de barrière de diffusion à des profondeurs supérieures ou inférieures si on le désire ou si cela s'avère approprié. 

  
Bien que l'on ait précisé que la couche d'interconnexion pour former les connecteurs est déposée à une profondeur

  
c-

  
de 12 KA, la couche d'interconnexion peut être déposée à toute autre profondeur désirée. Toutefois, en pratique on estime que la couche d'interconnexion doit être déposée à une profondeur de l'ordre de

  
 <EMI ID=11.1> 

  
De plus, bien que l'on ait précisé que la couche de protection est déposée à une profondeur d'approximativement
500 A, on notera que la couche de protection peut être déposée à n'importe quelle autre profondeur appropriée sans sortir du cadre de l'invention. Toutefois, il est préférable que la couche de protection

  
 <EMI ID=12.1> 

  
 <EMI ID=13.1> 

  
préférence 1.000 A.

  
Il va sans dire que bien que l'on ait précisé que la première attaque est constituée par un type particulier d'attaque par voie sèche, on peut utiliser d'autres attaques par voie sèche appropriées. En fait, la première attaque peut être une attaque par voie humide si on le désire, et dans le cas où l'on utilise une attaque par voie humide, une attaque par voie humide particulièrement appropriée consisterait en une attaque au peroxyde d'hydrogène, le peroxyde d'hydrogène étant de préférence maintenu à une température de l'ordre de 40[deg.]C à 60[deg.]C et de préférence à approximativement 50[deg.]C. Il va sans dire que les paramètres de la première attaque peuvent être modifiés sans sortir du cadre de l'invention.

  
Il va sans dire que bien que l'on ait précisé que la première attaque est réalisée dans un appareil Tegal 903, la première attaque pourrait être réalisée dans n'importe quel autre appareil d'attaque approprié, et dans le cas où l'on réalise la première attaque dans un appareil Tegal 903, d'autres paramètres de fonctionnement en dehors de ceux décrits pourraient être utilisés sans sortir du cadre de l'invention.

  
De plus, bien que l'on ait précisé que l'attaque par pulvérisation à haute fréquence est réalisée dans un appareil de pulvérisation Varian 3290, l'attaque par pulvérisation à haute fré-quence peut être réalisée dans n'importe quel autre appareil approprié.

  
Il va sans dire que lorsque l'attaque par pulvérisation à haute fréquence est réalisée dans un appareil Varian, on peut utiliser d'autres paramètres opératoires que ceux décrits. De plus, bien qu'il soit préférable de réaliser l'attaque par pulvérisation à haute fréquence dans du gaz d'argon, ceci n'est pas essentiel, tout autre gaz non réactif pouvant

  
être utilisé sans sortir du cadre de l'invention.

  
De plus, on notera que bien que l'on ait précisé que les parties exposées 21 et 22 restantes de la couche de protection et de la ,couche de barrière de diffusion 18 sont enlevées dans un bain de peroxyde d'hydrogène, on peut utiliser tout autre moyen d'enlèvement approprié. Dans le cas où l'on utilise un bain de peroxyde .d'hydrogène, on notera que la température du peroxyde d'hydrogène chaud peut être une température désirée quelconque, mais elle est de préférence de l'ordre de 40[deg.]C à 60[deg.]C. Toutefois, il est important de noter que quel que soit le procédé utilisé pour enlever les parties
21 et 22 exposées de la couche de protection et de la couche de barrière de diffusion, ce procédé n'altère pas les fines résistances pelliculaires. En d'autres termes, le procédé doit être non réactif vis-à-vis des fines résistances pelliculaires.

  
De plus, on notera que.' le traitement thermique sous vide postérieur à l'attaque peut être réalisé à une température appropriée quelconque pouvant atteindre 250[deg.]C pendant une période de temps appropriée quelconque pouvant atteindre 30 secondes.

  
Bien que l'on ait précisé que la troisième attaque est réalisée dans un système Electrotech Omega 2, on pourrait utiliser n'importe quelle autre attaque appropriée sans sortir du cadre de l'invention. Toutefois, il est important de noter que la troisième attaque ne doit pas attaquer la couche de barrière de diffusion 18 d'alliage de titane-tungstène et également qu'elle ne doit pas provoquer de corrosion ou d'oxydation ultérieure à l'attaque. Il va sans dire que lorsque l'on utilise un système Electrotech Omega 2 pour la troisième attaque, on peut utiliser d'autres paramètres opératoires sans sortir du cadre de l'invention. 

  
De plus, suivant les nécessités, une couche de silicium peut être déposée sur la couche de résistance avant le dépôt de la couche de protection, bien qu'une telle couche de silicium ne soit pas essentielle. Lorsque l'on dépose . une couche de silicium de ce type, on notera qu'elle doit être déposée à une profondeur de l'ordre

  
 <EMI ID=14.1> 

  
manière générale, la couche de silicium ne doit pas être attaquée et enlevée et restera sur les fines résistances pelliculaires 4 une fois la fabrication de la plaquette terminée. On estime que la présence de cette couche de silicium, dans certains cas, peut faciliter le finissage ultérieur des fines résistances pelliculaires, pour autant que ceci soit nécessaire, une fois la fabrication de la plaquette achevée.

  
Bien que l'on ait précisé que le procédé de l'invention permet de former plusieurs fines résistances pelliculaires, on peut utiliser le procédé pour former une plaquette de circuit intégré avec une seule fine résistance pelliculaire ou toute autre résistance pelliculaire isolée, ou des résistances pelliculaires.

  
Il va sans dire que l'on peut utiliser une couche diélectrique en une autre matière, suivant les nécessités, et que la couche diélectrique peut être déposée à toute autre profondeur appropriée sans sortir du cadre de l'invention. En fait, on peut se passer de la couche diélectrique.

  
De plus, bien que l'on ait précisé que les résistances sont formées sur une couche d'oxyde dans le substrat, ceci n'est pas nécessaire, les résistances pouvant être formées en tout autre endroit approprié ou désirable sur le substrat.

  
Bien que l'on ait précisé que la première couche de photorésiste est enlevée avant l'attaque par pulvérisation à haute fréquence, et bien que ceci soit préférable, cela n'est pas essentiel. La première couche de photorésiste peut être enlevée à n'importe quel autre stade du procédé suivant l'invention.

  
Il doit être entendu que la présente invention n'est en aucune façon limitée aux formes de réalisation ci-dessus et que bien des modifications peuvent y être apportées sans sortir du cadre du présent brevet. 

REVENDICATIONS

  
1. Procédé de formation d'une résistance pelliculaire

  
(4) sur une plaquette de circuit intégré semi-conductrice (1), ce procédé comprenant les étapes suivantes : 
- le dépôt d'une couche de résistance (14) de -matière électriquement conductrice pour former la résistance pelliculaire (4) sur.une surface de la plaquette, 
- le dépôt d'une couche de protection (15) de matière de protection, électriquement conductrice sur la couche de résistance (14),
- le dépôt d'une première couche de photorésiste (16) de matière de photorésiste sur la couche de protection (15) et le modelage de la première couche de photorésiste (16) pour définir la résistance pelliculaire (4),
- la soumission de la plaquette à une première attaque pour enlever au moins une partie de la couche de protection (15) de zones non protégées par la première couche de photorésiste (16),

   et
- la soumission de la plaquette à une attaque par pulvérisation à haute fréquence pour former la résistance pelliculaire en enlevant la couche de résistance et toute couche de protection restante des zones dans lesquelles la couche de protection a déjà été attaquée au cours de la première attaque.

Claims (1)

1. 2. Procédé suivant la revendication 1, caractérisé en ce que la couche de protection (15) est déposée à une profondeur d'au moins 150 A.

   3. Procédé suivant l'une ou l'autre des revendications 1 et 2, caractérisé en ce que la couche de protection (15)

   0

   est déposée à une profondeur d'au moins 300 A.

   4. Procédé suivant la revendication 3, caractérisé en ce que la couche de protection (15) est déposée à une profondeur <EMI ID=15.1>

   5. Procédé suivant la revendication 4, caractérisé en ce que la couche de protection est déposée à une profondeur de pas plus de 1.000 A.

   6. Procédé suivant l'une quelconque des revendications 1 à 5, caractérisé en ce que la couche de protection (15) est choisie parmi les métaux suivants : titane, tungstène et leurs mélanges.

   7. Procédé suivant l'une quelconque des revendications 1 à 6, caractérisé en ce que la couche de protection (15) est constituée par un alliage de titane et de tungstène.

   8. Procédé suivant l'une quelconque des revendi.cations 1 à 7, caractérisé en ce que la couche de protection (15) est constituée par un alliage de titane et de tungstène comprenant 90 % en poids de titane et 10 % en poids de tungstène.

   9. Procédé suivant l'une quelconque des revendications 1 à 8, caractérisé en ce que la première couche de photorésiste (16) est enlevée après la première attaque et avant l'attaque par pulvérisation à haute fréquence.

   10. Procédé suivant l'une quelconque des revendications 1 à 9, caractérisé en ce que la première attaque enlève au moins une certaine partie de la couche de protection (15) non protégée par la première couche de photorésiste (16) et en ce que la profondeur combinée de la couche de résistance (14) et de la couche de protection

   (15) restant après la première attaque n'excède pas la profondeur de matière enlevable par l'attaque par pulvérisation à haute fréquence.

   11. Procédé suivant l'une quelconque des revendications 1 à 10, caractérisé en ce que la première attaque enlève pratiquement la totalité de la couche de protection (15) non protégée par la première couche de photorésiste (16).

   12. Procédé suivant l'une quelconque des revendications 1 à 11, caractérisé en ce que la couche de résistance (14) comprend une matière choisie parmi une ou plusieures des matières suivantes : silicium-chrome, nickel-chrome, nitrure de titane.

   13. Procédé suivant l'une quelconque des revendications 1 à 12, caractérisé en ce que la couche de résistance (14) est en silicium-chrome.

   14. Procédé suivant l'une quelconque des revendications 1 à 13, caractérisé en ce que l'attaque par pulvérisation à haute fréquence est réalisée dans une atmosphère non réactive. 15. Procédé suivant l'une quelconque des revendications 1 à 14, caractérisé en ce que l'attaque par pulvérisation à haute fréquence est réalisée dans du gaz d'argon.

   16. Procédé suivant l'une quelconque des revendications 1 à 15, caractérisé en ce que l'attaque par pulvérisation à haute fréquence est réglée pour attaquer à raison de-200 Â de dioxyde de silicium par minute.

   17. Procédé suivant l'une quelconque des revendi-

   <EMI ID=16.1>

   haute fréquence est réalisée à une tension de polarisation propre de 1600 volts pendant une période de temps de 30 secondes.

   18. Procédé suivant l'une quelconque des revendications 1 à 17, caractérisé en ce que la première attaque est une attaque par voie sèche.

   19. Procédé suivant l'une quelconque des revendications 1 à 18, caractérisé en ce que la première attaque est une attaque par plasma.

   20. Procédé suivant l'une quelconque des revendications 1 à 19, caractérisé en ce que la première attaque est une

   <EMI ID=17.1>

   21. Procédé suivant la revendication 20, caractérisé en ce que la composition du gaz de plasma est de 96 % en volume

   <EMI ID=18.1>

   22. Procédé suivant l'une quelconque des revendications 1 à 21, caractérisé en ce que la première attaque est réalisée dans un appareil Tegal 903 fonctionnant à une pression de 150 mtorr à une puissance de 100 watts et à une fréquence de 13,5 Mhertz.

   23. Procédé suivant l'une quelconque des revendications 1 à 17, caractérisé en ce que la première attaque est réalisée dans un bain de peroxyde d'hydrogène.

   24. Procédé suivant la revendication 23, caractérisé en ce que le peroxyde d'hydrogène est maintenu à une température de l'ordre de 40[deg.]C à 60[deg.]C.

   25. Procédé suivant la revendication 24, caractérisé en ce que le peroxyde d'hydrogène est maintenu à une température de 50[deg.]C. 26. Procédé suivant l'une quelconque des revendications 1 à 24, caractérisé en ce que la résistance pelliculaire est une fine résistance pelliculaire.

   27. Procédé suivant la revendication 26, caractérisé en ce que la couche de résistance (14) est déposée à une profondeur d'au moins 10 A.

   28. Procédé suivant la revendication 27, caractérisé en ce que la couche de résistance (14) est déposée à une profondeur

   <EMI ID=19.1>

   29. Procédé suivant la revendication 28, caractérisé en ce que la couche de résistance (14) est déposée à une profondeur de 30 A.

   30. Procédé suivant l'une quelconque des revendications 1 à 29, caractérisé en ce que la couche de résistance (14) est pulvérisée sur la surface de la plaquette.

   31. Procédé suivant l'une quelconque des revendications 1 à 30, caractérisé en ce que ledit procédé comprend en outre les étapes suivantes :

   - le dépôt d'une matière électriquement conductrice sur la plaquette (1) pour former une couche d'interconnexion (19) après l'attaque par pulvérisation à haute fréquence, - le dépôt d'une seconde couche de photorésiste (20) de matière de photorésiste sur la couche d'interconnexion (19) et le modelage de la seconde couche de photorésiste (20) pour définir un modèle de conducteur à former à partir de la couche d'interconnexion (19), et - la soumission de la plaquette (1) à une troisième attaque pour enlever une partie de la couche d'interconnexion (19) non protégée par la seconde couche de photorésiste (20) afin de définir les conducteurs (9) du modèle de conducteur.

   32. Procédé suivant la revendication 31, caractérisé en ce que la couche d'interconnexion (19) est en un alliage d'aluminium.

   33. Procédé suivant l'une ou l'autre des revendications 31 et 32, caractérisé en ce qu'une couche de barrière de diffusion (18) est déposée sur la plaquette (1) après l'attaque par pulvérisation à haute fréquence et avant le dépôt de la couche d'interconnexion (19).

   34. Procédé suivant la . revendication 33, caractérisé en ce que la couche de barrière de diffusion (18) est déposée à une

   <EMI ID=20.1>

   35. Procédé suivant la revendication 34, caractérisé

   . en ce que la -couche de barrière de diffusion (18) est déposée à une profondeur de pas plus de 1.500 A.

   36. Procédé suivant l'une quelconque des revendications 33 à 35, caractérisé en ce que la couche de barrière de diffusion

   (18) est en un alliage de titane et de tungstène.

   37. Procédé suivant l'une quelconque des revendications 33 à 35, caractérisé en ce que la partie de la couche de barrière de diffusion (18) non recouverte par les conducteurs (9) est enlevée.

   38. Procédé suivant l'une quelconque des revendications 31 à 37, caractérisé en ce que la partie de la couche de protection (15) non recouverte par les conducteurs (9) est enlevée.

   39. Procédé suivant la revendication 38, caractérisé en ce que la couche de protection (15) et la couche de barrière de diffusion (18) sont enlevées par immersion de la plaquette (1) dans un bain de peroxyde d'hydrogène.

   40. Procédé suivant l'une ou l'autre des revendications 38 et 39, caractérisé en ce qu'une couche de passivation est déposée sur la plaquette (1) après que les parties des couches protectrices et de barrière de diffusion aient été enlevées.

   41. Procédé suivant l'une quelconque des revendications 31 à 40, caractérisé en ce que la couche d'interconnexion

   <EMI ID=21.1>

   42. Procédé suivant la revendication 41, caractérisé en ce que la couche d'interconnexion (19) est déposée à une profondeur

   <EMI ID=22.1>

   43. Procédé suivant l'une quelconque des revendications 31 à 42, caractérisé en ce que la troisième attaque pour attaquer la couche d'interconnexion (19) est une attaque par voie sèche et est arrêtée lorsque la couche d'interconnexion a été totalement réattaquée.

   44. Procédé suivant l'une quelconque des revendications 31 à 43, caractérisé en ce que la troisième attaque est réa-

   <EMI ID=23.1>

   de 80 mtorr.

   45. Procédé suivant l'une quelconque des revendications 1 à 44, . caractérisé en ce que la plaquette (1) est soumise à un traitement thermique sous vide postérieur à l'attaque à une température pouvant atteindre 250[deg.]C pendant une période de temps pouvant atteindre 30 secondes.

   46. Procédé suivant l'une quelconque des revendications 1 à 45, caractérisé en ce qu'une couche diélectrique (7) est déposée sur la plaquette (1) pour former une surface pour la réception de la couche de résistance (14).

   47. Procédé suivant la revendication 46, caractérisé en ce que la couche diélectrique (7) est déposée après la formation de dispositifs MOS et/ou de transistors bipolaires dans la plaquette.

   48. Procédé suivant l'une quelconque des revendications 1 à 47, caractérisé en ce que plusieurs résistances pelliculaires sont formées simultanément à partir de la couche de résistance.

   49. Plaquette de circuit intégré semi-conductrice fabriquée suivant le procédé de l'une quelconque des revendications 1 à 48.

   50. Plaquette de circuit intégré semi-conductrice comprenant une résistance pelliculaire (4), la résistance pelliculaire ayant été formée en déposant une couche de résistance (14) de matière électriquement conductrice pour former la résistance pelliculaire sur une surface de la plaquette, en déposant une couche de protection

   (15) de matière de protection, électriquement conductrice sur la couche de résistance (14), en déposant et formant une première couche de photorésiste modelée (16) de matière de photorésiste sur la couche de protection (15), la première couche de photorésiste (16) définissant la résistance pelliculaire (4), en soumettant la plaquette à une première attaque pour enlever au moins la majeure partie de la couche de protection (15) de zones non protégées par la première couche de photorésiste (16), et en soumettant la plaquette à une attaque par pulvérisation à haute fréquence pour former la résistance pelliculaire

   (4) en enlevant la couche de résistance (14) et toute couche de protection restante des zones dans lesquelles la couche de protection a déjà été attaquée au cours de la première attaque.

   51..Plaquette suivant la revendication. 30, caractérisée en ce que la couche de protection (15) est déposée à une profondeur d'au moins 150 A. -

   52. Plaquette suivant l'une ou l'autre des revendications 50 et. 51, caractérisée en ce que la couche de protection

   (15) est déposée à une profondeur de pas plus de 1.000 A.

   53. Plaquette suivant l'une quelconque des revendications 50 à 52, caractérisée en ce que la couche de protection (15) est en titane, en tungstène ou en un mélange de ces métaux.

   54. Plaquette suivant l'une quelconque des revendications 50 à 53, caractérisée en ce que la couche de protection (15) est en un alliage de titane et de tungstène.

   55. Plaquette suivant l'un quelconque des revendications 50 à 54, caractérisée en ce que la couche de protection (15) est en un alliage de titane et de tungstène comprenant 90 % en poids de titane et 10 % en poids de tungstène.

   56. Plaquette suivant l'une quelconque des revendications 50 à 55, caractérisée en ce que la première couche de photorésiste (16) est enlevée après la première attaque et avant l'attaque par pulvérisation à haute fréquence.

   57. Plaquette suivant l'une quelconque des revendications 50 à 56, caractérisée en ce qu'elle comprend des conducteurs

   (9) de matière électriquement conductrice reliant la résistance pelliculaire (4) à un autre composant de la plaquette.

   <EMI ID=24.1>

   risée en ce que le conducteur est formé en déposant une couche d'interconnexion (19) de matière électriquement conductrice sur la plaquette et en attaquant la couche d'interconnexion (19) pour former le conducteur. 59. Plaquette suivant l'une ou l'autre des revendications 57 et 58, caractérisée en ce qu'une couche de barrière de diffusion (18) est prévue entre la résistance pelliculaire (4) et le conducteur.