CN113192926A - Mom电容的形成方法 - Google Patents
Mom电容的形成方法 Download PDFInfo
- Publication number
- CN113192926A CN113192926A CN202110313014.9A CN202110313014A CN113192926A CN 113192926 A CN113192926 A CN 113192926A CN 202110313014 A CN202110313014 A CN 202110313014A CN 113192926 A CN113192926 A CN 113192926A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- semiconductor substrate
- top metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000002161 passivation Methods 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000003466 welding Methods 0.000 claims abstract description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003915 air pollution Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Abstract
本发明提供了一种MOM电容的形成方法中，包括：提供半导体基底，包括相邻的第一区和第二区，在半导体基底上分别形成顶层金属层和钝化层；部分刻蚀位于第一区的钝化层露出顶层金属层的表面，以形成呈叉指形状的图案化的钝化层；以图案化的钝化层为掩膜刻蚀位于第一区的顶层金属层和部分半导体基底，以形成呈叉指状的图案化的顶层金属层和图案化的半导体基底；在图案化的钝化层表面和图案化的半导体基底的表面形成介质层，介质层覆盖图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；刻蚀位于第二区的介质层和图案化的钝化层露出顶层金属层的表面，以形成焊垫。本发明可以保持图案化的顶层金属层(叉指结构)的顶部完整。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种MOM电容的形成方法。
背景技术
随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器、微波、射频、智能卡、高压和滤波等芯片中。集成电路芯片中的电容结构多种多样，如MOS(metal-oxide-semiconductor Field,金属-氧化物-半导体)场效应管电容，PIP(poly-insulator-poly,聚乙烯-绝缘体-聚乙烯)电容，可变结电容以及后段互连中的MIM(metal-insulat0r-metal,金属-绝缘体-金属)电容和MOM(metal-oxide-metal,金属-氧化物-金属)电容。存在于后段互连层中的电容结构不占用器件层的面积，且电容的线性特征要远好于其他类型的电容。目前最常见的后段电容为MIN(metal-insulat0r-metal,金属-绝缘体-金属)电容和MOM(metal-oxide-metal,金属-氧化物-金属)电容。其中，MOM(金属-氧化物-金属)电容主要是利用上下两层金属导线及同层金属之间的整体电容。MOM电容的好处是其可以用现有的的互连制造工艺来实现，即可以同时完成MOM电容与铜互连结构。且电容密度较高，还可以通过堆叠多层MOM电容来实现较大的电容值，因此在高阶制程有更为广泛的应用。MOM电容一般呈叉指的形状，叉指结构中的金属为MOM电容的金属极板。MOM电容会在叉指结构上形成保护叉指结构顶部完整性的钝化层，同时，钝化层在其他区域起到保护芯片，隔绝空气污染作用。
现有工艺采用的方法是，先在半导体基底10和顶层金属层20上形成MOM电容的多个叉指30(叉指金属层)，再在叉指20上形成钝化层30，采用干刻的方法刻蚀位于叉指之间的底部的钝化层30但是在干法刻蚀时气体同时会对叉指20的顶部进行部分刻蚀，造成叉指20的顶部削肩，叉指20的顶部削肩影响了MOM电容的形貌和功能，例如，后续会在叉指20上形成介质层40，再刻蚀介质层40和钝化层30形成焊盘50，介质层40也呈顶部削肩的形貌。这是MOM电容工艺中不能出现的。
发明内容
本发明的目的在于提供一种MOM电容的形成方法，在MOM叉指结构上形成钝化层，同时能保持叉指结构的顶部完整。
为了达到上述目的，本发明提供了一种MOM电容的形成方法，包括：
提供半导体基底，所述半导体基底分为相邻的第一区和第二区，在所述半导体基底上依次形成顶层金属层和钝化层，所述顶层金属层和钝化层均形成在所述第一区和第二区上；
部分刻蚀位于所述第一区的所述钝化层，并暴露出所述顶层金属层的表面，以形成图案化的钝化层，所述图案化的钝化层呈叉指形状；
以所述图案化的钝化层为掩膜，依次刻蚀位于所述第一区的所述顶层金属层和部分半导体基底，以形成图案化的顶层金属层和图案化的半导体基底，所述图案化的顶层金属层和图案化的半导体基底均呈叉指形状；
在所述图案化的钝化层的表面和所述图案化的半导体基底的表面上形成介质层，所述介质层覆盖所述图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；
依次刻蚀位于所述第二区的所述介质层和图案化的钝化层，并暴露出所述顶层金属层的表面，以形成焊垫。
可选的，在所述的MOM电容的形成方法中，所述顶层金属层依次包括第一氮化钛层、铝层和第二氮化钛层，所述第一氮化钛层位于所述半导体基底上。
可选的，在所述的MOM电容的形成方法中，所述钝化层依次包括位于顶层金属层上的氧化物层和氮化物层。
可选的，在所述的MOM电容的形成方法中，所述介质层包括氮化物层。
可选的，在所述的MOM电容的形成方法中，所述氮化物包括氮化硅。
可选的，在所述的MOM电容的形成方法中，所述氧化物包括氧化硅。
可选的，在所述的MOM电容的形成方法中，所述半导体基底包括衬底或者前段IC。
可选的，在所述的MOM电容的形成方法中，所述图案化的钝化层和所述图案化的金属层均呈柱状的形状，并且所述图案化的钝化层对准所述图案化的金属层。
可选的，在所述的MOM电容的形成方法中，刻蚀所述顶层金属层和部分半导体基底的厚度为0.9μm～1μm。
可选的，在所述的MOM电容的形成方法中，刻蚀所述顶层金属层和部分半导体基底均采用干法刻蚀。
在本发明提供的MOM电容的形成方法中，包括：提供半导体基底，所述半导体基底分为相邻的第一区和第二区，在所述半导体基底上依次形成顶层金属层和钝化层，所述顶层金属层和钝化层均形成在所述第一区和第二区上；部分刻蚀位于所述第一区的所述钝化层，并暴露出所述顶层金属层的表面，以形成图案化的钝化层，所述图案化的钝化层呈叉指形状；以所述图案化的钝化层为掩膜，依次刻蚀位于所述第一区的所述顶层金属层和部分半导体基底，以形成图案化的顶层金属层和图案化的半导体基底，所述图案化的顶层金属层和图案化的半导体基底均呈叉指形状；在所述图案化的钝化层的表面和所述图案化的半导体基底的表面上形成介质层，所述介质层覆盖所述图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；依次刻蚀位于所述第二区的所述介质层和图案化的钝化层，并暴露出所述顶层金属层的表面，以形成焊垫。本发明可以在图案化的顶层金属层(叉指结构)上形成钝化层，同时保持图案化的顶层金属层(叉指结构)的顶部完整，不会使得图案化的顶层金属层(叉指结构)的顶部出现削肩的情况。
附图说明
图1至图4是现有技术的MOM电容的形成方法的示意图；
图5是本发明实施例的MOM电容的形成方法的流程图；
图6至图11是本发明实施例的MOM电容的形成方法的示意图；
图中：10-半导体基底、20-叉指、30-钝化层、40-介质层、50-焊盘、110-半导体基底、110A-第一区、110B-第二区、120-顶层金属层、121-第一氮化钛层、122-铝层、123-第二氮化钛层、130-钝化层、131-氧化物层、132-氮化物层、140-图案化的钝化层、141-图案化的氧化物层、142-图案化的氮化物层、150-图案化的顶层金属层、160-图案化的半导体基底、170-介质层、180-焊垫。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图5，本发明提供了一种MOM电容的形成方法，包括：
S11：提供半导体基底，所述半导体基底分为相邻的第一区和第二区，在所述半导体基底上依次形成顶层金属层和钝化层，所述顶层金属层和钝化层均形成在所述第一区和第二区上；
S12：部分刻蚀位于所述第一区的所述钝化层，并暴露出所述顶层金属层的表面，以形成图案化的钝化层，所述图案化的钝化层呈叉指形状；
S13：以所述图案化的钝化层为掩膜，依次刻蚀位于所述第一区的所述顶层金属层和部分半导体基底，以形成图案化的顶层金属层和图案化的半导体基底，所述图案化的顶层金属层和图案化的半导体基底均呈叉指形状；
S14：在所述图案化的钝化层的表面和所述图案化的半导体基底的表面上形成介质层，所述介质层覆盖所述图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；
S15：依次刻蚀位于所述第二区的所述介质层和图案化的钝化层，并暴露出所述顶层金属层的表面，以形成焊垫。
接着，请参照6，首先，提供半导体基底110，半导体基底110可以是衬底，衬底可以是硅衬底也可以是锗衬底，本发明实施例采用了硅衬底，例如，可以采用晶圆。同时，除了衬底外，本发明的其他实施例中半导体基底110也可以是前段IC。所述半导体基底110包括相邻的第一区110A和第二区110B，第一区110A用于形成MOM电容的叉指结构，第二区110B用于形成焊垫。接着，在半导体基底110上形成顶层金属层120，具体的，在半导体基底110上形成钝化层120，在所述半导体基底110上的第一氮化钛层121，在第一氮化钛层121上形成铝层122，再在铝层122上形成第二氮化钛层123，第一氮化钛层121、铝层122和第二氮化钛层123组成顶层金属层120。
接着，请参照图7，在顶层金属层120上形成钝化层130，具体的，在第二氮化钛层123上形成氧化物层131，在氧化物层131上形成氮化物层132，氧化物层131和氮化物层132组成钝化层130，其中，氮化物包括氮化硅，氮化物包括氮化硅。
接着，请参照图8，部分刻蚀位于第一区110A的钝化层130露出顶层金属层120的表面，以形成呈叉指形状的图案化的钝化层140，具体的，依次刻蚀位于第一区110A氮化物层132和氧化层131，以分别形成叉指形状的图案化的氮化物层142和叉指形状的图案化的氧化物层141。叉指形状的图案化的氮化物层142和叉指形状的图案化的氧化物层141的对准，刻蚀方法可以采用干法刻蚀。
接着，请参照图9，以图案化的钝化层140为掩膜刻蚀位于第一区110A的顶层金属层120和部分半导体基底110，以形成呈叉指状的图案化的顶层金属层150和图案化的半导体基底160，刻蚀所述顶层金属层和部分半导体基底的厚度为0.9μm～1μm，刻蚀可以采用干法刻蚀。此时，由于图案化的钝化层140为叉指形状的，所以以图案化的钝化层140作为掩膜可以将顶层金属层150刻蚀形成叉指形状，并且因为顶层金属层上受到图案化的顶层金属层150所述图案化的钝化层的保护，所以图案化的顶层金属层150的肩部不会被削掉，所以图案化的顶层金属层150是很直的条状的形状，并且和图案化的钝化层140对准。
接着，请参照图10，在所述图案化的钝化层140表面和所述图案化的半导体基底160的表面形成介质层170，所述介质层170还覆盖所述图案化的钝化层140、图案化的顶层金属层150和图案化的半导体基底160的侧壁，介质层的材料为氧化物，例如，可以是二氧化硅，刻蚀可以采用干法刻蚀。
接着，请参照图11，部分刻蚀位于第二区B的所述介质层和图案化的钝化层露出顶层金属层的表面，以形成焊垫180，刻蚀可以采用干法刻蚀。
综上，在本发明实施例提供的MOM电容的形成方法中，包括：提供半导体基底，所述半导体基底分为相邻的第一区和第二区，在所述半导体基底上依次形成顶层金属层和钝化层，所述顶层金属层和钝化层均形成在所述第一区和第二区上；部分刻蚀位于所述第一区的所述钝化层，并暴露出所述顶层金属层的表面，以形成图案化的钝化层，所述图案化的钝化层呈叉指形状；以所述图案化的钝化层为掩膜，依次刻蚀位于所述第一区的所述顶层金属层和部分半导体基底，以形成图案化的顶层金属层和图案化的半导体基底，所述图案化的顶层金属层和图案化的半导体基底均呈叉指形状；在所述图案化的钝化层的表面和所述图案化的半导体基底的表面上形成介质层，所述介质层覆盖所述图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；依次刻蚀位于所述第二区的所述介质层和图案化的钝化层，并暴露出所述顶层金属层的表面，以形成焊垫。本发明可以在图案化的顶层金属层(叉指结构)上形成钝化层，同时保持图案化的顶层金属层(叉指结构)的顶部完整，不会使得图案化的顶层金属层(叉指结构)的顶部出现削肩的情况。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种MOM电容的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底分为相邻的第一区和第二区，在所述半导体基底上依次形成顶层金属层和钝化层，所述顶层金属层和钝化层均形成在所述第一区和第二区上；
部分刻蚀位于所述第一区的所述钝化层，并暴露出所述顶层金属层的表面，以形成图案化的钝化层，所述图案化的钝化层呈叉指形状；
以所述图案化的钝化层为掩膜，依次刻蚀位于所述第一区的所述顶层金属层和部分半导体基底，以形成图案化的顶层金属层和图案化的半导体基底，所述图案化的顶层金属层和图案化的半导体基底均呈叉指形状；
在所述图案化的钝化层的表面和所述图案化的半导体基底的表面上形成介质层，所述介质层覆盖所述图案化的钝化层、图案化的顶层金属层和图案化的半导体基底的侧壁；
依次刻蚀位于所述第二区的所述介质层和图案化的钝化层，并暴露出所述顶层金属层的表面，以形成焊垫。
2.如权利要求1所述的MOM电容的形成方法，其特征在于，所述顶层金属层依次包括第一氮化钛层、铝层和第二氮化钛层，所述第一氮化钛层位于所述半导体基底上。
3.如权利要求1所述的MOM电容的形成方法，其特征在于，所述钝化层依次包括位于顶层金属层上的氧化物层和氮化物层。
4.如权利要求1所述的MOM电容的形成方法，其特征在于，所述介质层包括氮化物层。
5.如权利要求3或4所述的MOM电容的形成方法，其特征在于，所述氮化物包括氮化硅。
6.如权利要求3所述的MOM电容的形成方法，其特征在于，所述氧化物包括氧化硅。
7.如权利要求1所述的MOM电容的形成方法，其特征在于，所述半导体基底包括衬底或者前段IC。
8.如权利要求1所述的MOM电容的形成方法，其特征在于，所述图案化的钝化层和所述图案化的金属层均呈柱状的形状，并且所述图案化的钝化层对准所述图案化的金属层。
9.如权利要求1所述的MOM电容的形成方法，其特征在于，刻蚀所述顶层金属层和部分半导体基底的厚度为0.9μm～1μm。
10.如权利要求1所述的MOM电容的形成方法，其特征在于，通过干法刻蚀工艺依次刻蚀所述顶层金属层和部分半导体基底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313014.9A CN113192926A (zh) | 2021-03-24 | 2021-03-24 | Mom电容的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110313014.9A CN113192926A (zh) | 2021-03-24 | 2021-03-24 | Mom电容的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113192926A true CN113192926A (zh) | 2021-07-30 |
Family
ID=76973728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110313014.9A Pending CN113192926A (zh) | 2021-03-24 | 2021-03-24 | Mom电容的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192926A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303132A (zh) * | 1999-12-14 | 2001-07-11 | 株式会社东芝 | Mim电容器 |
| JP2006216880A (ja) * | 2005-02-07 | 2006-08-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US20080020540A1 (en) * | 2006-06-29 | 2008-01-24 | Kenichi Takeda | Manufacturing method of semiconductor device |
| JP2009081229A (ja) * | 2007-09-26 | 2009-04-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN102867734A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种增大mom电容密度的制造工艺方法 |
| CN103811308A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 电感的形成方法 |
| JP2017079294A (ja) * | 2015-10-21 | 2017-04-27 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN106972010A (zh) * | 2016-01-13 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| US20210043560A1 (en) * | 2019-08-05 | 2021-02-11 | Microchip Technology Incorporated | Metal-insulator-metal (mim) capacitor |
-
2021
- 2021-03-24 CN CN202110313014.9A patent/CN113192926A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303132A (zh) * | 1999-12-14 | 2001-07-11 | 株式会社东芝 | Mim电容器 |
| JP2006216880A (ja) * | 2005-02-07 | 2006-08-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US20080020540A1 (en) * | 2006-06-29 | 2008-01-24 | Kenichi Takeda | Manufacturing method of semiconductor device |
| JP2009081229A (ja) * | 2007-09-26 | 2009-04-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN102867734A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种增大mom电容密度的制造工艺方法 |
| CN103811308A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 电感的形成方法 |
| JP2017079294A (ja) * | 2015-10-21 | 2017-04-27 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN106972010A (zh) * | 2016-01-13 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| US20210043560A1 (en) * | 2019-08-05 | 2021-02-11 | Microchip Technology Incorporated | Metal-insulator-metal (mim) capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728377B2 (en) | Varactor design using area to perimeter ratio for improved tuning range | |
| US6803848B2 (en) | Integrated helix coil inductor on silicon | |
| CN105514092B (zh) | 金属‑绝缘体‑金属电容及其形成方法 | |
| US6180995B1 (en) | Integrated passive devices with reduced parasitic substrate capacitance | |
| US8912844B2 (en) | Semiconductor structure and method for reducing noise therein | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| CN112447707A (zh) | 堆叠电容器 | |
| CN110634845A (zh) | Mim电容的制造方法及一mim电容 | |
| CN109860147B (zh) | 一种叠状电容制作方法及半导体器件 | |
| CN113192926A (zh) | Mom电容的形成方法 | |
| US8242575B2 (en) | Thin-film device including a terminal electrode connected to respective end faces of conductor layers | |
| US7489036B2 (en) | Thin-film device | |
| CN115579348A (zh) | 一种转接板结构及其制备方法 | |
| JP2010135453A (ja) | 半導体装置、半導体装置の製造方法 | |
| JPS61265857A (ja) | 半導体装置 | |
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| US7649251B2 (en) | Thin-film device | |
| KR100947923B1 (ko) | 반도체 소자의 캐패시터 및 그 형성 방법 | |
| CN218831252U (zh) | 电容结构 | |
| KR20060077654A (ko) | 엠보싱형 커패시터의 제조 방법 | |
| KR101680283B1 (ko) | 표면 실장 인덕터 소자 및 이를 포함하는 rf 집적 회로 | |
| US11527605B2 (en) | Method for fabricating metal-oxide-metal capacitor | |
| US8134196B2 (en) | Integrated circuit system with metal-insulator-metal circuit element | |
| CN108123038B (zh) | Mim电容器及其制作方法 | |
| TW202408045A (zh) | 半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |