CN110634845A - Mim电容的制造方法及一mim电容 - Google Patents

Mim电容的制造方法及一mim电容 Download PDF

Info

Publication number
CN110634845A
CN110634845A CN201910862712.7A CN201910862712A CN110634845A CN 110634845 A CN110634845 A CN 110634845A CN 201910862712 A CN201910862712 A CN 201910862712A CN 110634845 A CN110634845 A CN 110634845A
Authority
CN
China
Prior art keywords
mim capacitor
layer
capacitor
plate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910862712.7A
Other languages
English (en)
Inventor
毛永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910862712.7A priority Critical patent/CN110634845A/zh
Publication of CN110634845A publication Critical patent/CN110634845A/zh
Priority to US16/818,208 priority patent/US11127736B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及MIM电容的制造方法及一MIM电容，涉及半导体集成电路制造技术，在形成金属栅极结构的过程中形成MIM电容的下极板，并在半导体集成电路的制造必须工艺过程中形成MIM电容的上极板以及位于下极板和上极板之的电容介电层，以将MIM电容的制造工艺集成在半导体集成电路制造的固有的工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。

Description

MIM电容的制造方法及一MIM电容
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种MIM电容的制造方法及一MIM电容。
背景技术
在半导体集成电路制造技术领域，随着半导体技术的发展，对半导体器件性能的要求越来越高。电容是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等等。随着半导体技术的发展，希望集成电路中电容具有高电容密度、低漏电及小电压线性的特性，且这也成为集成电路中电容制作的挑战。
集成电路芯片中的电容结构多种多样，如MOS场效应管电容，PIP(poly-insulator-poly)电容，可变结电容以及后段互连中的金属-绝缘层-金属(MIM,metal-insulator-metal)电容和金属-氧化物-金属(MOM,metal-oxide-metal)电容。存在于后段互连层中的电容结构不占用器件层的面积，且电容的线性特征要远好远其他类型的电容。然而，目前常见的后段电容结构如MIM电容和MOM电容都需要专门的工艺流程进行制作，也即制作MIM电容和MOM电容的工艺流程不能在半导体集成电路中其它半导体器件的制造工艺中同时完成，因此导致原本就极其复杂的集成电路的制造工艺更加复杂，成本更高。
请参阅图1，图1为现有技术中MIM电容的制作过程示意图。如图1所示在形成用于形成两金属电极230的两个通孔210和220的过程中需要两层光罩110和120。如此形成的MIM电容虽然电容密度高、漏电小且精度高，但导致MIM电容的制作成本高。
请参阅图2，图2为现有技术中MOM电容的制作过程示意图。如图2所示，展示出了三种不同MOM电容，包括MOM电容、APMOM电容和VNCAP电容，MOM电容主要利用上下两层金属导线及同层金属之间的整体电容。现有的MOM电容制作工艺虽然成本低，但也需要专门的工艺流程进行制作，且漏电流大，并会影响芯片的尺寸大小。
发明内容
本发明的目的在于提供一种MIM电容的制造方法，以在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
本发明提供的MIM电容的制造方法，包括：S1：提供一半导体衬底，半导体衬底上包括多个阱区，在阱区的表面形成多晶硅栅极结构，多晶硅栅极结构包括形成于半导体衬底表面的栅介质层和位于栅介质层上的多晶硅伪栅，去除多晶硅伪栅，在多晶硅伪栅的去除区域形成金属栅极而形成金属栅极结构，其中金属栅极结构包括栅介质层、电极阻挡层和金属栅，栅介质层形成于半导体衬底表面，电极阻挡层位于栅介质层与金属栅之间，其中在形成金属栅极结构的过程中形成MIM电容的下极板；S2：在MIM电容的下极板上方形成电容介电层；以及S3：在电容介电层上方形成MIM电容的上极板，以使电容介电层位于下极板和上极板之间，而使下极板、上极板及电容介电层形成MIM电容。
更进一步的，在步骤S1中在所述金属栅极结构的侧面形成有侧墙，在所述金属栅极结构的侧墙之外的区域形成有层间膜，侧墙通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面而形成，层间膜也在多晶硅伪栅去除之前形成，并所述MIM电容的下极板形成于层间膜中。
更进一步的，在金属栅的形成工艺过程中形成MIM电容的下极板。
更进一步的，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层金属层，所述金属层覆盖多晶硅伪栅的去除区域、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的电极阻挡层上形成金属栅，并同时在沟槽内形成MIM电容的下极板。
更进一步的，所述MIM电容的下极板的材质与所述金属栅的材质均为铝。
更进一步的，电极阻挡层包括TiN层和TiAL层。
更进一步的，在金属栅极结构的TiN层的形成工艺过程中形成MIM电容的下极板。
更进一步的，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层TiN层，所述TiN层覆盖多晶硅伪栅的去除区域的表面、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层中的TiN层，并同时在沟槽内形成MIM电容的下极板，然后形成电极阻挡层中的TiAL层以及金属栅，以形成金属栅极结构。
更进一步的，所述MIM电容的下极板的材质与所述电极阻挡层中的TiN层的材质相同。
更进一步的，在金属栅极结构的TiAL层的形成工艺过程中形成MIM电容的下极板。
更进一步的，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层中的TiN层，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层TiAL层，所述TiAL层覆盖多晶硅伪栅的去除区域的表面、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的电极阻挡层中的TiN层上形成TiAL层，并同时在沟槽内形成MIM电容的下极板，然后形成金属栅，以形成金属栅极结构。
更进一步的，所述MIM电容的下极板的材质与所述电极阻挡层中的TiAL层的材质相同。
更进一步的，在步骤S2中形成的所述电容介电层覆盖MIM电容的下极板。
更进一步的，在步骤S2中形成的所述电容介电层覆盖MIM电容的下极板及层间膜。
更进一步的，所述电容介电层的材质为SIN、HFO2、ZrO、Al2O3或ZrO。
更进一步的，在步骤S3中在电容介电层上方形成氮化钛层，然后进行光刻刻蚀工艺以形成MIM电容的上极板，以使下极板、上极板及电容介电层形成MIM电容。
更进一步的，还包括：S4：在形成MIM电容的上极板后形成第二层间膜，第二层间膜覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔，以使其中一过孔连接金属栅极结构的金属栅而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板而形成MIM电容的一个极板，并其中一过孔穿过电容介电层连接MIM电容的下极板而形成MIM电容的另一个极板。
更进一步的，在步骤S3中在电容介电层上方形成氮化钛层，然后进行光刻刻蚀工艺以形成多个氮化钛层极板，其中一氮化钛层极板位于电容介电层上方以形成MIM电容的上极板，以使下极板、上极板及电容介电层形成MIM电容。
更进一步的，还包括：S4：在形成MIM电容的上极板后形成第二层间膜，第二层间膜覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔，以使其中一过孔连接金属栅极结构的金属栅而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板而形成MIM电容的一个极板，并其中一过孔穿过电容介电层连接MIM电容的下极板而形成MIM电容的另一个极板，多个过孔更包括一连接除作为MIM电容的上极板外的其它的一氮化钛层极板的过孔。
本发明还提供一种MIM电容，所述MIM电容采用上述的MIM电容的制造方法制作而成。
本发明提供的MIM电容的制造方法及一MIM电容，在形成金属栅极结构的过程中形成MIM电容的下极板，并在半导体集成电路的制造必须工艺过程中形成MIM电容的上极板以及位于下极板和上极板之的电容介电层，以将MIM电容的制造工艺集成在半导体集成电路制造的固有的工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
附图说明
图1为现有技术中MIM电容的制作过程示意图。
图2为现有技术中MOM电容的制作过程示意图。
图3为本发明一实施例的MIM电容的制造方法的流程图。
图4为本发明一实施例的集成在半导体集成电路中的MIM电容的结构示意图。
图5为本发明一实施例的MIM电容的下极板制过程示意图。
图6为本发明另一实施例的MIM电容的下极板制过程示意图。
图7为本发明另一实施例的MIM电容的下极板制过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种MIM电容的制造方法，具体的，请参阅图3，图3为本发明一实施例的MIM电容的制造方法的流程图。并请参阅图4，图4为本发明一实施例的集成在半导体集成电路中的MIM电容的结构示意图。本发明一实施例的MIM电容的制造方法，包括：S1：提供一半导体衬底100，半导体衬底100上包括多个阱区，在阱区的表面形成多晶硅栅极结构，多晶硅栅极结构包括形成于半导体衬底100表面的栅介质层210和位于栅介质层210上的多晶硅伪栅，去除多晶硅伪栅，在多晶硅伪栅的去除区域220形成金属栅极而形成金属栅极结构300，其中金属栅极结构300包括栅介质层210、电极阻挡层330和金属栅340，栅介质层210形成于半导体衬底100表面，电极阻挡层330位于栅介质层210与金属栅340之间，其中在形成金属栅极结构300的过程中形成MIM电容200的下极板410；S2：在MIM电容的下极板410上方形成电容介电层420；S3：在电容介电层420上方形成MIM电容的上极板430，以使电容介电层420位于下极板410和上极板430之间，而使下极板410、上极板430及电容介电层420形成MIM电容200。
如上所述，在形成金属栅极结构的过程中形成MIM电容的下极板，并在半导体集成电路的制造过程中形成MIM电容的上极板以及位于下极板和上极板之的电容介电层，以将MIM电容的制造工艺集成在半导体集成电路制造的固有的工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
在本发明一实施例中，在步骤S1中在所述金属栅极结构300的侧面形成有侧墙510，在所述金属栅极结构300的侧墙510之外的区域形成有层间膜520，侧墙510通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面而形成，层间膜520也在多晶硅伪栅去除之前形成，并所述MIM电容的下极板410形成于层间膜520中。
更具体的，在本发明一实施例中，在金属栅极结构300的金属栅340的形成工艺过程中形成MIM电容的下极板410。具体的，可参阅图5，图5为本发明一实施例的MIM电容的下极板制过程示意图。具体的，在步骤S1中在形成层间膜520之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域220的栅介质层210上形成电极阻挡层330，然后覆盖一层光刻胶610，对光刻胶610进行光刻刻蚀工艺，以在层间膜520上形成一沟槽521，然后去除光刻胶610，并覆盖一层金属层710，所述金属层710覆盖多晶硅伪栅的去除区域220、沟槽521及层间膜520的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域220的电极阻挡层330上形成金属栅340，并同时在沟槽521内形成MIM电容的下极板410。也即将MIM电容的下极板410的形成工艺集成在形成金属栅极结构300的过程中。具体的，在本发明一实施例中，所述MIM电容的下极板410的材质与所述金属栅340的材质均为铝(AL)。
更具体的，如图4所示，在本发明一实施例中，电极阻挡层330包括TiN层332和TiAL层331。在金属栅极结构300的TiN层332的形成工艺过程中形成MIM电容的下极板410。具体的，可参阅图6，图6为本发明另一实施例的MIM电容的下极板制过程示意图。具体的，在步骤S1中在形成层间膜520之后，去除多晶硅伪栅，然后覆盖一层光刻胶610，对光刻胶610进行光刻刻蚀工艺，以在层间膜520上形成一沟槽521，然后去除光刻胶610，并覆盖一层TiN层720，所述TiN层覆盖多晶硅伪栅的去除区域220的表面、沟槽521及层间膜520的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域220的栅介质层210上形成电极阻挡层330中的TiN层332，并同时在沟槽521内形成MIM电容的下极板410，然后形成电极阻挡层330中的TiAL层331以及金属栅340，以形成金属栅极结构300。也即将MIM电容的下极板410的形成工艺集成在形成金属栅极结构300的过程中。具体的，在本发明一实施例中，所述MIM电容的下极板410的材质与所述电极阻挡层330中的TiN层332的材质相同。
更具体的，在本发明一实施例中，在金属栅极结构300的TiAL层331的形成工艺过程中形成MIM电容的下极板410。具体的，可参阅图7，图7为本发明另一实施例的MIM电容的下极板制过程示意图。具体的，在步骤S1中在形成层间膜520之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域220的栅介质层210上形成电极阻挡层330中的TiN层332，然后覆盖一层光刻胶610，对光刻胶610进行光刻刻蚀工艺，以在层间膜520上形成一沟槽521，然后去除光刻胶610，并覆盖一层TiAL层730，所述TiAL层730覆盖多晶硅伪栅的去除区域220的表面、沟槽521及层间膜520的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域220的电极阻挡层330中的TiN层332上形成TiAL层321，并同时在沟槽521内形成MIM电容的下极板410，然后形成金属栅340，以形成金属栅极结构300。也即将MIM电容的下极板410的形成工艺集成在形成金属栅极结构300的过程中。具体的，在本发明一实施例中，所述MIM电容的下极板410的材质与所述电极阻挡层330中的TiAL层的材质相同。
如上所述，分别将MIM电容的下极板410的形成工艺集成在金属栅340、TiN层332和TiAL331的形成工艺中，但本发明对此并不做限定，可将MIM电容的下极板410的形成工艺集成在金属栅极结构300中任一可以作为电容极板的层的形成工艺中，如此可在半导体器件的CMOS器件的栅极的制造过程中即可同时形成MIM电容的下极板410，因此可减少半导体集成电路的制造工艺，降低成本。
更具体的，如图4所示，上述栅介质层210包括界面层211、高介电常数层212和刻蚀阻挡层213a和213b。
所述界面层211位于所述高介电常数层212和半导体衬底100之间。
所述刻蚀阻挡层213a和213b位于所述高介电常数层212和电极阻挡层330之间。
所述界面层211的材料包括氧化硅。
所述高介电常数层212的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶或硅酸锆氧化合物。
所述刻蚀阻挡层213a和213b的材料包括金属氮化物；较佳为，如图4中，刻蚀阻挡层213a的金属氮化物为氮化钛，刻蚀阻挡层213b的金属氮化物为氮化钽。
在本发明一实施例中，所述电容介电层420可为任何可与电容极板构成电容的绝缘材质，在本发明一实施例中，所述电容介电层420的材质为SIN、HFO2、ZrO、Al2O3或ZrO。在本发明一实施例中，通过沉积工艺形成所述电容介电层420。
如图4所示，更具体的，在本发明一实施例中，在步骤S2中形成的电容介电层420覆盖MIM电容的下极板410。更具体的，在本发明一实施例中，在步骤S3中在电容介电层420上方形成氮化钛层，然后进行光刻刻蚀工艺以形成MIM电容的上极板430，以使下极板410、上极板430及电容介电层420形成MIM电容。也即将高电阻氮化钛作为上极板。更具体的，在本发明一实施例中，所述MIM电容的制造方法还包括S4：在形成MIM电容的上极板430后形成第二层间膜530，第二层间膜530覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜530内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔800，以使其中一过孔连接金属栅极结构300的金属栅340而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板430而形成MIM电容的一个极板，并其中一过孔穿过电容介电层420连接MIM电容的下极板410而形成MIM电容的另一个极板。
更具体的，在本发明一实施例中，在步骤S2中形成的电容介电层420覆盖MIM电容的下极板410及层间膜520。如图4所示，更具体的，在本发明一实施例中，在步骤S3中在电容介电层420上方形成氮化钛层，然后进行光刻刻蚀工艺以形成多个氮化钛层极板700，其中一氮化钛层极板位于电容介电层420上方以形成MIM电容的上极板430，以使下极板410、上极板430及电容介电层420形成MIM电容。如图4所示，更具体的，在本发明一实施例中，所述MIM电容的制造方法还包括S4：在形成MIM电容的上极板430后形成第二层间膜530，第二层间膜530覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜530内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔800，以使其中一过孔连接金属栅极结构300的金属栅340而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板430而形成MIM电容的一个极板，并其中一过孔穿过电容介电层420连接MIM电容的下极板410而形成MIM电容的另一个极板，多个过孔800更包括一连接除作为MIM电容的上极板430外的其它的一氮化钛层极板700的过孔，以在半导体集成电路中形成一有源器件或无源器件。也即在半导体集成电路中的有源器件或无源器件的制造过程中同时完成MIM电容的上极板430的制造。
在半导体集成电路的制造过程中，氮化钛层的制造是半导体集成电路的制造过程中的必备工艺，本发明将由氮化钛层形成的氮化钛层极板700中的其中一个作为MIM电容的上极板430，也即将MIM电容的上极板430制造工艺集成在半导体集成电路中必须的氮化钛层的制造工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
更具体的，在本发明一实施例中，本发明的MIM电容的制造方法应用于28nm和14nm以及以下小尺寸工艺中。
在本发明一实施例中，上述的平坦化工艺为业界适用的任何平坦化工艺，如化学机械研磨工艺(CMP)。
在本发明一实施例中，上述任一材料层的形成工艺可为业界适用的任何成膜工艺，如沉积工艺。
在本发明一实施例中，还提供一种MIM电容，该MIM电容采用上述的MIM电容的制造方法制作而成。
综上所述，在形成金属栅极结构的过程中形成MIM电容的下极板，并在半导体集成电路制造的必须工艺过程中形成MIM电容的上极板以及位于下极板和上极板之的电容介电层，以将MIM电容的制造工艺集成在半导体集成电路制造的固有的工艺中，从而在半导体集成电路制造过程中同时完成MIM电容的制造，不增加半导体集成电路制造工艺步骤，成本低，且形成的MIM电容具有高电容密度、低漏电及小电压线性的特性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种MIM电容的制造方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底上包括多个阱区，在阱区的表面形成多晶硅栅极结构，多晶硅栅极结构包括形成于半导体衬底表面的栅介质层和位于栅介质层上的多晶硅伪栅，去除多晶硅伪栅，在多晶硅伪栅的去除区域形成金属栅极而形成金属栅极结构，其中金属栅极结构包括栅介质层、电极阻挡层和金属栅，栅介质层形成于半导体衬底表面，电极阻挡层位于栅介质层与金属栅之间，其中在形成金属栅极结构的过程中形成MIM电容的下极板；
S2：在MIM电容的下极板上方形成电容介电层；以及
S3：在电容介电层上方形成MIM电容的上极板，以使电容介电层位于下极板和上极板之间，而使下极板、上极板及电容介电层形成MIM电容。
2.根据权利要求1所述的MIM电容的制造方法，其特征在于，在步骤S1中在所述金属栅极结构的侧面形成有侧墙，在所述金属栅极结构的侧墙之外的区域形成有层间膜，侧墙通过在多晶硅伪栅去除之前形成在多晶硅伪栅的侧面而形成，层间膜也在多晶硅伪栅去除之前形成，并所述MIM电容的下极板形成于层间膜中。
3.根据权利要求2所述的MIM电容的制造方法，其特征在于，在金属栅的形成工艺过程中形成MIM电容的下极板。
4.根据权利要求3所述的MIM电容的制造方法，其特征在于，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层金属层，所述金属层覆盖多晶硅伪栅的去除区域、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的电极阻挡层上形成金属栅，并同时在沟槽内形成MIM电容的下极板。
5.根据权利要求4所述的MIM电容的制造方法，其特征在于，所述MIM电容的下极板的材质与所述金属栅的材质均为铝。
6.根据权利要求2所述的MIM电容的制造方法，其特征在于，电极阻挡层包括TiN层和TiAL层。
7.根据权利要求6所述的MIM电容的制造方法，其特征在于，在金属栅极结构的TiN层的形成工艺过程中形成MIM电容的下极板。
8.根据权利要求7所述的MIM电容的制造方法，其特征在于，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层TiN层，所述TiN层覆盖多晶硅伪栅的去除区域的表面、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层中的TiN层，并同时在沟槽内形成MIM电容的下极板，然后形成电极阻挡层中的TiAL层以及金属栅，以形成金属栅极结构。
9.根据权利要求8所述的MIM电容的制造方法，其特征在于，所述MIM电容的下极板的材质与所述电极阻挡层中的TiN层的材质相同。
10.根据权利要求6所述的MIM电容的制造方法，其特征在于，在金属栅极结构的TiAL层的形成工艺过程中形成MIM电容的下极板。
11.根据权利要求10所述的MIM电容的制造方法，其特征在于，在步骤S1中在形成层间膜之后，去除多晶硅伪栅，在多晶硅伪栅的去除区域的栅介质层上形成电极阻挡层中的TiN层，然后覆盖一层光刻胶，对光刻胶进行光刻刻蚀工艺，以在层间膜上形成一沟槽，然后去除光刻胶，并覆盖一层TiAL层，所述TiAL层覆盖多晶硅伪栅的去除区域的表面、沟槽及层间膜的表面，然后进行平坦化工艺，以在多晶硅伪栅的去除区域的电极阻挡层中的TiN层上形成TiAL层，并同时在沟槽内形成MIM电容的下极板，然后形成金属栅，以形成金属栅极结构。
12.根据权利要求11所述的MIM电容的制造方法，其特征在于，所述MIM电容的下极板的材质与所述电极阻挡层中的TiAL层的材质相同。
13.根据权利要求1所述的MIM电容的制造方法，其特征在于，在步骤S2中形成的所述电容介电层覆盖MIM电容的下极板。
14.根据权利要求2所述的MIM电容的制造方法，其特征在于，在步骤S2中形成的所述电容介电层覆盖MIM电容的下极板及层间膜。
15.根据权利要求1所述的MIM电容的制造方法，其特征在于，所述电容介电层的材质为SIN、HFO2、ZrO、Al2O3或ZrO。
16.根据权利要求13所述的MIM电容的制造方法，其特征在于，在步骤S3中在电容介电层上方形成氮化钛层，然后进行光刻刻蚀工艺以形成MIM电容的上极板，以使下极板、上极板及电容介电层形成MIM电容。
17.根据权利要求16所述的MIM电容的制造方法，其特征在于，还包括：
S4：在形成MIM电容的上极板后形成第二层间膜，第二层间膜覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔，以使其中一过孔连接金属栅极结构的金属栅而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板而形成MIM电容的一个极板，并其中一过孔穿过电容介电层连接MIM电容的下极板而形成MIM电容的另一个极板。
18.根据权利要求14所述的MIM电容的制造方法，其特征在于，在步骤S3中在电容介电层上方形成氮化钛层，然后进行光刻刻蚀工艺以形成多个氮化钛层极板，其中一氮化钛层极板位于电容介电层上方以形成MIM电容的上极板，以使下极板、上极板及电容介电层形成MIM电容。
19.根据权利要求18所述的MIM电容的制造方法，其特征在于，还包括：
S4：在形成MIM电容的上极板后形成第二层间膜，第二层间膜覆盖半导体衬底上裸露的所有区域，然后进行光刻刻蚀工艺，以在第二层间膜内形成多个沟槽，并在多个沟槽中填充金属以形成多个过孔，以使其中一过孔连接金属栅极结构的金属栅而形成CMOS器件的栅极，其中一过孔连接MIM电容的上极板而形成MIM电容的一个极板，并其中一过孔穿过电容介电层连接MIM电容的下极板而形成MIM电容的另一个极板，多个过孔更包括一连接除作为MIM电容的上极板外的其它的一氮化钛层极板的过孔。
20.一种MIM电容，其特征在于，所述MIM电容采用权利要求1所述的MIM电容的制造方法制作而成。
CN201910862712.7A 2019-09-12 2019-09-12 Mim电容的制造方法及一mim电容 Pending CN110634845A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910862712.7A CN110634845A (zh) 2019-09-12 2019-09-12 Mim电容的制造方法及一mim电容
US16/818,208 US11127736B2 (en) 2019-09-12 2020-03-13 MIM capacitor and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910862712.7A CN110634845A (zh) 2019-09-12 2019-09-12 Mim电容的制造方法及一mim电容

Publications (1)

Publication Number Publication Date
CN110634845A true CN110634845A (zh) 2019-12-31

Family

ID=68972616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910862712.7A Pending CN110634845A (zh) 2019-09-12 2019-09-12 Mim电容的制造方法及一mim电容

Country Status (2)

Country Link
US (1) US11127736B2 (zh)
CN (1) CN110634845A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900251A (zh) * 2020-08-26 2020-11-06 上海华虹宏力半导体制造有限公司 Mom电容器及半导体元件
US20230187563A1 (en) * 2017-11-29 2023-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309925B1 (en) * 2000-08-22 2001-10-30 United Microelectronics Corp. Method for manufacturing capacitor
KR20060078861A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법
CN103681282A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20140138793A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Capacitor using middle of line (mol) conductive layers
US20140264750A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor and Metal-Insulator-Metal Capacitor Structure and Method
US20180342502A1 (en) * 2017-05-26 2018-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Device including resistor-capacitor (rc) structure and method of making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851861B2 (en) * 2007-01-22 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor and metal gate transistor
KR20100005883A (ko) 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
US9093285B2 (en) * 2013-03-22 2015-07-28 United Microelectronics Corp. Semiconductor structure and process thereof
JP2014216434A (ja) * 2013-04-24 2014-11-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309925B1 (en) * 2000-08-22 2001-10-30 United Microelectronics Corp. Method for manufacturing capacitor
KR20060078861A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법
CN103681282A (zh) * 2012-09-26 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20140138793A1 (en) * 2012-11-21 2014-05-22 Qualcomm Incorporated Capacitor using middle of line (mol) conductive layers
US20140264750A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor and Metal-Insulator-Metal Capacitor Structure and Method
US20180342502A1 (en) * 2017-05-26 2018-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Device including resistor-capacitor (rc) structure and method of making the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187563A1 (en) * 2017-11-29 2023-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
US11973149B2 (en) * 2017-11-29 2024-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
CN111900251A (zh) * 2020-08-26 2020-11-06 上海华虹宏力半导体制造有限公司 Mom电容器及半导体元件
CN111900251B (zh) * 2020-08-26 2024-02-27 上海华虹宏力半导体制造有限公司 Mom电容器及半导体元件

Also Published As

Publication number Publication date
US11127736B2 (en) 2021-09-21
US20210083043A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
TWI408798B (zh) 積體電路結構
CN102456750B (zh) 用于提高电容器容量和兼容性的方法和装置
CN103383933B (zh) 半导体器件及其制造方法
US8169014B2 (en) Interdigitated capacitive structure for an integrated circuit
KR100487519B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
US20090273881A1 (en) Metal-Insulator-Metal Capacitor
US10170539B2 (en) Stacked capacitor with enhanced capacitance
US20110070718A1 (en) Semiconductor device and method of fabricating the same
CN110634845A (zh) Mim电容的制造方法及一mim电容
US10998396B2 (en) Semiconductor structure and method for forming a semiconductor structure
KR100456554B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
KR100456577B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
TW202129983A (zh) 電容結構以及其製作方法
KR100897824B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
CN101814490A (zh) 集成电路结构
US20240038832A1 (en) Semiconductor device and manufacturing method thereof
KR100593957B1 (ko) 인버스 구조의 ｍｉｍ 커패시터를 이용한 ｒｆ 아날로그디바이스의 제조 방법
KR100449251B1 (ko) 반도체 소자의 제조 방법
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
KR100703832B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR19990003545A (ko) 반도체 소자의 캐퍼시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231