JP2009059818A - 半導体装置 - Google Patents

Abstract

【課題】 従来のＷ−ＣＳＰは、コンタクト２と外部電極４との間は、幅の狭い再配線５がある。しかし発熱量の多いＣＳＰは、面実装であるが故、Ｓｉ基板の裏面から放熱できず、温度上昇する。よって再配線のネック部分でクラックや断線を発生する。
【解決手段】 半導体チ装置２０には、放熱に寄与する外部電極２４が最上層に設けられ、下層には、瞬時に発生する熱を溜めるヒートシンク電極２９が設けられる。
そのため、発熱する部分では、従来の再配線が無く、面積の大きい外部電極を配置できるため、放熱性の向上が実現できる。
【選択図】 図１

Description

本発明は、半導体装置に関するものである。

近年、携帯電話やデジタルカメラなどの情報端末の普及により、それに搭載される半導体装置には、集積化と共に、薄膜化、小型化、軽量化が要求されている。これを実現する方法の一つとして、半導体装置を半導体チップの大きさに近づけるＣＳＰ技術（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ または Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）がある。
特に、リードフレームや実装基板を用いないＷ−ＣＳＰ技術（Ｗａｆｅｒ Ｌｅｖｅｌ−Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ または Ｗａｆｅｒ Ｌｅｖｅｌ−Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）は、製造コストの低減などが期待でき、最終的な小型のパッケージを実現するものとして注目を集めている。

図６は、一般的なＷ−ＣＳＰの構造であり、一端が半導体チップ１の電極パッドにコンタクト２を介して接続される電極３、他端が外部電極４と電気的に接続された再配線５と、外部電極４より成る一体の電極を有し、前記半導体チップ１を覆うソルダーレジスト（図面では省略した）と、前記外部電極４を露出させるようにソルダーレジストがパターニングされ、その露出部に設けられたソルダーボール６により成る。

図６は、あくまでも模式的に示したもので、実際は、図７の様に外部電極４にはソルダーボール６がマトリックス状に数多く形成され、コンタクト２から伸びる再配線５は、チップ１表面のパターンの間を迂回しながら設けられている。
一方、このＷ−ＣＳＰは、実装基板に対してフェイスダウンで実装するため、熱のパスは、再配線、外部電極、更にはそこに設けられたソルダーボール６であり、熱を外部に放出することが難しかった。
今までは、半導体チップ１として、小信号系のＬＳＩに応用されていたが、近年大信号系で駆動電流も大きく、小信号系のＬＳＩよりも大量に発熱するＬＳＩもＷ−ＣＳＰに応用する要求があり、その放熱に問題があった。
また再配線の幅が細いため、従来構造の電極３および外部電極４にはネックが形成され、チップ自体が発熱するため、そのネックの所にクラックが入ったり、断線する問題があった。

従来では、コンタクトを介して接続される電極３と外部電極４は、電極３および外部電極４よりもその幅が狭い再配線５で接続されていた。端子数が１００ピン以上とその数か多いものに適用されていた。
しかし本発明は、チップサイズに対して、端子の数が４個から８個、せいぜい１０〜２０個程度の数しか設けられないものであり、更には、低温の第１の領域と、前記第１の領域よりも高温な第２の領域があり、この第２の領域から発生する熱を放熱させて、その部分の駆動能力を高めんとするものである。

具体的には、
半導体チップの最表面に位置する複数の外部電極は、前記外部電極の下層に設けられたヒートシンク電極とのコンタクト領域も含めて矩形とし、
前記複数の外部電極の下層には、前記半導体チップに形成された能動素子と電気的に接続され、前記能動素子から発生する熱を蓄熱する前記ヒートシンク電極とを有する事で解決するものである。
更には、半導体チップの最表面に位置する複数の外部電極は、第１の外部電極と第２の外部電極のタイプに分類され、
一方の第１の外部電極は、表面に設けられる端子が位置する前記第１の外部電極の幅の方が、下層メタルとのコンタクト領域に位置する前記第１の外部電極の幅より大きく形成され、
他方の第１の外部電極は、前記半導体チップの短辺の半分以上の長さを持ち、
前記外部電極の下層には、前記半導体チップに形成された能動素子から発生する熱を蓄熱する前記ヒートシンク電極とを有する事で解決するものである。

以上の如き構造により、フェイスダウン型半導体装置の問題であるチップ表面の放熱機能を改善でき、その結果駆動能力を更に拡大できるものである。

ただし、当然のことではあるが、フェイスダウン実装された際の、半導体装置の裏面には、放熱フィンが設けられても良いし、この半導体装置とこの装置が設けられる実装基板との間には、アンダーフィルの如き、熱伝導性の優れた絶縁性材料が設けられても良い。

前述したように、半導体チップの表面に、コンタクトから端子に到るまでの領域に、面積の大きい外部電極を配置すれば、従来の再配線５に対応する部分も含めて幅の広い大きな電極にできる。よって熱伝導のパスが広がり、放熱性を向上させることができる。

しかも、前記外部電極の下層にヒートシンク電極を配置すれば、半導体素子からの熱を一旦このヒートシンク電極に蓄熱させることができ、瞬時の発熱に対する破壊を抑止することができる。
また大電流が流れる部分は、従来構造の様なネックがないため、熱膨張係数αの違いにより外部電極の部分のクラック発生を抑止することができる。

以下、本発明の実施の形態を説明する前に、本発明の概要を述べる。
フェイスダウン型半導体装置２０は、別名としてフリップチップとも呼ばれ、一般には、従来例の欄で述べたようなＷ−ＣＳＰの構造でなる。このＷ−ＣＳＰは、ＩＣ、ＬＳＩ等に適用され、入出力端子６・・・も１００以上と非常に多いものもあり、チップ表面の端子を、ＢＧＡの如くマトリックス状に再配置していた。またチップの周囲に並べられたボンディングパッドは、実装基板に実装する事を考慮すると、そのサイズが小さいため、それぞれが再配線５を用いて再配置され、大きいサイズにして並べ変えられた。その並べかえられた外部電極４は、サイズも大きく、且つ数も多いため、外部電極４を縫うように幅の狭い再配線５が用いられた。

一方、本発明は、図１Ａの様に、前記端子２１の数が４〜１０程度であり、本実施例では８端子、６〜２０端子程度のＩＣ、ＬＳＩに適用するものであり、他のＬＳＩと比べてみても、その端子数２１が極端に少ないものである。
つまり、従来の再配線５を用いて製造すれば、その再配線５の周りには、空き領域が存在し、この空き領域を有効に活用しようとして考えられたものである。また急激な温度上昇を吸収すべく、外部電極の下にそれに相当する電極を配置するものである。

更には、半導体装置２０の全面が全て実質同一温度で上昇しているものではない。つまり、図３に示すように、低温な第１の領域２２と、前記第１の領域２２よりも高温な第２の領域２３があり、外部電極２４ａは、この第２の領域２３を被覆することにより、効果的に半導体装置２０の熱を放出するものである。

このＬＳＩからなる半導体装置２０は、例えば、大電流を必要とするモータのドライバ用のＬＳＩであり、またはＬＥＤ等の照明用の駆動回路である。そのため、駆動回路の特にトランジスタの部分が、第２の領域２３で、図３では、斜線の部分であり、駆動回路以外の回路の部分が、斜線以外の部分２２である。

では、具体的に、図１Ａの構造について説明する。

Ｓｉの半導体基板は、通常の半導体プロセスを用いて形成されている。図面では、省略したが、熱拡散やイオン注入によるＰＮ接合の形成により、トランジスタ、ダイオード等が形成され、いわゆるＩＣ、ＬＳＩまたはシステムＬＳＩが形成されている。当然デジタル系のＭＯＳ型素子、リニア系のＢＩＰ型素子、混在のデジタル−リニア型のどちらでも良い。

具体的な回路としては、モータドライバ、ＬＥＤドライバ等である。
シリコン基板には通常の半導体素子が形成され、半導体チップ２５が形成されている。この半導体チップ２５は、ウェハのまま製造され、図１Ａの端子２１が形成された後で、矩形にダイシングされている。また最近では、Ｓｉ基板の厚みが２００μｍ以下の場合もあり、その場合、レーザダイシングの場合もある。

この矩形の半導体チップ２５は、２対の対向する側辺があり、ここでは、上下の側辺を第１の側辺２６Ａ、第２の側辺２６Ｂ、左右の側辺を第３の側辺２７Ａ、第４の側辺２７Ｂとする。

そして第１の側辺と平行な中心線をＬｈとする。

そして半導体装置２０には、入出力に必要な外部電極２４が８つ設けられている。この外部電極２４は、最上層のメタル層に形成されている。この外部電極２４の下層は、第１のコンタクト２８を介してヒートシンク電極２９が形成されている。そしてこのヒートシンク電極２９の下層は、第２のコンタクト３０を介して、半導体チップのボンディングパッド３１とコンタクトされ、このボンディングパッド３１は、何層かのメタル配線を経てＰＮ接合から成る半導体素子と電気的に接続されている。

前記ボンディングパッドは、通常はワイヤボンディングする場所である。一般に、ワイヤボンディングタイプを利用してＷＬＰ型を兼用するため、本実施例は、更に２層のメタルが形成されることになる。

もし前記兼用を考えない場合、ボンディングパッドを省略できる。

またボンディングパッド３１を覆う絶縁層は、ポリイミド樹脂、シリコン窒化膜などのパシベーション膜３２である。また層間絶縁層３３は、パシベーション膜と同一またはシリコン酸化膜またはシリコン窒化膜等の絶縁層でも良い。また外部電極２４を覆う絶縁性被膜３４は、ソルダーレジスト層である。

そしてソルダーレジスト等の絶縁被膜を介して円形の開口部が設けられ、そこに端子２１が設けられている。この端子には、Ｎｉ、Ａｕがメッキされ、その上に例えばロウ材から成る半田が形成される。またロウ材の代わりに、Ａｕ、Ａｇ、Ａｌ等のバンプが設けられても良い。また符合３５は、チッピング防止用にフィルムが形成されている。

本発明の特徴は、外部電極２４と下層のヒートシンク電極２９にある。例えば図３に示すように斜線の部分が高熱である場合、外部電極のＣとＦの部分が発熱する部分である。しかし外部電極もヒートシンク電極も電気的分離に必要な幅、ここでは２０μｍの幅で縦横が隔てられて、カードを並べるように配置されている。ヒートシンク電極に関しては、図２Ａに示した。外部電極とヒートシンク電極は、実質同じサイズで夫々対応して設けられている。

よって外部電極は、半導体チップの全域に並べられた格好となり、外部電極から外部に熱を放出することができる。また下層のヒートシンク電極は、瞬時の発熱をヒートシンクの如く蓄熱することができる。

図２Ｂは、図２Ａの複数のヒートシンク電極２９・・・を一枚の電極としてまとめたものである。ここで太線は、外部電極２４を示す。

例えばボンディングパッド３１の上に、コンタクト電極３６を配置し、このコンタクト電極３６を囲むように２９Ｂが設けられても良い。

チップの周囲に相当するコンタクト電極の側辺を除いた３辺を囲むように配置しても良い。また群れと成って近接して配置された電極を囲みチップの周囲まで延在した、平面的に凹凸形状のヒートシンク電極でも良い。これは、図２Ａと比べ、分離幅も無く一枚のヒートシンク電極となるため、熱容量は拡大される。

更に、コンタクト電極の部分がボンディングパッドであっても良い。すれば、コンタクト電極が要らない為、１層分のメタル層が省ける。

以上、外部電極２４は、従来構造としての再配線５を有する構造を取らないのでネックの発生もなく、Ｃｕとシリコンチップとの熱膨張係数の違いによるネック切れ等の不具合を防止することができる。

尚、この外部電極は、ＡｌまたはＣｕを主材料とし、下層には、例えばバリア膜として下層からＴｉ、ＴｉＮが積層されても良い。またＣｕを採用する場合、電解メッキで形成されても良いし、無電解メッキ、その上に電解メッキ膜が形成されても良い。また表面に半田等のロウ材を用いる場合、Ｃｕの表面に下層からＮｉメッキ、Ａｕメッキを施しても良い。

またＣｕの膜厚は、例えば３〜１０μｍの内、厚めの膜厚を選択することで、ヒートシンクの機能も持たせられ、熱伝導が良好に成る。

一方、図１Ｂに於いて、端子２２の下方にポストが採用されても良い。このポストは、竹の様にしなるため、応力の緩和が可能であり、また比較的厚く形成されるため、ヒートシンクとしての機能が、よりも向上する特徴を有する。

続いて、第２の実施の形態について説明する。

本実施例では、ヒートシンク電極２９の構造は、実質前実施例と同じである。

また端子２１の数も同様で、８端子とした。ここでも４〜１０程度であり、多くても、６〜２０端子程度のＩＣ、ＬＳＩに適用するものである。

ここで外部電極２４は、二つのタイプに分けられ、一方は、前実施例と同様でネックを形成しない外部電極２４ａ、他方は、再配線を持った外部電極２４ｂに分かれる。

これら外部電極２４は、半導体装置の最上層に形成され、外部電極２４ｂは、第１のコンタクト２８により半導体装置のＳｉ基板に形成されている半導体素子と電気的に接続されている。これは図５に示すように、ボンディングパッド３１と接続される。またここではコンタクト孔の深さの関係で間にヒートシンク電極２９と同層で形成される電極４０が形成されている。再配線４１は、端子Ｅ、Ｈは、明らかに配線がある。一方Ａ、Ｄ、Ｇは、コンタクトと端子の距離が短いため、第１のコンタクト周りの電極と端子周りの電極とを接続する部分は、端子側が広くコンタクト２８側で狭くなるように、両側の直線がカタカナのハの字の形状を成している。

この外部電極２４ｂの配置領域は、温度の低い部分であり、ここでは第１の領域として定義する。当然、前記第１の領域よりも温度の高い部分があり、これは、端子Ｃ、Ｆが配置された領域およびその周囲の部分であり、第２の領域として定義する。この部分は、放熱を必要とし、ここでは、外部電極２４ａが配置される。

この外部電極２４ａは、再配線の有する外部電極２４ｂよりもそのサイズが大きく、再配線を有していない。そしてサイズの異なる矩形がいくつも合体したような、多側辺体である。

この外部電極２４ａは、対向する側辺２６Ａ、２６Ｂに一端を近接して配置され、中心線を超えて配置されている。例えば端子Ｃは、側辺２６Ａに近接して配置され、周囲を囲む５端子Ｂ、Ｄ、Ｆ、Ｇ、Ｈに近接して配置されている。
側辺は、Ｌ１〜Ｌ５を最低必要とし、また側辺２６Ａに近接配置のＬ０も必要であるため、少なくとも６側辺以上で多側辺体を構成する。これは、端子Ｆも同様である。

ここでヒートシンク電極２９は、図３、図４で一点鎖線で示し、一体で形成されている。図２Ｂと考えは同じであり、図３Ｂのヒートシンク電極と比べ、分離幅も無く一枚のヒートシンク電極となるため、熱容量は拡大される。断面図としては、図５に示した。

図３Ｂは、外部電極は図３Ａと同じで、ヒートシンク電極２９がカードの如く並べられたものである。

これら２つの実施例に於いて、ヒートシンク電極は、外部電極２４ａと重畳している。例えば図３Ａの外部電極２４ａは、一枚のヒートシンク電極２９と重畳している。一方、図３Ｂの外部電極２４ａは、少なくとも５枚のヒートシンク電極ｃ、ｄ、ｅ、ｉ、ｊと重畳している。もう一つの外部電極は、ａ、ｂ、ｃ、ｆ、ｇ、ｈと重畳している。

層間絶縁膜、パシベーション膜およびソルダーレジストは、前実施例と同様である。黒くハッチングされた部分は、半田ボールを示し、ソルダーレジストは、この部分を丸く開口し、そこに半田ボールが形成される。
第２の領域は、局部的であり、その熱がチップに加わり、チップクラック等も問題となる。よって裏面全面に、保護シートを貼り付け、チッピングを保護しながら、前述したヒートシンク電極で熱をためると同時に、外部電極で放出している。よって本半導体装置の熱による特性劣化、駆動能力低下、電極のクラック、チッピング等を一度に解決することができる。
また保護シートは、フィラーの入った放熱性の優れたものでも良い。

本発明の第１の実施形態の半導体装置を示す図である。 第１の実施の形態のヒートシンク電極を説明する図である。 本発明の第２の実施形態の半導体装置を示す図である。 第２の実施の形態のヒートシンク電極を説明する図である。 第２の実施の形態のヒートシンク電極を断面的に見た図である。 従来のＷ−ＣＳＰを説明する図である。 従来のＷ−ＣＳＰを説明する図で、半田ボールの並びを説明する図である。

符号の説明

２０：半導体装置
２１：端子
２２：第１の領域
２３：第２の領域
２４：外部電極
２５：半導体チップ
２９：ヒートシンク電極

Claims (11)

1. 半導体チップの表面にフェイスダウン用の外部電極が複数設けられた半導体装置であり、
   前記半導体チップの最表面に位置する前記複数の外部電極は、前記外部電極の下層に設けられたヒートシンク電極とのコンタクト領域も含めて矩形とし、
   前記複数の外部電極の下層には、前記半導体チップに形成された能動素子と電気的に接続され、前記能動素子から発生する熱を蓄熱する前記ヒートシンク電極とを有する事を特徴とした半導体装置。
2. 前記複数の外部電極を被覆する絶縁性被膜の開口部には、ロウ材が設けられる請求項１記載の半導体装置。
3. 前記ヒートシンク電極は、前記複数の外部電極の夫々と対応して設けられる請求項１に記載の半導体装置。
4. 前記ヒートシンク電極は、前記外部電極の複数と重畳し、前記外部電極よりもそのサイズを大とした請求項１に記載の半導体装置。
5. 前記外部電極の下層に位置し、前記半導体チップの実質周囲に設けられたコンタクト電極と、前記コンタクト電極の配置領域を囲むように少なくとも１枚の電極で成る前記ヒートシンク電極から成る請求項１に記載の半導体装置。
6. 半導体チップの表面にフェイスダウン用の外部電極が複数設けられた半導体装置であり、
   前記半導体チップの最表面に位置する前記複数の外部電極は、第１の外部電極と第２の外部電極のタイプに分類され、
   一方の第１の外部電極は、表面に設けられる端子が位置する前記第１の外部電極の幅の方が、下層メタルとのコンタクト領域に位置する前記第１の外部電極の幅より大きく形成され、
   他方の第１の外部電極は、前記半導体チップの短辺の半分以上の長さを持ち、
   前記外部電極の下層には、前記半導体チップに形成された能動素子から発生する熱を蓄熱する前記ヒートシンク電極とを有する事を特徴とした半導体装置。
7. 前記複数の外部電極を被覆する絶縁性被膜の開口部には、ロウ材が設けられる請求項１記載の半導体装置。
8. 前記ヒートシンク電極は、前記複数の外部電極の夫々と対応して設けられる請求項６に記載の半導体装置。
9. 前記ヒートシンク電極は、前記外部電極の複数と重畳する請求項６に記載の半導体装置。
10. 前記ヒートシンク電極は、前記外部電極の下層に位置し、前記半導体チップの実質周囲に設けられたコンタクト電極で囲まれた１枚の電極で成る請求項９に記載の半導体装置。
11. 前記半導体チップの裏面には、チッピング防止としてフィルムが貼りあわされている請求項１、または請求項６に記載の半導体装置。

Images