JP6063713B2 - 電池保護システム - Google Patents
電池保護システム Download PDFInfo
- Publication number
- JP6063713B2 JP6063713B2 JP2012246769A JP2012246769A JP6063713B2 JP 6063713 B2 JP6063713 B2 JP 6063713B2 JP 2012246769 A JP2012246769 A JP 2012246769A JP 2012246769 A JP2012246769 A JP 2012246769A JP 6063713 B2 JP6063713 B2 JP 6063713B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- current detection
- discharge
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 655
- 238000007599 discharging Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 14
- 230000004048 modification Effects 0.000 description 60
- 238000012986 modification Methods 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 47
- 230000005611 electricity Effects 0.000 description 43
- 239000000758 substrate Substances 0.000 description 36
- 238000005259 measurement Methods 0.000 description 33
- 239000010410 layer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 230000001681 protective effect Effects 0.000 description 16
- 230000005856 abnormality Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- YBIDYTOJOXKBLO-USLOAXSXSA-N (4-nitrophenyl)methyl (5r,6s)-6-[(1r)-1-hydroxyethyl]-3,7-dioxo-1-azabicyclo[3.2.0]heptane-2-carboxylate Chemical compound C([C@@H]1[C@H](C(N11)=O)[C@H](O)C)C(=O)C1C(=O)OCC1=CC=C([N+]([O-])=O)C=C1 YBIDYTOJOXKBLO-USLOAXSXSA-N 0.000 description 6
- 229910001416 lithium ion Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
- G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00302—Overcharge protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00304—Overcurrent protection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
- H01M2010/4278—Systems for data transfer from batteries, e.g. transfer of battery parameters to a controller, data transferred between battery controller and main controller
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00306—Overdischarge protection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
第1の実施の形態に係る電池保護システムを適用した電池パックの構成について説明する。図1は、第1の実施の形態に係る電池保護システムを適用した電池パックの構成の一例を示すブロック図である。電池パック1は、充放電保護機能を有する二次電池システムであり、端子6、端子7、インターフェース入出力8が外部接続端子として配置されている。電池パック1は、二次電池2と、電池保護システム3と、端子6と、端子7とを具備している。
一方の、リング状のゲート配線112で囲まれた領域の下層の半導体基板の表面領域にも、同様に複数のMOSFETセルが設けられている。
同様に、ゲート配線112で囲まれた領域の複数のMOSFETセルが、放電制御用のMOSFET20および放電電流検出用のMOSFET22を構成する。MOSFET20のソース電極116とMOSFET22のソース電極118とが分離されることで、各MOSFET間が分離されている。MOSFET22の面積(単位セル数に相当)とMOSFET20の面積(単位セル数に相当)との比は、例えば1対20000とすることができる。
本変形例では、本変形例の電池パック1は、図1の電池パック1と比較すると、電流検出抵抗が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
本変形例では、本変形例の電池パック1は、図1の電池パック1と比較すると、電流検出抵抗および電池保護FET回路が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
第2の実施の形態に係る電池保護システムを適用した電池パックの構成について説明する。本実施の形態は、第1の実施の形態と比較して、電池保護FET回路の構成およびその制御方法が相違している。以下では、その相違点について主に説明する。
図12は、8つの端子が等間隔に方形に配置されたCSPタイプの半導体チップである。領域165と領域166との境界に、ゲートの異なるMOSFET24およびMOSFET25の各ゲート端子を配置することで、8つの端子が半導体チップの4辺に沿って配置されるので、それぞれの端子に対応する保護基板3a側の配線のレイアウトがし易くなる。
まず、電池パックの放電状態について説明する。端子6および端子7には負荷(図示されず)が接続される。CPU9は、FET制御部11に放電経路の接続を指示する。FET制御部11は、Hレベルのゲート制御信号26およびゲート制御信号27を電池保護FET回路5へ出力する。Hレベルのゲート制御信号26によりMOSFET20およびMOSFET22がONとなる。更に、Hレベルのゲート制御信号27によりMOSFET21およびMOSFET23がONとなる。それにより、二次電池2と端子7との間の放電経路がつながり、放電電流Idが図11の矢印の方向に流れる。すなわち、二次電池2は放電状態となる。このとき、FET制御部11は、Lレベルのゲート制御信号30、31を電池保護FET回路5へ出力している。そのため、MOSFET24およびMOSFET25は共にOFFである。
更に、本実施の形態では、検出(計測)する電流の大きさに応じて検出電流比率を切替えることができる。例えば、放電電流Idや充電電流Icが大電流の場合には検出電流比率を1/20000とし、放電電流Idや充電電流Icが微少な電流の場合には検出電流比率を1/100とする、というようにである。それにより、広い検出範囲において、放電電流Idや充電電流Icを正確に検出することが可能となる。また、図11では1組の制御用MOSFETと2組の電流検出用MOSFETで回路を構成しているが、電流検出用MOSFETを2組より多くすることで、より広い範囲の電流検出を行うことができる。
本変形例では、本変形例の電池パック1は、図11の電池パック1と比較すると、電流検出抵抗が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
本変形例では、本変形例の電池パック1は、図11の電池パック1と比較すると、電流検出抵抗および電池保護FET回路が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
第3の実施の形態に係る電池保護システムを適用した電池パックの構成について説明する。本実施の形態は、第1の実施の形態と比較して、電池保護FET回路の構成およびその制御方法が相違している。以下では、その相違点について主に説明する。
また、本実施の形態は、10端子が等間隔に方形に配置されたCSPタイプの半導体チップとなっている。図12との端子配置の違いは、2つのゲート端子が増加したので、2列の4端子の列になっている点である。この配置においても、10端子が半導体チップの4辺に沿って配置されるので、それぞれの端子に対応する保護基板3a側の配線のレイアウトがし易くなる。
まず、電池パックの放電状態について説明する。端子6および端子7には負荷(図示されず)が接続される。CPU9は、FET制御部11に放電経路の接続を指示する。FET制御部11は、Hレベルのゲート制御信号26およびゲート制御信号27を電池保護FET回路5bへ出力する。Hレベルのゲート制御信号26によりMOSFET20がONとなる。更に、Hレベルのゲート制御信号27によりMOSFET21がONとなる。それにより、二次電池2と端子7との間の放電経路がつながり、放電電流Idが図15の矢印の方向に流れる。すなわち、二次電池2は放電状態となる。また、FET制御部11は、Hレベルのゲート制御信号28およびゲート制御信号29を電池保護FET回路5bへ出力する。Hレベルのゲート制御信号28によりMOSFET22がONとなる。更に、Hレベルのゲート制御信号29によりMOSFET23がONとなる。ただし、ゲート制御信号26,27とゲート制御信号28、29とは同電位とする。このとき、FET制御部11は、Lレベルのゲート制御信号30、31を電池保護FET回路5bへ出力している。そのため、MOSFET24およびMOSFET25は共にOFFである。
更に、本実施の形態では、検出(計測)する電流の大きさに応じて検出電流比率を切替えることができる。例えば、放電電流Idや充電電流Icが大電流の場合には検出電流比率を1/200とする。放電電流Idや充電電流Icが微少な電流の場合には検出電流比率を2/200とする。放電電流Idや充電電流Icが更に微少な電流の場合には検出電流比率を3/200とする。それにより、広い検出範囲において、放電電流Idや充電電流Icを正確に検出することが可能となる。また、図15では1組の制御用MOSFETと2組の電流検出用MOSFETで回路を構成しているが、電流検出用MOSFETを2組より多いN組用いることで、(2N−1)通りの電流比率が可能となり、より広い範囲の電流検出を行うことができる。この場合、第2の実施の形態と比較して、より狭い範囲を細かく切り替えて検出したい場合に有効である。
本変形例では、本変形例の電池パック1は、図15の電池パック1と比較すると、電流検出抵抗が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
本変形例では、本変形例の電池パック1は、図15の電池パック1と比較すると、電流検出抵抗および電池保護FET回路が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
第4の実施の形態に係る電池保護システムを適用した電池パックの構成について説明する。本実施の形態は、第1の実施の形態と比較して、電池保護FET回路、電流制限回路、ADCの構成およびその制御方法が相違している。以下では、その相違点について主に説明する。
また、本実施の形態は、8端子が等間隔に方形に配置されたCSPタイプの半導体チップとなっている。図12と同様、8端子が半導体チップの4辺に沿って配置されるので、それぞれの端子に対応する保護基板3a側の配線のレイアウトがし易くなる。
まず、電池パックの放電状態について説明する。端子6および端子7には負荷(図示されず)が接続される。CPU9は、FET制御部11に放電経路の接続を指示する。FET制御部11は、Hレベルのゲート制御信号26を電池保護FET回路5cへ出力する。Hレベルのゲート制御信号26によりMOSFET20、22、24がONとなる。更に、Hレベルのゲート制御信号27によりMOSFET21、23、25がONとなる。それにより、二次電池2と端子7との間の放電経路がつながり、放電電流Idが図19の矢印の方向に流れる。すなわち、二次電池2は放電状態となる。
更に、本実施の形態では、第2の実施の形態と同様の効果を得ることができる。特に、第2の実施の形態において、電流比率を切り替える際に電流検出用MOSFETのON/OFF動作による電流積算量の誤差の影響が考えられる場合、本実施の形態を用いることが好ましい。本実施の形態では、電流検出用のMOSFET22、24、23、25が常にONしているので、電流比率を切り替える際にそれら電流検出用MOSFETのON/OFF動作がなく、電流積算量の誤差が生じないからである。
本変形例では、本変形例の電池パック1は、図19の電池パック1と比較すると、電流検出抵抗が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
本変形例では、本変形例の電池パック1は、図19の電池パック1と比較すると、電流検出抵抗および電池保護FET回路が制御回路に内包されている点で相違している。以下では、相違点について主に説明する。
(付記1)
充電制御用MOSFETと、
前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記充電制御用MOSFETとセル比の異なる充電電流検出用MOSFETと、
前記充電制御用MOSFETとドレインを共通にした放電制御用MOSFETと、
前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記放電制御用MOSFETとセル比の異なる放電電流検出用MOSFETと、
前記充電電流検出用MOSFETに対応して設けられた充電電流検出用抵抗と、
前記放電電流検出用MOSFETに対応して設けられた放電電流検出用抵抗と、
前記充電電流検出用抵抗の電圧値に基づくデジタル信号処理により、前記充電制御用MOSFETおよび前記充電電流検出用MOSFETのゲートに入力する制御信号を生成し、前記放電電流検出用抵抗の電圧値に基づくデジタル信号処理により、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに入力する制御信号を生成する制御回路と
を具備する
電池保護システム。
(付記2)
付記1に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を備える
電池保護システム。
(付記3)
付記2に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用ADCおよび前記放電電流検出用ADCに接続された制御部を更に備え、
前記制御部は、前記充電制御用MOSFET、前記充電電流検出用MOSFET、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに接続されている
電池保護システム。
(付記4)
付記1に記載の電池保護システムにおいて、
前記充電制御用MOSFETと前記充電電流検出用MOSFETと前記放電制御用MOSFETと前記放電電流検出用MOSFETとが1チップに搭載されている
電池保護システム。
(付記5)
付記4に記載の電池保護システムにおいて、
前記1チップがCSP(Chip Size Package)の構成である
電池保護システム。
(付記6)
付記3に記載の電池保護システムにおいて、
前記制御部と前記充電電流検出用ADCと前記放電電流検出用ADCと前記充電電流検出用抵抗と前記放電電流検出用抵抗とが1チップに搭載されている
電池保護システム。
(付記7)
付記3に記載の電池保護システムにおいて、
前記制御部と前記充電電流検出用ADCと前記放電電流検出用ADCと前記充電電流検出用抵抗と前記放電電流検出用抵抗と前記充電制御用MOSFETと前記充電電流検出用MOSFETと前記放電制御用MOSFETと前記放電電流検出用MOSFETとが1チップに搭載されている
電池保護システム。
(付記8)
付記1に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、前記充電制御用MOSFETとセル比の異なる複数のMOSFETを備え、
前記放電電流検出用MOSFETは、前記放電制御用MOSFETとセル比の異なる複数のMOSFETを備える
電池保護システム。
(付記9)
付記8に記載の電池保護システムにおいて、
前記充電電流検出用抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池保護システム。
(付記10)
付記9に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は1組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は1組である
電池保護システム。
(付記11)
付記8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池保護システム。
(付記12)
付記8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池保護システム。
(付記13)
付記8に記載の電池保護システムにおいて、
前記充電電流検出用抵抗は、複数の抵抗を備え、
前記放電電流検出用抵抗は、複数の抵抗を備え、
前記充電電流検出用抵抗の複数の抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗の複数の抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池保護システム。
(付記14)
付記13に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗の複数の抵抗に接続された複数の充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗の複数の抵抗に接続された複数の放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は複数組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は複数組である
電池保護システム。
(付記15)
付記8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記第1MOSFETとドレインおよびゲートを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池保護システム。
(付記16)
第1端子および第2端子に配線で接続された二次電池と、
前記配線の途中に設けられた電池保護システムと
を具備し、
前記電池保護システムは、
前記第1端子にソースを接続された充電制御用MOSFETと、
前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記充電制御用MOSFETとセル比の異なる充電電流検出用MOSFETと、
前記二次電池にソースを接続され、前記充電制御用MOSFETとドレインを共通にした放電制御用MOSFETと、
前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記放電制御用MOSFETとセル比の異なる放電電流検出用MOSFETと、
前記充電電流検出用MOSFETに対応して設けられた充電電流検出用抵抗と、
前記放電電流検出用MOSFETに対応して設けられた放電電流検出用抵抗と
前記充電電流検出用抵抗の電圧値に基づくデジタル信号処理により、前記充電制御用MOSFETおよび前記充電電流検出用MOSFETのゲートに入力する制御信号を生成し、前記放電電流検出用抵抗の電圧値に基づくデジタル信号処理により、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに入力する制御信号を生成する制御回路と
を備える
電池パック。
(付記17)
付記16に記載の電池パックにおいて、
前記電池保護システムは、前記制御回路が、
前記充電電流検出用MOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を更に備える
電池パック。
(付記18)
付記17に記載の電池パックにおいて、
前記電池保護システムは、
前記充電電流検出用ADCおよび前記放電電流検出用ADCに接続された制御部を更に備え、
前記制御部は、前記充電制御用MOSFET、前記充電電流検出用MOSFET、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに接続されている
電池パック。
(付記19)
付記16に記載の電池パックにおいて、
前記充電電流検出用MOSFETは、前記充電制御用MOSFETとセル比の異なる複数のMOSFETを備え、
前記放電電流検出用MOSFETは、前記放電制御用MOSFETとセル比の異なる複数のMOSFETを備える
電池パック。
(付記20)
付記19に記載の電池パックにおいて、
前記充電電流検出用抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池パック。
(付記21)
付記20に記載の電池パックにおいて、
前記電池保護システムは、前記制御回路が、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は1組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は1組である
電池パック。
(付記22)
付記19に記載の電池パックにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池パック。
(付記23)
付記19に記載の電池パックにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池パック。
(付記24)
付記19に記載の電池パックにおいて、
前記充電電流検出用抵抗は、複数の抵抗を備え、
前記放電電流検出用抵抗は、複数の抵抗を備え、
前記充電電流検出用抵抗の複数の抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗の複数の抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられたている
電池パック。
(付記25)
付記24に記載の電池パックにおいて、
前記電池保護システムは、前記制御回路が、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗の複数の抵抗に接続された複数の充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗の複数の抵抗に接続された複数の放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は複数組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は複数組である
電池パック。
(付記26)
付記19に記載の電池パックにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記第1MOSFETとドレインおよびゲートを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池パック。
(付記27)
電池パックを準備するステップと、
前記電池パックは、
第1端子および第2端子に配線で接続された二次電池と、
前記配線の途中に設けられた電池保護システムと
を備え、
前記電池保護システムは、
前記第1端子にソースを接続された充電制御用MOSFETと、
前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記充電制御用MOSFETとセル比の異なる充電電流検出用MOSFETと、
前記二次電池にソースを接続され、前記充電制御用MOSFETとドレインを共通にした放電制御用MOSFETと、
前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記放電制御用MOSFETとセル比の異なる放電電流検出用MOSFETと、
前記充電電流検出用MOSFETして設けられた充電電流検出用抵抗と、
前記放電電流検出用MOSFETして設けられた放電電流検出用抵抗と
を含み、
前記充電制御用MOSFET、前記充電電流検出用MOSFETおよび前記放電制御用MOSFETをオンにするステップと、
前記充電電流検出用抵抗の第1電圧を計測するステップと、
前記第1電圧に基づいて、前記二次電池の充電電流を算出するステップと、
前記充電電流に基づいて、前記充電制御用MOSFETおよび前記充電電流検出用MOSFETのゲートに入力する制御信号を生成するステップと
を具備する
電池パックの動作方法。
(付記28)
付記27に記載の電池パックの動作方法において、
前記放電制御用MOSFET、前記放電電流検出用MOSFETおよび前記充電制御用MOSFETをオンにするステップと、
前記放電電流検出用抵抗の第2電圧を計測するステップと、
前記第2電圧に基づいて、前記二次電池の放電電流を算出するステップと、
前記放電電流に基づいて、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに入力する制御信号を生成するステップと
を更に具備する
電池パックの動作方法。
2 :電池
3 :電池保護システム
3a:保護基板
4、4a、4b、4−1、4−1a、4−1b、4−2、4−2a、4−2b、4−3 :制御回路
5、5a、5b、5c :電池保護FET回路
6 :端子
7 :端子
8 :インターフェース入出力
9 :CPU
11:FET制御部
12、13、14、15:ADC
16、17、18、19:電流検出抵抗
20、21、22、23、24、25:MOSFET
26、27、28、29、30、31:ゲート制御信号
40:電池電圧
43、43−1、43−2:電流制御回路
43a:演算増幅器
43b:MOFET
44、44−1、44−2:電流制御回路
44a:演算増幅器
44b:MOSFET
101、102、107、107a、107b、108、108a、108b:ゲート端子
103、104、105、105a、105b、106、106a、106b:ソース端子
111、112、119、119a、119b、120、120a、120b:ゲート配線
113、114:等電位リング
115,116、117,117a、117b、118、118a、118b:ソース電極
150:裏面電極
151:N+型半導体基板
152:N型エピタキシャル層
153:ゲート絶縁膜
154:P層
155:ゲート電極
156:N+層
157:層間絶縁層
158:コンタクト
159:コンタクト
165:領域
166:領域
Claims (20)
- 外部接続端子に接続するためのソースを有する充電制御用MOSFETと、
前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記充電制御用MOSFETとセル比の異なる充電電流検出用MOSFETと、
前記充電制御用MOSFETとドレインを共通にした放電制御用MOSFETと、
二次電池の端子に接続するためのソースを有し、前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記放電制御用MOSFETとセル比の異なる放電電流検出用MOSFETと、
前記充電電流検出用MOSFETに対応して設けられた充電電流検出用抵抗と、
前記放電電流検出用MOSFETに対応して設けられた放電電流検出用抵抗と、
前記充電電流検出用抵抗の電圧値をデジタル信号に変換し、デジタル信号処理により、前記充電制御用MOSFETおよび前記充電電流検出用MOSFETのゲートに入力する制御信号を生成し、前記放電電流検出用抵抗の電圧値をデジタル信号に変換し、デジタル信号処理により、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに入力する制御信号を生成する制御回路と
を具備する
電池保護システム。 - 請求項1に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を備える
電池保護システム。 - 請求項2に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用ADCおよび前記放電電流検出用ADCに接続された制御部を更に備え、
前記制御部は、前記充電制御用MOSFET、前記充電電流検出用MOSFET、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに接続されている
電池保護システム。 - 請求項1に記載の電池保護システムにおいて、
前記充電制御用MOSFETと前記充電電流検出用MOSFETと前記放電制御用MOSFETと前記放電電流検出用MOSFETとが1チップに搭載されている
電池保護システム。 - 請求項4に記載の電池保護システムにおいて、
前記1チップがCSP(Chip Size Package)の構成である
電池保護システム。 - 請求項3に記載の電池保護システムにおいて、
前記制御部と前記充電電流検出用ADCと前記放電電流検出用ADCと前記充電電流検出用抵抗と前記放電電流検出用抵抗とが1チップに搭載されている
電池保護システム。 - 請求項3に記載の電池保護システムにおいて、
前記制御部と前記充電電流検出用ADCと前記放電電流検出用ADCと前記充電電流検出用抵抗と前記放電電流検出用抵抗と前記充電制御用MOSFETと前記充電電流検出用MOSFETと前記放電制御用MOSFETと前記放電電流検出用MOSFETとが1チップに搭載されている
電池保護システム。 - 請求項1に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、前記充電制御用MOSFETとセル比の異なる複数のMOSFETを備え、
前記放電電流検出用MOSFETは、前記放電制御用MOSFETとセル比の異なる複数のMOSFETを備える
電池保護システム。 - 請求項8に記載の電池保護システムにおいて、
前記充電電流検出用抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池保護システム。 - 請求項9に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は1組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は1組である
電池保護システム。 - 請求項8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池保護システム。 - 請求項8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインを共通にし、前記第1MOSFETとドレインおよびソースを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインを共通にし、前記第3MOSFETとドレインおよびソースを共通にしている
電池保護システム。 - 請求項8に記載の電池保護システムにおいて、
前記充電電流検出用抵抗は、複数の抵抗を備え、
前記放電電流検出用抵抗は、複数の抵抗を備え、
前記充電電流検出用抵抗の複数の抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗の複数の抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池保護システム。 - 請求項13に記載の電池保護システムにおいて、
前記制御回路は、
前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記充電電流検出用抵抗の複数の抵抗に接続された複数の充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられ、前記放電電流検出用抵抗の複数の抵抗に接続された複数の放電電流検出用ADCと
を更に備え、
前記充電電流検出用抵抗および前記充電電流検出用ADCの組は複数組であり、
前記放電電流検出用抵抗および前記放電電流検出用ADCの組は複数組である
電池保護システム。 - 請求項8に記載の電池保護システムにおいて、
前記充電電流検出用MOSFETは、第1MOSFETと第2MOSFETとを含み、
前記第1MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、
前記第2MOSFETは、前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記第1MOSFETとドレインおよびゲートを共通にし、
前記放電電流検出用MOSFETは、第3MOSFETと第4MOSFETとを含み、
前記第3MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、
前記第4MOSFETは、前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記第3MOSFETとドレインおよびゲートを共通にしている
電池保護システム。 - 第1端子および第2端子に配線で接続された二次電池と、
前記配線の途中に設けられた電池保護システムと
を具備し、
前記電池保護システムは、
前記第1端子にソースを接続された充電制御用MOSFETと、
前記充電制御用MOSFETとドレインおよびゲートを共通にし、前記充電制御用MOSFETとセル比の異なる充電電流検出用MOSFETと、
前記二次電池にソースを接続され、前記充電制御用MOSFETとドレインを共通にした放電制御用MOSFETと、
前記放電制御用MOSFETとドレインおよびゲートを共通にし、前記放電制御用MOSFETとセル比の異なる放電電流検出用MOSFETと、
前記充電電流検出用MOSFETに対応して設けられた充電電流検出用抵抗と、
前記放電電流検出用MOSFETに対応して設けられた放電電流検出用抵抗と、
前記充電電流検出用抵抗の電圧値をデジタル信号に変換し、デジタル信号処理により、前記充電制御用MOSFETおよび前記充電電流検出用MOSFETのゲートに入力する制御信号を生成し、前記放電電流検出用抵抗の電圧値をデジタル信号に変換し、デジタル信号処理により、前記放電制御用MOSFETおよび前記放電電流検出用MOSFETのゲートに入力する制御信号を生成する制御回路と
を備える
電池パック。 - 請求項16に記載の電池パックにおいて、
前記電池保護システムは、前記制御回路が、
前記充電電流検出用MOSFETに対応して設けられ、前記充電電流検出用抵抗に接続された充電電流検出用ADC(Analog/Digital Converter)と、
前記放電電流検出用MOSFETに対応して設けられ、前記放電電流検出用抵抗に接続された放電電流検出用ADCと
を更に備える
電池パック。 - 請求項16に記載の電池パックにおいて、
前記充電電流検出用MOSFETは、前記充電制御用MOSFETとセル比の異なる複数のMOSFETを備え、
前記放電電流検出用MOSFETは、前記放電制御用MOSFETとセル比の異なる複数のMOSFETを備える
電池パック。 - 請求項18に記載の電池パックにおいて、
前記充電電流検出用抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池パック。 - 請求項18に記載の電池パックにおいて、
前記充電電流検出用抵抗は、複数の抵抗を備え、
前記放電電流検出用抵抗は、複数の抵抗を備え、
前記充電電流検出用抵抗の複数の抵抗は、前記充電電流検出用MOSFETの複数のMOSFETに対応して設けられ、
前記放電電流検出用抵抗の複数の抵抗は、前記放電電流検出用MOSFETの複数のMOSFETに対応して設けられている
電池パック。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246769A JP6063713B2 (ja) | 2012-11-08 | 2012-11-08 | 電池保護システム |
US14/070,644 US9270128B2 (en) | 2012-11-08 | 2013-11-04 | Cell protection system |
US15/010,050 US9742207B2 (en) | 2012-11-08 | 2016-01-29 | Cell protection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246769A JP6063713B2 (ja) | 2012-11-08 | 2012-11-08 | 電池保護システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014096907A JP2014096907A (ja) | 2014-05-22 |
JP6063713B2 true JP6063713B2 (ja) | 2017-01-18 |
Family
ID=50621754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246769A Expired - Fee Related JP6063713B2 (ja) | 2012-11-08 | 2012-11-08 | 電池保護システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US9270128B2 (ja) |
JP (1) | JP6063713B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106797013B (zh) | 2014-07-02 | 2021-02-05 | 维金电力系统有限公司 | 多电极电化学电池和其制备方法 |
US10234486B2 (en) * | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
DE102015002149B4 (de) * | 2015-02-18 | 2017-11-16 | Audi Ag | Batteriezelle für eine Batterie eines Kraftfahrzeugs, Batterie und Kraftfahrzeug |
US10084326B2 (en) * | 2015-06-24 | 2018-09-25 | Apple Inc. | Highly accurate over current fault protection for battery packs |
KR102523045B1 (ko) * | 2016-01-12 | 2023-04-17 | 삼성전자주식회사 | 고장 셀 검출 장치 및 방법 |
US10729177B2 (en) * | 2016-07-31 | 2020-08-04 | Altria Client Services Llc | Electronic vaping device, battery section, and charger |
JP6764112B2 (ja) * | 2016-08-12 | 2020-09-30 | ミツミ電機株式会社 | 電池保護装置 |
CN110365074B (zh) | 2016-09-20 | 2022-02-11 | 华为技术有限公司 | 一种电池、终端以及充电系统 |
JP6722101B2 (ja) * | 2016-12-27 | 2020-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置および過電流保護装置 |
JP7039124B2 (ja) | 2017-12-06 | 2022-03-22 | エイブリック株式会社 | 充放電制御装置、及びバッテリ装置 |
JP2019115166A (ja) * | 2017-12-22 | 2019-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN109617184A (zh) * | 2018-12-29 | 2019-04-12 | 维沃移动通信有限公司 | 一种升压电路和终端 |
US11063146B2 (en) | 2019-01-10 | 2021-07-13 | Texas Instruments Incorporated | Back-to-back power field-effect transistors with associated current sensors |
KR102606591B1 (ko) * | 2021-03-29 | 2023-11-29 | 누보톤 테크놀로지 재팬 가부시키가이샤 | 반도체 장치, 전지 보호 회로, 및, 파워 매니지먼트 회로 |
JP7100219B1 (ja) * | 2021-03-29 | 2022-07-12 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置および半導体モジュール |
CN113300426A (zh) * | 2021-04-27 | 2021-08-24 | 珠海迈巨微电子有限责任公司 | 功率器件、电池管理系统及检测电路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
JP4040229B2 (ja) | 1999-02-14 | 2008-01-30 | 矢崎総業株式会社 | 交流用スイッチングデバイス |
JP4186052B2 (ja) * | 2003-03-26 | 2008-11-26 | ミツミ電機株式会社 | 充電制御機能付き電池パック |
JP4204446B2 (ja) * | 2003-11-14 | 2009-01-07 | ソニー株式会社 | バッテリパック、バッテリ保護処理装置、およびバッテリ保護処理装置の起動制御方法 |
WO2006114838A1 (ja) | 2005-04-07 | 2006-11-02 | Mitsubishi Denki Kabushiki Kaisha | 移動体情報共有システム |
WO2006114883A1 (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp. | 半導体装置 |
JP5046502B2 (ja) | 2005-08-31 | 2012-10-10 | 三洋電機株式会社 | パック電池 |
JP2007236033A (ja) * | 2006-02-27 | 2007-09-13 | Sony Corp | バッテリパックおよびバッテリ保護方法 |
JP2008141873A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 充電装置 |
JP5405785B2 (ja) * | 2008-09-19 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4894865B2 (ja) * | 2009-02-12 | 2012-03-14 | 富士電機株式会社 | 双方向スイッチの電流検出回路 |
JP5372602B2 (ja) | 2009-05-26 | 2013-12-18 | フリースケール セミコンダクター インコーポレイテッド | バッテリ充電回路及びバッテリ充電器 |
JP5611727B2 (ja) | 2010-08-27 | 2014-10-22 | 三洋電機株式会社 | 電源装置 |
-
2012
- 2012-11-08 JP JP2012246769A patent/JP6063713B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-04 US US14/070,644 patent/US9270128B2/en not_active Expired - Fee Related
-
2016
- 2016-01-29 US US15/010,050 patent/US9742207B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9742207B2 (en) | 2017-08-22 |
JP2014096907A (ja) | 2014-05-22 |
US20140125289A1 (en) | 2014-05-08 |
US9270128B2 (en) | 2016-02-23 |
US20160149424A1 (en) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6063713B2 (ja) | 電池保護システム | |
JP7001229B2 (ja) | 過充電防止装置及び方法 | |
JP6818156B2 (ja) | バッテリパック、及びバッテリパックの充電制御方法 | |
KR100971343B1 (ko) | 온도보상 전류측정 장치를 이용한 배터리팩 | |
JP5564561B2 (ja) | 組電池および組電池の制御装置 | |
JP5706078B2 (ja) | 多数のバッテリ・セルの接続スキーム | |
KR101973054B1 (ko) | 배터리 팩 및 배터리 팩의 제어 방법 | |
KR102052590B1 (ko) | 배터리 관리 시스템 및 그 구동 방법 | |
KR101165593B1 (ko) | 양방향 디씨-디씨 컨버터를 이용한 배터리 관리 시스템의 셀 밸런싱 회로 장치 | |
US8872478B2 (en) | Circuit and method for balancing battery cells | |
US9293930B2 (en) | Protective monitoring circuit and battery pack | |
KR20140028531A (ko) | 배터리 팩 및 이의 제어 방법 | |
US20130063090A1 (en) | Battery protection circuit and battery protection device, and battery pack | |
US20150263559A1 (en) | Battery pack and controlling method thereof | |
KR20190008074A (ko) | 이차전지 보호 회로, 이차전지 보호 집적 회로 및 전지 팩 | |
KR101395039B1 (ko) | 배터리 보호 회로 모듈 장치 | |
TW201044735A (en) | Battery protection circuit device | |
KR102258826B1 (ko) | 과충전 방지 장치 및 방법 | |
US10298030B2 (en) | Battery pack | |
JP2013150521A (ja) | 電池保護回路及び電池保護装置、並びに電池パック | |
JP6263908B2 (ja) | 電池保護回路、電池保護装置及び電池パック、並びに電池保護方法 | |
KR20170022441A (ko) | 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩 | |
JP5048421B2 (ja) | バッテリーパック | |
JP7039124B2 (ja) | 充放電制御装置、及びバッテリ装置 | |
US20120032513A1 (en) | Battery management circuit, battery module and battery management method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6063713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |