KR102258826B1 - 과충전 방지 장치 및 방법 - Google Patents

과충전 방지 장치 및 방법 Download PDF

Info

Publication number
KR102258826B1
KR102258826B1 KR1020170052905A KR20170052905A KR102258826B1 KR 102258826 B1 KR102258826 B1 KR 102258826B1 KR 1020170052905 A KR1020170052905 A KR 1020170052905A KR 20170052905 A KR20170052905 A KR 20170052905A KR 102258826 B1 KR102258826 B1 KR 102258826B1
Authority
KR
South Korea
Prior art keywords
cell stack
bypass
cell stacks
controller
current limiting
Prior art date
Application number
KR1020170052905A
Other languages
English (en)
Other versions
KR20180119320A (ko
Inventor
송현진
이창복
이원태
유선욱
Original Assignee
주식회사 엘지에너지솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지에너지솔루션 filed Critical 주식회사 엘지에너지솔루션
Priority to KR1020170052905A priority Critical patent/KR102258826B1/ko
Publication of KR20180119320A publication Critical patent/KR20180119320A/ko
Application granted granted Critical
Publication of KR102258826B1 publication Critical patent/KR102258826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H02J7/0026—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

배터리팩에 포함되는 복수의 셀 스택 각각을 과충전으로부터 보호하기 위한 장치 및 방법이 제공된다. 본 발명의 일 측면에 따른 과충전 방지 장치는, 상기 각 셀 스택의 전압을 측정하고, 측정된 전압을 나타내는 제1 모니터링 신호를 생성하는 전압 측정부; 상기 각 셀 스택에게 바이패스 경로를 선택적으로 제공하도록 구성된 복수의 바이패스 회로를 가지는 바이패스부; 상기 전압 측정부 및 상기 바이패스부와 통신 가능하게 접속되는 컨트롤러;를 포함한다. 상기 각 바이패스 회로는, 바이패스 스위치; 및 상기 바이패스 스위치를 통해 상기 각 셀 스택에 병렬 접속되는 복수의 전류 제한 회로;를 포함한다. 상기 컨트롤러는, 상기 전압 측정부로부터의 제1 모니터링 신호를 기초로, 상기 각 바이패스 스위치를 제어한다.

Description

과충전 방지 장치 및 방법{APPARATUS AND METHOD FOR PREVENTING OVERCHARGE}
본 발명은 과충전 방지 장치 및 방법에 관한 것으로서, 보다 상세하게는, 배터리팩에 포함되는 복수의 셀 스택 각각을 과충전으로부터 보호하기 위한 장치 및 방법에 관한 것이다.
최근, 노트북, 비디오 카메라, 휴대용 전화기 등과 같은 휴대용 전자 제품의 수요가 급격하게 증대되고, 전기 자동차, 에너지 저장용 축전지, 로봇, 위성 등의 개발이 본격화됨에 따라, 반복적인 충방전이 가능한 고성능 배터리에 대한 연구가 활발히 진행되고 있다.
현재 상용화된 배터리로는 니켈 카드뮴 전지, 니켈 수소 전지, 니켈 아연 전지, 리튬 배터리 등이 있는데, 이 중에서 리튬 배터리는 니켈 계열의 배터리에 비해 메모리 효과가 거의 일어나지 않아 충방전이 자유롭고, 자가 방전율이 매우 낮으며 에너지 밀도가 높은 장점으로 각광을 받고 있다.
전기 자동차 등에 탑재되는 배터리 팩은 서로 직렬 또는 병렬로 연결되는 복수의 셀 스택을 포함하는 것이 일반적이다. 이때, 각 셀 스택은, 하나 또는 서로 직렬 접속된 둘 이상의 전지 셀을 포함한다.
이러한 배터리 팩에 포함된 각각의 셀 스택의 상태는 BMS(Battery Management System)가 탑재된 컨트롤러에 의해 모니터링된다. 컨트롤러는 각 셀 스택으로부터 모니터링된 상태를 기초로, 밸런싱 동작, 냉각 동작, 충전 동작, 방전 동작 등을 제어하기 위한 신호를 출력할 수 있다.
배터리 팩에 충전 전류가 공급됨에 따라, 각 셀 스택의 전압은 점차적으로 상승하여 과충전될 수 있다. 과충전으로 인해 셀 스택이 폭발하는 등의 위험 상황이 발생할 수 있는바, 이러한 과충전을 방지하기 위한 종래기술로서 특허문헌 1이 존재한다. 특허문헌 1에 따른 배터리 팩은 상기 셀 스택에 대응하는 배터리 및 전류 차단 장치를 포함하며, 배터리에 과전압이 발생하는 경우 전류 차단 장치가 배터리를 대전류 경로로부터 전기적으로 분리한다.
그런데, 배터리의 과충전 시에 단순히 배터리를 대전류 경로로부터 전기적으로 분리해버릴 경우, 주요한 문제가 발생할 수 있다. 예를 들어, 전기 자동차에 탑재되는 배터리 팩의 배터리가 대전류 경로로부터 전기적으로 분리될 경우, 전기 자동차가 갑자기 정지하게 되는 위험이 있다.
특허문헌 1: 대한민국 공개특허공보 제10-2014-0017043호(공개일자: 2014년 2월 11일)
본 발명은, 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 배터리팩에 포함된 일부 셀 스택이 과충전된 경우, 충전 전류가 과충전된 일부 셀 스택을 바이패스하면서 나머지 셀 스택에 공급될 수 있도록 하는 장치 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 다양한 실시예는 다음과 같다.
본 발명의 일 측면에 따른 과충전 방지 장치는, 대전류 경로 내에서 서로 직렬 접속된 복수의 셀 스택의 과충전을 방지하기 위한 것이다. 상기 과충전 방지 장치는, 상기 각 셀 스택의 전압을 측정하고, 측정된 전압을 나타내는 제1 모니터링 신호를 생성하는 전압 측정부; 상기 각 셀 스택에게 바이패스 경로를 선택적으로 제공하도록 구성된 복수의 바이패스 회로를 가지는 바이패스부; 상기 전압 측정부 및 상기 바이패스부와 통신 가능하게 접속되는 컨트롤러;를 포함한다. 상기 각 바이패스 회로는, 바이패스 스위치; 및 상기 바이패스 스위치를 통해 상기 각 셀 스택에 병렬 접속되는 복수의 전류 제한 회로;를 포함한다. 상기 컨트롤러는, 상기 전압 측정부로부터의 제1 모니터링 신호를 기초로, 상기 각 바이패스 스위치를 제어한다.
또한, 상기 각 전류 제한 회로는, 하나 또는 서로 직렬 접속된 둘 이상의 저항을 포함할 수 있다.
또한, 상기 복수의 전류 제한 회로 중 어느 하나는 나머지로부터 소정 거리 이격될 수 있다.
또한, 상기 전압 측정부는, 각각 상기 각 셀 스택에 병렬 접속된 복수의 전압 센서;를 포함할 수 있다.
또한, 상기 각 셀 스택을 상기 대전류 경로로부터 전기적으로 분리 가능하게 구성된 단로부;를 더 포함할 수 있다.
또한, 상기 단로부는, 각각 상기 각 셀 스택과 상기 복수의 전류 제한 회로가 병렬 접속된 두 노드 사이에서 상기 각 셀 스택에 직렬 접속되는 퓨즈; 및 일단이 상기 퓨즈에 접속된 발열 저항;를 가지는 복수의 보호 소자; 및 각각 일단이 상기 각 발열 저항의 타단에 접속되고, 타단이 상기 각 셀 스택의 전극에 접속된 복수의 단로 스위치;를 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 모니터링 신호를 기초로, 상기 각 셀 스택의 과충전 여부를 판정할 수 있다.
또한, 상기 컨트롤러는, 상기 과충전으로 판정된 각 셀 스택을 상기 대전류 경로로부터 전기적으로 분리하도록 상기 단로부를 제어할 수 있다.
또한, 상기 컨트롤러는, 상기 각 셀 스택이 과충전으로 판정될 때마다, 상기 각 셀 스택의 과충전 횟수를 갱신할 수 있다.
또한, 상기 컨트롤러는, 과충전 횟수가 미리 정해진 임계 횟수에 도달한 각 셀 스택에 직렬 접속된 각 단로 스위치를 온 상태로 제어할 수 있다.
또한, 각각 상기 각 바이패스 회로에 병렬 접속되는 복수의 커패시터;를 더 포함할 수 있다.
본 발명의 다른 측면에 따른 배터리팩은, 상기 과충전 방지 장치; 및 대전류 경로 내에서 서로 직렬 접속된 복수의 셀 스택;을 포함한다. 상기 과충전 방지 장치는, 상기 각 셀 스택에 대한 과충전 방지 동작을 수행한다.
본 발명의 실시예들에 따르면, 배터리팩에 포함된 일부 셀 스택이 과충전된 경우, 충전 전류의 적어도 일부가 과충전된 일부 셀 스택을 바이패스하여 나머지 셀 스택에 공급될 수 있다. 따라서, 일부 셀 스택이 과충전 상태에 이르더라도, 과충전되지 않은 나머지 셀 스택을 충전할 수 있다.
또한, 배터리팩에 포함된 복수의 셀 스택 중, 일정 빈도 이상 빈번하게 과충전된 셀 스택을 대전류 경로로부터 전기적으로 분리할 수 있다. 이때, 대전류 경로로부터 전기적으로 분리된 각 셀 스택을 대신하여 대전류 경로를 구성하는 바이패스 경로가 배터리팩 내에 제공된다. 따라서, 일부 셀 스택이 대전류 경로로부터 전기적으로 분리되더라도, 과충전되지 않은 나머지 셀 스택을 충방전할 수 있다.
또한, 대전류 경로로부터 전기적으로 분리된 각 셀 스택에게 방전 경로를 제공할 수 있다. 이에 따라, 대전류 경로로부터 전기적으로 분리된 각 셀 스택의 방전과 대전류 경로에 전기적으로 접속된 각 셀 스택의 충전이 함께 진행될 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 배터리팩의 개략적인 구성을 보여주는 도면이다.
도 2는 도 1에 도시된 배터리팩에 대응하는 회로의 개략적인 구성도이다.
도 3은 도 2에 도시된 보호 소자의 구현예를 보여주는 도면이다.
도 4는 도 2에 도시된 전류 제한 블록에 대응하는 회로를 보여주는 도면이다.
도 5 및 도 6은 도 4에 도시된 전류 제한 블록의 두 구현예를 보여주는 도면이다.
도 7 내지 도 9는 도 2에 도시된 회로의 동작을 설명하는 데에 참조되는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 과충전 방지 방법을 보여주는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
또한, 본 발명을 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
제1, 제2 등과 같이 서수를 포함하는 용어들은, 다양한 구성요소들 중 어느 하나를 나머지와 구별하는 목적으로 사용되는 것이고, 그러한 용어들에 의해 구성요소들을 한정하기 위해 사용되는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 <제어 유닛>과 같은 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때, 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 접속"되어 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 배터리팩(1)의 개략적인 구성을 보여주는 도면이다.
도 1을 참조하면, 배터리팩(1)은 배터리 모듈(10) 및 과충전 방지 장치(100)를 포함한다. 배터리 모듈(10)은, n개의 셀 스택(20)을 포함한다. 여기서, n은 1 이상의 자연수이다. 과충전 방지 장치(100)는, 기본적으로 전압 측정부(110), 바이패스부(120) 및 컨트롤러(170)를 포함하고, 선택적으로 단로부(140), 평활부(150) 및 전류 측정부(160) 중 적어도 하나를 더 포함할 수 있다.
복수의 셀 스택(20-1~20-n)은, 서로 직렬 접속되고, 배터리팩(1)의 대전류 경로 상에 설치된다. 상세히는, 각 셀 스택(20)은, 대전류 경로에 순차적으로 위치하는 복수의 노드들(N1~N4) 중 서로 인접한 두 노드 사이에 접속될 수 있다. 예컨대, 제2 셀 스택(20-2)의 양극과 음극은 두 노드(N2, N3) 사이에 접속될 수 있다.
전압 측정부(110)는, 각 셀 스택(20)의 전압을 측정하고, 측정된 전압을 나타내는 제1 모니터링 신호를 생성한다. 전압 측정부(110)에 의해 생성된 제1 모니터링 신호는, 컨트롤러(170)에게 전송된다.
바이패스부(120)는, 각 셀 스택(20)과 함께 또는 각 셀 스택(20)을 대신하여 대전류 경로를 구성하는 적어도 하나의 바이패스 경로를 선택적으로 제공하도록 구성된다. 즉, 바이패스부(120)는 일부의 셀 스택(20)에게만 바이패스 경로를 제공하고 나머지 셀 스택(20)에게는 바이패스 경로를 제공하지 않을 수 있다.
각 바이패스 경로를 통해 충전 전류의 일부 또는 전부가 흐르게 된다. 따라서, 배터리팩(1)에 충전 전류가 공급되는 동안에, 바이패스 경로가 제공된 셀 스택(20)의 충전은 중지되거나 느리게 진행된다.
단로부(140)는, 각 셀 스택(20)을 배터리팩(1)으로부터 전기적으로 분리 가능하게 구성된다. 즉, 단로부(140)는, 대전류 경로로부터 각 스택(20)을 일시적 또는 영구적으로 전기적으로 분리한다. 컨트롤러(170)에 의해, 바이패스부(120)와 단로부(140)는 연동하여 동작할 수 있다. 예컨데, 단로부(140)에 의해 대전류 경로로부터 어느 한 셀 스택(20)이 분리됨과 동시에 또는 분리된 후 소정 시간(예, 수 ms)이 경과한 시점에, 바이패스부(120)는 분리된 셀 스택(20)에게만 바이패스 경로를 제공할 수 있다. 분리된 셀 스택(20)에게 제공된 각 바이패스 경로는, 분리된 셀 스택(20)을 대신하여 대전류 경로를 구성하게 된다. 셀 스택(20)이 대전류 경로로부터 전기적으로 제거/분리된다는 것은, 그 셀 스택(20)이 대전류 경로를 통해 충전 전류를 공급받을 수 없는 상태가 되는 것을 의미할 수 있다.
평활부(150)는, 각 셀 스택(20)이 단로부(140)에 의해 대전류 경로로부터 제거되는 때에 대전류 경로의 일부분에 발생하는 급격한 전압 하강을 억제하도록 구성된다.
전류 측정부(160)는, 각 셀 스택(20)에 공급되는 충전 전류를 측정하고, 측정된 충전 전류를 나타내는 제2 모니터링 신호를 생성한다. 전류 측정부(160)에 의해 생성된 제2 모니터링 신호는, 컨트롤러(170)에게 전송된다. 전류 측정부(160)는, 대전류 경로에 설치되는 션트 저항을 포함하고, 충전 전류에 의해 션트 저항에 발생한 전압으로부터 충전 전류를 측정할 수 있다.
컨트롤러(170)는, 하드웨어적으로, ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 마이크로 프로세서(microprocessors), 기타 기능 수행을 위한 전기적 유닛 중 적어도 하나를 이용하여 구현될 수 있다. 컨트롤러(170)는, 전압 측정부(110), 바이패스부(120), 단로부(140) 및/또는 전류 측정부(160)와 통신 가능하게 연결되어, 이들의 동작을 전반적으로 제어한다. 여기서, 서로 다른 두 구성요소가 통신 가능하게 연결된다는 것은, 어느 한 구성요소가 다른 구성요소에게 신호나 데이터를 전송할 수 있도록 유선 및/또는 무선을 통해 연결된다는 것일 의미할 수 있다. 전술한 전압 측정부(110)는, 컨트롤러(170)에 내장될 수 있다.
컨트롤러(170)는, 각 셀 스택(20)에 대한 과충전 방지 동작을 실행하도록 구성된다. 특히, 컨트롤러(170)는, 전압 측정부(110)로부터의 제1 모니터링 신호를 기초로, 바이패스부(120) 및/또는 단로부(140)를 제어한다. 컨트롤러(170)로부터의 제어 신호에 따라, 단로부(140)는 각 셀 스택(20)을 대전류 경로로부터 전기적으로 분리할 수 있다. 또한, 컨트롤러(170)로부터의 제어 신호에 따라, 바이패스부(120)는 각 셀 스택(20)에게 바이패스 경로를 제공하거나, 기 제공된 바이패스 경로를 차단할 수 있다.
이하에서는, 이해를 돕기 위해, 서로 직렬 접속되는 3개의 셀 스택(20-1~20-3)이 배터리팩(1)에 포함되는 것으로 가정한다.
도 2는 도 1에 도시된 배터리팩(1)에 대응하는 회로의 개략적인 구성도이다. 배터리팩(1)에 포함된 복수의 셀 스택(20)은 배터리팩(1)의 두 전원 단자(+,-) 사이의 대전류 경로에 설치된다.
도 1 및 도 2를 참조하면, 각 셀 스택(20)은, 적어도 하나의 배터리 셀(21)을 포함한다. 각 셀 스택(20)에 복수의 배터리 셀(21)이 포함된 경우, 이 중 어느 하나는 나머지 중 적어도 하나와 직렬 또는 병렬 접속될 수 있다. 또한, 각 셀 스택(20)은, 이에 포함되는 각 배터리 셀(21)을 적어도 부분적으로 커버하는 구조를 가지는 케이스(22)를 포함할 수 있다. 케이스(22)는, 효율적인 열 방출을 위해 금속 재질로 이루어질 수 있다.
전압 측정부(110)는, 복수의 전압 센서(111)를 포함할 수 있다. 전압 센서(111)의 개수는 셀 스택(20)의 개수와 동일할 수 있다. 이 경우, 각 셀 스택(20)마다 전압 센서(111)가 제공될 수 있다. 즉, 전압 센서(111)는 셀 스택(20)에 일대일로 대응할 수 있다.
각 전압 센서(111)는, 각 셀 스택(20)에 병렬 접속된다. 즉, 제1 전압 센서(111-1), 제2 전압 센서(111-2) 및 제3 전압 센서(111-3) 각각은, 제1 셀 스택(20-1), 제2 셀 스택(20-2) 및 제3 셀 스택(20-3)에 병렬 접속된다. 각 전압 센서(111)는, 그것에 병렬 접속된 어느 한 셀 스택(20)의 전압을 측정한다. 복수의 전압 센서(111)에 의해 측정된 각 셀 스택(20)의 전압을 나타내는 제1 모니터링 신호(S1-1~S1-3)는 컨트롤러(170)에게 전송된다.
바이패스부(120)는, 적어도 하나의 바이패스 회로(130)를 포함한다. 바람직하게는, 바이패스부(120)에 포함되는 바이패스 회로(130)의 개수는 셀 스택(20)의 개수와 동일할 수 있다. 이 경우, 각 셀 스택(20)마다 바이패스 회로(130)가 하나씩 제공될 수 있다. 즉, 바이패스 회로(130)와 셀 스택(20)은 일대일로 대응할 수 있다.
각 바이패스 회로(130)는, 바이패스 스위치(131) 및 전류 제한 블록(B)을 포함하고, 각 셀 스택(20)에게 바이패스 경로를 선택적으로 제공하도록 구성된다. 즉, 각 바이패스 회로(130)는 활성화 시 자신이 병렬 접속된 셀 스택(20)에게 바이패스 경로를 제공하고, 비활성화 시 자신이 병렬 접속된 각 셀 스택(20)에 대응하는 바이패스 경로를 차단한다. 여기서, 바이패스 회로(130)가 활성화된다는 것은, 그 바이패스 회로(130)에 포함된 바이패스 스위치(131)가 온 상태로 제어되는 것을 의미할 수 있다.
적어도 하나의 셀 스택(20)에게 바이패스 경로가 제공된 경우, 각 바이패스 경로를 통해 흐르는 충전 전류의 크기는, 각 바이패스 경로를 구성하는 전류 제한 블록(B)의 저항값에 의해 결정될 수 있다. 예컨대, 배터리팩(1)의 양극 단자(+)와 음극 단자(-) 사이의 전압이 일정한 경우, 각 바이패스 경로를 구성하는 전류 제한 블록(B)의 저항값이 클수록 충전 전류의 크기는 작아진다.
각 바이패스 회로(130)는, 대전류 경로 상의 인접하는 두 노드를 통해 각 셀 스택(20)에 병렬 접속될 수 있다. 즉, 제1 바이패스 회로(130-1), 제2 바이패스 회로(130-2) 및 제3 바이패스 회로(130-3) 각각은, 제1 셀 스택(20-1), 제2 셀 스택(20-2) 및 제3 셀 스택(20-3)에 병렬 접속될 수 있다.
복수의 바이패스 회로(130-1~130-3) 중 적어도 하나가 컨트롤러(170)에 의해 활성화된 경우, 활성화된 바이패스 회로(130)는, 그것에 병렬 접속된 셀 스택(20)에게 바이패스 경로를 제공한다.
단로부(140)는, 복수의 단로 회로를 포함한다. 각 단로 회로는, 단로 스위치(141)와 보호 소자(142)를 포함한다. 단로부(140)에 포함된 단로 회로의 개수는 셀 스택(20)의 개수와 동일할 수 있다. 이 경우, 각 셀 스택(20)마다 단로 회로가 하나씩 제공될 수 있다. 즉, 단로 스위치(141) 및 보호 소자(142) 각각은 셀 스택(20)에 일대일로 대응할 수 있다.
각 단로 스위치(141)는, 릴레이나 MOSFET 등과 같이 외부로부터의 신호에 응답하여 온오프 제어 가능한 것이라면 무방하다.
평활부(150)는, 복수의 커패시터(151)를 포함한다. 커패시터(151)의 개수는 셀 스택(20)의 개수와 동일할 수 있다. 이 경우, 각 셀 스택(20)마다 커패시터(151)가 하나씩 제공될 수 있다. 즉, 커패스터(151)는 셀 스택(20)에 일대일로 대응할 수 있다. 각 커패시터(151)의 양단은, 각 셀 스택(20)에 병렬 접속된다. 예컨대, 도 2와 같이, 제1 커패시터(151-1)는 두 노드(N1, N2)을 통해 제1 셀 스택(20-1)에 병렬 접속되고, 제2 커패시터(151-2)는 두 노드(N2, N3)을 통해 제2 셀 스택(20-2)에 병렬 접속되며, 제3 커패시터(151-3)는 두 노드(N3, N4)을 통해 제3 셀 스택(20-3)에 병렬 접속된다. 각 커패시터(151)는, 자신이 접속된 두 노드 사이의 급작스런 전압 변동을 억제한다. 이에 따라, 각 커패시터(151)는 자신과 병렬 접속된 셀 스택(20)이 대전류 경로로부터 전기적으로 분리되는 때에 순간적으로 발생하는 아크(arc)를 방지한다.
컨트롤러(170)는, 전압 측정부(110)로부터의 제1 모니터링 신호를 기초로, 복수의 셀 스택(20-1~20-3) 중 과충전된 것이 있는지 판정한다. 즉, 컨트롤러(170)는, 각 셀 스택(20)의 과충전 여부를 판정한다. 또한, 컨트롤러(170)는, 전압 측정부(110)로부터의 제1 모니터링 신호를 기초로, 과충전된 셀 스택의 개수를 산출할 수 있다. 이를 위해, 컨트롤러(170)는 각 셀 스택(20)으로부터 측정된 전압을 제1 기준 전압 및/또는 제2 기준 전압과 비교한다. 이때, 제2 기준 전압은 제1 기준 전압보다 높다. 바람직하게는, 컨트롤러(170)는, 각 셀 스택(20)의 전압을 제1 기준 전압과 비교한 후 제2 기준 전압과 비교할 수 있다.
제1 기준 전압과 제2 기준 전압 각각은, 각 셀 스택(20)의 과충전 여부를 판정하기 위한 기준으로 활용된다. 즉, 컨트롤러(170)는, 제1 기준 전압과 같거나 더 높은 전압까지 충전된 셀 스택(20)은 과충전 상태에 있는 것으로 판정한다. 또한, 컨트롤러(170)는, 제1 기준 전압과 같거나 더 높으면서 제2 기준 전압보다는 낮은 전압까지 충전된 셀 스택(20)에게는 충전 전류의 일부만이 공급되도록 바이패스부(120)를 제어한다. 이하에서는, 제1 기준 전압과 같거나 더 높으면서 제2 기준 전압보다는 낮은 전압까지 충전된 상태를 '제1 과충전 상태'라고 하겠다.
또한, 컨트롤러(170)는, 제2 기준 전압과 같거나 더 높은 전압까지 충전된 셀 스택(20)에게는 충전 전류가 공급되지 않도록 바이패스부(120) 및 단로부(140)를 제어한다. 상세히는, 컨트롤러(170)는, 단로부(140)를 제어하여, 제2 기준 전압과 같거나 더 높은 전압까지 충전된 셀 스택(20)을 대전류 경로로부터 전기적으로 제거한다. 그 다음, 컨트롤러(170)는, 바이패스부(120)를 제어하여, 대전류 경로로부터 전기적으로 제거된 각 셀 스택(20)를 대신하여 대전류 경로를 구성하는 바이패스 경로를 배터리팩(1) 내에 제공할 수 있다. 이하에서는, 제2 기준 전압과 같거나 더 높은 전압까지 충전된 상태를 '제2 과충전 상태'라고 하겠다.
한편, 각 셀 스택(20)은 그에 포함된 배터리 셀(21)의 충방전이 반복됨에 따라 점차적으로 SOH(State Of Health)가 낮아진다. 즉, 각 배터리 셀(21)이 퇴화됨에 따라, 그것을 포함하는 셀 스택(20)에 저장 가능한 전하량의 최대치는 감소한다. 이에 따라, 일반적인 상황에서는, 만방전된 둘 이상의 셀 스택(20)에게 동일한 충전 전류를 공급한다면, 가장 낮은 SOH를 가지는 셀 스택(20)이 가장 빠르게 과충전 상태에 이르게 된다.
다만, 온도와 같은 환경 요인, 전압 측정부(110)의 측정 오류 또는 컨트롤러(170)의 연산 오류 등으로 인해, 상대적으로 높은 SOH를 가지는 셀 스택(20)이 상대적으로 낮은 SOH를 가지는 셀 스택(20)보다 먼저 과충전 상태에 도달한 것으로 판정되는 상황이 일시적으로 발생할 수도 있다. 따라서, 단 한번 과충전 상태로 판정된 셀 스택(20)을 대전류 경로로부터 전기적으로 분리하는 것은 바람직하지 않을 수 있다. 분명한 점은, 장기적으로는 셀 스택(20)의 SOH가 낮아질수록, 과충전 상태에 도달하는 빈도가 높아진다는 것이다.
이 점에 착안하여, 컨트롤러(170)는, 각 셀 스택(20)이 과충전으로 판정될 때마다, 과충전으로 판정된 각 셀 스택(20)의 과충전 횟수를 갱신할 수 있다. 예컨대, 과충전 횟수가 k인 제1 셀 스택(20-1)의 전압이 제2 기준 전압에 도달한 경우, 컨트롤러(170)는 제1 셀 스택(20-1)의 과충전 횟수를 k에서 k+1로 증가시킬 수 있다.
또한, 컨트롤러(170)는, 과충전 횟수가 미리 정해진 임계 횟수에 도달한 각 셀 스택(20)을 대전류 경로로부터 전기적으로 분리하도록 단로부(140)를 제어할 수 있다. 여기서, 임계 횟수는 사전 실험을 통해 컨트롤러(170)에 설정될 수 있다. 어느 셀 스택(20)의 과충전 횟수가 임계 횟수와 같거나 더 큰 경우, 그 셀 스택(20)의 교체가 필요할 정도로 SOH가 낮아졌음을 충분히 신뢰할 수 있다.
한편, 배터리팩(1)에 충전 전원이 접속되지 않는 동안, 컨트롤러(170)는 제1 모니터링 신호(S1-1~S1-3)를 기초로 각 바이패스 회로(130)를 선택적으로 제어하여, 복수의 셀 스택(20) 간의 전압 편차를 완화할 수 있다. 즉, 바이패스부(120)는 복수의 셀 스택(20)을 위한 전압 밸런싱 동작을 수행할 수 있다.
도 3은 도 2에 도시된 보호 소자의 구현예를 보여주는 도면이다.
도 3을 참조하면, 각 보호 소자(142)는, 단로부(140)에 포함된 어느 한 단로 스위치(141)와 직렬 회로를 구성할 수 있다.
각 보호 소자(142)는, 적어도 하나의 퓨즈(143) 및 적어도 하나의 발열 저항(144)를 포함한다. 예컨대, 도 3과 같이, 각 보호 소자(142)는, 서로 직렬 접속된 두 퓨즈(143-1, 143-2)를 포함하고, 발열 저항(144)의 일단은 두 퓨즈(143-1, 143-2)가 공통 접속되어 있는 부분에 접속될 수 있다. 또한, 퓨즈(143-1)의 타단은 어느 한 셀 스택(20)의 전극(예, 양극)에 접속되고, 퓨즈(143-2)의 타단은 복수의 노드(N1~N4) 중 어느 하나에 접속될 수 있다.
동일한 보호 소자(142)에 포함되는 각 퓨즈(143)는, 각 셀 스택(20)이 바이패스 회로(130)에 병렬 접속된 두 노드 사이에서 각 셀 스택(20)에 직렬 접속된다. 즉, 제1 바이패스 회로(130-1)가 대전류 경로에 접속되는 두 노드(N1, N2) 사이에서, 제1 보호 소자(142-1)의 두 퓨즈(143-1, 143-2)는 제1 셀 스택(20-1)에 직렬 접속된다. 또한, 제2 바이패스 회로(130-2)가 대전류 경로에 접속되는 두 노드(N2, N3) 사이에서, 제2 보호 소자(142-2) 의 두 퓨즈(143-1, 143-2)는 제2 셀 스택(20-2)에 직렬 접속된다. 또한, 제3 바이패스 회로(130-3)가 대전류 경로에 접속되는 두 노드(N3, N4) 사이에서, 제3 보호 소자(142-3)의 두 퓨즈(143-1, 143-2)는 제3 셀 스택(20-3)에 직렬 접속된다.
각 단로 회로 내에서, 적어도 하나의 퓨즈(143)의 일단은 셀 스택(20)의 전극(예, 양극)에 접속된다.
각 단로 회로 내에서, 발열 저항(144)는, 일단이 적어도 하나의 퓨즈(143)에 접속되고, 타단이 단로 스위치(141)에 접속된다. 각 단로 회로 내에서, 단로 스위치(141)는, 일단이 발열 저항(144)의 타단에 접속되고, 타단이 접지 또는 셀 스택(20)의 전극(예, 음극)에 접속될 수 있다.
각 단로 스위치(141)가 온 상태로 제어되는 경우, 이에 접속된 적어도 하나의 퓨즈(143)가 용단되고, 양극 단자와 음극 단자 중 어느 하나가 용단된 퓨즈(143)에 접속된 셀 스택(20)은 대전류 경로로부터 전기적으로 제거된다.
예컨대, 도 2에서, 제1 단로 스위치(141-1)가 온 상태로 제어되면, 충전 전류가 제1 보호 소자(142-1)의 퓨즈(143-2)와 발열 저항(144)에 흐르게 된다. 충전 전류가 제1 보호 소자(142-1)의 발열 저항(144)를 통해 흐를 때 발생하는 열에 의해 제1 보호 소자(142-1)의 두 퓨즈(143-1, 143-2) 중 적어도 퓨즈(143-2)는 용단된다. 결국, 제1 셀 스택(20-1)과 노드(N1)가 분리되어, 대전류 경로를 구성하는 두 노드(N1, N2) 사이의 부분에서 제1 셀 스택(20-1)이 전기적으로 완전히 분리된다.
컨트롤러(170)는, 대전류 경로로부터 전기적으로 분리된 각 셀 스택(20-1)에 대응하는 단로 스위치(141)를 오프 상태로 제어할 수도 있다. 예컨대, 제1 단로 스위치(141-1)가 온 상태로 제어됨에 따라 제1 셀 스택(20-1)이 대전류 경로로부터 전기적으로 분리된 후, 컨트롤러(170)는 제1 단로 스위치(141-1)를 오프 상태로 복귀시킬 수 있다.
각 보호 소자(142)는, 방전 유도 저항(145)을 더 포함할 수 있다. 방전 유도 저항(145)은 퓨즈(143-1)와 발열 저항(144)이 직렬 접속된 회로에 병렬 접속된다. 일 예로, 방전 유도 저항(145)의 일단은 퓨즈(143-1)와 셀 스택(20) 간의 접속 지점에 접속되고, 타단은 발열 저항(144)과 단로 스위치(141) 간의 접속 지점에 접속된다. 이에 따라, 퓨즈(143-1)의 용단과는 무관하게, 셀 스택(20)은 방전 유도 저항(145)을 통해 단로 스위치(141)에 접속될 수 있다. 각 셀 스택(20)에게 제공 가능한 방전 경로는, 방전 유도 저항(145)과 단로 스위치(141)의 직렬 접속 회로에 대응한다.
바람직하게는, 방전 유도 저항(145)의 저항값은, 퓨즈(143-1)의 저항값과 발열 저항(144)의 저항값을 합산한 값보다 크다. 예컨데, 방전 유도 저항(145)의 저항값 > {(퓨즈(143-1)의 저항값 + 발열 저항(144)의 저항값) × Q}. 여기서, Q는, 1과 같거나 더 큰 실수로서, 이를 테면 3일 수 있다.
이에 따라, 두 퓨즈(143-1, 143-2) 중 퓨즈(143-2)가 먼저 용단된 경우, 발열 저항(144)을 통해 흐르는 전류의 크기가 방전 유도 저항(145)을 통해 흐르는 전류의 크기보다 훨씬 커져, 나머지 퓨즈(143-1)까지도 용단된다. 두 퓨즈(143-1, 143-2)가 모두 용단된 경우, 방전 유도 저항(145)의 저항값이 상당히 크므로, 방전 유도 저항(145)을 통해 흐르는 전류의 크기가 충분히 억제될 수 있다.
도 4는 도 2에 도시된 전류 제한 블록(B)에 대응하는 회로를 보여주는 도면이다.
도 4를 참조하면, 도 2에 도시된 각 전류 제한 블록(B)은, 대전류 경로 상의 서로 인접한 두 노드 사이에서 바이패스 스위치(131)와 직렬 접속된다. 각 바이패스 스위치(131)는, 릴레이나 MOSFET 등과 같이 외부로부터의 신호에 응답하여 온오프 제어 가능한 것이라면 무방하다.
각 전류 제한 블록(B)은, m개의 전류 제한 회로(132-1~132-m)를 포함한다. 여기서, m은 1 이상의 자연수이다. 각 전류 제한 회로(132)는, 하나 또는 서로 직렬 연결된 둘 이상의 저항(R)을 포함한다. 각 전류 제한 회로(132)에 포함된 저항(R)의 개수는 서로 동일하거나 상이할 수 있다.
각 전류 제한 회로(132)의 저항값이 동일한 경우, 각 전류 제한 회로에는 동일한 크기의 충전 전류가 흐르게 된다. 예컨대, 50개의 전류 제한 회로(132)를 포함하는 전류 제한 블록(B)에 공급되는 충전 전류가 200A인 경우, 전류 제한 회로(132)마다 4A의 충전 전류가 흐르게 된다. 만약, 각 전류 제한 회로(132)가 직렬 연결된 2개의 저항(R)을 포함하고, 각 저항(R)의 저항값이 0.1옴인 경우, 각 저항(R)은 1.6W를 소모하게 될 것이다.
컨트롤러(170)는, 전압 측정부(110)로부터의 제1 모니터링 신호(S1-1~S1-3)를 기초로, 각 바이패스 스위치(131)를 온 상태와 오프 상태 중 어느 하나로 제어한다. 온 상태로 제어되는 바이패스 스위치(131)를 포함하는 바이패스 회로(130)에 대응하는 셀 스택(20)에게는 바이패스 경로가 제공된다.
컨트롤러(170)는, 전압 측정부(110)로부터의 제1 모니터링 신호(S1-1~S1-3) 및 전류 측정부(160)로부터의 제2 모니터링 신호(S2)를 기초로, 각 바이패스 스위치(131)를 온 상태와 오프 상태 중 어느 하나로 제어할 수도 있다. 예컨대, 배터리팩(1) 내에 과충전으로 판정된 셀 스택이 존재하지 않더라도, 제2 모니터링 신호(S2)에 의해 통지되는 충전 전류의 크기가 소정의 전류 레벨보다 큰 과전류에 해당할 경우에는, 컨트롤러(170)는 적어도 하나의 셀 스택(20)에게 바이패스 경로가 제공되도록 바이패스부(120)를 제어할 수 있다.
도 5 및 도 6은 도 4에 도시된 전류 제한 블록의 두 구현예를 보여주는 도면이다.
먼저, 도 5는 전류 제한 블록(B)에 포함된 복수의 전류 제한 회로가 서로 동일한 저항값을 가지는 일 구현예를 보여준다. 이해를 돕기 위해, 서로 동일한 저항값을 가지는 2개의 저항(R)의 직렬 연결로 구성된 5개의 전류 제한 회로(132-1~132-5)가 전류 제한 블록(B)에 포함되는 것으로 가정한다. 전류 제한 블록(B)은, 5개의 전류 제한 회로(132-1~132-5)가 실장되는 기판(133)과 기판(133)에 형성된 도전성 패턴(134)을 더 포함할 수 있다. 5개의 전류 제한 회로(132-1~132-5)는 도전성 패턴(134)을 통해 서로 전기적으로 병렬 접속된다.
이때, 전류 제한 회로(132-1~132-5)는 소정 방향을 따라 서로 소정 거리만큼씩 이격된다. 즉, 제2 전류 제한 회로(132-2)는 제1 전류 제한 회로(132-1)로부터 W1만큼 이격되고, 제3 전류 제한 회로(132-3)는 제2 전류 제한 회로(132-2)로부터 W2만큼 이격되며, 제4 전류 제한 회로(132-4)는 제3 전류 제한 회로(132-3)로부터 W3만큼 이격되고, 제5 전류 제한 회로(132-5)와 제4 전류 제한 회로(132-4)로부터 W4만큼 이격된다.
전류 제한 회로(132-1~132-5)에 동일한 크기의 충전 전류가 흐르더라도, 기판(133)의 중앙부에 실장된 전류 제한 회로(예, 132-3)에게는 다른 전류 제한 회로(예, 132-1, 132-5)의 저항(R)로부터 발생한 열이 집중될 수 있다. 만약, W1=W2=W3=W3일 경우, 기판(133)의 중앙부로 갈수록 온도가 높아지는 온도 불균형이 발생할 수 있다. 이러한 문제를 완화하기 위해, 기판(133)의 중앙으로 갈수록 서로 인접한 두 전류 제한 회로(132-1~132-5) 간의 이격 거리는 커질 수 있다. 예컨대, W2, W3 > W1, W4 일 수 있다.
이에 따라, 전류 제한 회로(132-1~132-5) 중 서로 인접한 두 전류 제한 회로 간의 이격 거리가 동일하게 실장되는 구조에 비하여, 전류 제한 회로(132-1~132-5)의 저항(R)에서 발생하는 열이 기판(133)의 중앙부에 집중되지 않고 외부로 원활하게 방출될 수 있다.
다음으로, 도 6은 전류 제한 블록(B)에 포함된 포함된 복수의 전류 제한 회로가 서로 다른 저항값을 가지는 일 구현예를 보여준다. 이해를 돕기 위해, 서로 다른 개수의 저항(R)을 가지는 3개의 전류 제한 회로(132-1~132-3)가 전류 제한 블록(B)에 포함되는 것으로 도시하였다.
가령, 도 6와 같이, 제1 전류 제한 회로(132-1)는 3개의 저항(R), 제2 전류 제한 회로(132-2)는 2개의 저항(R), 제3 전류 제한 회로(132-3)는 1개의 저항(R)을 포함한다고 해보자. 이 경우, 제1 전류 제한 회로(132-1)의 저항값은 제3 전류 제한 회로(132-3)의 3배이고, 제2 전류 제한 회로(132-2)의 저항값은 제3 전류 제한 회로(132-3)의 2배가 된다.
서로 병렬 접속된 3개의 전류 제한 회로(132-1~132-3) 각각에 인가되는 전압은 동일하므로, 가장 작은 저항값을 가지는 제3 전류 제한 회로(132-3)를 통해 흐르는 충전 전류가 가장 크고, 가장 큰 저항값을 가지는 제1 전류 제한 회로(132-1)를 통해 흐르는 충전 전류가 가장 작다.
따라서, 셀 스택(20)에 가장 가까이 위치하는 제1 전류 제한 회로(132-1)의 발열량이 가장 적고, 셀 스택(20)에 가장 멀리 위치하는 제3 전류 제한 회로(132-3)의 발열량이 가장 크다.
3개의 전류 제한 회로(132-1~132-3)는, 그것이 병렬 접속되는 어느 한 셀 스택(20)으로부터 이격된 거리가 서로 상이할 수 있다. 바람직하게는, 적은 수의 저항(R)을 포함하는 전류 제한 회로일수록, 셀 스택(20)에 상대적으로 멀리 배치되는 것이 바람직하다.
예컨대, 제1 전류 제한 회로(132-1)는 셀 스택(20)에 가장 가깝게 위치하도록 기판(133)에 실장되고, 제2 전류 제한 회로(132-2)는 제1 전류 제한 회로(132-1)보다 셀 스택(20)으로부터 W5만큼 더 이격되며, 제3 전류 제한 회로(132-3)는 제2 전류 제한 회로(132-2)보다 셀 스택(20)으로부터 W6만큼 더 이격되도록 기판(133)에 실장됨으로써, 그 반대의 경우보다, 과충전된 셀 스택(20)의 온도 상승을 최소화할 수 있다.
도 7 내지 도 9는 도 2에 도시된 회로의 동작을 설명하는 데에 참조되는 도면이다. 설명의 편의를 위해, 각 보호 소자(142)는 도 3과 같이 구성된 것으로 가정한다.
먼저 도 7은 제1 내지 제3 셀 스택(20-1~20-3)이 모두 과충전되지 않은 경우를 예시한다. 컨트롤러(170)는, 모든 단로 스위치(141-1~141-3)를 오프 상태로 제어한다. 이에 따라, 배터리팩(1)에 포함된 단 하나의 셀 스택(20)도 대전류 경로로부터 전기적으로 제거되지 않는다. 이와 함께, 컨트롤러(170)는, 모든 바이패스 스위치(131-1~131-3)를 오프 상태로 제어한다. 이에 따라, 배터리팩(1) 내에는 단 하나의 바이패스 경로도 존재하지 않게 않는다. 결과적으로, 모든 셀 스택(20-1~20-3)에게는 동일한 크기의 충전 전류(IC)가 공급된다.
다음으로, 도 8은 제1 내지 제3 셀 스택(20-1~20-3)의 과충전 횟수는 모두 임계 횟수미만이고, 제1 셀 스택(20-1)은 제1 과충전 상태이며, 제2 및 제3 셀 스택(20-2, 20-3)은 과충전되지 않은 경우를 예시한다.
이 경우, 제1 내지 제3 셀 스택(20-1~20-3) 모두를 대전류 경로로부터 전기적으로 분리하지 않으면서, 충전 전류(IC)의 일부만이 제1 셀 스택(20-1)에게 공급되도록 할 필요가 있다.
이를 위해, 컨트롤러(170)는 도 7과 유사하게 모든 단로 스위치(141-1~141-3)를 오프 상태로 제어한다. 이와 함께, 컨트롤러(170)는 제1 바이패스 스위치(131-1)를 온 상태로 제어하고, 제2 및 제3 바이패스 스위치(131-2, 131-3)는 오프 상태로 제어한다. 이에 따라, 도 7과는 대조적으로, 충전 전류(IC)의 일부(IC_1)가 제1 셀 스택(20-1)에게 제공된 바이패스 경로를 구성하는 제1 바이패스 스위치(131-1) 및 제1 전류 제한 블록(B-1)을 통해 흐르고, 충전 전류(IC)의 나머지(IC_2)가 제1 셀 스택(20-1)에게 공급된다. 여기서, IC = IC_1 + IC_ 2 이다.
결과적으로, 제1 셀 스택(20-1)에게 공급되는 충전 전류의 크기는, 제2 및 제3 셀 스택(20-2, 20-3)에게 공급되는 충전 전류의 크기보다 작아져, 제1 셀 스택(20-1)은 제2 및 제3 셀 스택(20-2, 20-3)보다 더디게 충전된다.
이어서, 도 9는 제1 내지 제3 셀 스택(20-1~20-3) 중 제1 셀 스택(20-1)과 제2 셀 스택(20-2)은 과충전 상태이고, 제3 셀 스택(20-3)은 과충전되지 않은 상태이며, 제1 셀 스택(20-1)의 과충전 횟수가 임계 횟수에 도달하고, 나머지 두 셀 스택(20-2, 20-3)의 과충전 횟수는 임계 횟수 미만인 경우를 예시한다.
이 경우, 과충전 횟수가 임계 횟수에 도달한 제1 셀 스택(20-1)을 대전류 경로로부터 전기적으로 분리하고, 충전 전류(IC)의 일부만이 제2 셀 스택(20-2)에 공급되도록 할 필요가 있다.
이를 위해, 컨트롤러(170)는 제1 단로 스위치(141-1)를 온 상태로 제어하고, 제2 및 제3 단로 스위치(141-2, 141-3)를 오프 상태로 제어한다. 이에 따라, 제1 단로 스위치(141-1)에 접속된 제1 보호 소자(142-1)에 포함된 발열 저항(144)의 발열에 의해 제1 보호 소자(142-1)에 포함된 두 퓨즈(143-1, 143-2) 중 적어도 퓨즈(143-2)가 용단됨으로써, 제1 셀 스택(20-1)이 대전류 경로로부터 전기적으로 제거된다.
이와 함께, 컨트롤러(170)는 제1 및 제2 바이패스 스위치(131-1, 131-2)를 온 상태로 제어하고, 제3 바이패스 스위치(131-3)는 오프 상태로 제어한다. 이에 따라, 제1 및 제2 셀 스택(20-1, 20-2)에게 바이패스 경로가 제공된다. 제1 셀 스택(20-1)에게 제공된 바이패스 경로는, 제1 셀 스택(20-1)을 대신하여 대전류 경로를 구성한다. 즉, 제1 셀 스택(20-1)에게 제공된 바이패스 경로를 통해 충전 전류(IC)의 전부가 흐르게 된다. 또한, 제2 셀 스택(20-2)에게 제공된 바이패스 경로는, 제2 셀 스택(20-2)과 함께 대전류 경로를 구성한다. 즉, 충전 전류(IC)의 일부(IC_3)는 제2 셀 스택(20-2)에게 제공된 바이패스 경로를 통해 흐르고, 나머지(IC_4)는 제2 셀 스택(20-2)을 통해 흐르게 된다. 여기서, IC = IC_3 + IC_ 4 이다.
대전류 경로로부터 전기적으로 분리된 제1 셀 스택(20-1)에게는 충전 전류(IC)가 더 이상 공급될 수 없고, 제2 셀 스택(20-2)에게 공급되는 충전 전류(IC_4)의 크기는 제3 셀 스택(20-3)에게 공급되는 충전 전류(IC)보다 작아진다. 결과적으로, 제1 셀 스택(20-1)의 충전이 중단되고, 제2 셀 스택(20-2)은 제3 셀 스택(20-3)보다 더디게 충전된다.
한편, 단로부(140)는, 대전류 경로로부터 전기적을 분리된 각 셀 스택(20)에게 방전 경로를 제공할 수 있다. 예를 들어, 도 9와 같이, 제1 보호 소자(142-1)의 방전 유도 저항(145)과 제1 단로 스위치(141-1)를 통해, 대전류 경로로부터 전기적으로 분리된 제1 셀 스택(20-1)의 양극 단자와 음극 단자 중 어느 하나는 다른 하나에 접속된다. 따라서, 제1 보호 소자(142-1)의 퓨즈(143-2)가 용단된 후부터, 제1 셀 스택(20-1)로부터의 방전 전류(ID)가 방전 유도 저항(145)에 흐르게 된다. 즉, 대전류 경로로부터 전기적으로 분리된 제1 셀 스택(20-1)에 저장된 전기 에너지가 방전 유도 저항(145)을 통해 소모됨에 따라, 일정 시간 후에는 제1 셀 스택(20-1)의 전압이 제2 기준 전압 아래로 하강하고, 조금 더 시간이 흐르면 제1 기준 전압 아래로 하강하여, 과충전 상태로부터 탈출할 수 있다.
대전류 경로로부터 전기적으로 분리되어 있는 각 셀 스택(20)에게 제공되는 바이패스 경로와 방전 경로는 서로 전기적으로 독립된다. 즉, 대전류 경로로부터 전기적으로 분리된 각 셀 스택(예, 도 9의 20-1)의 방전 과정과 대전류 경로에 전기적으로 접속된 각 셀 스택(예, 도 9의 20-2, 20-3)의 충전 과정이 동시에 이루어질 수 있다.
한편, 도 2 및 도 7 내지 도 9에는 각 셀 스택(20)을 기준으로 발열 저항(144), 방전 유도 저항(145) 및 전류 제한 블록(B)이 모두 같은쪽에 배치되는 것으로 도시되어 있으나, 이는 예시적인 것에 불과하다. 예컨대, 각 셀 스택(20)을 기준으로 발열 저항(144), 방전 유도 저항(145) 및 전류 제한 블록(B) 중 어느 하나는 나머지와는 반대쪽에 배치됨으로써, 발열 저항(144), 방전 유도 저항(145) 및 전류 제한 블록(B)의 발열이 각 셀 스택(20)의 일부분에만 집중되지 않도록 할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 과충전 방지 방법을 보여주는 순서도이다. 도 10의 순서도에 따른 과충전 방지 방법은, 도 2와 같이 서로 직렬 접속된 복수의 셀 스택을 개별적으로 과충전 상태로부터 보호하기 위해 실행되는 것이다.
도 10을 참조하면, 단계 S101에서, 컨트롤러(170)는, 각 셀 스택(20)의 전압을 나타내는 제1 모니터링 신호를 수신한다. 컨트롤러(170)에 의해 수신되는 제1 모니터링 신호는, 전압 측정부(110)로부터 출력된 것이다.
단계 S102에서, 컨트롤러(170)는, 제1 모니터링 신호를 기초로, 배터리팩(1) 내에 과충전된 셀 스택이 존재하는지 판정한다. 단계 S102의 결과가 "YES"인 경우, 단계 S103이 진행된다. 반면, 단계 S102의 결과가 "NO"인 경우, 단계 S101로 회귀하거나 방법을 종료할 수 있다.
단계 S103에서, 컨트롤러(170)는, 과충전된 것으로 판정된 각 셀 스택의 과충전 횟수를 갱신한다.
단계 S104에서, 컨트롤러(170)는, 과충전 횟수가 임계 횟수에 도달한 셀 스택이 존재하는지 판정한다. 단계 S104의 결과가 "YES"인 경우, 단계 S105가 진행된다. 반면, 단계 S104의 결과가 "NO"인 경우, 단계 S106으로 진행된다.
단계 S105에서, 컨트롤러(170)는, 과충전 횟수가 임계 횟수에 도달한 각 셀 스택(20)에 대응하는 단로 스위치(141)를 온 상태로 제어한다. 즉, 과충전 횟수가 임계 횟수에 도달한 각 셀 스택(20)에 접속된 보호 소자(142)의 발열 저항(144)에 접속된 단로 스위치(141)를 온 상태로 제어한다. 이때, 컨트롤러(170)는, 과충전 횟수가 임계 횟수에 도달하지 않은 나머지 셀 스택(20)에 대응하는 단로 스위치(141)는 오프 상태로 제어할 수 있다. 이에 따라, 과충전 횟수가 임계 횟수에 도달한 셀 스택(20)만이 대전류 경로로부터 전기적으로 분리된다.
예컨대, 제1 셀 스택(20-1)의 과충전 횟수가 임계 횟수에 도달한 경우, 컨트롤러(170)는 도 9와 같이 제1 단로 스위치(141-1)만을 온 상태로 제어하고, 제2 및 제3 단로 스위치(141-2, 141-3)은 오프 상태로 제어할 수 있다. 제1 단로 스위치(141-1)가 온 상태로 제어됨에 따라, 제1 보호 소자(142-1)의 퓨즈(143)가 용단되어, 제1 셀 스택(20-1)이 대전류 경로의 두 노드(N1, N2)로부터 전기적으로 제거된다.
단계 S106에서, 컨트롤러(170)는, 과충전된 각 셀 스택(20)에 대응하는 바이패스 회로(130)의 바이패스 스위치(131)를 온 상태로 제어한다. 이때, 컨트롤러(170)는, 과충전되지 않은 나머지 셀 스택(20)에 대응하는 바이패스 회로(130)의 바이패스 스위치(131)는 오프 상태로 제어할 수 있다. 이에 따라, 과충전된 셀 스택(20)에게만 바이패스 경로가 제공된다.
예컨대, 도 9와 같이 제1 및 제2 셀 스택(20-1, 20-2)이 과충전 상태인 경우, 컨트롤러(170)는 제1 및 제2 셀 스택(20-1, 20-2)에 대응하는 제1 및 제2 바이패스 스위치(131-1, 131-2)를 온 상태로 제어하고, 제3 셀 스택(20-3)에 대응하는 제3 바이패스 스위치(131-3)는 오프 상태로 제어할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
또한, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.
1: 배터리팩
10: 배터리 모듈
20: 셀 스택
21: 배터리 셀
100: 과충전 방지 장치
110: 전압 측정부
111: 전압 센서
120: 바이패스부
130: 바이패스 회로
131: 바이패스 스위치
140: 단로부
141: 단로 스위치
142: 보호 소자
150: 평활부
151: 커패시터
160: 전류 측정부
170: 컨트롤러

Claims (12)

  1. 대전류 경로 내에서 서로 직렬 접속된 복수의 셀 스택의 과충전을 방지하기 위한 장치에 있어서,
    상기 복수의 셀 스택 각각의 전압을 측정하고, 측정된 전압을 나타내는 제1 모니터링 신호를 생성하는 전압 측정부;
    상기 복수의 셀 스택에게 일대일로 바이패스 경로를 선택적으로 제공하도록 구성된 복수의 바이패스 회로를 가지는 바이패스부;
    상기 전압 측정부 및 상기 바이패스부와 통신 가능하게 접속되는 컨트롤러;를 포함하되,
    상기 각 바이패스 회로는,
    바이패스 스위치;
    상기 바이패스 스위치를 통해, 대응하는 상기 각 셀 스택에 병렬 접속되는 제1 전류 제한 회로; 및
    상기 제1 전류 제한 회로에 병렬 접속되는 제2 전류 제한 회로를 포함하고,
    상기 제1 전류 제한 회로는, 적어도 하나의 저항을 포함하고, 제1 저항값을 가지고, 대응하는 상기 각 셀 스택으로부터 제1 소정 거리만큼 이격되고,
    상기 제2 전류 제한 회로는, 적어도 하나의 저항을 포함하고, 상기 제1 저항값보다 작은 제2 저항값을 가지고, 대응하는 상기 각 셀 스택으로부터 상기 제1 소정 거리보다 먼 제2 소정 거리만큼 이격되고,
    상기 컨트롤러는,
    상기 전압 측정부로부터의 제1 모니터링 신호를 기초로, 상기 각 바이패스 스위치를 제어하는, 과충전 방지 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 전압 측정부는,
    상기 복수의 셀 스택에 일대일로 병렬 접속된 복수의 전압 센서;
    를 포함하는, 과충전 방지 장치.
  5. 제1항에 있어서,
    상기 복수의 셀 스택을 일대일로 상기 대전류 경로로부터 전기적으로 분리 가능하게 구성된 단로부;
    를 더 포함하는, 과충전 방지 장치.
  6. 제5항에 있어서,
    상기 단로부는,
    각각 대응하는 상기 각 셀 스택과 상기 각 바이패스부가 병렬 접속된 두 노드 사이에서, 대응하는 상기 각 셀 스택에 직렬 접속되는 퓨즈; 및 일단이 상기 퓨즈에 접속된 발열 저항;를 가지는 복수의 보호 소자; 및
    각각 일단이 상기 각 발열 저항의 타단에 접속되고, 타단이 대응하는 상기 각 셀 스택의 전극에 접속된 복수의 단로 스위치;
    를 포함하는, 과충전 방지 장치.
  7. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 모니터링 신호를 기초로, 상기 각 셀 스택의 과충전 여부를 판정하는, 과충전 방지 장치.
  8. 제6항에 있어서,
    상기 컨트롤러는,
    상기 과충전으로 판정된 각 셀 스택을 상기 대전류 경로로부터 전기적으로 분리하도록 상기 단로부를 제어하는, 과충전 방지 장치.
  9. 제6항에 있어서,
    상기 컨트롤러는,
    상기 각 셀 스택이 과충전으로 판정될 때마다, 상기 각 셀 스택의 과충전 횟수를 갱신하는, 과충전 방지 장치.
  10. 제9항에 있어서,
    상기 컨트롤러는,
    과충전 횟수가 미리 정해진 임계 횟수에 도달한 각 셀 스택에 직렬 접속된 각 단로 스위치를 온 상태로 제어하는, 과충전 방지 장치.
  11. 제1항에 있어서,
    상기 복수의 바이패스 회로에 일대일로 병렬 접속되는 복수의 커패시터;
    를 더 포함하는, 과충전 방지 장치.
  12. 제1항 및 제4항 내지 제11항 중 어느 한 항에 따른 과충전 방지 장치; 및
    대전류 경로 내에서 서로 직렬 접속된 복수의 셀 스택;을 포함하고,
    상기 과충전 방지 장치는, 상기 각 셀 스택에 대한 과충전 방지 동작을 수행하는, 배터리 팩.
KR1020170052905A 2017-04-25 2017-04-25 과충전 방지 장치 및 방법 KR102258826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170052905A KR102258826B1 (ko) 2017-04-25 2017-04-25 과충전 방지 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170052905A KR102258826B1 (ko) 2017-04-25 2017-04-25 과충전 방지 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20180119320A KR20180119320A (ko) 2018-11-02
KR102258826B1 true KR102258826B1 (ko) 2021-06-07

Family

ID=64328502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170052905A KR102258826B1 (ko) 2017-04-25 2017-04-25 과충전 방지 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102258826B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192188B1 (ko) * 2017-04-17 2020-12-16 주식회사 엘지화학 과충전 방지 장치 및 방법
KR20200132130A (ko) * 2019-05-15 2020-11-25 주식회사 엘지화학 과전류 인가 방지 장치 및 방법
KR20210007245A (ko) * 2019-07-10 2021-01-20 주식회사 엘지화학 배터리 팩의 결함 검출 장치 및 방법
KR102224912B1 (ko) * 2020-06-08 2021-03-09 박정용 보호회로가 구비된 배터리로 구성된 전력 저장장치 충전 시스템 및 이를 이용한 전력 저장장치
KR102235931B1 (ko) * 2020-07-29 2021-04-07 주식회사 아미텍 배터리 충전율을 이용한 전원 관리 시스템
CN116430254B (zh) * 2023-06-14 2023-10-20 荣耀终端有限公司 电池完全充放电次数记录电路及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217675A (ja) 2002-01-23 2003-07-31 Ntt Power & Building Facilities Inc リチウムイオン二次電池の充電方法及び装置
JP2005253273A (ja) 2004-03-08 2005-09-15 Ntt Power & Building Facilities Inc 直流電力供給システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327790B2 (ja) * 1996-10-29 2002-09-24 エヌイーシートーキン栃木株式会社 二次電池の保護装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217675A (ja) 2002-01-23 2003-07-31 Ntt Power & Building Facilities Inc リチウムイオン二次電池の充電方法及び装置
JP2005253273A (ja) 2004-03-08 2005-09-15 Ntt Power & Building Facilities Inc 直流電力供給システム

Also Published As

Publication number Publication date
KR20180119320A (ko) 2018-11-02

Similar Documents

Publication Publication Date Title
KR102258826B1 (ko) 과충전 방지 장치 및 방법
EP3525314B1 (en) Apparatus and method for preventing overcharge
ES2955845T3 (es) Batería, terminal y sistema de carga
KR101973054B1 (ko) 배터리 팩 및 배터리 팩의 제어 방법
KR102028170B1 (ko) 셀 밸런싱 회로 및 이를 구비한 배터리 팩
US10958083B2 (en) Battery pack with reduced voltage variance
US9917451B2 (en) Battery pack and controlling method thereof
US7821230B2 (en) Method and system for cell equalization with switched charging sources
US10298030B2 (en) Battery pack
JP6370137B2 (ja) 充放電制御回路及びバッテリ装置
KR20110134751A (ko) 배터리 팩 및 이의 제어 방법
US9466993B2 (en) Charge and discharge control circuit having an intermediate terminal disconnection detecting circuit for detecting disconnection with secondary batteries
KR102046005B1 (ko) 듀얼 셀 보호 ic 및 이를 포함하는 배터리 모듈
CN103683439A (zh) 锂电池组充电控制系统及方法
KR20150107032A (ko) 배터리 팩
JP3249261B2 (ja) パック電池
KR20180035080A (ko) 배터리 셀 밸런싱 회로
KR102222119B1 (ko) 배터리 팩
KR20170049198A (ko) 배터리의 연결 확인 장치 및 방법
JP2004229391A (ja) 電池パック
KR101610878B1 (ko) 배터리 팩 관리 장치 및 방법
KR20130025931A (ko) 배터리 팩 및 이의 제어 방법
KR102137698B1 (ko) 배터리 보호 회로 장치
KR102268681B1 (ko) 과전압 방지 장치 및 방법
KR102268682B1 (ko) 과전압 방지 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right