JP6764112B2 - 電池保護装置 - Google Patents

電池保護装置 Download PDF

Info

Publication number
JP6764112B2
JP6764112B2 JP2016158801A JP2016158801A JP6764112B2 JP 6764112 B2 JP6764112 B2 JP 6764112B2 JP 2016158801 A JP2016158801 A JP 2016158801A JP 2016158801 A JP2016158801 A JP 2016158801A JP 6764112 B2 JP6764112 B2 JP 6764112B2
Authority
JP
Japan
Prior art keywords
terminal
charge
discharge control
chip
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016158801A
Other languages
English (en)
Other versions
JP2018026982A (ja
Inventor
田中　伸史
伸史 田中
義裕 佐竹
義裕 佐竹
徳仁 川口
徳仁 川口
浩士 小清水
浩士 小清水
碓井　薫
薫 碓井
雄介 大場
雄介 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2016158801A priority Critical patent/JP6764112B2/ja
Priority to KR1020170068980A priority patent/KR102361291B1/ko
Priority to US15/622,272 priority patent/US10170919B2/en
Priority to TW106126379A priority patent/TWI770043B/zh
Priority to CN201710686255.1A priority patent/CN107732329B/zh
Publication of JP2018026982A publication Critical patent/JP2018026982A/ja
Application granted granted Critical
Publication of JP6764112B2 publication Critical patent/JP6764112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/448—End of discharge regulating measures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、二次電池の電池保護装置に関する。
従来から、リチウムイオン電池等の二次電池を有する電池パックには、電池の過充電、過放電及び過電流から保護するための半導体装置が設けられることが知られている。
この半導体装置では、１つのパッケージに、ＭＯＳ（Metal-Oxide-Semiconductor）スイッチを有する充放電制御用チップと、ＭＯＳスイッチの制御回路を有する監視用チップとを、内蔵して、小型化する技術が知られている。また、この半導体装置では、充放電制御用チップは、複数のボンディングワイヤにより電極と接続されることが知られている（特許文献１）。
特開２０１０−１２７８０５号公報
上記従来の技術では、ボンディングワイヤ分の抵抗が充放電制御用チップの抵抗に加算されるため、オン抵抗を低下させる場合には不利な構造である。この構造において、オン抵抗を低下させるためには、ワイヤボンディングの本数を増加させ、抵抗を分散させるようにワイヤボンディングを行う必要がある。
しかしながら、ワイヤボンディングの本数を増加させるためには、パッケージ側の端子サイズも大きくする必要があり、小型化に貢献できない。また、充放電制御用チップのサイズを大きくする方法も考えられるが、この場合もパッケージサイズが大きくなる。
開示の技術は、小型化及びオン抵抗の低下に貢献することが可能な電池保護装置を提供することを目的としている。
開示の技術は、二次電池（２２０）における過充電、過放電及び過電流を防止するための１パッケージ化された電池保護装置（１００）であって、
前記二次電池（２２０）に接続される充電制御ＦＥＴ（１２４）と放電制御ＦＥＴ（１２３）とを含む充放電制御チップ（１２０）と、
前記二次電池（２２０）の両端電圧に基づき前記充電制御ＦＥＴ（１２４）と前記放電制御ＦＥＴ（１２３）とを制御して前記二次電池（２２０）の過充電、過放電及び過電流を防ぐ保護チップ（１３０）と、
複数の外部端子の接続面（１１４）と、前記接続面（１１４）と導通した他方の面（１１３）と、を有するリードフレーム（１１０）と、を備え、
前記リードフレーム（１１０）の前記他方の面（１１３）と、前記充放電制御チップ（１２０）の表面（１２１）に形成された前記充電制御ＦＥＴ（１２４）及び前記放電制御ＦＥＴ（１２３）の端子とが、導電材（１１１）を介して電気的に接続され、
前記充放電制御チップ（１２０）の裏面（１２２）に、前記保護チップ（１３０）が該保護チップ（１３０）の裏面（１３２）が向かい合うように絶縁性部材を介して実装され、
前記保護チップ（１３０）の端子（Ｔ１〜Ｔ６）と前記リードフレーム（１１０）の前記他方の面（１１３）とが、ボンディングワイヤ（１４０）により電気的に接続され、
前記充放電制御チップ（１２０）と前記保護チップ（１３０）とが樹脂（１５０）で覆われており、
前記複数の外部端子のうち、前記二次電池の負極端子と接続される外部端子と、負荷又は電力供給源の負極端子と接続される外部端子とが、前記電池保護装置において前記複数の外部端子が露出した外部端子面の中心点に対して、点対称に配置される、ことを特徴とする。
尚、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
小型化及びオン抵抗の低下に貢献できる。
本実施形態の電池保護装置を説明する図である。 本実施形態の電池保護装置の製造工程を説明する図である。 本実施形態の電池保護装置が搭載された電池パックの一例を説明する図である。 本実施形態の電池保護装置が実装された配線基板の等価回路を示す図である。 Ｂ−端子からＰ−端子の間の配線幅について説明する図である。 本実施形態との比較例を示す図である。
以下に図面を参照して実施形態について説明する。図１は、本実施形態の電池保護装置を説明する図である。図１（Ａ）は、本実施形態の電池保護装置の上面透過図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ断面図である。
本実施形態の電池保護装置１００は、リードフレーム１１０と、充放電制御用チップ１２０と、保護用チップ１３０、ボンディングワイヤ１４０、樹脂１５０を有する。リードフレーム１１０と、充放電制御用チップ１２０と、保護用チップ１３０、ボンディングワイヤ１４０は、樹脂１５０により封止されている。
本実施形態の電池保護装置１００は、例えば、リチウムイオン電池等の二次電池と接続される。充放電制御用チップ１２０は、充電制御ＦＥＴ（Field Effect Transistor）と放電制御ＦＥＴと、を含み、保護用チップ１３０からの制御信号に応じて、二次電池と、負荷又は電力供給源との遮断／接続を制御する。
保護用チップ１３０は、二次電池の両端電圧等を監視し、充放電制御用チップ１２０に対して、二次電池と、負荷又は電力供給源（充電器）との遮断／接続を制御する制御信号を出力する。
本実施形態のリードフレーム１１０は、電極端子ＤＯＵＴ、ＣＯＵＴ、Ｖ−、ＶＤＤ、ＶＳＳ、ＶＰＰ、Ｇ１、Ｇ２、Ｓ１、Ｓ２を有する。これらの電極端子は、電池保護装置１００の外部端子となる。各電極端子の詳細は後述する。また、本実施形態では、リードフレーム１１０において、導電材１１１が塗布される塗布面１１３と対向する面１１４を、外部端子の接続面１１４と呼ぶ。
本実施形態の充放電制御用チップ１２０は、リードフレーム１１０の塗布面１１３に塗布された導電材１１１上にダイボンディングされる。言い換えれば、充放電制御用チップ１２０は、電極端子Ｇ１、Ｇ２、Ｓ１、Ｓ２に塗布された導電材１１１上に配置される。
このとき、充放電制御用チップ１２０は、電極（端子）が形成された表面１２１がリードフレーム１１０の塗布面１１３と対向するように、ダイボンディングされる。したがって、本実施形態では、充放電制御用チップ１２０の電極（端子）は、導電材１１１を介して、リードフレーム１１０が形成する電極端子Ｇ１、Ｇ２、Ｓ１、Ｓ２と電気的に接続される。言い換えれば、本実施形態の充放電制御用チップ１２０の端子は、リードフレーム１１０が有する外部端子の接続面１１４と電気的に接続される。
本実施形態の保護用チップ１３０は、充放電制御用チップ１２０において、電極が形成されていない裏面１２２に塗布された絶縁性接着剤１１２上に配置される。このとき、保護用チップ１３０は、電極が形成されていない裏面１３２が絶縁性部材である絶縁性接着剤１１２と接着するように配置される。
保護用チップ１３０において、電極（端子）が形成された表面１３１は、ボンディングワイヤ１４０により、リードフレーム１１０の塗布面１１３と接続される。より具体的には、保護用チップ１３０の表面に形成された電極（端子）Ｔ１〜Ｔ６は、ボンディングワイヤ１４０により、リードフレーム１１０の塗布面１１３において、電極端子ＤＯＵＴ、ＣＯＵＴ、Ｖ−、ＶＤＤ、ＶＳＳ、ＶＰＰのそれぞれと接続される。さらに、言い換えれば、本実施形態の保護用チップ１３０の端子は、リードフレーム１１０が有する外部端子の接続面１１４と電気的に接続される。
以上のように、本実施形態の電池保護装置１００では、充放電制御用チップ１２０と、リードフレーム１１０とを接続するボンディングワイヤが不要となり、ボンディングワイヤ分の抵抗が削減されるため、オン抵抗の低下に貢献できる。また、本実施形態では、ボンディングワイヤが不要となる分、パッケージの小型化に貢献できる。
また、本実施形態では、充放電制御用チップ１２０の有する電極（端子）と、保護用チップ１３０の電極（端子）は、それぞれがリードフレーム１１０に形成された電極端子と接続され、互いに接続されない。
具体的には、充放電制御用チップ１２０の有する電極（端子）は、電極端子Ｇ１、Ｇ２、Ｓ１、Ｓ２と接続される。また、保護用チップ１３０の有する端子Ｔ１〜Ｔ６は、電極端子ＤＯＵＴ、ＣＯＵＴ、Ｖ−、ＶＤＤ、ＶＳＳ、ＶＰＰと接続される。よって、本実施形態の電池保護装置１００では、充放電制御用チップ１２０と保護用チップ１３０の両方に接続される外部端子は存在しない。
つまり、本実施形態の電池保護装置１００では、パッケージ内で充放電制御用チップ１２０と保護用チップ１３０とが分離されており、それぞれを独立した入力信号により動作させ、それぞれから入力に応じた独立した出力信号を得ることができる。
このため、本実施形態によれば、電池保護装置１００の動作テスト等を行う際に、充放電制御用チップ１２０と保護用チップ１３０のそれぞれについて、独立して動作させることができ、動作テストを容易にできる。さらに、本実施形態によれば、例えば電池保護装置１００の動作に不具合があった場合等に、充放電制御用チップ１２０と保護用チップ１３０のそれぞれから独立した出力信号を取得できるため、故障や不具合の原因の解析を容易にすることができる。
また、本実施形態では、リードフレーム１１０により形成される電極端子のレイアウトは、電池保護装置１００の外部端子面１０１の中心点Ｏに対して点対称となるように形成されるものとした。また、本実施形態では、充放電制御用チップ１２０も、中心点Ｏに対して点対称となるように配置されるものとした。
また、本実施形態では、リードフレーム１１０により形成される電極端子のレイアウトは、外部端子面１０１において、電極端子Ｇ１と電極端子ＤＯＵＴ、電極端子Ｇ２と電極端子ＣＯＵＴのそれぞれが隣り合うようにした。
尚、本実施形態の外部端子面１０１とは、電池保護装置１００において、リードフレーム１１０により形成される電極端子が露出した面である。本実施形態の電極端子のレイアウトによる効果については後述する。
次に、図２を参照して本実施形態の電池保護装置１００の製造工程について説明する。図２は、本実施形態の電池保護装置の製造工程を説明する図である。
工程（Ａ）において、図示しないステンレス基板等の上にリードフレーム１１０が形成される。尚、このステンレス基板は、リードフレーム１１０が形成する電極端子が電池保護装置１００の外部端子として露出するように、後に剥離される。
次に、工程（Ｂ）において、導電材１１１は、リードフレーム１１０上に塗布される。本実施形態の導電材１１１は、例えば、はんだペースト、銀ペースト等である。また、本実施形態では、導電材１１１を、金バンプ、はんだバンプ等としても良い。
次に、工程（Ｃ）において、充放電制御用チップ１２０は、フリップチップダイボンディングにより、導電材１１１の上に実装される。このとき、充放電制御用チップ１２０は、表面１２１が、リードフレーム１１０の塗布面１１３と対向するように実装される。したがって、充放電制御用チップ１２０の表面１２１に形成された電極は、導電材１１１を介してリードフレーム１１０と電気的に接続される。
次に、工程（Ｄ）において、充放電制御用チップ１２０の裏面１２２に、前縁性部材である絶縁性接着剤１１２が塗布される。次に、工程（Ｅ）において、保護用チップ１３０は、絶縁性接着剤１１２上に実装される。このとき、保護用チップ１３０は、裏面１３２が絶縁性接着剤１１２に接着されるように実装される。
次に、工程（Ｆ）において、保護用チップ１３０の表面１３１に形成された電極と、リードフレーム１１０の塗布面１１３とをワイヤボンディングにより接続する。具体的には、表面１３１に形成された端子（電極）Ｔ１〜Ｔ６と、電極端子ＤＯＵＴ、ＣＯＵＴ、Ｖ−、ＶＤＤ、ＶＳＳ、ＶＰＰのそれぞれとが、ワイヤボンディングにより接続される。
尚、本実施形態では、表面１３１に形成された端子とリードフレーム１１０とを接続するワイヤボンディングは、リバースボンディングにより行われても良い。本実施形態では、リバースボンディングにより行うことで、ボンディングワイヤ１４０のループの高さを抑えることができ、パッケージの小型化に貢献できる。
次に、工程（Ｇ）では、充放電制御用チップ１２０、保護用チップ１３０、ボンディングワイヤ１４０が、樹脂１５０で封止される。
次に、図３及び図４を参照して、本実施形態の電池保護装置１００を有する電池制御システムについて説明する。
図３は、本実施形態の電池保護装置が搭載された電池パックの一例を説明する図である。本実施形態の電池パック２００では、電池保護装置１００は、配線基板２１０に実装され、二次電池２２０と接続される。配線基板２１０は、裏面にＰ−端子とＰ＋端子、部品実装面にＢ−端子とＢ＋端子（図示せず）とを有する。二次電池２２０は、負極端子であるＢ−端子と、正極端子であるＢ＋端子とを有する。
配線基板２１０のＢ＋端子は、二次電池２２０の正極端子であるＢ＋端子と接続される。配線基板２１０のＢ−端子は、二次電池２２０のＢ−端子と接続される。
また、Ｐ−端子は、負荷又は電力供給源の負極と接続され、Ｐ＋端子は、負荷又は電力供給源の正極と接続される。尚、電力供給源とは、例えば充電器等である。
図４は、本実施形態の電池保護装置が実装された配線基板の等価回路を示す図である。
電池パック２００は、充放電制御用チップ１２０と、保護用チップ１３０と、二次電池２２０と、抵抗素子Ｒ１、Ｒ２、容量素子Ｃ１、Ｃ２を有する。
抵抗素子Ｒ１、Ｒ２、容量素子Ｃ１、Ｃ２は、静電破壊やラッチアップ又は外部ノイズによる誤動作や破壊等を防止する目的で、配線基板２１０に実装される。
本実施形態の電池保護装置１００において、充放電制御用チップ１２０は、２つのＦＥＴ（Field Effect Transistor）１２３、１２４を有する。ＦＥＴ１２３は、二次電池２２０からの放電／放電停止を制御する放電制御ＦＥＴである。ＦＥＴ１２４は、二次電池２２０に対する充電／充電停止を制御する充電制御ＦＥＴである。
本実施形態の保護用チップ１３０は、端子Ｔ１〜Ｔ６を有する。端子Ｔ１は電極端子ＤＯＵＴに接続され、端子Ｔ２は電極端子Ｖ−と接続され、端子Ｔ３は電極端子ＶＤＤと接続される。端子Ｔ４は電極端子ＶＳＳと接続され、端子Ｔ５は電極端子ＶＰＰと接続され、端子Ｔ６は電極端子ＣＯＵＴと接続される。
電極端子ＤＯＵＴと接続される端子Ｔ１は、二次電池２２０からの放電の制御に用いられる制御信号を出力する放電制御端子である。
電極端子ＣＯＵＴと接続される端子Ｔ６は、二次電池２２０に対する充電の制御に用いられる制御信号を出力する充電制御端子である。
電極端子Ｖ−は、Ｐ−端子と接続される充電器負極接続端子である。電極端子ＶＤＤは、Ｂ＋端子と接続される正極接続端子である。電極端子ＶＳＳは、Ｂ−端子と接続される負極接続端子である。
電極端子Ｓ１、ＶＳＳ、ＶＰＰは、二次電池２２０のＢ−端子に接続され、電極端子Ｓ２は、充電器のＰ−端子に接続される。電極端子ＶＤＤは、抵抗素子Ｒ１を介して二次電池２２０又は充電器のＰ＋端子に接続される。電極端子Ｖ−は、抵抗素子Ｒ２を介して充電器のＰ−端子に接続される。電極端子ＤＯＵＴは、電極端子Ｇ１に接続され、電極端子ＣＯＵＴは、電極端子Ｇ２に接続される。
電極端子Ｇ１は、ＦＥＴ１２３のゲート端子と接続されており、保護用チップ１３０の電極端子ＤＯＵＴから出力される制御信号は、電極端子Ｇ１を介して充放電制御用チップ１２０のＦＥＴ１２３のゲート端子へ供給される。ＦＥＴ１２３は、この制御信号により、オン／オフが制御される。
電極端子Ｇ２は、ＦＥＴ１２４のゲート端子と接続されており、保護用チップ１３０の電極端子ＣＯＵＴから出力される制御信号は、電極端子Ｇ２を介して充放電制御用チップ１２０のＦＥＴ１２４のゲート端子へ供給される。ＦＥＴ１２４は、この制御信号により、オン／オフが制御される。
また、電極端子Ｓ１は、充放電制御用チップ１２０のＦＥＴ１２３のソース端子と接続されており、電極端子Ｓ２は、充放電制御用チップ１２０のＦＥＴ１２４のソース端子と接続されている。
ＦＥＴ１２３とＦＥＴ１２４のドレイン端子は、充放電制御用チップ１２０内で共通接続されている。このため、本実施形態の電池保護装置１００は、配線基板等に実装される際に、ＦＥＴ１２３、１２４のドレイン端子同士を充放電制御用チップ１２０の外部で接続する必要がなく、容易に実装できる。
電池パック２００では、通常の動作においては、二次電池２２０から負荷へ給電する、又は、充電器により二次電池２２０を充電する際には、充放電制御用チップ１２０はオン状態であるため端子Ｂ−から端子Ｐ−間に電流が流れる。この際に、充放電制御用チップ１２０のオン抵抗が高いと、発熱を伴いながら電力の損失が生じる。したがって、特に、端子Ｂ−から端子Ｐ−間に大電流を流す場合等には、端子Ｂ−から端子Ｐ−間の抵抗は小さいことが望まれる。
本実施形態の電池保護装置１００では、充放電制御用チップ１２０を実装する際に、ボンディングワイヤを用いないため、ボンディングワイヤ分の抵抗を無くすことが出来る。
さらに、本実施形態の電池保護装置１００では、フリップチップダイボンディングによって、ＦＥＴ１２３、１２４のソースパットとなる電極端子Ｓ１、Ｓ２の全面に、導電材１１１が塗布される。このため、本実施形態によれば、充放電制御用チップ１２０のオン抵抗を低下させることができ、オン抵抗による損失を抑制することができる。
ここで、本実施形態の電池保護装置１００の外部端子面１０１における電極端子のレイアウトによる効果について説明する。
本実施形態では、Ｂ−端子からＰ−端子の間は、電流経路となる。言い換えれば、本実施形態では、電池保護装置１００の電極端子Ｓ１と電極端子Ｓ２の間は、電流経路となる。そのため、Ｂ−端子からＰ−端子の間は、抵抗や発熱による電力の損失を抑えるために、配線幅を極力広げて基板設計を行う必要がある。
そこで、本実施形態の電池保護装置１００では、電極端子は、外部端子面１０１において、外部端子面１０１の中心点Ｏに対して点対称となるように形成している（図１（Ａ）参照）。言い換えれば、本実施形態の電池保護装置１００では、充放電制御用チップ１２０が、中心点Ｏに対して点対称となるように形成している。
本実施形態では、このように電極端子をレイアウトすることで、配線基板２１０において、Ｂ−端子からＰ−端子の間の配線の幅を広くすることができる。
図５は、Ｂ−端子からＰ−端子の間の配線幅について説明する図である。図５（Ａ）は、配線基板２１０の部品実装面（表面）を示し、図５（Ｂ）は、配線基板２１０の裏面を示す。
図５の例では、配線基板２１０の部品実装面（表面）２１１に電池保護装置１００が実装されており、Ｂ−端子、Ｂ＋端子が形成されている。また、配線基板２１０の裏面２１２には、Ｐ−端子、Ｐ＋端子が形成されている。
本実施形態では、電極端子Ｓ１と電極端子Ｓ２の位置が、外部端子面１０１の中心点Ｏに対して点対称となっている。このため、Ｂ−端子と電極端子Ｓ１との間は、他の配線により妨げられることがなく、Ｂ−端子と電極端子Ｓ１とを接続する配線１７１の幅を、配線基板２１０において取り得る最大の幅まで容易に広げることができる。
Ｂ＋端子と電極端子Ｓ２との間も同様に、他の配線により妨げられることがなく、Ｂ＋端子と電極端子Ｓ２とを接続する配線１７２の幅を、配線基板２１０において取り得る最大の幅まで容易に広げることができる。
また、本実施形態では、電池保護装置１００は、配線基板２１０の長辺と、外部端子面１０１の長辺とが略平行となるように配置されているが、電池保護装置１００の配置の仕方はこれに限定されない。
本実施形態の電池保護装置１００は、例えば、配線基板２１０の短辺と、外部端子面１０１の長辺とが略平行となるように、配線基板２１０上の実装された場合でも、電極端子は点対称に配置されているため、図５に示す例と同様の効果を得ることができる。
つまり、Ｂ−端子と電極端子Ｓ１との間と、Ｂ＋端子と電極端子Ｓ２との間のそれぞれは、他の配線により妨げられることがなく、それぞれの端子を接続する配線の幅を、配線基板２１０において取り得る最大の幅まで容易に広げることができる。
さらに、本実施形態の電池保護装置１００では、電極端子ＤＯＵＴと電極端子Ｇ１、電極端子ＣＯＵＴと電極端子Ｇ２のそれぞれが隣り合うように配置されている。
電極端子ＤＯＵＴから出力される制御信号は、電極端子Ｇ１へ供給される。また、電極端子ＣＯＵＴから出力される制御信号は、電極端子Ｇ２へ供給される。
したがって、本実施形態では、上述のように、電極端子ＤＯＵＴと電極端子Ｇ１、電極端子ＣＯＵＴと電極端子Ｇ２のそれぞれが隣り合うように配置することで、簡単に、無駄なく端子間を接続させることができる。
図６は、本実施形態との比較例を示す図である。図６（Ａ）は、比較例の電池保護装置の上面透過図であり、図６（Ｂ）は、図６（Ａ）の透過側面図である。
図６に示す電池保護装置６０では、リードフレーム６１の上に塗布された導電材６２上に、充放電制御用チップ６３が接着されている。このとき、充放電制御用チップ６３は、電極が形成されていない裏面６３１が導電材６２と接着するように配置される。
充放電制御用チップ６３において、電極が形成された表面６３２には、絶縁性接着剤６４が塗布され、その上に保護用チップ６５が接着される。
そして、充放電制御用チップ６３の表面６３２とリードフレーム６１とは、ボンディングワイヤ６６により接続され、保護用チップ６５の表面６５１とリードフレーム６１とは、ボンディングワイヤ６７により接続される。
したがって、図６に示す電池保護装置６０では、リードフレーム６１と充放電制御用チップ６３とを接続するボンディングワイヤ６６の抵抗分が、充放電制御用チップ６３のオン抵抗に加算されることになり、オン抵抗が増大する。
これに対し、本実施形態を適用した電池保護装置１００では、充放電制御用チップ１２０とリードフレーム１１０とを接続するボンディングワイヤが不要となるため、オン抵抗を増大させることはない。さらに、本実施形態にでは、充放電制御用チップ１２０のソースパット全面に導電材１１１を塗布してリードフレーム１１０と接続させることができるため、充放電制御用チップ１２０とリードフレーム１１０との接続における抵抗を一層低減させることができる。
以上、実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
１００ 電池保護装置
１０１ 外部端子面
１１０ リードフレーム
１１１ 導電材
１１２ 絶縁性接着材
１１３ 塗布面
１１４ 接続面
１２０ 充放電制御用チップ
１２１、１３１ 表面
１２２、１３２ 裏面
１３０ 保護用チップ
１４０ ボンディングワイヤ
１５０ 樹脂

Claims (5)

  1. 二次電池における過充電、過放電及び過電流を防止するための１パッケージ化された電池保護装置であって、
    前記二次電池に接続される充電制御ＦＥＴと放電制御ＦＥＴとを含む充放電制御チップと、
    前記二次電池の両端電圧に基づき前記充電制御ＦＥＴと前記放電制御ＦＥＴとを制御して前記二次電池の過充電、過放電及び過電流を防ぐ保護チップと、
    複数の外部端子の接続面と、前記接続面と導通した他方の面と、を有するリードフレームと、を備え、
    前記リードフレームの前記他方の面と、前記充放電制御チップの表面に形成された前記充電制御ＦＥＴ及び前記放電制御ＦＥＴの端子とが、導電材を介して電気的に接続され、
    前記充放電制御チップの裏面に、前記保護チップが該保護チップの裏面が向かい合うように絶縁性部材を介して実装され、
    前記保護チップの端子と前記リードフレームの前記他方の面とが、ボンディングワイヤにより電気的に接続され、
    前記充放電制御チップと前記保護チップとが樹脂で覆われており、
    前記複数の外部端子のうち、前記二次電池の負極端子と接続される外部端子と、負荷又は電力供給源の負極端子と接続される外部端子とが、前記電池保護装置において前記複数の外部端子が露出した外部端子面の中心点に対して、点対称に配置される、ことを特徴とする電池保護装置。
  2. 前記充電制御ＦＥＴと前記放電制御ＦＥＴは、前記充放電制御チップ内でドレインが共通接続されていることを特徴とする請求項１記載の電池保護装置。
  3. 前記複数の外部端子のレイアウトは、前記電池保護装置において前記複数の外部端子が露出した外部端子面の中心点に対して、点対称であることを特徴する請求項２記載の電池保護装置。
  4. 前記保護チップの端子と、前記充放電制御チップの端子は、各々独立していることを特徴とする請求項１乃至３の何れか一項に記載の電池保護装置。
  5. 前記複数の外部端子のうち、前記保護チップの充電制御端子と接続される外部端子と、前記充電制御ＦＥＴのゲート端子と接続される外部端子と、は隣接して配置され、
    前記複数の外部端子のうち、前記保護チップの放電制御端子と接続される外部端子と、前記放電制御ＦＥＴのゲート端子と接続される外部端子と、は隣接して配置されることを特徴とする請求項１乃至４の何れか一項に記載の電池保護装置。
JP2016158801A 2016-08-12 2016-08-12 電池保護装置 Active JP6764112B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016158801A JP6764112B2 (ja) 2016-08-12 2016-08-12 電池保護装置
KR1020170068980A KR102361291B1 (ko) 2016-08-12 2017-06-02 전지 보호 장치
US15/622,272 US10170919B2 (en) 2016-08-12 2017-06-14 Battery protecting apparatus
TW106126379A TWI770043B (zh) 2016-08-12 2017-08-04 電池保護裝置
CN201710686255.1A CN107732329B (zh) 2016-08-12 2017-08-11 电池保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016158801A JP6764112B2 (ja) 2016-08-12 2016-08-12 電池保護装置

Publications (2)

Publication Number Publication Date
JP2018026982A JP2018026982A (ja) 2018-02-15
JP6764112B2 true JP6764112B2 (ja) 2020-09-30

Family

ID=61159521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016158801A Active JP6764112B2 (ja) 2016-08-12 2016-08-12 電池保護装置

Country Status (5)

Country Link
US (1) US10170919B2 (ja)
JP (1) JP6764112B2 (ja)
KR (1) KR102361291B1 (ja)
CN (1) CN107732329B (ja)
TW (1) TWI770043B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128868B1 (ko) * 2019-07-11 2020-07-01 주식회사 아이티엠반도체 배터리 보호회로 패키지 및 그 제조방법
USD929336S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
USD953268S1 (en) 2019-09-05 2022-05-31 Techtronic Cordless Gp Electrical interface
USD1013634S1 (en) 2019-09-05 2024-02-06 Techtronic Cordless Gp Battery pack
USD929338S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
USD929337S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
USD929335S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
USD929339S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
USD929334S1 (en) 2019-09-05 2021-08-31 Techtronic Cordless Gp Electrical interface
KR20210105212A (ko) * 2020-02-18 2021-08-26 주식회사 아이티엠반도체 배터리 제어 시스템 인 패키지 및 그 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP2005151219A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd ポリフェーズフィルタ
WO2005067040A1 (en) * 2004-01-06 2005-07-21 Philips Intellectual Property & Standards Gmbh Electrical component with bond wire
JP2006128169A (ja) * 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
JP4882235B2 (ja) * 2005-01-27 2012-02-22 ミツミ電機株式会社 電池保護用モジュール
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
WO2008133188A1 (ja) 2007-04-19 2008-11-06 Hitachi Ulsi Systems Co., Ltd. 電池制御装置
JP4750076B2 (ja) * 2007-05-24 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4968528B2 (ja) * 2007-08-24 2012-07-04 富士電機株式会社 ３レベル電力変換装置
JP5165543B2 (ja) 2008-11-28 2013-03-21 株式会社日立超エル・エス・アイ・システムズ 電池監視装置と電池監視用半導体装置
JP5631549B2 (ja) * 2009-02-13 2014-11-26 セイコーインスツル株式会社 バッテリーの保護回路装置
JP2010267640A (ja) * 2009-05-12 2010-11-25 Hitachi Ulsi Systems Co Ltd パワーｍｏｓｆｅｔと電池監視装置
KR101054888B1 (ko) * 2009-12-21 2011-08-05 주식회사 아이티엠반도체 배터리 보호회로의 통합칩 배치구조
KR101279109B1 (ko) * 2011-10-11 2013-06-26 주식회사 아이티엠반도체 배터리 보호회로의 패키지모듈
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP6063713B2 (ja) * 2012-11-08 2017-01-18 ルネサスエレクトロニクス株式会社 電池保護システム
KR101420186B1 (ko) * 2012-12-17 2014-07-21 주식회사 아이티엠반도체 배터리 보호 모듈 패키지
KR101450219B1 (ko) * 2013-04-17 2014-10-15 주식회사 아이티엠반도체 배터리 보호회로 모듈 패키지
CN105324871B (zh) * 2013-07-01 2018-09-11 Itm半导体有限公司 电池保护电路模块封装、电池组以及具备该电池组的电子装置
US10193193B2 (en) * 2013-07-19 2019-01-29 Itm Semiconductor Co., Ltd Structure of battery protection circuit module package coupled with holder, and battery pack having same
KR101594783B1 (ko) * 2014-05-22 2016-02-18 주식회사 아이티엠반도체 와이어를 이용한 션트저항을 갖는 배터리 보호 ic 장치
KR20160025310A (ko) * 2014-08-27 2016-03-08 주식회사 아이티엠반도체 배터리 보호회로 패키지
JP6364543B2 (ja) * 2015-03-30 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20180018296A (ko) 2018-02-21
TW201822420A (zh) 2018-06-16
US10170919B2 (en) 2019-01-01
CN107732329A (zh) 2018-02-23
KR102361291B1 (ko) 2022-02-10
US20180048167A1 (en) 2018-02-15
TWI770043B (zh) 2022-07-11
JP2018026982A (ja) 2018-02-15
CN107732329B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
JP6764112B2 (ja) 電池保護装置
US7692405B2 (en) Single unit protection circuit module and battery pack using the same
US20060118866A1 (en) Semiconductor device
KR102382635B1 (ko) 전력 반도체의 웨이퍼 레벨 칩 스케일 패키지 및 제조 방법
US10840564B2 (en) Battery protection circuit module and battery pack comprising same
KR101070840B1 (ko) 배터리 보호회로의 패키징구조
JP2010073951A (ja) 半導体装置
CN108028234B (zh) 半导体芯片、半导体器件以及电子器件
KR102122961B1 (ko) 반도체 장치 및 이를 사용하는 휴대기기
TWI565190B (zh) 電池保護電路封裝體
KR101434224B1 (ko) 배터리 보호회로 및 배터리 보호회로 모듈 패키지
JP7325384B2 (ja) 半導体装置の製造方法
JP2008117962A (ja) 半導体リレー
US20140335659A1 (en) Method of manufacturing semiconductor device
KR101749247B1 (ko) 배터리 보호회로, 배터리 보호회로 패키지 및 이를 포함하는 배터리 팩
US7034344B2 (en) Integrated semiconductor power device for multiple battery systems
JP2002141506A (ja) 双方向スイッチの実装構造と双方向スイッチを備える保護回路
JP5165543B2 (ja) 電池監視装置と電池監視用半導体装置
JP2001135361A (ja) 電池保護装置
US10270362B2 (en) Rectifier IC and insulation type switching power supply using the same
KR20210105212A (ko) 배터리 제어 시스템 인 패키지 및 그 제조 방법
US20210351445A1 (en) Semiconductor device
JP2012151202A (ja) 半導体集積回路装置
JP2006186298A (ja) 電子部品実装体の製造方法
KR20150097169A (ko) 배터리의 충방전 제어기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200824

R150 Certificate of patent or registration of utility model

Ref document number: 6764112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150