JP2013541852A - 積層セラミック部品及び積層セラミック部品の製造方法 - Google Patents

Abstract

本発明に係る積層セラミック部品は，複数のセラミック層（102, 103, 104）を含む積層体（101）と，積層体（101）における２つの層（102, 103; 103, 104）の間にそれぞれ配置されている第１内部電極（107）及び第２内部電極（108）と，第１接続接点（105）を第１内部電極（107）に電気接触させるための第１ビア電極（109）と，第２接続接点（106）を第２内部電極（108）に電気接触させるための第２ビア電極（110）とを備える。
【選択図】図１

Description

本発明は，積層セラミック部品と，積層セラミック部品の製造方法に関するものである。

NTCセラミックス（負性温度係数を有するサーミスタ）は，例えば温度センサとして使用することができる。このようなNTCセラミックスは比較的低いインピーダンスを有する半導体であり，電気抵抗を測定することにより温度を比較的容易に算出することができる。

低い電気抵抗を実現可能とする積層セラミック部品と，かかる積層セラミック部品の製造方法を提供することが望まれている。更に，積層セラミック部品が外的環境による影響から良好に保護されることが望まれている。これに加えて，積層セラミック部品の抵抗値が正確に調整可能であることが望まれている。

本発明の一実施形態において，積層セラミック部品は，複数のセラミック層を含む積層体を備える。好適には，積層セラミック部品は，例えばセラミック層が１層以上のNTC又はPTCセラミック層を含むサーミスタとして構成する。更に，積層セラミック部品は，第１及び第２接続接点を備える。積層体におけるそれぞれ２つの層の間には，第１及び第２内部電極が配置されている。積層セラミック部品は，第１接続接点を第１内部電極に電気接触させるための第１ビア電極と，第２接続接点を第２内部電極に電気接触させるための第２ビア電極とを更に備える。

上記の構成とすることにより，積層セラミック部品における電気特性を主として規定する活性領域を，積層セラミック部品の内部まで転移させることが可能である。活性領域に対しては，セラミック部品の内部に配置されている内部電極を介して電気接触させる。更に，内部電極に対しては，積層セラミック部品の外部における接続接点を介して電気接触させるものである。

本発明によれば，所与の大きさのセラミック部品において，例えば電気抵抗を低減することが可能である。これは，電気抵抗を規定する内部電極の相互間隔が狭められているからである。従来技術においては，セラミック部品の活性領域に接触する電極は，セラミック部品の外側面，例えば本発明のセラミック部品において接続接点が配置されている箇所に設けられるものである。更に，本発明の積層セラミック部品における内部電極は，環境による影響，例えば湿度変化に対して良好に保護されている。これは，各内部電極が少なくとも２つのセラミック層に覆われているからである。これにより，信頼性の高い積層セラミック部品を使用することが可能となる。

本発明の一実施形態において，接続接点は，積層体における互いに対向する表面に配置されている。他の実施形態において，接続接点は同一の表面に配置されている。これらの実施形態において，接続接点を積層体における同一表面に配置した場合には，セラミック部品を例えば回路基板に対して良好に接続することが可能である。

好適には，積層セラミック部品は，導線を介して電気接続できるように構成する。積層セラミック部品は，特に導線を設けた構成とすることができる。積層セラミック部品は，例えば導線として構成した導電接続部を備えることができる。好適には，これら導電接続部は，はんだ付け又は溶接により接続接点に導電接続されているため，積層セラミック部品は導電接続を介して外部から接触可能とされている。導電接続部は金属，例えば銅又はニッケルを含有する接続導線として構成することができる。これらの接続導線は，直径を異ならせることが可能である。更に，これら導電接続部は，いわゆるリードフレームとして構成してもよい。積層セラミック部品は，表面実装法（SMD）又はフリップチップ実装法以外の方法で実装できるように構成することが可能である。

本発明に係る積層セラミック部品の製造方法は，その一実施形態において，少なくとも１層の第１セラミック層を準備する。その少なくとも１層の第１セラミック層には，第１内部電極を設ける。次に，少なくとも１層の第２セラミック層を第１内部電極に設ける。その少なくとも１層の第２セラミック層には，第２内部電極を設ける。更に，第２内部電極には，少なくとも１層の第３セラミック層を設ける。その後，第１ビア電極を，少なくとも１層の第１セラミック層を貫通して第１内部電極まで達するように形成する。更に，第２ビア電極を，少なくとも１層の第３セラミック層を貫通して第２内部電極まで達するように形成する。それぞれのビア電極に接続接点を配置することにより，それぞれの内部電極に対して電気接触可能とする。

本発明の実施形態においては，接続接点を配置した後，積層セラミック部品の所定の特性に応じて積層体の一部を取り除く。例えば，積層体の一部を積層方向に直交して研削すれば，電気抵抗が所定値に調整される。

本発明の更なる利点，特徴及び構成は，図面を参照して後述する実施形態により明らかである。構成又は機能が同一又は同等の要素は，同一参照符号を付して表わされている。図示の要素やその寸法比は必ずしも原寸どおりではない。即ち，個別的な要素，例えば層及び領域は，明瞭性を高めて理解を容易にする見地から，誇張して厚め又は大きめに示されている。

本発明の一実施形態に係る積層セラミック部品の略図である。 本発明の他の実施形態に係る積層セラミック部品の略図である。 本発明の他の実施形態に係る積層セラミック部品の略図である。 本発明の他の実施形態に係る積層セラミック部品の略図である。

図１は，サーミスタとして構成した積層セラミック部品100を断面として示す。この積層セラミック部品100は複数のセラミック層102, 103, 104を備え，これら複数のセラミック層102, 103, 104は，それぞれ複数の部分層を含むことができる。セラミック層102, 103, 104は，互いに積層されて積層体101を構成している。特にセラミック層102〜104は，それぞれNTCセラミック層で構成する。代替的に，セラミック層102, 103, 104をPTCセラミック層で構成してもよい。

層102，103の間には第１内部電極107が配置され，層103, 104の間には第２内部電極108が配置されている。これら内部電極107, 108は，平坦かつ拡がりを有するものとして，積層方向（Ｘ方向）に直交するようセラミック層102, 103又は103, 104のほぼ全面に亘って延在している。内部電極107, 108は，セラミック層102, 104を部分的にのみ覆うものである。本発明の他の実施形態において，内部電極107, 108は，セラミック層102, 104の全面を覆うものである。

積層体の外部，特にセラミック層102における平坦かつ拡がりを有する第１表面113と，対向する層104における平坦かつ拡がりを有する第２表面114からは，積層方向に直交して，それぞれビア電極109, 111又は110, 112がより近い側の内部電極に対して延在している。ビア電極109，111は，内部電極107に最も近い側における積層体101外部の第１主表面から，セラミック層102を貫通して内部電極107まで延在し，ビア電極110, 112は，内部電極108に最も近い側における積層体101の第２主表面から，セラミック層104を貫通して内部電極108まで延在している。

第１表面113にはセラミック部品に電気接触するための接続接点105が配置され，この接続接点105はビア電極109, 111に電気接続している。また，第２表面114には更なる接続接点106が配置され，この接続接点106はビア電極110, 112に電気接続している。

セラミック部品は，接点119を介して接続接点105, 106に電気接続することにより使用するものである。これら接点119は，例えば接続導線又はリードフレームとして構成することができる。接続導線又はリードフレームは，はんだ付け及び／又は溶接により接続接点105, 106に対して機械的かつ導電的に接続され，セラミック部品に電気接触するために機能するものである。接点119は，積層体101から突出する構成とする。主に２個の内部電極107, 108の間に配置されている積層体の活性領域に対しては，内部電極107, 108を介して電気接触させる。また，内部電極107, 108に対しては，対応する接続接点からビア電極を介して電気接続させる。

内部電極107，108がセラミック積層体101の内部に配置されているため，セラミック部品100の電気特性は，セラミック部品100の外寸に左右されることがない。内部電極107, 108の間におけるＸ方向への間隔は，セラミック部品100の外寸を変えることなく異ならせることができる。内部電極107, 108の相互間隔により，例えばNTC部品の電気抵抗又は特性が規定される。このため，セラミック部品の外寸に応じて，極めて小さな抵抗が実現可能である。

内部電極107, 108は，積層体101の内部に配置しているため，環境による影響から保護されている。即ち，内部電極107, 108は，複数のセラミック層の間に配置されているため，これらセラミック層によって保護されるものである。内部電極107, 108は，２つのセラミック層の間に埋設され，かつセラミック層102〜104よりも小さな面積を有するため（即ち，セラミック部品の外端縁，例えば表面113, 114に直交して延在する側面118まで達していないため），当接しているセラミック層に対して確実に接続される。これにより，内部電極が，当接しているセラミック層から例えば湿気の侵入によって剥離するリスクが回避され，又は少なくとも低減される。

その結果，特にセラミック部品の性能が使用時間の全体に亘って向上する。なぜなら，電気抵抗が使用時間に亘ってほぼ不変だからである。

内部電極107, 108は，２個以上のビア電極を介して対応する接続接点に接続するが，実施形態によって，内部電極を１個のビア電極のみを介して対応する接続接点に電気接続することもできる。

一実施形態において，セラミック層102, 103, 104は，同一のセラミック素材で構成する。他の実施形態において，セラミック層102, 103, 104は，互いに異なるセラミック素材で構成する。更に，積層体101の一部，例えばセラミック層102及び104を同一のセラミック素材で構成し，積層体101の他の一部，例えばセラミック層103をセラミック層102及び104とは異なるセラミック素材で構成することができる。

図２は，積層部品100の他の実施形態を示す。この実施形態では，図１の実施形態とは異なり，接続接点105, 106が積層体101における同一の表面113に配置されている。更に，内部電極107, 108が各１個のビア電極109又は111を介してそれぞれの接続接点105, 106に電気接続されている。

図示の実施形態において，セラミック部品100の内部に接触する内部電極107, 108は，積層体101の内部に配置されているため，片側から接触可能なセラミック部品を製造することができる。この場合，セラミック層102における平坦に形成された単一の主表面に２個の接続接点105, 106を設けている。ビア電極110は，接続接点106からセラミック層102を貫通して内部電極107まで延在し，この内部電極107を接続接点106に電気接続する構成とする。ビア電極109は，接続接点105からセラミック層102, 103を貫通して内部電極108まで延在し，この内部電極108を接続接点105に電気接続する構成とする。積層方向への投影において，内部電極107, 108の一部は互いに重なり合うが，他の一部は重なり合わないものとしている。このような片側から接触可能なセラミック部品は，例えば回路基板に対して良好に接続可能である。

図３は，セラミック部品100の他の実施形態を示す。図２に係る実施形態と同様，接続接点105, 106は積層体の単一の側面に配置されている。図１及び図２の実施形態とは異なり，この場合の内部電極107, 108は，何れも同一のセラミック層102, 103の間に配置されている。図１及び図２の実施形態とは異なり，この場合の内部電極107, 108は，何れも同一のセラミック層102, 103の間に配置されている。即ち，内部電極107, 108は積層体内の同一平面上に配置され，積層方向への延長線上において互いに重なり合う領域を有するものではない。ビア電極109, 110は，対応する接続接点105, 106によって内部電極107, 108に電気接触するためのものであり，図示の実施形態ではセラミック層102のみを貫通している。セラミック層103, 104の間には更なる内部電極115が配置されているが，積層体の外部に接触するものではない。このような内部電極は「浮き電極」とも称する。

図４は，セラミック部品100の他の実施形態を示す。この実施形態は図１の実施形態に類似しているが，積層体101の一部の領域116が取り除かれている。この領域116を積層体101から取り除くことにより，セラミック部品100の電気特性，例えば電気抵抗を微調整することができる。積層体101の領域116は，特に積層体101を積層方向に直交する方向い研削を行うことにより取り除くものである。

電気特性を所定値に調整するために取り除かれる領域116には，内部電極が配置されるだけであり，外部電極が配置されないため，所定の電気特性への調整を正確に行うことが可能である。セラミック部品100の抵抗は，少なくとも内部電極の１個を縮小することでも調整することができる。研削加工に際しては，導電材料，例えば内部電極107, 108の材料への研削を極力避けることにより，電気的特性に対する調整を高精度で行うことができる。

領域116の研削は，特にセラミック部品の製造後に行うものである。即ち，セラミック層102〜104を内部電極と交互に積層し，ビア電極を例えば打ち抜き加工後に導電材料を充填して形成し，更に，接続接点105, 106を設けた後に行う。製造後のセラミック部品には，検査を実施することができる。この検査において，実際の電気特性が所定値に対して逸脱していることが判明した場合には，この逸脱の度合いに応じて領域116を積層体101から取り除き，電気特性が所定値に対応するよう正確な調整を行う。本発明の実施形態において，側面118，特に研削後に露出する内部電極107, 108の端部は封止することにより，短絡が発生するリスクを低減するか又は回避すると共に，セラミック部品を環境による影響から保護することができる。

Claims (13)

1. 積層セラミック部品であって，
   ・複数のセラミック層（102, 103, 104）を含む積層体（101）と，
   ・第１接続接点（105）及び第２接続接点（106）と，
   ・積層体（101）における２つのセラミック層（102, 103; 103, 104）の間にそれぞれ配置されている第１内部電極（107）及び第２内部電極（108）と，
   ・第１接続接点（105）を第１内部電極（107）に電気接触させるための第１ビア電極（109），及び第２接続接点（106）を第２内部電極（108）に電気接触させるための第２ビア電極（110）と，
   を備える積層セラミック部品。
2. 請求項１に記載の積層セラミック部品であって，第１接続接点（105）が積層体の第１表面（113）に，また第２接続接点（106）は第１表面に対向する第２表面（114）に配置され，更に，これら接続接点（105, 106）の面積はそれぞれが配置されている表面（113, 114）よりも小さい積層セラミック部品。
3. 請求項１に記載の積層セラミック部品であって，第１接続接点（105）及び第２接続接点（106）は，積層体における同一の表面（113）に配置され，また，両接続接点（105, 106）の面積が当該表面（113）よりも小さい積層セラミック部品。
4. 請求項１〜３の何れか一項に記載の積層セラミック部品であって，積層方向における内部電極（107, 108）の投影面積が積層体（101）の投影面積よりも小さい積層セラミック部品。
5. 請求項１〜４の何れか一項に記載の積層セラミック部品であって，内部電極（107, 108）は互いに対向する２つの主表面において，それぞれ１つのセラミック層（102, 103, 104）に接触している積層セラミック部品。
6. 請求項１〜５の何れか一項に記載の積層セラミック部品であって，第３内部電極を更に備えている積層セラミック部品。
7. 請求項１〜６の何れか一項に記載の積層セラミック部品であって，サーミスタとして構成されている積層セラミック部品。
8. 請求項１〜７の何れか一項に記載の積層セラミック部品であって，導線を設けた部品として構成されている積層セラミック部品。
9. 請求項１〜８の何れか一項に記載の積層セラミック部品であって，前記接続接点（105, 106）の１つに接続している，少なくとも１本の接続導線（119）を備えている積層セラミック部品。
10. 積層セラミック部品の製造方法であって，
    少なくとも１層の第１セラミック層（102）を準備するステップと，
    該少なくとも１層の第１セラミック層（102）に第１内部電極（107）を設けるステップと，
    該第１内部電極（107）に少なくとも１層の第２セラミック層（103）を設けるステップと，
    該少なくとも１層の第２セラミック層（103）に第２内部電極（108）を設けるステップと，
    該第２内部電極（108）に少なくとも１層の第３セラミック層（104）を設けるステップと，
    前記第１内部電極（107）まで達する第１ビア電極（109）を形成するステップと，
    前記第２内部電極（108）まで達する第２ビア電極（110）を形成するステップと，
    第１ビア電極（109）及び第２ビア電極（110）に対して接続接点（105，106）を１個ずつ配置し，かつ，前記内部電極（107，108）をそれぞれ電気接触可能とするステップと，
    を含む方法。
11. 請求項１０に記載の方法であって，
    前記第１ビア電極（109）を，少なくとも１層の第１セラミック層（102）を貫通して前記第１内部電極（107）まで達するよう形成するステップと，
    前記第２ビア電極（110）を，少なくとも１層の第３セラミック層（104）を貫通して前記第２内部電極（108）まで達するよう形成するステップと，
    を含む方法。
12. 請求項１０又は１１に記載の方法であって，前記ビア電極（109, 110）を形成するステップは，
    前記セラミック層（102, 104）に打ち抜き加工を施して切欠を設けるステップと，
    前記切欠を導電材料で充填するステップと，
    を更に含む方法。
13. 請求項１０〜１２の何れか一項に記載の方法であって，前記接続接点（105, 106）を配置した後，前記積層セラミック部品の所定の特性に応じて積層体（101）の一部（116）を取り除くステップを含む方法。

Images