JPH08316012A - チップ型電子部品の製造方法 - Google Patents
チップ型電子部品の製造方法Info
- Publication number
- JPH08316012A JPH08316012A JP7118339A JP11833995A JPH08316012A JP H08316012 A JPH08316012 A JP H08316012A JP 7118339 A JP7118339 A JP 7118339A JP 11833995 A JP11833995 A JP 11833995A JP H08316012 A JPH08316012 A JP H08316012A
- Authority
- JP
- Japan
- Prior art keywords
- mother substrate
- mother board
- chip
- groove
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【構成】 母基板の両面に電極層を形成した後、その母
基板を適宜な大きさに切断するチップ型電子部品の製造
方法であって、母基板の両面の対応する位置に適宜な深
さを有し、一方向又は縦横に走る溝を形成する第一工
程、母基板の両面に電極層を形成する第二工程、母基板
の電極層にメッキ層を形成する第三工程、及び母基板を
上記溝の中央部に沿って切断する第四工程を有するチッ
プ型電子部品の製造方法。 【効果】 電子部品の基体にメッキ液との接触を防止す
るための保護膜を設ける必要が無いため、従来より少な
い工数で電子部品の製造が可能になるとともに、作業自
体が従来に比べ単純になるため、生産効率の向上を図る
ことができる。
基板を適宜な大きさに切断するチップ型電子部品の製造
方法であって、母基板の両面の対応する位置に適宜な深
さを有し、一方向又は縦横に走る溝を形成する第一工
程、母基板の両面に電極層を形成する第二工程、母基板
の電極層にメッキ層を形成する第三工程、及び母基板を
上記溝の中央部に沿って切断する第四工程を有するチッ
プ型電子部品の製造方法。 【効果】 電子部品の基体にメッキ液との接触を防止す
るための保護膜を設ける必要が無いため、従来より少な
い工数で電子部品の製造が可能になるとともに、作業自
体が従来に比べ単純になるため、生産効率の向上を図る
ことができる。
Description
【０００１】
【産業上の利用分野】 本発明は、サーミスタ、インダ
クタ等のチップ型電子部品の製造方法に関する。
クタ等のチップ型電子部品の製造方法に関する。
【０００２】
【従来の技術】 チップ型電子部品は、近年の電子機器
の小型化、生産効率の向上等の要請を受けて開発された
ものであり、半田付けすることによりプリント基板等に
容易に実装することが可能である。チップ型電子部品に
は、チップ型サーミスタ、チップ型インダクタ、チップ
型抵抗等があり、小型で構造が簡易であるとともに設計
の自由度が大きいという特徴を有し、例えば、チップ型
サーミスタは暖房器、エアコン、冷蔵庫、給湯器等の家
電製品、自動車、船舶、工業計測等の産業用製品等に関
する温度測定、温度補償に幅広く応用されている。
の小型化、生産効率の向上等の要請を受けて開発された
ものであり、半田付けすることによりプリント基板等に
容易に実装することが可能である。チップ型電子部品に
は、チップ型サーミスタ、チップ型インダクタ、チップ
型抵抗等があり、小型で構造が簡易であるとともに設計
の自由度が大きいという特徴を有し、例えば、チップ型
サーミスタは暖房器、エアコン、冷蔵庫、給湯器等の家
電製品、自動車、船舶、工業計測等の産業用製品等に関
する温度測定、温度補償に幅広く応用されている。
【０００３】 このようなチップ型電子部品の例とし
て、チップ型サーミスタの構造を図２に示す。図２の断
面図において、電極部分１は電極層９とメッキ層３から
成り、直方体状の本体２に、その両端面から側面にかけ
て断面形状がコの字型を有するように形成されている。
て、チップ型サーミスタの構造を図２に示す。図２の断
面図において、電極部分１は電極層９とメッキ層３から
成り、直方体状の本体２に、その両端面から側面にかけ
て断面形状がコの字型を有するように形成されている。
【０００４】 上記のような構成を有するチップ型サー
ミスタの製造は、通常、Ｍｎ、Ｃｏ、Ｎｉ等の遷移金属
の酸化物等から直方体状の本体を調製した後、本体の両
端部にＡｇ／Ｐｄ等から成る電極層９を形成し、最後
に、電極層９をＮｉ、Ｓｎ等でメッキすることにより行
われる。電極層９にメッキを施すのは、Ａｇ電極が半田
に侵食されやすいこと（半田喰われ）、及び半田付け強
度が不十分であることによるものである。
ミスタの製造は、通常、Ｍｎ、Ｃｏ、Ｎｉ等の遷移金属
の酸化物等から直方体状の本体を調製した後、本体の両
端部にＡｇ／Ｐｄ等から成る電極層９を形成し、最後
に、電極層９をＮｉ、Ｓｎ等でメッキすることにより行
われる。電極層９にメッキを施すのは、Ａｇ電極が半田
に侵食されやすいこと（半田喰われ）、及び半田付け強
度が不十分であることによるものである。
【０００５】
【発明が解決しようとする課題】 しかしながら、測温
素子であるサーミスタ基体は耐メッキ液性が低く、メッ
キ液に触れた場合、水素脆性が生じる。従って、上記の
製造方法においては、電極層にメッキを施す前に、本体
が露出した部分にガラス、樹脂等から成る保護膜を形成
し、本体とメッキ液とが直接接触しないようにした上で
メッキを行う必要があり、工数及びコストがかかるとと
もに、作業が煩雑であるという問題があった。
素子であるサーミスタ基体は耐メッキ液性が低く、メッ
キ液に触れた場合、水素脆性が生じる。従って、上記の
製造方法においては、電極層にメッキを施す前に、本体
が露出した部分にガラス、樹脂等から成る保護膜を形成
し、本体とメッキ液とが直接接触しないようにした上で
メッキを行う必要があり、工数及びコストがかかるとと
もに、作業が煩雑であるという問題があった。
【０００６】
【課題を解決するための手段】 本発明は、このような
状況に鑑みてなされたものであり、その目的とするとこ
ろは、保護膜を形成することなく、電極層にのみメッキ
を施すことができるようなチップ型電子部品の製造方法
を提供することにある。
状況に鑑みてなされたものであり、その目的とするとこ
ろは、保護膜を形成することなく、電極層にのみメッキ
を施すことができるようなチップ型電子部品の製造方法
を提供することにある。
【０００７】 即ち、本発明によれば、母基板の両面に
電極層を形成した後、その母基板を適宜な大きさに切断
するチップ型電子部品の製造方法であって、母基板の両
面の対応する位置に適宜な深さを有し、一方向又は縦横
に走る溝を形成する第一工程、その母基板の両面に電極
層を形成する第二工程、母基板に設けた電極層にメッキ
層を形成する第三工程、及び母基板を上記の溝の中央部
に沿って切断する第四工程を有するチップ型電子部品の
製造方法が提供される。
電極層を形成した後、その母基板を適宜な大きさに切断
するチップ型電子部品の製造方法であって、母基板の両
面の対応する位置に適宜な深さを有し、一方向又は縦横
に走る溝を形成する第一工程、その母基板の両面に電極
層を形成する第二工程、母基板に設けた電極層にメッキ
層を形成する第三工程、及び母基板を上記の溝の中央部
に沿って切断する第四工程を有するチップ型電子部品の
製造方法が提供される。
【０００８】 上記の製造方法において、第二工程で母
基板の側面にも電極層を形成するとともに、第三工程終
了以降に側面部分を切除してもよい。
基板の側面にも電極層を形成するとともに、第三工程終
了以降に側面部分を切除してもよい。
【０００９】 又、本発明によれば、母基板の両面に電
極層を形成した後、その母基板を適宜な大きさに切断す
るチップ型サーミスタの製造方法であって、母基板の両
面の対応する位置に適宜な深さを有し、一方向又は縦横
に走る溝を形成する第一工程、母基板の両面に電極層を
形成する第二工程、母基板に設けた電極層にメッキ層を
形成する第三工程、及び母基板を上記の溝の中央部に沿
って切断する第四工程を有するチップ型サーミスタの製
造方法が提供される。
極層を形成した後、その母基板を適宜な大きさに切断す
るチップ型サーミスタの製造方法であって、母基板の両
面の対応する位置に適宜な深さを有し、一方向又は縦横
に走る溝を形成する第一工程、母基板の両面に電極層を
形成する第二工程、母基板に設けた電極層にメッキ層を
形成する第三工程、及び母基板を上記の溝の中央部に沿
って切断する第四工程を有するチップ型サーミスタの製
造方法が提供される。
【００１０】 上記の製造方法において、第二工程で母
基板の側面にも電極層を形成するとともに、第三工程終
了以降に側面部分を切除してもよい。又、上記の製造方
法において、溝の深さにより抵抗値を調節してもよい。
基板の側面にも電極層を形成するとともに、第三工程終
了以降に側面部分を切除してもよい。又、上記の製造方
法において、溝の深さにより抵抗値を調節してもよい。
【００１１】
【作用】 チップ型電子部品の製造においては、母基板
の両面に電極層を形成した後、その母基板を切断する方
法が、作業性、生産効率に優れるため、一般的に採用さ
れている。本発明では、母基板に電極層を形成する前
に、さらに母基板に溝を形成する工程を置くとともに、
電極層にメッキを施した後に、母基板を溝の中央部に沿
って切断する。
の両面に電極層を形成した後、その母基板を切断する方
法が、作業性、生産効率に優れるため、一般的に採用さ
れている。本発明では、母基板に電極層を形成する前
に、さらに母基板に溝を形成する工程を置くとともに、
電極層にメッキを施した後に、母基板を溝の中央部に沿
って切断する。
【００１２】 電極層にメッキを施した後に、母基板を
切断することにより、母基体とメッキ液とが直接接触す
るのを防ぐことができる。又、母基板に溝を形成し、電
極層にメッキを施した後に、図３に示すように母基板５
を適宜な刃幅７を有する切断具により溝６の中央部に沿
って切断することにより、容易に両端面から側面にかけ
て断面形状がコの字型を有するような電極部分１を形成
することができる。
切断することにより、母基体とメッキ液とが直接接触す
るのを防ぐことができる。又、母基板に溝を形成し、電
極層にメッキを施した後に、図３に示すように母基板５
を適宜な刃幅７を有する切断具により溝６の中央部に沿
って切断することにより、容易に両端面から側面にかけ
て断面形状がコの字型を有するような電極部分１を形成
することができる。
【００１３】 本発明において、母基板の側面にも電極
層を形成し、メッキを施した後に母基板の側面部分を切
除することにすれば、メッキ工程において、母基板の側
面部分にメッキ液が付着しないように留意する必要が無
くなり、作業をより単純かつ効率的なものにすることが
できる。
層を形成し、メッキを施した後に母基板の側面部分を切
除することにすれば、メッキ工程において、母基板の側
面部分にメッキ液が付着しないように留意する必要が無
くなり、作業をより単純かつ効率的なものにすることが
できる。
【００１４】 又、母基板に溝を形成する際に、その深
さを適宜変えることにより、例えば、チップ型サーミス
タの場合、抵抗値を調節することが可能となる等、チッ
プ型電子部品の特性を変えることができる。コンデン
サ、インダクタ、バリスタ、フィルタ、カプラその他の
チップ型電子部品を製造する場合は、グリーンシート上
に製品の各層に相当するパターンを縦横に所定の数だけ
並べて印刷されたシートを調製し、それらを順次積層し
て製品としての層数分積み重ねる。これを繰り返すこと
により、図６に示すように、縦、横、及び高さ方向にそ
れぞれ製品数個分が連続して配置された積層体１０を調
製する。この積層体１０を加圧後、縦に切断し（切断線
を破線で示す。）母基板５とする。このようにして得た
母基板の両面に前述のように溝を形成した後高温焼結す
るが、先に焼結を行い、両面を研磨した後に溝を形成し
てもよい。以下の工程は前述の通りである。
さを適宜変えることにより、例えば、チップ型サーミス
タの場合、抵抗値を調節することが可能となる等、チッ
プ型電子部品の特性を変えることができる。コンデン
サ、インダクタ、バリスタ、フィルタ、カプラその他の
チップ型電子部品を製造する場合は、グリーンシート上
に製品の各層に相当するパターンを縦横に所定の数だけ
並べて印刷されたシートを調製し、それらを順次積層し
て製品としての層数分積み重ねる。これを繰り返すこと
により、図６に示すように、縦、横、及び高さ方向にそ
れぞれ製品数個分が連続して配置された積層体１０を調
製する。この積層体１０を加圧後、縦に切断し（切断線
を破線で示す。）母基板５とする。このようにして得た
母基板の両面に前述のように溝を形成した後高温焼結す
るが、先に焼結を行い、両面を研磨した後に溝を形成し
てもよい。以下の工程は前述の通りである。
【００１５】 ３個以上の端子を有する電子部品を製造
する場合は、複数の内部端子がそれぞれの端子に別個に
接続されなければならない。従って、メッキ層を形成し
た後に端子間を切り放すための溝を設ける必要がある。
図７に示すように、この溝１１は最初に形成した溝６よ
りも深いものでなければならない。さもなければ、端子
１０間の絶縁が不完全になるからである。
する場合は、複数の内部端子がそれぞれの端子に別個に
接続されなければならない。従って、メッキ層を形成し
た後に端子間を切り放すための溝を設ける必要がある。
図７に示すように、この溝１１は最初に形成した溝６よ
りも深いものでなければならない。さもなければ、端子
１０間の絶縁が不完全になるからである。
【００１６】 なお、母基板の材質には、電子部品の種
類に応じて選択した金属酸化物を使用するのが一般的で
ある。例えば、サーミスタの場合は、Ｍｎ、Ｆｅ、Ｃ
ｏ、Ｎｉ、Ｃｕ、Ａｌ等、バリスタの場合は、Ｔｉ、Ｃ
ｅ、Ｃａ、Ｓｂ、Ｎｂ等、インダクタの場合は、Ｆｅ、
Ｃｏ、Ｎｉ、Ｚｎ、Ｍｎ等の金属の酸化物粉末を１種、
又は２種以上を所定の割合で混合して用いる。
類に応じて選択した金属酸化物を使用するのが一般的で
ある。例えば、サーミスタの場合は、Ｍｎ、Ｆｅ、Ｃ
ｏ、Ｎｉ、Ｃｕ、Ａｌ等、バリスタの場合は、Ｔｉ、Ｃ
ｅ、Ｃａ、Ｓｂ、Ｎｂ等、インダクタの場合は、Ｆｅ、
Ｃｏ、Ｎｉ、Ｚｎ、Ｍｎ等の金属の酸化物粉末を１種、
又は２種以上を所定の割合で混合して用いる。
【００１７】 本発明において、溝は母基板の両面の対
応する位置に、一方向、又は図５に示すように縦横に形
成されるが、溝を縦横に形成する場合は縦溝６ａと横溝
６ｂは９０°の角度で交わることが好ましい。縦溝６ａ
の中央部と横溝６ｂの中央部により形成される矩形部分
のピッチは、製造する電子部品の短寸及び厚みにそれぞ
れ切断刃幅を加えた大きさとする。従って、電子部品の
長寸が母基板の厚さに相当することになる。チップ型サ
ーミスタを製造する場合には、ピッチは例えば１．６×
０．８ｍｍ、２．０×１．２５ｍｍ、３．２×１．６ｍ
ｍ等とする。溝の深さは、基本的に製品の端子電極幅と
するが、実装する際にプリント基板等に接触する側面に
ついては、抵抗値の調節のため適宜変えてもよい。又、
溝の幅は、切断幅より０．０１〜０．１０ｍｍ広くとる
が、なるべく狭いことが好ましい。溝の形状は図４
（ａ）、（ｂ）、（ｃ）にそれぞれ示すように、断面が
三角形のものであってもよく、湾曲した底部を有しても
よく、又は平らな底部を有してもよい。
応する位置に、一方向、又は図５に示すように縦横に形
成されるが、溝を縦横に形成する場合は縦溝６ａと横溝
６ｂは９０°の角度で交わることが好ましい。縦溝６ａ
の中央部と横溝６ｂの中央部により形成される矩形部分
のピッチは、製造する電子部品の短寸及び厚みにそれぞ
れ切断刃幅を加えた大きさとする。従って、電子部品の
長寸が母基板の厚さに相当することになる。チップ型サ
ーミスタを製造する場合には、ピッチは例えば１．６×
０．８ｍｍ、２．０×１．２５ｍｍ、３．２×１．６ｍ
ｍ等とする。溝の深さは、基本的に製品の端子電極幅と
するが、実装する際にプリント基板等に接触する側面に
ついては、抵抗値の調節のため適宜変えてもよい。又、
溝の幅は、切断幅より０．０１〜０．１０ｍｍ広くとる
が、なるべく狭いことが好ましい。溝の形状は図４
（ａ）、（ｂ）、（ｃ）にそれぞれ示すように、断面が
三角形のものであってもよく、湾曲した底部を有しても
よく、又は平らな底部を有してもよい。
【００１８】 溝はプレス成形、ワイヤーソー、ダイシ
ングソー、ブレードソー等を用いて形成される。
ングソー、ブレードソー等を用いて形成される。
【００１９】 母基板への電極の形成は、母基板を導体
ペーストに浸漬させることにより行うのが一般的である
が、真空蒸着法、金属溶射法、無電解メッキ法、スピン
ナー法等によって行ってもよい。なお、導体ペースト
は、金属粉末と無機結合剤を含有するが、金属粉末とし
てはＡｇ、Ａｕ、Ｐｄ、Ｐｔ等の貴金属、又はこれらの
混合粉末が用いられ、無機結合剤としてはＳｉＯ2、Ｂ2
Ｏ3、Ｎａ2Ｏ、ＰｂＯ、ＺｎＯ又はＢａＯから選択した
１種又は２種以上の酸化物を主成分とする、ほうけい酸
系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガ
ラス、けい酸亜鉛系ガラス等のガラス微粒子が用いられ
る。
ペーストに浸漬させることにより行うのが一般的である
が、真空蒸着法、金属溶射法、無電解メッキ法、スピン
ナー法等によって行ってもよい。なお、導体ペースト
は、金属粉末と無機結合剤を含有するが、金属粉末とし
てはＡｇ、Ａｕ、Ｐｄ、Ｐｔ等の貴金属、又はこれらの
混合粉末が用いられ、無機結合剤としてはＳｉＯ2、Ｂ2
Ｏ3、Ｎａ2Ｏ、ＰｂＯ、ＺｎＯ又はＢａＯから選択した
１種又は２種以上の酸化物を主成分とする、ほうけい酸
系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガ
ラス、けい酸亜鉛系ガラス等のガラス微粒子が用いられ
る。
【００２０】 メッキ層は、ニッケルメッキ層を形成し
た後、スズメッキ層を形成する二重構造とすることが好
ましい。ニッケルメッキ層は、半田耐熱性を向上して、
電極の半田喰われを防止する。一方、スズメッキ層は、
半田付着性を向上する働きをする。
た後、スズメッキ層を形成する二重構造とすることが好
ましい。ニッケルメッキ層は、半田耐熱性を向上して、
電極の半田喰われを防止する。一方、スズメッキ層は、
半田付着性を向上する働きをする。
【００２１】 電極とメッキの厚さの合計は２０μｍ未
満であることが好ましく、２〜５μｍであることがより
好ましい。そのうち、メッキの厚さは２〜１０μｍであ
ることが好ましく、２〜５μｍであることがより好まし
い。
満であることが好ましく、２〜５μｍであることがより
好ましい。そのうち、メッキの厚さは２〜１０μｍであ
ることが好ましく、２〜５μｍであることがより好まし
い。
【００２２】 母基板を溝の中央部に沿って切断する際
は、ワイヤソー、ダイシングソー、ブレードソー等が好
適に用いられる。切断後、切断面を研磨、整形してもよ
い。
は、ワイヤソー、ダイシングソー、ブレードソー等が好
適に用いられる。切断後、切断面を研磨、整形してもよ
い。
【００２３】
【実施例】 以下に本発明を実施例を用いてさらに詳し
く説明する。
く説明する。
【００２４】（実施例１）上記の方法によりチップ型サ
ーミスタを製造した。まず、金属の酸化物から成る粉末
を仮焼し粉砕した後、有機結合材を加えて成形プレスし
た後１２００℃で焼結させ、縦５０ｍｍ、横５０ｍｍ、
厚さ３．２ｍｍの母基板を形成した。
ーミスタを製造した。まず、金属の酸化物から成る粉末
を仮焼し粉砕した後、有機結合材を加えて成形プレスし
た後１２００℃で焼結させ、縦５０ｍｍ、横５０ｍｍ、
厚さ３．２ｍｍの母基板を形成した。
【００２５】 次に、この母基板の両面の対応する位置
に、ワイヤソーを用いて、１．５ｍｍ間隔の縦溝、及び
１．０ｍｍ間隔の横溝を、縦溝と横溝がほぼ９０°で交
わるように形成した。溝は湾曲した底部を有するものと
し、その深さは０．５ｍｍ、幅は０．２５ｍｍとした。
に、ワイヤソーを用いて、１．５ｍｍ間隔の縦溝、及び
１．０ｍｍ間隔の横溝を、縦溝と横溝がほぼ９０°で交
わるように形成した。溝は湾曲した底部を有するものと
し、その深さは０．５ｍｍ、幅は０．２５ｍｍとした。
【００２６】 母基板の両面及び側面に、ＡｇＰｄから
成る導体ペーストを用いて、浸漬法により電極を形成し
た。又、電極にニッケルメッキ層を形成した後、スズメ
ッキ層を形成した。
成る導体ペーストを用いて、浸漬法により電極を形成し
た。又、電極にニッケルメッキ層を形成した後、スズメ
ッキ層を形成した。
【００２７】 母基板の側面部分を切除した後、溝の中
央部分に沿って母基板を切断し、図１に示すチップ型サ
ーミスタ４を得た。
央部分に沿って母基板を切断し、図１に示すチップ型サ
ーミスタ４を得た。
【００２８】（実施例２）実施例１と同様にチップ型サ
ーミスタを製造した。ただし、図８に示すように母基板
５には一方向のみの溝６を形成した。電極部分を形成し
た後、まず溝６の中央部に沿って母基板５を切断し、最
後に適宜な大きさの個片に切断し、図９に示すチップ型
サーミスタ４を得た。
ーミスタを製造した。ただし、図８に示すように母基板
５には一方向のみの溝６を形成した。電極部分を形成し
た後、まず溝６の中央部に沿って母基板５を切断し、最
後に適宜な大きさの個片に切断し、図９に示すチップ型
サーミスタ４を得た。
【００２９】 以上、本発明を実施例により説明した
が、本発明はこれら実施例に限定されるものではなく、
本発明の要旨の範囲内において、例えば縦溝と横溝の深
さを変える等、種々の変形が可能である。
が、本発明はこれら実施例に限定されるものではなく、
本発明の要旨の範囲内において、例えば縦溝と横溝の深
さを変える等、種々の変形が可能である。
【００３０】
【発明の効果】 本発明においては、電子部品の基体に
メッキ液との接触を防止するための保護膜を設ける必要
が無いため、従来より少ない工数で電子部品の製造が可
能になるとともに、作業自体が従来に比べ単純になるた
め、生産効率の向上を図ることができる。
メッキ液との接触を防止するための保護膜を設ける必要
が無いため、従来より少ない工数で電子部品の製造が可
能になるとともに、作業自体が従来に比べ単純になるた
め、生産効率の向上を図ることができる。
【図１】 本発明により製造されるチップ型サーミスタ
の一例を示す断面図である。
の一例を示す断面図である。
【図２】 従来のチップ型サーミスタを示す断面図であ
る。
る。
【図３】 母基板の一切断例を示す断面図である。
【図４】 （ａ）溝の一例を示す断面図である。（ｂ）
溝の他の一例を示す断面図である。（ｃ）溝のさらに他
の一例を示す断面図である。
溝の他の一例を示す断面図である。（ｃ）溝のさらに他
の一例を示す断面図である。
【図５】 母基板に溝を設ける態様の一例を示す模式図
である。
である。
【図６】 グリーンシートを重ねて調製した積層体の一
例を示す斜視図である。
例を示す斜視図である。
【図７】 本発明の方法によって製造される３以上の端
子を有するチップ型電子部品の一例を示す斜視図であ
る。
子を有するチップ型電子部品の一例を示す斜視図であ
る。
【図８】 母基板に溝を設ける態様の他の例を示す模式
図である。
図である。
【図９】 本発明により製造されるチップ型サーミスタ
の他の例を示す斜視図である。
の他の例を示す斜視図である。
１・・・電極部分、２・・・本体、３・・・メッキ層、４・・・チッ
プ型サーミスタ、５・・・母基板、６・・・溝、７・・・刃幅、
８・・・母基板、９・・・電極層、１０・・・端子、１１・・・溝、
１２・・・グリーンシート。
プ型サーミスタ、５・・・母基板、６・・・溝、７・・・刃幅、
８・・・母基板、９・・・電極層、１０・・・端子、１１・・・溝、
１２・・・グリーンシート。
Claims (5)
- 【請求項１】 母基板の両面に電極層を形成した後、該
母基板を適宜な大きさに切断するチップ型電子部品の製
造方法であって、 該母基板の両面の対応する位置に適宜な深さを有し、一
方向又は縦横に走る溝を形成する第一工程、 該母基板の両面に電極層を形成する第二工程、 該母基板の該電極層にメッキ層を形成する第三工程、 及び該母基板を該溝の中央部に沿って切断する第四工程
を有することを特徴とするチップ型電子部品の製造方
法。 - 【請求項２】 該第二工程において該母基板の側面にも
電極層を形成し、 該第三工程終了以降に該側面部分を切除する請求項１に
記載のチップ型電子部品の製造方法。 - 【請求項３】 母基板の両面に電極層を形成した後、該
母基板を適宜な大きさに切断するチップ型サーミスタの
製造方法であって、 該母基板の両面の対応する位置に適宜な深さを有し、一
方向又は縦横に走る溝を形成する第一工程、 該母基板の両面に電極層を形成する第二工程、 該母基板の該電極層にメッキ層を形成する第三工程、 及び該母基板を該溝の中央部に沿って切断する第四工程
を有することを特徴とするチップ型サーミスタの製造方
法。 - 【請求項４】 該第二工程において該母基板の側面にも
電極層を形成し、 該第三工程終了以降に該側面部分を切除する請求項３に
記載のチップ型サーミスタの製造方法。 - 【請求項５】 該溝の深さにより抵抗値を調節する請求
項３又は４に記載のチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118339A JPH08316012A (ja) | 1995-05-17 | 1995-05-17 | チップ型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118339A JPH08316012A (ja) | 1995-05-17 | 1995-05-17 | チップ型電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316012A true JPH08316012A (ja) | 1996-11-29 |
Family
ID=14734235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7118339A Pending JPH08316012A (ja) | 1995-05-17 | 1995-05-17 | チップ型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103180915A (zh) * | 2010-11-03 | 2013-06-26 | 埃普科斯股份有限公司 | 多层陶瓷元件及用于制造多层陶瓷元件的方法 |
-
1995
- 1995-05-17 JP JP7118339A patent/JPH08316012A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103180915A (zh) * | 2010-11-03 | 2013-06-26 | 埃普科斯股份有限公司 | 多层陶瓷元件及用于制造多层陶瓷元件的方法 |
| JP2013541852A (ja) * | 2010-11-03 | 2013-11-14 | エプコス アーゲー | 積層セラミック部品及び積層セラミック部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204345B1 (ko) | 더어미스터 | |
| KR100204255B1 (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
| CN103247439B (zh) | 陶瓷电子部件 | |
| JP2591205B2 (ja) | サーミスタ | |
| KR101547677B1 (ko) | 세라믹 전자부품 | |
| CN214099309U (zh) | 线圈部件 | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JP3368845B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JPH08316012A (ja) | チップ型電子部品の製造方法 | |
| JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3622853B2 (ja) | サーミスタ | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP3320096B2 (ja) | 積層型インダクタおよびその製造方法 | |
| JPH08115804A (ja) | 表面実装型セラミック電子部品とその製造方法 | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| CN218826459U (zh) | 电子部件以及线圈部件 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| CN214410896U (zh) | 一种压敏电阻 | |
| JPH0611015B2 (ja) | チツプコイルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |