CN214410896U - 一种压敏电阻 - Google Patents
一种压敏电阻 Download PDFInfo
- Publication number
- CN214410896U CN214410896U CN202120746818.3U CN202120746818U CN214410896U CN 214410896 U CN214410896 U CN 214410896U CN 202120746818 U CN202120746818 U CN 202120746818U CN 214410896 U CN214410896 U CN 214410896U
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- varistor
- piezoresistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
本实用新型提供了一种压敏电阻，所述的压敏电阻包括层叠设置的至少一层电阻层，所述的电阻层包括基材，所述基材的至少一侧表面为贴片面，所述的贴片面上间隔设置有至少两个电极层，相邻所述电极层之间以及电极层与基材边缘之间形成绝缘区，所述绝缘区设置有无机材料层，所述基材与无机材料层接触的一侧形成渗透层。本实用新型通过采用多个电极层和基材之间形成回路串联和并联关系，通过电极层间放电，降低电阻发热量；并且通过设置多层电阻层，进一步地提高电阻的散热性能，降低发热量，有效地提高压敏电阻的雷击性能；此外，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性。
Description
技术领域
本实用新型属于压敏电阻技术领域，尤其涉及一种压敏电阻。
背景技术
压敏电阻是一种限压型保护器件。利用压敏电阻的非线性特性，当过电压出现在压敏电阻的两极间，压敏电阻可以将电压钳位到一个相对固定的电压值，从而实现对后级电路的保护，其主要用于电源系统、安防系统、通信系统、汽车电子系统或家用电器等。
业内普遍使用的压敏电阻为引线型结构，不利于小型化，且占用面积比较大，不适应表面贴装需要，无法实现生产的自动化，更无法满足电子集成化使用要求。因此，过压保护领域更需要一种低成本、小体积、满足自动化生产的一种贴片式压敏电阻。
CN111312460A公开了一种片状压敏电阻，其在素体内包含两个功能层，即第一功能层和第二功能层，两个功能层具有实质上相同的静电电容。在片状压敏电阻中，通过碱金属含有部，素体从外表面被高电阻化，但碱金属含有部未到达第一功能层和第二功能层。因此，碱金属含有部不会影响到第一功能层和第二功能层的静电电容，抑制片状压敏电阻的寄生电容。因此，片状压敏电阻包含抑制了电容偏差的两个功能层。
CN110911073A公开了一种叠层片式压敏电阻及其制作方法，该方法包括以下步骤：S1、在玻璃陶瓷材料的下基板上形成第一侧电极层；S2、在所述第一侧电极层上形成玻璃陶瓷材料的中空腔体结构层，所述中空腔体结构层具有一圈连续的外周壁，由所述外周壁围成一个中间空腔；S3、在所述中间空腔内填充压敏材料填充层；S4、在所述中空腔体结构层和所述压敏材料填充层上形成第二侧电极层；S5、在最后形成的电极层上形成玻璃陶瓷材料的上基板；S6、经过处理以完成成品制备。该实用新型的叠层片式压敏电阻不仅无需经过任何复杂的表面处理过程，而且还可有效提升产品表面绝缘特性，并有利于提升产品的通流、能量或压敏电压。
CN203673907U公开了一种切断保护型压敏电阻，包括氧化锌压敏电阻瓷片、上铜脚、下铜脚、环氧树脂表层和弹性铜脚，上铜脚和下铜脚分别设置在氧化锌压敏电阻瓷片的上下表面，环氧树脂表层包裹本体、在本体中心所对上铜脚表面设有裸露窗口，其弹性铜脚包括经弯折形成的焊接内端、斜面的弹性滑坡段、水平定位段和外接端，弹性铜脚的焊接内端通过低温焊锡焊接在裸露窗口中的上铜脚表面，弹性滑坡段设有分叉脚，分叉脚在弹性滑坡段的内端分离、外端连体，形成具有坡度大于弹性滑坡段的斜面。该电阻使预设的塑胶隔断滑块能够自动滑动完全断开上铜脚上表面与弹性铜脚的焊接点，以完全断开电流的切断保护型压敏电阻。
现有压敏电阻均存在体积大、可靠性差、制备工艺复杂和成本高等问题，因此，如何在保证压敏电阻具有体积小和成本低的情况下，还能够具有制备工艺简单和可靠性强等特点，成为目前迫切需要解决的问题。
实用新型内容
针对现有技术存在的不足，本实用新型的目的在于提供一种压敏电阻，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性，具有体积小、可靠性高、制备工艺简单和成本低等特点。
为达此目的，本实用新型采用以下技术方案：
本实用新型提供了一种压敏电阻，所述的压敏电阻包括层叠设置的至少一层电阻层，所述的电阻层包括基材，所述基材的至少一侧表面为贴片面，所述的贴片面上间隔设置有至少两个电极层，相邻所述电极层之间以及电极层与基材边缘之间形成绝缘区，所述绝缘区设置有无机材料层，所述基材与无机材料层接触的一侧形成渗透层。
本实用新型通过采用多个电极层和基材之间形成回路串联和并联关系，通过基材表面电极形成串并联关系，电流会通过基材内部形成横向、纵向放电模式，有效起到分流效果，降低电阻发热量；并且通过设置多层电阻层，进一步地提高电阻的散热性能，降低发热量，有效地提高压敏电阻的雷击性能；此外，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性，能够达到多个压敏电阻的效果，具有体积小、可靠性高、制备工艺简单和成本低等特点。
本领域技术人员公知的是，压敏电阻的两侧均设置有电极层，本实用新型中对于不是贴片面的一侧必然也设置有电极层，为常规压敏电阻中的公共电极层，即在基材不是贴片面的一侧层叠设置有一片公共电极层，公共电极层覆盖基材的表面。
需要说明的是，其中，并联关系，例如位于同一贴片面上的电极层之间构成并联关系；串联关系，例如电流依次流过贴片面上的电极层，再通过基材进入公平电极面，在由公共电极面进入基材并进入与上述电极层邻近的电极层，从而构成串联关系。
作为本实用新型的一个优选技术方案，相邻所述电极层之间的距离大于等于所述压敏电阻的厚度。
本实用新型通过控制相邻电极层之间的距离大于等于压敏电阻的厚度，从而达到满足有效安全距离的要求，进一步地提高压敏电阻的稳定性和可靠性。
优选地，相邻所述电极层之间的距离为0.76～6.4mm，例如，距离为0.76mm、0.8mm、0.9mm、1.0mm、1.1mm、1.2mm、1.3mm、1.4mm、1.52mm、1.9mm、2.3mm、2.7mm、3.1mm、3.5mm、3.9mm、4.3mm、4.7mm、5.1mm、5.5mm、5.9mm或6.4mm。
优选地，所述压敏电阻的厚度为0.76～3.2mm，例如，厚度为0.76mm、1.0mm、1.3mm、1.6mm、1.9mm、2.2mm、2.5mm、2.8mm、3.0mm或3.2mm。
作为本实用新型的一个优选技术方案，相邻所述电极层之间的绝缘区呈蛇形弯折。
本实用新型通过设置呈蛇形弯折的绝缘区，蛇形绝缘区之间会产生放电，能够更好地提高雷电的通流能力，进一步地提高压敏电阻的可靠性。
作为本实用新型的一个优选技术方案，所述的压敏电阻包括层叠设置的至少两层电阻层。
本实用新型通过设置至少两层电阻层，多层电阻层的总厚度与压敏电阻的设计厚度相同，通过多层电阻层的结构，使不同层上的电极层实现串联和并联连接，使电流通过各个电阻层上电极层实现分流功能，提高通流容量。
优选地，所述电阻层的厚度相同或不同。
作为本实用新型的一个优选技术方案，每一层所述电阻层上，所述贴片面上绝缘区的形状相同或不同。
优选地，每一层所述电阻层上，所述贴片面上绝缘区的形状相同。
需要说明的是，本实用新型对基材、电极层和无机材料层的材质不做具体要求和特殊限定，本领域技术人员可根据实际需求合理选择基材、电极层和无机材料层的材质，例如，所述基材的材质包括ZnO、Bi2O3、Co2O3、Sb2O3、MnO2、MnCO3、NiO、AgNO3、AlNO3、稀土氧化物或高分子导电复合材料中的一种或至少两种的组合；所述电极层的材质包括铜、银、铝、镍或钯银合金中的一种或至少两种的组合；所述的无机材料层的材质包括无机非金属硅材料，可选为玻璃。
作为本实用新型的一个优选技术方案，所述压敏电阻呈长方体或圆柱体。
示例性地，本实用新型提供了一种上述的压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层分别贴装在基材的贴片面上，在绝缘区上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材进行烧结形成无机材料层，烧结后基材与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
作为本实用新型的一个优选技术方案，所述压敏电阻包括至少两层电阻层，重复至少两次步骤(Ⅰ)和(Ⅱ)，至少两层电阻层经层叠后制备得到所述的压敏电阻。
优选地，所述绝缘区的表面进行改性。
优选地，所述改性的方法包括激光刻蚀或机械加工。
本实用新型通过对绝缘区的表面进行改性，增加绝缘区表面的粗糙程度，进一步地提高渗透效果，促进渗透层的形成。
优选地，所述无机材料层烧结的温度为400～850℃，例如，温度为400℃、450℃、500℃、550℃、600℃、650℃、700℃、750℃、800℃或850℃，但并不仅限于所列举的数值，该数值范围内其他未列举的数值同样适用。
本实用新型通过设置烧结温度在400～850℃，具有附着力良好、绝缘性能高的优点，若烧结温度低于400℃，则存在附着力不够导致绝缘性能差的问题；若烧结温度高于850℃，则存在绝缘材料碳化或者融化等的问题。
本实用新型所述的数值范围不仅包括上述例举的点值，还包括没有例举出的上述数值范围之间的任意的点值，限于篇幅及出于简明的考虑，本实用新型不再穷尽列举所述范围包括的具体点值。
与现有技术相比，本实用新型的有益效果为：
本实用新型通过采用多个电极层和基材之间形成回路串联和并联关系，通过基材表面电极形成串并联关系，电流会通过基材内部形成横向、纵向放电模式，有效起到分流效果，降低电阻发热量；并且通过设置多层电阻层，进一步地提高电阻的散热性能，降低发热量，有效地提高压敏电阻的雷击性能；此外，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性，能够达到多个压敏电阻的效果，具有体积小、可靠性高、制备工艺简单和成本低等特点。
附图说明
图1为本实用新型实施例1中提供的压敏电阻的结构示意图；
图2为本实用新型实施例2中提供的压敏电阻的结构示意图；
图3为本实用新型实施例3中提供的压敏电阻的结构示意图；
图4为本实用新型实施例4中提供的压敏电阻的结构示意图；
图5为本实用新型实施例5中提供的压敏电阻的结构示意图；
图6为本实用新型实施例6中提供的压敏电阻的结构示意图。
其中，1-电极层；2-绝缘区；3-基材。
具体实施方式
需要理解的是，在本实用新型的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
需要说明的是，在本实用新型的描述中，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本实用新型中的具体含义。
下面通过具体实施方式来进一步说明本实用新型的技术方案。
在一个具体实施方式中，本实用新型提供了一种压敏电阻，所述的压敏电阻包括层叠设置的至少一层电阻层，电阻层包括基材3，基材3的至少一侧表面为贴片面，贴片面上间隔设置有至少两个电极层1，相邻电极层1之间以及电极层1与基材3边缘之间形成绝缘区2，绝缘区2设置有无机材料层，基材3与无机材料层接触的一侧形成渗透层。其中，基材3不是贴片面的一侧层叠设置有一片公共电极层，公共电极层覆盖基材3的表面。
本实用新型通过采用多个电极层1和基材3之间形成回路串联和并联关系，通过电极层1间放电，降低电阻发热量；并且通过设置多层电阻层，进一步地提高电阻的散热性能，降低发热量，有效地提高压敏电阻的雷击性能；此外，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性，具有体积小、可靠性高、制备工艺简单和成本低等特点。
进一步地，相邻电极层1之间的距离大于等于压敏电阻的厚度，更进一步地，相邻电极层1之间的距离为0.76～6.4mm，压敏电阻的厚度为0.76～3.2mm。本实用新型通过控制相邻电极层1之间的距离大于等于压敏电阻的厚度，从而达到满足有效安全距离的要求，进一步地提高压敏电阻的稳定性和可靠性。
进一步地，相邻电极层1之间的绝缘区2呈蛇形弯折，本实用新型通过设置呈蛇形弯折的绝缘区2，蛇形绝缘区2之间会产生放电，能够更好地提高雷电的通流能力，进一步地提高压敏电阻的可靠性。
进一步地，压敏电阻包括层叠设置的至少两层电阻层，电阻层的厚度相同或不同，每一层电阻层上，贴片面上绝缘区2的形状相同或不同，更进一步地，每一层电阻层上，贴片面上绝缘区2的形状。本实用新型通过设置至少两层电阻层，多层电阻层的总厚度与压敏电阻的设计厚度相同，通过多层电阻层的结构，使不同层上的电极层1实现串联和并联连接，使电流通过各个电阻层上电极层1实现分流功能，提高通流容量。
进一步地，压敏电阻呈长方体或圆柱体。
示例性地，本实用新型提供了一种上述的压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行激光刻蚀改性或机械加工改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为400～850℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
其中，所述压敏电阻包括至少两层电阻层，重复至少两次步骤(Ⅰ)和(Ⅱ)，至少两层电阻层经层叠后制备得到所述的压敏电阻。
实施例1
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图1所示，压敏电阻呈长方体，且为一层电阻层，基材3的一侧表面为贴片面，贴片面上间隔设置有两个电极层1，另一侧表面设置有公共电极层。相邻电极层1之间的距离为2.8mm，压敏电阻的厚度为1.4mm。基材3的材质为氧化锌；电极层1的材质为铜；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行激光刻蚀改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为650℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
实施例2
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图2所示，压敏电阻呈长方体，且为一层电阻层，基材3的一侧表面为贴片面，贴片面上间隔设置有三个电极层1，另一侧表面设置有公共电极层。相邻电极层1之间的距离为0.9mm，压敏电阻的厚度为1.8mm。基材3的材质为氧化镧；电极层1的材质为银；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行机械加工改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为400℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
实施例3
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图3所示的蛇形弯折，压敏电阻呈长方体，且为一层电阻层，基材3的一侧表面为贴片面，贴片面上间隔设置有两个电极层1，另一侧表面设置有公共电极层。相邻电极层1之间的距离为4.6mm，压敏电阻的厚度为2.3mm。基材3的材质为氧化锌；电极层1的材质为钯银合金；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行激光刻蚀改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为850℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
实施例4
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图4所示的蛇形弯折，压敏电阻呈圆柱体，且为一层电阻层，基材3的一侧表面为贴片面，贴片面上间隔设置有两个电极层1，另一侧表面设置有公共电极层。相邻电极层1之间的距离为3.2mm，压敏电阻的厚度为1.6mm。基材3的材质为氧化锌；电极层1的材质为铜；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行机械加工改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为550℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
实施例5
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图5所示，压敏电阻呈圆柱体，且为一层电阻层，基材3的一侧表面为贴片面，贴片面上间隔设置有两个电极层1，另一侧表面设置有公共电极层。相邻电极层1之间的距离为6.4mm，压敏电阻的厚度为3.2mm。基材3的材质为氧化锌；电极层1的材质为铜；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行机械加工改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为750℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)电阻层封装后制备得到所述的压敏电阻。
实施例6
本实施例提供了一种压敏电阻，基于一个具体实施方式中提供的压敏电阻，其中，如图6所示，压敏电阻呈长方体，且为三层厚度相同的电阻层，基材3的两侧表面均为贴片面，贴片面上间隔设置有两个电极层1。相邻电极层1之间的距离为0.76mm，压敏电阻的厚度为0.76mm。基材3的材质为高分子导电复合材料；电极层1的材质为银；无机材料为玻璃。
本实施例还提供了一种上述压敏电阻的制备方法，所述的制备方法具体包括以下步骤：
(Ⅰ)将电极层1分别贴装在基材3的贴片面上，在绝缘区的表面进行激光刻蚀改性，在绝缘区2上涂覆无机材料；
(Ⅱ)将涂覆有无机材料的基材3进行烧结形成无机材料层，烧结的温度为600℃，烧结后基材3与无机材料层接触的一侧形成渗透层，得到所述的电阻层；
(Ⅲ)重复步骤(Ⅰ)和(Ⅱ)三次，三层电阻层经层叠封装后制备得到所述的压敏电阻。
对比例1
本对比例提供了一种压敏电阻，与实施例1相比，其区别在于所述的压敏电阻两侧表面均设置为公共电极层，制备方法和尺寸参数与实施例1完全相同。
利用防雷元件测试仪(FC-2G)测试实施例1和对比例1制备得到的压敏电阻，实施例1的压敏电压为240V，对比例1的压敏电压为480V。
此外，设计压敏电阻的通流容量为2kV/1kA，采用现有技术中型号为EKT3225-471H的压敏电阻，其尺寸为8mm*6.4mm*5mm，而采用本申请所提供的压敏电阻，其尺寸为7.2mm*4.15mm*1.5mm，整体体积减小，尤其在LED行业中，对压敏电阻的厚度和截面积的要求很高，亟需厚度小和占地小的压敏电阻，由此可以说明，本实用新型通过采用多个电极层1和基材3之间形成回路串联和并联关系，通过电极层1间放电，降低电阻发热量；并且通过设置多层电阻层，进一步地提高电阻的散热性能，降低发热量，有效地提高压敏电阻的雷击性能；此外，通过形成的渗透层，有效地阻止使用过程中的飞弧和闪火等现象，提高压敏电阻在使用过程中的可靠性，具有体积小、可靠性高、制备工艺简单和成本低等特点。
申请人声明，以上所述仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，均落在本实用新型的保护范围和公开范围之内。
Claims (10)
1.一种压敏电阻，其特征在于，所述的压敏电阻包括层叠设置的至少一层电阻层，所述的电阻层包括基材，所述基材的至少一侧表面为贴片面，所述的贴片面上间隔设置有至少两个电极层，相邻所述电极层之间以及电极层与基材边缘之间形成绝缘区，所述绝缘区设置有无机材料层，所述基材与无机材料层接触的一侧形成渗透层。
2.根据权利要求1所述的压敏电阻，其特征在于，相邻所述电极层之间的距离大于等于所述压敏电阻的厚度。
3.根据权利要求2所述的压敏电阻，其特征在于，相邻所述电极层之间的距离为0.76～6.4mm。
4.根据权利要求3所述的压敏电阻，其特征在于，所述压敏电阻的厚度为0.76～3.2mm。
5.根据权利要求1所述的压敏电阻，其特征在于，相邻所述电极层之间的绝缘区呈蛇形弯折。
6.根据权利要求1所述的压敏电阻，其特征在于，所述的压敏电阻包括层叠设置的至少两层电阻层。
7.根据权利要求6所述的压敏电阻，其特征在于，所述电阻层的厚度相同或不同。
8.根据权利要求6所述的压敏电阻，其特征在于，每一层所述电阻层上，所述贴片面上绝缘区的形状相同或不同。
9.根据权利要求6所述的压敏电阻，其特征在于，每一层所述电阻层上，所述贴片面上绝缘区的形状相同。
10.根据权利要求1所述的压敏电阻，其特征在于，所述压敏电阻呈长方体或圆柱体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120746818.3U CN214410896U (zh) | 2021-04-13 | 2021-04-13 | 一种压敏电阻 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120746818.3U CN214410896U (zh) | 2021-04-13 | 2021-04-13 | 一种压敏电阻 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214410896U true CN214410896U (zh) | 2021-10-15 |
Family
ID=78031601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120746818.3U Active CN214410896U (zh) | 2021-04-13 | 2021-04-13 | 一种压敏电阻 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214410896U (zh) |
-
2021
- 2021-04-13 CN CN202120746818.3U patent/CN214410896U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101648392B1 (ko) | 세라믹 전자부품 및 유리 페이스트 | |
| KR101462769B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판 | |
| JP2009054973A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
| KR101535838B1 (ko) | 세라믹 전자부품 | |
| KR101547677B1 (ko) | 세라믹 전자부품 | |
| US7277003B2 (en) | Electrostatic discharge protection component | |
| KR20130053878A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2014103327A (ja) | 積層コンデンサ | |
| CN100444291C (zh) | 芯片式固体电解质电容器及其制造方法 | |
| KR102107032B1 (ko) | 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 | |
| CN101563740B (zh) | 电器件以及电器件的外接触部 | |
| AU6205001A (en) | Electric component, method for the production thereof and use of the same | |
| CN107045938A (zh) | 电子部件 | |
| KR20130052875A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR20150125454A (ko) | 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법 | |
| CN214410896U (zh) | 一种压敏电阻 | |
| CN112951531A (zh) | 一种压敏电阻及其制备方法 | |
| CN112216452B (zh) | 一种叠层片式压敏电阻及其制备方法 | |
| JP2019523545A (ja) | 多層素子及び多層素子を製造するための方法 | |
| CN113643901A (zh) | 芯片型固态铝电解电容器及其制备方法 | |
| JP2003297646A (ja) | チップ型電子部品 | |
| CN212990816U (zh) | 一种单边焊接的厚膜贴片电阻器 | |
| CN217426466U (zh) | 一种堆叠式陶瓷ptc热敏电阻 | |
| CN214847970U (zh) | 一种具有新型薄膜电极图案的贴片式电子元件 | |
| CN209880293U (zh) | 一种防撞电阻贴片器件及灯条组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |