CN104011808A - 贴片电阻器 - Google Patents

贴片电阻器 Download PDF

Info

Publication number
CN104011808A
CN104011808A CN201280063053.7A CN201280063053A CN104011808A CN 104011808 A CN104011808 A CN 104011808A CN 201280063053 A CN201280063053 A CN 201280063053A CN 104011808 A CN104011808 A CN 104011808A
Authority
CN
China
Prior art keywords
film
resistance
circuit
resistive element
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280063053.7A
Other languages
English (en)
Other versions
CN104011808B (zh
Inventor
玉川博词
近藤靖浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201810013314.3A priority Critical patent/CN108242296B/zh
Publication of CN104011808A publication Critical patent/CN104011808A/zh
Application granted granted Critical
Publication of CN104011808B publication Critical patent/CN104011808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种小型并且高电阻的贴片电阻器。贴片电阻器(100)具有：基板(11)；在基板(11)上所形成的第一连接电极(12)以及第二连接电极(13)；和电阻网络，其形成在基板(11)上，且一端侧与第一连接电极(12)连接，另一端侧与第二连接电极(13)连接。在电阻网络中具有电阻电路。电阻电路具有沿着槽(101)的内壁面设置的电阻体膜线(103)。沿着槽(101)的内壁面延伸的电阻体膜线(103)，其长度较长，作为单位电阻体具有高电阻。作为贴片电阻器(100)整体，能够实现高电阻化。

Description

贴片电阻器
技术领域
本发明涉及作为分立(discrete)部件的贴片电阻器。
背景技术
贴片电阻器，以往构成为包括陶瓷等的绝缘基板、在绝缘基板表面将材料糊膏进行丝网印刷而形成的电阻膜、以及与电阻膜连接的电极。此外，为了使贴片电阻器的电阻值符合目标值，而进行了对电阻膜照射激光来刻设微调槽的激光微调(1aser trimming)(参照专利文献1)。
现行技术文献
专利文献1：JP特开2001-76912号公报
发明内容
所要解决的技术问题
现有的贴片电阻器，由于要通过激光微调来使电阻值成为目标值，因此，无法与宽泛的电阻器对应。此外，贴片电阻器，由于年年进行着小型化，因此即使想要开发高电阻件，也会由于电阻膜的配置面积的制约，而使高电阻化很困难。该发明是基于该背景的发明，其主要目的在于，提供一种小型且高电阻的贴片电阻器。
解决技术问题的方法
技术方案1所述的发明，是一种贴片电阻器，包括：基板，其具有电路形成面；第一连接电极以及第二连接电极，形成在所述基板上；和电阻网络，其形成在所述基板上，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接，在所述基板的电路形成面，形成有从该电路形成面向下凹陷至规定深度的槽，所述电阻网络包括电阻电路，该电阻电路具有以横贯所述槽的方式沿着所述槽的内壁面所设置的电阻体膜。
技术方案2所述的发明，根据技术方案1所述的贴片电阻器，其特征在于，所述电阻网络包括多个电阻电路，且还包括为了将任意的电阻电路电组入到所述网络中、或者从所述电阻网络中电切离而可熔断的熔丝膜。技术方案3所述的发明，根据技术方案1或2所述的贴片电阻器，其特征在于，所述电阻体膜包括具有固定宽度且以直线状延伸的线状的电阻体膜线。
技术方案4所述的发明，根据技术方案1～3的任一项所述的贴片电阻器，其特征在于，所述电阻体膜形成为从所述槽的内侧面延伸至该槽外的所述电路形成面，所述贴片电阻器还包括形成为在所述电阻体膜上与形成在所述电路形成面的部分相接的布线膜。技术方案5所述的发明，根据技术方案3所述的贴片电阻器，其特征在于，在俯视观察所述电路形成面时，所述槽呈在规定方向上延伸，所述电阻体膜包括以横贯所述槽的方式沿所述槽的内壁面设置并且在所述槽延伸的长度方向上沿正交方向延伸的、平行排列的多根电阻体膜线。
技术方案6所述的发明，根据技术方案1～5的任一项所述的贴片电阻器，其特征在于，所述电阻体膜由TiN、TiON或TiSiON形成。技术方案7所述的发明，是一种贴片电阻器，包括：基板，其具有电路形成面；形成在所述基板上的第一连接电极以及第二连接电极；电阻网络，其形成在所述基板上，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接，所述电阻网络包括电阻电路，该电阻电路形成在所述基板的电路形成面，且包括呈固定宽度且以直线状延伸的线状的电阻体膜线。
技术方案8所述的发明，根据技术方案7所述的贴片电阻器，其特征在于，所述电阻网络包括多个电阻电路，且还包含为了将任意的电阻电路电组入到所述电阻网络中、或从所述电阻网络中电切离而可熔断的熔丝膜。技术方案9所述的发明，根据技术方案7或8所述的贴片电阻器，其特征在于，在所述电阻体膜线上具有在线方向上隔开固定间隔而层叠的导体膜，未层叠所述导体膜的所述固定间隔部分的电阻体膜构成1个单位电阻体。
技术方案10所述的发明，根据技术方案9所述的贴片电阻器，其特征在于，在所述电阻体膜线上层叠的所述导体膜和所述熔丝膜包括在同一层上形成的相同材料的金属膜。技术方案11所述的发明，根据技术方案8～10的任一项所述的贴片电阻器，其特征在于，所述电阻电路包括将多个所述单位电阻体串联连接的电阻电路。
技术方案12所述的发明，根据技术方案1～11的任一项所述的贴片电阻器，其特征在于，所述电阻体膜线由TiN、TiON或TiSiON形成。
发明效果
根据技术方案1所述的发明，具备在基板的电路形成面形成槽、且具有沿该槽的内壁面延伸的电阻体膜的电阻电路。因此，能够延长电阻电路中所具备的电阻体膜的长度，能够提高电阻值。此外，为了实现高电阻化，由于可以不扩大电路形成面，因此能够实现贴片电阻器的小型化以及高电阻化两者。
根据技术方案2所述的发明，能够通过熔断熔丝膜，而将任意的电阻电路电组入到电阻网络中、或从电阻网络中电分离。因此，在能够进行电阻网络的电阻值的调整的同时，还能够不改变基本设计地使贴片电阻器的电阻值与多种要求电阻值一致。由此，能够提供相同的基本设计的贴片电阻器、即：将其电阻值设为所要求的电阻值的贴片电阻器。即使在所要求的电阻值为高电阻的情况下，也能够良好地应对。
根据技术方案3所述的发明，能够通过使用电阻体膜线来使电阻电路的电阻值高电阻化。根据技术方案4所述的发明，能够将槽内延伸的电阻体膜分别设为单位电阻体。此外，能够将在槽内延伸的电阻体膜容易地与熔丝膜或第一连接电极或第二连接电极连接。
根据技术方案5所述的发明，能够设为实现了高电阻化的贴片电阻器。根据技术方案6所述的发明，能够设为可良好地形成电阻体膜的贴片电阻器。根据技术方案7所述的发明，能够设为能够正确地设定电阻值、并且能够高电阻化的贴片电阻器。
根据技术方案8所述的发明，能够设为容易调整电阻值的被高电阻化的贴片电阻器。根据技术方案9所述的发明，能够设为能够通过单位电阻体的串联连接来正确地设定电阻值的贴片电阻器。根据技术方案10所述的发明，能够容易制造地通过较少的工艺而简单地一次形成多种金属膜(导体膜)。
根据技术方案11所述的发明，能够设为容易调整电阻值的被高电阻化的贴片电阻器。根据技术方案12所述的发明，能够提供可良好地形成电阻体膜的贴片电阻器。
附图说明
图1A是表示第一发明的一实施方式的贴片电阻器10的外观结构的图解性立体图，图1B是表示在基板上安装了贴片电阻器10的状态的侧视图。
图2是贴片电阻器10的俯视图，表示第一连接电极12、第二连接电极13以及电阻网络14的配置关系和电阻网络14的俯视时的结构的图。
图3A是对图2所示的电阻网络14的一部分进行放大描绘的俯视图。
图3B是沿着图3A的B-B线的剖视图。
图3C是沿着图3A的C-C线的剖视图。
图4A、图4B、图4C是通过电路符号以及电路图来表示电阻体膜线20以及导体膜21的电特征的图。
图5A是包含对图2所示的贴片电阻器的俯视图的一部分进行放大描绘的熔丝膜F的区域的部分放大俯视图，图5B是表示沿着图5A的B-B的截面构造的图。
图6是图解性表示连接图2所示的电阻网络14中的多种电阻单位体的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻单位体的连接关系的图。
图7是电阻网络14的电路图。
图8是贴片电阻器30的俯视图，表示第一连接电极12、第二连接电极13以及电阻网络14的配置关系、和电阻网络14的俯视时的结构的图。
图9是图解性表示连接图8所示的电阻网络14中的多种电阻单位体的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻单位体的连接关系的图。
图10是电阻网络14的电路图。
图11A以及图11B是表示图10所示的电路的变形例的电路图。
图12是第一发明的其它实施方式的电阻网络14的电路图。
图13是表示显示具体的电阻值的贴片电阻器中的电阻网络的结构例的电路图。
图14A以及图14B是用于说明第一发明的其它实施方式的贴片电阻器90的主要部构造的图解性俯视图。
图15A是表示第一发明的其它实施方式的贴片电阻器100的主要部构造的图解性剖视图，图15B是沿着图15A的箭头B看到的图解性部分俯视图。
图16是第一发明的一实施例的分立部件1的电路图。
图17是说明从晶片切取贴片电阻器的图解图。
图18A是表示第二发明的一实施方式的贴片电阻器210的外观结构的图解性立体图，图18B是表示在基板上安装了贴片电阻器210的状态的侧视图。
图19是贴片电阻器210的俯视图，表示第一连接电极212、第二连接电极213以及电阻网络214的配置关系、和电阻网络214的俯视时的结构的图。
图20A是对图19所示的电阻网络214的一部分进行放大描绘的俯视图。
图20B是沿着图20A的B-B线的剖视图。
图20C是沿着图20A的C-C线的剖视图。
图21A、图21B以及图21C，是通过电路符号以及电路图来表示电阻体膜线220以及导体膜221的电特征的图。
图22A是包含对图19所示的贴片电阻器的俯视图的一部分进行放大描绘的熔丝膜F的区域的部分放大俯视图，图22B是表示沿着图22A的B-B的截面构造的图。
图23是图解性表示连接图19所示的电阻网络214中的多种电阻单位体的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻单位体的连接关系的图。
图24是电阻网络214的电路图。
图25是贴片电阻器230的俯视图，表示第一连接电极212、第二连接电极213以及电阻网络214的配置关系、和电阻网络214的俯视时的结构的图。
图26是图解性表示连接图25所示的电阻网络214中的多种电阻单体的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻单位体的连接关系的图。
图27是电阻网络214的电路图。
图28A以及图28B是表示图27所示的电路的变形例的电路图。
图29是第二发明的其它实施方式的电阻网络214的电路图。
图30是表示显示具体的电阻值的贴片电阻器中的电阻网络的结构例的电路图。
图31A是表示第二发明的其它实施方式的贴片电阻器260的主要部构造的图解性剖视图，图31B是图31A的图解性俯视图，图31C是图31A的贴片电阻器260的电路图。
图32是表示第二发明的其它实施方式的贴片电阻器270的主要部的构造的图解性纵剖视图。
图33是表示第二发明的其它实施方式的贴片电阻器270的主要部的构造的图解性纵剖视图。
图34是第二发明的其它实施方式的贴片电阻器280的俯视图。
图35是图解性表示沿着图34的A-A的截面构造的剖视图。
图36是第二发明的一实施例的分立部件201的电路图。
图37是说明从晶片切取贴片电阻器的图解图。
具体实施方式
以下，参照附图详细说明第一发明以及第二发明的实施方式。[1]针对第一发明，参照附图详细说明第一发明的实施方式。图1A是表示第一发明的一实施方式的贴片电阻器10的外观结构的图解性立体图，图1B是表示在基板上安装了贴片电阻器10的状态的侧视图。
参照图1A，第一发明的一实施方式的贴片电阻器10具有：在基板11上形成的第一连接电极12；第二连接电极13；和电阻网络14。基板11，是俯视时呈大致长方形状的长方体形状，作为一个示例，长边方向的长度L＝0.3mm，短边方向的宽度W＝0.15mm，厚度T＝0.1mm左右大小的微小贴片。基板11，能够由例如硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板11是硅基板的情况为例进行说明。
贴片电阻器10，如图17所示，是通过在晶片Wa(可以是硅晶片等半导体晶片，或者是导体晶片或非导电性的晶片等)上以格子状形成多个贴片电阻器10，并切断晶片Wa分离为各个贴片电阻器10而得到的。在硅基板11上，第一连接电极12是沿着硅基板11的一个短边111而设置的在短边111方向上较长的矩形电极。第二连接电极13是沿着硅基板11上的另一个短边112而设置的在短边112方向上较长的矩形电极。电阻网络14被设置于硅基板11上的由第一连接电极12与第二连接电极13夹着的中央区域(电路形成面或元件形成面)。此外，电阻网络14的一端侧与第一连接电极12电连接，电阻网络14的另一端侧与第二连接电极13电连接。这些第一连接电极12、第二连接电极13以及电阻网络14，例如，作为一个示例，能够在硅基板11上使用半导体制造工序来设置。
第一连接电极12以及第二连接电极13，分别作为外部连接电极而发挥功能。在电路基板15上安装贴片电阻器10的状态下，如图1B所示，第一连接电极12以及第二连接电极13，分别通过焊料16与电路基板15的电路(未图示)进行电及机械连接。此外，作为外部连接电极而发挥功能的第一连接电极12以及第二连接电极13，为了焊料润湿性的提高以及可靠性的提高，而优选由金(Au)形成，或在表面实施镀金。
图2是贴片电阻器10的俯视图，表示第一连接电极12、第二连接电极13以及电阻网络14的配置关系、和电阻网络14的俯视时的结构(布局图案)。参照图2，贴片电阻器10包括：第一连接电极12，其配置为长边沿着硅基板上表面的一个短边111且俯视时呈大致矩形；第二连接电极13，其配置为长边沿着硅基板上表面的另一个短边112且俯视时呈大致矩形；和在第一连接电极12以及第二连接电极13间的俯视时呈矩形的区域所设置的电阻网络14。
在电阻网络14中，具有在硅基板11上以矩阵状排列的具有相等电阻值的多个单位电阻体R(在图2的示例中，构成为：沿着行方向(硅基板的长边方向)排列有8个单位电阻体R，沿着列方向(硅基板的宽度方向)排列有44个单位电阻体R，合计包含352个单位电阻体R)。于是，将这些多个单位电阻体R的1～64个的规定个数进行电连接，而形成与所连接的单电阻体R的个数对应的多种电阻电路。所形成的多种电阻电路，通过导体膜C(由导体形成的布线膜)连接成规定的形态。
而且，为了将电阻电路电组入到电阻电路14中、或者从电阻网络14中电切离而设置可熔断的多个熔丝膜F。多个熔丝膜F，沿着第二连接电极13的内侧边，排列为配置区域呈直线状。更具体而言，排列为使多个熔丝膜F以及连接用导体膜C相邻，并配置为使其排列方向呈直线状。
图3A是对图2所示的电阻网络14的一部分进行放大描绘的俯视图。图3B以及图3C，分别是为了说明电阻网络14中的单位电阻体R的构造而描绘的长度方向的纵剖视图(沿着图3A的B-B线的剖视图)以及宽度方向的纵剖视图(沿着图3A的C-C线的剖视图)。参照图3A、图3B以及图3C，对单位电阻体R的结构进行说明。
在作为基板的硅基板11的上表面形成绝缘层(SiO2)19，并在绝缘层19上配置了电阻体膜20。电阻体膜20由TiN、TiON或TiSiON形成。该电阻体膜20被设为：在第一连接电极12与第二连接电极13之间平行地以直线状延伸的多根电阻体膜(以下，称为“电阻体膜线”)，电阻体膜线20，有时在线方向上在规定的位置被切断。在电阻体膜线20上，层叠有作为导体膜片21的铝膜。各导体膜片21，在电阻体膜线20上，沿线方向隔开固定间隔R而被层叠。
若以电路符号表示该结构的电阻体膜线20以及导体膜片21的电特征，则如图4A～图4B那样。即，如图4A所示，规定间隔R的区域的电阻体膜线20部分，分别形成固定的电阻值r的单位电阻体R。层叠了导体膜片21的区域，通过该导体膜片21使电阻体膜线20短路。因此，形成由图4B所示的电阻r的单位电阻体R的串联连接构成的电阻电路。
此外，由于相邻的电阻体膜线20彼此通过电阻体膜线20以及导体膜片21连接，因此图3A所示的电阻网络构成了图4C所示的电阻电路。在此，简单说明电阻网络14的制造工艺的一个示例。(1)对硅基板11的表面进行热氧化，并形成作为绝缘层19的二氧化硅(SiO2)。(2)然后，通过溅射，在绝缘层19上，整面形成TiN、TiON或TiSiON的电阻体膜20。(3)进而，通过溅射，在电阻体膜20上层叠铝(Al)的导体膜21。(4)之后，使用光刻工艺，例如，通过干法蚀刻选择性地去除导体膜21以及电阻体膜20，如图3A所示，得到俯视时将在行方向上延伸的固定宽度的电阻体膜线20以及导体膜21隔开固定间隔而在列方向上排列的结构。此时，还会局部形成切断了电阻体膜线20以及导体膜21的区域。(5)接着，选择性地去除电阻体膜线20上层叠的导体膜21。其结果，得到在电阻体膜线20上隔开固定间隔R而层叠了导体膜片21的结构。(6)之后，堆积作为保护膜的SiN膜22，进而在该膜22上作为层叠保护层的聚酰亚胺层23。
在该实施方式中，在硅基板上11所形成的电阻网络14所包含的单位电阻体R包括：电阻体膜线20；和在电阻体膜线20上沿线方向隔开固定间隔而层叠的多个导体膜片21，未层叠导体膜片21的固定间隔R部分的电阻体膜线20构成一个单位电阻体R。构成单位电阻体R的电阻体膜线20，其形状以及大小完全相等。因此，基于基板上制作的相同形状且相同大小的电阻体膜成为大致相同值的这一特性，在硅基板11上以矩阵状排列的多个单位电阻体R具有相等的电阻值。
电阻体膜线20上层叠的导体膜片21，形成单位电阻体R，并发挥用于连接多个单位电阻体R来构成电阻电路的连接用导体膜的作用。图5A是包含对图2所示的贴片电阻器10的俯视图的一部分进行放大描绘的熔丝膜F的区域的部分放大俯视图，图5B是表示沿着图5A的B-B的截面构造的图。
如图5A以及图5B所示，熔丝膜F，也由电阻体膜20上所层叠的导体膜21形成。即，在与形成单位电阻体R的电阻体膜线20上层叠的导体膜片21相同的层，由与导体膜片21相同的金属材料即铝(Al)形成。此外，导体膜片21，如前所述，为了形成电阻电路，还被用作电连接多个单位电阻体R的连接用导体膜C。
也就是说，在电阻体膜20上所层叠的同一层中，单位电阻体R形成用的导体膜、用于形成电阻电路的连接用导体膜、用于构成电阻网络14的连接用导体膜、熔丝膜以及用于将电阻网络14与第一连接电极12以及第二连接电极13连接的导体膜，使用同一金属材料(例如铝)，通过相同制造工艺(例如，溅射以及光刻工艺)而形成。由此，能够简化该贴片电阻器10的制造工艺，而且可利用共同的掩模同时形成各种导体膜。而且，与电阻体膜20之间的校准性也会得到提高。
图6是图解性表示连接图2所示的电阻网络14中的多种电阻电路的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻电路的连接关系的图。参照图6，在第一连接电极12上连接了电阻网络14所包含的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接构成，其另一端与熔丝膜F1连接。
在熔丝膜F1和连接用导体膜C2上，连接了由64个单位电阻体R的串联连接构成的电阻电路R64的一端以及另一端。在连接用导体膜C2和熔丝膜F4上，连接了由32个单位电阻体R的串联连接构成的电阻电路R32的一端以及另一端。在熔丝膜F4和连接用导体膜C5上，连接了由32个单位电阻体R的串联连接构成的电阻电路体32的一端以及另一端。
在连接用导体膜C5和熔丝膜F6上，连接了由16个单位电阻体R的串联连接构成的电阻电路16的一端以及另一端。在熔丝膜F7以及连接用导体膜C9上，连接了由8个单位电阻体R的串联连接构成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及熔丝膜F10上，连接了由4个单位电阻体R的串联连接构成的电阻电路R4的一端以及另一端。
在熔丝膜F11以及连接用导体膜C12上，连接了由2个单位电阻体R的串联连接构成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔丝膜F13上，连接了由1个单位电阻体R形成的电阻电路体R1的一端以及另一端。在熔丝膜F13以及连接用导体膜C15上，连接了由2个单位电阻体R的并联连接构成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔丝膜F16上，连接了由4个单位电阻体R的并联连接构成的电阻电路R/4的一端以及另一端。在熔丝膜F16以及连接用导体膜C18上，连接了由8个单位电阻体R的并联连接构成的电阻电路R/8的一端以及另一端。在连接用导体膜C18以及熔丝膜F19上，连接了由16个单位电阻体R的并联连接构成的电阻电路R/16的一端以及另一端。
在熔丝膜F19以及连接用导体膜C22上，连接了由32个单位电阻体R的并联连接构成的电阻电路R/32。多个熔丝膜F以及连接用导体膜C中，分别以直线状配置熔丝膜F1、连接用导体膜C2、熔丝膜F3、熔丝膜F4、连接用导体膜C5、熔丝膜F6、熔丝膜F7、连接用导体膜C8、连接用导体膜C9、熔丝膜F10、熔丝膜F11、连接用导体膜C12、熔丝膜F13、熔丝膜F14、连接用导体膜C15、熔丝膜F16、熔丝膜F17、连接用导体膜C18、熔丝膜F19、熔丝膜F20、连接用导体膜C21、连接用导体膜C22来对它们进行串联连接。若各熔丝膜F被熔断，则构成为与熔丝膜F相邻连接的连接用导体膜C之间的电连接被切断。
若以电路图表示该结构，则如图7那样。即，在未熔断所有熔丝膜F的状态下，电阻网络14构成为在第一连接电极12以及第二连接电极13之间设置的由8个单位电阻体R的串联连接构成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值r设为r＝80Ω，则构成通过8r＝640Ω的电阻电路使第一连接电极12以及第二连接电极13连接的贴片电阻器10。
此外，基准电阻电路R8以外的多种电阻电路，分别并联连接了熔丝膜F，由于各熔丝膜F而使多种电阻电路处于被短路的状态。即，基准电阻电路R8串联连接了12种13个电阻电路R64～R/32，但各电阻电路由于各个并联连接的熔丝膜F而被短路，因此在电特性上，各电阻电路未被组入电阻网络14。
该实施方式的贴片电阻器10，根据所要求的电阻值，选择性地例如通过激光来熔断熔丝膜F。由此，并联连接的熔丝膜F被熔断的电阻电路会被组入电阻网络14。因此，能够设为一种使电阻网络14的整体电阻值具有串联连接与被熔断的熔丝膜F对应的电阻电路而被组入的电阻值的电阻网络。
若换言之，该实施方式的贴片电阻器10，能够通过选择性地熔断与多种电阻电路对应地设置的熔丝膜，而在电阻网络中组入多种电阻电路(例如，若熔断F1、F4、F13，则串联连接了电阻电路R64、R32、R1)。此外，多种电阻电路，由于其电阻值已分别被决定，因此可以说，只要以数字方式调整电阻网络14的电阻值，就能够设为具有所要求的电阻值的贴片电阻器10。
此外，多种电阻电路具备：具有相等电阻值的单位电阻体R以1个、2个、4个、8个、16个、32个以及64个这样的等比数列增加单位电阻体R的个数而被串联连接的多种串联电阻电路；以及相等电阻值的单位电阻体R以2个、4个、8个、16个以及32个这样的等比数列增加单位电阻体R的个数而被并联连接的多种并联电阻电路。此外，它们在因熔丝膜F而被短路的状态下被串联连接。因此，通过选择性地熔断熔丝膜F，能够将电阻网络14整体的电阻值，在从小的电阻值至大的电阻值这样较宽的范围内设定为任意的电阻值。
图8是第一发明的其它实施方式的贴片电阻器30的俯视图，表示第一连接电极12、第二连接电极13以及电阻网络14的配置关系、和电阻网络14的俯视时的结构。贴片电阻器30与前述的贴片电阻器10的不同之处是电阻网络14中的单位电阻体R的连接方式。
即，在贴片电阻器30的电阻网络14中具有在硅基板上以矩阵状排列的具有相等电阻值的多个单位电阻体R(在图8的结构中，沿行方向(硅基板的长边方向)排列8个单位电阻体R，沿列方向(硅基板的宽度方向)排列44个单位电阻体R这样包括合计352个单位电阻体R的结构)。并且，电连接了这些多个单位电阻体R的1～128个的规定个数，形成多种电阻电路。所形成的多种电阻电路，通过作为网络连接单元的导体膜以及熔丝膜F以并联方式被连接。多个熔丝膜F，沿着第二连接电极13的内侧边被排列为使配置区域呈直线状，若熔丝膜F被熔断，则构成为使与熔丝膜连接的电阻电路从电阻网络14中被电切离。
此外，由于构成电阻网络14的多个单位电阻体R的构造、或连接用导体膜、熔丝膜F的构造与前面说明的贴片电阻器10中的对应部位的构造相同，因此，在此省略说明。图9是图解性表示图8所示的电阻网络中的多种电阻电路的连接方式、将它们连接的熔丝膜F的排列关系、和连接于熔丝膜F的多种电阻电路的连接关系的图。
参照图9，在第一连接电极12上，连接了电阻网络14中所包含的基准电阻电路R/16的一端。基准电阻电路R/16由16个单位电阻体R的并联连接构成，其另一端与连接着余下的电阻电路的连接用导体膜C连接。在熔丝膜F1和连接用导体膜C上，连接了由128个单位电阻体R的串联连接构成的电阻电路R128的一端以及另一端。
在熔丝膜F5和连接用导体膜C上，连接了由64个单位电阻体R的串联连接构成的电阻电路R64的一端以及另一端。在熔丝膜F6和连接用导体膜C上，连接了由32个单位电阻体R的串联连接构成的电阻电路R32的一端以及另一端。在熔丝膜F7和连接用导体膜C上，连接了由16个单位电阻体R的串联连接构成的电阻电路R16的一端以及另一端。
在熔丝膜F8和连接用导体膜C上，连接了由8个单位电阻体R的串联连接构成的电阻电路R8的一端以及另一端。在熔丝膜F9和连接用导体膜C上，连接了由4个单位电阻体R的串联连接构成的电阻电路R4的一端以及另一端。在熔丝膜F10和连接用导体膜C上，连接了由2个单位电阻体R的串联连接构成的电阻电路R2的一端以及另一端。
在熔丝膜F11和连接用导体膜C上，连接了由1个单位电阻体R的串联连接构成的电阻电路R1的一端以及另一端。在熔丝膜F12和连接用导体膜C上，连接了由2个单位电阻体R的并联连接构成的电阻电路R/2的一端以及另一端。在熔丝膜F13和连接用导体膜C上，连接了由4个单位电阻体R的并联连接构成的电阻电路R/4的一端以及另一端。
熔丝膜F14、F15、F16被电连接，在这些熔丝膜F14、F15、F16和连接用导体C上，连接了由8个单位电阻体R的并联连接构成的电阻电路R/8的一端以及另一端。熔丝膜F17、F18、F19、F20、F21被电连接，在这些熔丝膜F17～F21和连接用导体膜C上，连接了由16个单位电阻体R的并联连接构成的电阻电路R/16的一端以及另一端。
熔丝膜F具有21个熔丝膜F1～F21，它们全部与第二连接电极13连接。由于是这种结构，因此若连接电阻电路的一端的任一个熔丝膜F被熔断，则可使一端与该熔丝膜F连接的电阻电路从电阻网络14中被电切离。
若用电路图表示图9的结构、即贴片电阻器30所具备的电阻网络14的结构，则如图10那样。在所有的熔丝膜F未被熔断的状态下，电阻网络14在第一连接电极14和第二连接电极13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
此外，基准电阻电路R/16以外的12种电阻电路分别串联连接了熔丝膜F。因此，在具有该电阻网络14的贴片电阻器30中，根据所要求的电阻值，若选择性地例如通过激光熔断熔丝膜F，则与被熔断的熔丝膜F对应的电阻电路(串联连接了熔丝膜F的电阻电路)会从电阻网络14中被电切离，能够调整贴片电阻器30的电阻值。
换言之，该实施方式的贴片电阻器30也能够通过选择性地熔断与多种电阻电路对应地设置的熔丝膜，而使多种电阻电路从电阻网络中被电切离。并且，多种电阻电路，由于其电阻值已分别被决定，因此可以说，只要以数字方式调整电阻网络14的电阻值，就能够设为具有所要求的电阻值的贴片电阻器30。
此外，多种电阻电路具备：具有相等电阻值的单位电阻体R以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列增加单位电阻体R的个数而被串联连接的多种串联电阻电路；和相等电阻值的单位电阻体R以2个、4个、8个、16个这样的等比数列增加单位电阻体R的个数而被并联连接的多种并联电阻电路。因此，通过选择性地熔断熔丝膜F，能够将电阻网络14整体的电阻值较精细地且以数字方式设定为任意的电阻值。
此外，在图10所示的电路中，在基准电阻电路R/16以及被并联连接的电阻电路之中的电阻值小的电阻电路中有流动过电流的倾向，在设定电阻时，必须使电阻中流动的额定电流设计得较大。因此，为了使电流分散，也可以变更电阻网络的连接构造，以使图10所示的电路成为图11A所示的电路结构。即，变为以下电路：去除基准电阻电路R/16，并且，被并联连接的电阻电路中，将最小的电阻值设为r，并包含将电阻值r的电阻单位体R1并联连接成多组而得到的结构140。
图11B是表示具体的电阻值的电路图，是包含将80Ω的单位电阻体与熔丝熔丝膜F的串联连接以并联连接成多组而得到的结构140的电路。由此，能够实现流动的电流的分散。图12是以电路图表示第一发明的其它实施方式的贴片电阻器所具有的电阻网络14的电路结构的图。图12所示的电阻网络14的特征是：成为串联连接了多种电阻电路的串联连接与多种电阻电路的并联连接的电路结构。
被串联连接的多种电阻电路，与前面的实施方式相同，按照每个电阻电路并联连接了熔丝膜F，被串联连接的多种电阻电路通过熔丝膜F而全部成为短路状态。因此，若熔断熔丝膜F，则因该熔丝膜F而被短路的电阻电路，会被电组入电阻网络14。另一方面，被并联连接的多种电阻电路，分别串联连接了熔丝膜F。因此，通过熔断熔丝膜F，能够从电阻电路的并联连接中电切离串联连接了熔丝膜F的电阻电路。
作为该结构，例如，能够在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路。因此，能够使用以相等的基本设计构成的电阻网络14来生成从数Ω的小电阻至数MΩ的大电阻的较宽范围的电阻电路。此外，在以更高精度设定电阻值的情况下，若预先切断接近所要求的电阻值的串联连接侧电阻电路的熔丝膜，则能够通过熔断并联连接侧的电阻电路的熔丝膜来进行细微的电阻值的调整，可提高与希望的电阻值的一致性的精度。
图13是表示具有10Ω～1MΩ的电阻值的贴片电阻器中的电阻网络14的具体的构成例的电路图。图13所示的电阻网络14，也成为对因熔丝膜F而被短路的多种电阻电路的串联连接与串联连接了熔丝膜F的多种电阻电路的并联连接进行了串联连接的电路结构。
根据图13的电阻电路，在并联连接侧，能够在精度1％以内设定10～1kΩ的任意电阻值。此外，在串联连接侧的电路中，能够在精度1％以内设定1k～1MΩ的任意电阻值。在使用串联连接侧的电路时，优点在于：通过预先熔断接近所希望的电阻值的电阻电路的熔丝膜F，使得与所希望的电阻值一致，能够更高精度地设定电阻值。
此外，对于熔丝膜F，虽然仅说明了使用与连接用导体膜C相同的层的情况，但也可以在连接用导电膜C部分之上进一步层叠其它导体膜，以使导体膜的电阻值下降。此外，也可以没有电阻体膜，而仅有连接用导体膜C。此外，此时只要不在熔丝膜F上层叠导体膜，就不会使熔丝膜F的熔断性变差。
图14A以及图14B，是用于说明第一发明的其它实施方式的贴片电阻器90的主要部构造的图解性俯视图。例如，在前述的贴片电阻器10(参照图1、图2)、或贴片电阻器30(参照图8)中，若以俯视表示构成电阻电路的电阻体膜线20与导体膜片21的关系，则成为图14A所示的结构。即，如图14A所示，规定间隔R的区域的电阻体膜线20部分形成了一定电阻值r的单位电阻体R。此外，在单位电阻体R的两侧层叠了导体膜片21，并通过该导体膜片21使电阻体膜线20被短路。
在此，在前述的贴片电阻器10以及贴片电阻器30中，形成单位电阻体R的电阻体膜线20部分的长度，例如是12μm，电阻体膜线20的宽度，例如是1.5μm，单位电阻(薄片电阻)是10Ω/□。因此，单位电阻体R的电阻值r为r＝80Ω。然而，例如，在图1、图2所示的贴片电阻器10中，希望不扩大电阻网络14的配置区域，而提高电阻网络14的电阻值，以实现贴片电阻器10的高电阻化。
因此，在该实施方式中的贴片电阻器90中，在变更电阻网络14的布局的同时，还将构成电阻网络中所包含的电阻电路的单位电阻体，设为在俯视下如图14B所示的形状及大小。参照图14B，电阻体膜线20，包括以宽度1.5μm沿直线状延伸的线状的电阻体膜线20。此外，在电阻体膜线20中，规定间隔R’的电阻体膜线20部分，形成了一定电阻值r’的单位电阻体R’。单位电阻体R’的长度，例如，设为17μm。若如此，则单位电阻体R’的电阻值r’与图14A所示的单位电阻体R相比，能够设为几乎2倍的r’＝160Ω的单位电阻体。
此外，电阻体膜线20上层叠的导体膜片21的长度，无论是图14A所示的导体膜片，还是图14B所示的导体膜片，都能够以相同长度构成。所以，通过变更构成电阻网络14中所包含的电阻电路的各单位电阻体R’的布局图案，并设为单位电阻体R’能够以串联状连接的布局图案，而使贴片电阻器90实现了高电阻化。
图15A是表示第一发明的其它实施方式的贴片电阻器100的主要部构造的图解性剖视图，图15B是沿着图15A的箭头B看到的图解性部分俯视图。首先，参照图15A，贴片电阻器100，具有作为基板的硅基板11，在硅基板11的上表面形成了绝缘层(SiO2)19。绝缘层19的表面成为电路形成面。在贴片电阻器100中，通过干法蚀刻等形成从电路形成面即绝缘层19的表面朝向硅基板11向下凹陷至规定深度的槽101，槽101的内壁面以及底面，例如通过热氧化而由SiO2的绝缘膜102覆盖。绝缘膜102，与在硅基板11的上表面形成的绝缘层19相连接而呈一体。
在硅基板11上表面的绝缘层19以及槽101内的绝缘膜102上形成了电阻体膜103。电阻体膜103，由TiN、TiON或TiSiON形成。电阻体膜103，沿着槽101的内壁面以及底面被设置在绝缘膜102上，以使横贯各槽101。
参照图15B，槽101在硅基板11的面方向沿长边延伸，多个槽101以等间隔平行地形成为直线状。此外，以横贯绝缘层19的上表面以及槽101的方式沿着槽101的内壁面而在绝缘膜102上所形成的电阻体膜103，按顺序横贯槽101地延伸。此外，电阻体膜103，在槽101的长度方向上沿正交方向延伸。电阻体膜103被设为平行延伸的多根电阻体膜(以下称为“电阻体膜线”)，且包括平行延伸的多个电阻体膜线103。
此外，在绝缘层19上所配置的部分的电阻体膜线103上，层叠有作为导体膜片21的铝膜。在层叠了电阻体膜103中的导体膜片21的部分中，电阻体膜103的电阻被导体膜片21短路。因此，在图15A以及图15B所示的贴片电阻器100中，沿着槽101的内壁面以及底面而延伸的电阻体膜线103部分，形成单位电阻体R”。形成单位电阻体R”的电阻体膜线103的长度，能够通过调整槽101的深度而设定为规定长度(例如，槽101的深度能够设为数10μm～100μm)。因此，能够提高单位电阻体R”的电阻值。其结果，贴片电阻器100作为整体，成为实现了高电阻化的贴片电阻器。
此外，在该实施方式中，虽然为了提高电阻值精度而设置了导电膜21，但在使高电阻化优先的情况下，也能够设为不设置导电膜21的结构。第一发明，在以上说明的实现了高电阻化的贴片电阻器中，通过适当组合来生成用于各高电阻化的结构，能够作为高电阻的贴片电阻器。图16是表示在上述贴片电阻器中组入其它电路的分立部件1的电路结构的图。
分立部件1，是例如将二极管55与电阻电路14串联连接的部件。该分立部件1成为包括二极管55的贴片型分立部件。而且，不局限于如该示例这样的贴片型，作为具有上述电阻电路14的分立部件，也能够应用第一发明。第一发明并不局限于以上说明的实施方式，在技术方案的范围所记载的事项的范围内，能够实施各种设计变更。例如，可以代替槽，而在基板上形成凸板图案，并沿其表面形成电阻体膜，增长电阻体膜的长度来实现高电阻化。[2]针对第二发明，第二发明具有如下特征。
A1.一种贴片电阻器，包括：基板，其具有电路形成面；在所述基板上形成的第一连接电极以及第二连接电极；以及电阻网络，其在所述基板上形成，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接，所述电子网络包括：由在所述基板上形成的第一电阻体膜构成的第一电阻电路；在所述第一电阻电路上，由隔着层间绝缘膜而层叠形成的第二电阻体膜构成的第二电阻电路；以及用于串联连接所述第一电阻电路以及所述第二电阻电路的连接电路，所述贴片电阻器还包括：为了将所述电阻网络中所包含的任意的电阻电路电组入到所述电阻网络中、或者从所述电阻网络中电分离而可熔断的熔丝膜。
A2.根据“A1.”所述的贴片电阻器，其特征在于，所述第一电阻体膜以及所述第二电阻体膜具有一定的宽度，且包含以直线状延伸的线状的电阻体膜线。A3.根据“A1.”或“A2.”所述的贴片电阻器，其特征在于，所述第一电阻电路以及所述第二电阻电路形成为俯视时呈相同的布局图案。
A4.根据“A2.”所述的贴片电阻器，其特征在于，所述第一电阻电路以及所述第二电阻电路之中的至少一方，在所述电阻体膜线上，包括在线方向上隔开固定间隔而层叠的多个导体膜片，未层叠所述导体膜片的隔开所述固定间隔的部分的电阻体膜线部分构成一个单位电阻体。A5.根据“A4.”所述的贴片电阻器，其特征在于，所述第一电阻电路包括所述多个导体膜片，在与所述导体膜片的层叠层相同的层，由与所述导体膜片相同的材料形成所述熔丝膜。
A6.根据“A1.”～“A5.”的任一项所述的贴片电阻器，其特征在于，所述电阻网络包括彼此电阻值不同的多种电阻电路。A7.根据“A6.”所述的贴片电阻器，其特征在于，所述熔丝膜，为了选择性地将所述电阻网络中所包含的多种电阻电路电组入到所述电阻网络中、或者从所述电阻网络中电分离而可熔断。
A8.根据“A1.”所述的贴片电阻器，其特征在于，所述第一电阻电路具有由所述第一电阻体膜形成的多个单位电阻体，所述第二电阻电路具有由所述第二电阻体膜形成的多个单位电阻体，通过所述连接电路将所述第二电阻电路中所包含的各单位电阻体与所述第一电阻电路中所包含的各单位电阻体串联连接。
A9.根据“A1.”～“A8.”的任一项所述的贴片电阻器，其特征在于，所述第一电阻体膜以及第二电阻体膜由TiN、TiON或TiSiON形成。A10.一种贴片电阻器，包括：基板，其具有元件形成面；第一电阻体膜，其形成于所述元件形成面；层间绝缘膜，其覆盖所述第一电阻体膜；第二电阻体膜，其形成在所述层间绝缘膜上；过孔，其用于串联连接所述第一电阻体膜以及第二电阻体膜；以及一对外部连接电极，配置于所述元件形成面，且与所述第一电阻体膜或第二电阻体膜相连接
A11.根据“A10.”所述的贴片电阻器，其特征在于，所述第一电阻体膜以及所述第二电阻体膜，在俯视观察所述元件形成面时，具有重合的重叠区域，在该重叠区域中，通过所述过孔使两电阻体膜相互电连接。A12.根据“A10.”或“A11.”所述的贴片电阻器，其特征在于，所述第一电阻体膜以及所述第二电阻体膜，由TiN、TiN或TiSiON形成。
A13.根据“A10.”～“A12.”的任一项所述的贴片电阻器，其特征在于，所述第一电阻体膜以及所述第二电阻体膜，分别被图案化为规定的电阻电路形态。A14.一种贴片电阻器，包括：基板，其具有电路形成面；形成于所述基板上的第一连接电极以及第二连接电极；以及在所述基板上形成，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接的电阻网络，所述电阻网络包括：在位于所述基板上的所述第一连接电极以及第二连接电极间的电路形成面上所形成的第一电阻电路；在所述第一连接电极以及第二连接电极的至少一方之下形成的第二电阻电路；以及用于串联连接所述第一电阻电路以及所述第二电阻电路的连接电路。
A15.根据“A14.”所述的贴片电阻器，其特征在于，包括为了将所述电阻网络中所包含的任意电阻电路电组入到在所述电阻网络中、或者从所述电阻网络中电切离而可熔断的熔丝膜。A16.根据“A1.”～“A15.”的任一项所述的贴片电阻器，其特征在于，在俯视观察所述贴片电阻器时，形成所述电阻网络的区域的面积，与所述第一连接电极以及第二连接电极或配置所述一对外部连接电极的区域的面积为大致相等的面积比。
根据“A1.”所述的发明，电阻网络包括隔着层间绝缘膜而层叠形成的第一电阻电路以及第二电阻电路，且能够实现贴片电阻器的小型化以及高电阻化。此外，通过熔断多个熔丝膜的任意的熔丝膜，而使任意的电阻电路电组入电阻网络、或从电阻网络中电切离，由此可进行电阻网络的电阻值的调整，同时，能够不改变基本设计地使贴片电阻器的电阻值符合多种的要求电阻值。由此，能够提供一种基本设计相同的贴片电阻器，即：使其电阻值设为所要求的电阻值的贴片电阻器。而且，即使在所要求的电阻值为高电阻的情况下，也能够很好地应对。
在“A2.”所述的发明中，能够使用电阻体膜线，来分别将第一电阻电路以及第二电阻电路高电阻化。根据“A3.”所述的发明，能够将第一层的第一电阻电路的设计以及第二层的第二电阻电路的设计设为相同设计。因此，能够设为：使电路设计容易、且容易制造的被高电阻化的贴片电阻器。
根据“A4.”所述的发明，能够设为：可正确地设定电阻值，并且容易进行电阻值的调整的被高电阻化的贴片电阻器。根据“A5.”所述的发明，能够设为：制造容易且能够通过比较少的工艺简单地一次形成多种金属膜(导体膜)。根据“A6.”所述的发明，能够设为：容易进行电阻值的调整的被高电阻化的贴片电阻器。
根据“A7.”所述的发明，与“A6.”所述的发明相同，能够设为：容易进行电阻值的调整的被高电阻化的贴片电阻器。根据“A8.”所述的发明，能够提供被高电阻化的贴片电阻器。根据“A9.”所述的发明，能够提供能够良好地形成电阻体膜的贴片电阻器。
根据“A10.”所述的发明，能够提供可实现小型化和高电阻化两者的贴片电阻器。根据“A11.”的发明，能够设为：利用过孔可容易地将第一电阻体膜以及第二电阻体膜串联连接的贴片电阻器。根据“A12.”所述的发明，能够设为可良好地形成电阻体膜的贴片电阻器。
根据“A13.”所述的发明，能够将第一电阻体膜以及第二电阻体膜设为适合各个电阻电路的图案，能够提供具有所希望的高电阻值的贴片电阻器。根据“A14.”所述的发明，能够提供利用作为现有电阻电路的配置对象外的外部电极下方来实现高电阻化的贴片电阻器。
根据“A15.”所述的发明，能够设为：可良好地形成电阻体膜的贴片电阻器。根据“A16.”所述的发明，能够提供极小型的贴片电阻器，即被高电阻化的贴片电阻器。参照附图来详细说明第二发明的实施方式。
图18A是表示第二发明的一实施方式的贴片电阻器210的外观结构的图解性立体图，图18B是表示在基板上安装了贴片电阻器210的状态的侧视图。参照图18A，第二发明的一实施方式的贴片电阻器210具有在基板211上形成的第一连接电极212、第二连接电极213和电阻网络214。基板211，俯视时呈大致长方形状的长方体，作为一个示例，为长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、厚度T＝0.1mm左右大小的微小贴片。基板211能够由例如硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板21为硅基板的情况为例进行说明。
贴片电阻器21，如图37所示，是通过在晶片Wa(可以是硅晶片等半导体晶片、或者是导体晶片或非导电性的晶片等)上以格子状形成多个贴片电阻器210，并切断晶片Wa分离为各个贴片电阻器210而得到的。在硅基板211上，第一连接电极212是沿硅基板211的一个短边311而设置的在短边311方向上较长的矩形电极。第二连接电极213是沿硅基板211上的另一个短边312而设置的在短边312方向上较长的矩形电极。电阻网络214，被设置在由硅基板211上的第一连接电极212与第二连接电极213夹着的中央区域(电路形成面或元件形成面)。此外，电阻网络214的一端侧与第一连接电极212电连接，电阻网络214的另一端与第二连接电极213电连接。这些第一连接电极212、第二连接电极213以及电阻电路网络214，例如作为一个示例，能够在硅基板211上使用半导体制造工艺来设置。
第一连接电极212以及第二连接电极213，分别作为外部连接电极来发挥功能。在电路基板215上安装了贴片电阻器210的状态下，如图18B所示，第一连接电极212以及第二连接电极213，分别通过焊料216与电路基板215的电路进行电及机械连接。而且，作为外部连接电极而发挥功能的第一连接电极212以及第二连接电极213，为了提高焊料润湿性以及提高可靠性，而优选由金(Au)形成，或在表面上实施镀金。
图19是贴片电阻器210的俯视图，表示第一连接电极212、第二连接电极213以及电阻网络214的配置关系、和电阻网络214的俯视时的结构(布局图案)。参照图19，贴片电阻器210包括：第一连接电极212，其配置为长边沿着硅基板上表面的一个短边311上且俯视时呈大致矩形；第二连接电极213，其配置为长边沿着硅基板上表面的另一个短边312且俯视时呈大致矩形；和在第一连接电极212以及第二连接电极213间的俯视时呈矩形的区域所设置的电阻网络214。
在电阻网络214中，具有在硅基板211上以矩阵状排列的具有相等电阻值的多个单位电阻体R(在图19的示例中，构成为：沿着行方向(硅基板的长边方向)排列8个单位电阻体R，沿着列方向(硅基板的宽度方向)排列有44个单位电阻体R，合计包含352个单位电阻体R)。于是，将这些多个单位电阻体R的1～64个规定个数进行电连接，而形成与所连接的单位电阻体R的个数对应的多种电阻电路。所形成的多种电阻电路，通过导体膜C(由导体形成的布线膜)连接成规定的形态。
而且，为了将电阻电路电组入到电阻网络214中、或者从电阻网络214中电切离而设置可熔断的多个熔丝膜F。多个熔丝膜F，沿着第二连接电极213的内侧边，被排列为配置区域呈直线状。更具体而言，排列为使多个熔丝膜F以及连接用导体膜C相邻，并配置为使其排列方向呈直线状。
图20A是对图19所示的电阻网络214的一部分进行放大描绘的俯视图，图20B以及图20C，分别是为了说明电阻网络214中的单位电阻体R的构造而描绘的长度方向的纵剖视图(沿着图20A的B-B线的剖视图)以及宽度方向的纵剖视图(沿着图20A的C-C线的剖视图)。参照图20A、图20B以及图20C，对单位电阻体R的结构进行说明。
在作为基板的硅基板211的上面形成绝缘层(SiO2)219，并在绝缘层219上配置了电阻体膜220。电阻体膜220由TiN、TiON或TiSiON形成。该电阻体膜220被设为：在第一连接电极212与第二连接电极213之间平行地以直线状延伸的多根电阻体膜(以下称为“电阻体膜线”)，电阻体膜线220，有时在线方向上在规定位置被切断。在电阻体膜线220上，层叠有作为导体膜片221的铝膜。各导体膜片221，在电阻体膜线220上，沿线方向隔开固定间隔R而被层叠。
若以电路符记表示该结构的电阻体膜线220以及导体膜片221的电特征，则如图21A～图21C那样。即，如图21A所示，规定间隔R的区域的电阻体膜线220部分，分别形成一定电阻值r的单位电阻体R。层叠了导体膜片221的区域，通过该导体膜片221使电阻体膜线220短路。因此，形成由图21B所示的由电阻r的单位电阻体R的串联连接构成的电阻电路。
此外，由于相邻的电阻体膜线220彼此通过电阻体膜线220以及导体膜片221连接，因此，图20A所示的电阻网络构成了图21C所示的电阻电路。在此，简单说明电阻网络214的制造工艺的一个示例。(1)对硅基板211的表面进行热氧化，并形成作为绝缘层219的二氧化硅(SiO2)层。(2)然后，通过溅射，在绝缘层219上，整面形成TiN、TiON或TiSiON的电阻体膜220。(3)进而，通过溅射，在电阻体膜220上层叠铝(Al)的导体膜221。(4)之后，使用光刻工艺，例如通过干法蚀刻选择性地去除导体膜221以及电阻体膜220，如图20A所示，得到俯视时将在行方向上延伸的固定宽度的电阻体膜线220以及导体膜221隔开固定间隔而在列方向上排列的结构。此时，还会局部形成切断了电阻体膜线220以及导体膜221的区域。(5)接着，选择性地去除电阻体膜线220上层叠的导体膜221。其结果，得到在电阻体膜线220上隔开固定间隔R而层叠了导体膜片221的结构。(6)之后，堆积作为保护膜的SiN膜222，进而在该膜222上层叠作为保护层的聚酰亚胺层223。
在该实施方式中，在硅基板上211所形成的电阻网络214所包含的单位电阻体R包括：电阻体膜线220；和在电阻体膜线220上沿线方向隔开固定间隔而层叠的多个导体膜片221，未层叠导体膜片221的固定间隔R部分的电阻体膜线220构成一个单位电阻体R。构成单位电阻体R的电阻体膜线220，其形状以及大小完全相等。因此，基于基板上制作的相同形状且相同大小的电阻体膜成为大致相同值的这一特性，在硅基板11上以矩阵状排列的多个单位电阻体R具有相等的电阻值。
电阻体膜线220上层叠的导体膜片221，形成单位电阻体R，并发挥用于连接多个单位电阻体R来构成电阻电路的连接用导体膜的作用。图22A是包含对图19所示的贴片电阻器210的俯视图的一部分进行放大描绘的熔丝膜F的区域的部分放大俯视图，图22B是表示沿着图22A的B-B的截面构造的图。
如图22A以及图22B所示，熔丝膜F，也由电阻体膜220上所层叠的导体膜221形成。即，在与形成单位电阻体R的电阻体膜线220上层叠的导体膜片221相同的层，由与导体膜片221相同的金属材料即铝(Al)形成。此外，导体膜片221，如前所述，为了形成电阻电路，还被用作电连接多个单位电阻体R的连接用导体膜C。
也就是说，在电阻体膜220上所层叠的同一层中，单位电阻体R形成用的导体膜、用于形成电阻电路的连接用导体膜、用于构成电阻网络214的连接用导体膜、熔丝膜以及用于将电阻网络214与第一连接电极212以及第二连接电极213连接的导体膜，使用同一金属材料(例如铝)，通过相同制造工艺(例如，溅射以及光刻工艺)而形成。由此，能够简化该贴片电阻器210的制造工艺，而且可利用共同的掩模同时形成各种导体膜。而且，与电阻体膜220之间的校准性也会得到提高。
图23是图解性表示连接图19所示的电阻网络214中的多种电阻电路的连接用导体膜C以及熔丝膜F的排列关系、和与连接于该连接用导体膜C以及熔丝膜F的多种电阻电路的连接关系的图。参照图23，在第一连接电极212上连接了电阻网络214所包含的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接构成，其另一端与熔丝膜F1连接。
在熔丝膜F1和连接用导体膜C2上，连接了由64个单位电阻体R的串联连接构成的电阻电路R64的一端以及另一端。在连接用导体膜C2和熔丝膜F4上，连接了由32个单位电阻体R的串联连接构成的电阻电路R32的一端以及另一端。在熔丝膜F4和连接用导体膜C5上，连接了由32个单位电阻体R的串联连接构成的电阻电路体32的一端以及另一端。
在连接用导体膜C5和熔丝膜F6上，连接了由16个单位电阻体R的串联连接构成的电阻电路16的一端以及另一端。在熔丝膜F7以及连接用导体膜C9上，连接了由8个单位电阻体R的串联连接构成的电阻电路R8的一端以及另一端。在连接用导体膜C9以及熔丝膜F10上，连接了由4个单位电阻体R的串联连接构成的电阻电路R4的一端以及另一端。
在熔丝膜F11以及连接用导体膜C12上，连接了由2个单位电阻体R的串联连接构成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔丝膜F13上，连接了由1个单位电阻体R形成的电阻电路体R1的一端以及另一端。在熔丝膜F13以及连接用导体膜C15上，连接了由2个单位电阻体R的并联连接构成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔丝膜F16上，连接了由4个单位电阻体R的并联连接构成的电阻电路R/4的一端以及另一端。在熔丝膜F16以及连接用导体膜C18上，连接了由8个单位电阻体R的并联连接构成的电阻电路R/8的一端以及另一端。在连接用导体膜C18以及熔丝膜F19上，连接了由16个单位电阻体R的并联连接构成的电阻电路R/16的一端以及另一端。
在熔丝膜F19以及连接用导体膜C22上，连接了由32个单位电阻体R的并联连接构成的电阻电路R/32。多个熔丝膜F以及连接用导体膜C中，分别以直线状配置熔丝膜F1、连接用导体膜C2、熔丝膜F3、熔丝膜F4、连接用导体膜C5、熔丝膜F6、熔丝膜F7、连接用导体膜C8、连接用导体膜C9、熔丝膜F10、熔丝膜F11、连接用导体膜C12、熔丝膜F13、熔丝膜F14、连接用导体膜C15、熔丝膜F16、熔丝膜F17、连接用导体膜C18、熔丝膜F19、熔丝膜F20、连接用导体膜C21、连接用导体膜C22来对它们进行串联连接。若各熔丝膜F被熔断，则构成为与熔丝膜F相邻连接的连接用导体膜C之间的电连接被切断。
若以电路图表示该结构，则如图24那样。即，在未熔断所有熔丝膜F的状态下，电阻网络214构成为在第一连接电极212以及第二连接电极213之间设置的由8个单位电阻体R的串联连接构成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值r设为r＝80Ω，则构成通过8r＝640Ω的电阻电路使第一连接电极212以及第二连接电极213连接的贴片电阻器210。
此外，基准电阻电路R8以外的多种电阻电路，分别并联连接了熔丝膜F，由于各熔丝膜F而使多种电阻电路处于被短路的状态。即，基准电阻电路R8串联连接了12种13个电阻电路R64～R/32，但各电阻电路由于各个并联连接的熔丝膜F而被短路，因此在电特性上，各电阻电路未被组入电阻网络214。
该实施方式的贴片电阻器210，根据所要求的电阻值，选择性地例如通过激光来熔断熔丝膜F。由此，并联连接的熔丝膜F被熔断的电阻电路会被组入电阻网络214。因此，能够设为一种使电阻网络214的整体电阻值具有串联连接与被熔断的熔丝膜F对应的电阻电路而被组入的电阻值的电阻网络。
若换言之，该实施方式的贴片电阻器210，能够通过选择性地熔断与多种电阻电路对应地设置的熔丝膜，而在电阻网络中组入多种电阻电路(例如，若熔断F1、F4、F13，则串联连接了电阻电路R64、R32、R1)。此外，多种电阻电路，由于其电阻值已分别被决定，因此可以说，只要以数字方式调整电阻网络214的电阻值，就能够设为具有所要求的电阻值的贴片电阻器210。
此外，多种电阻电路具备：具有相等电阻值的单位电阻体R以1个、2个、4个、8个、16个、32个以及64个这样的等比数列增加单位电阻体R的个数而被串联连接的多种串联电阻电路；以及相等电阻值的单位电阻体R以2个、4个、8个、16个以及32个这样的等比数列增加单位电阻体R的个数而被并联连接的多种并联电阻电路。此外，它们在因熔丝膜F而被短路的状态下被串联连接。因此，通过选择性地熔断熔丝膜F，能够将电阻网络214整体的电阻值，在从小的电阻值至大的电阻值这样较宽的范围内设定为任意的电阻值。
图25是第二发明的其它实施方式的贴片电阻器230的俯视图，表示第一连接电极212、第二连接电极213以及电阻网络214的配置关系、和电阻网络214的俯视时的结构。贴片电阻器230与前述的贴片电阻器210的不同之处是电阻网络214中的单位电阻体R的连接方式。
即，在贴片电阻器230的电阻网络214中具有在硅基板上以矩阵状排列的具有相等电阻值的多个单位电阻体R(在图25的结构中，沿行方向(硅基板的长边方向)排列8个单位电阻体R，沿列方向(硅基板的宽度方向)排列44个单位电阻体R这样包括合计352个单位电阻体R的结构)。并且，电连接了这些多个单位电阻体R的1～128个的规定个数，形成多种电阻电路。所形成的多种电阻电路，通过作为网络连接单元的导体膜以及熔丝膜F以并联方式被连接。多个熔丝膜F，沿着第二连接电极213的内侧边被排列为使配置区域呈直线状，若熔丝膜F被熔断，则构成为使与熔丝膜连接的电阻电路从电阻网络14中被电切离。
此外，由于构成电阻网络214的多个单位电阻体R的构造、或连接用导体膜、熔丝膜F的构造与前面说明的贴片电阻器210中的对应部位的构造相同，因此，在此省略说明。图26是图解性表示图25所示的电阻网络中的多种电阻电路的连接方式、将它们连接的熔丝膜F的排列关系、和连接于熔丝膜F的多种电阻电路的连接关系的图。
参照图26，在第一连接电极212上，连接了电阻网络214中所包含的基准电阻电路R/16的一端。基准电阻电路R/16由16个单位电阻体R的并联连接构成，其另一端与连接着余下的电阻电路的连接用导体膜C连接。在熔丝膜F1和连接用导体膜C上，连接了由128个单位电阻体R的串联连接构成的电阻电路R128的一端以及另一端。
在熔丝膜F5和连接用导体膜C上，连接了由64个单位电阻体R的串联连接构成的电阻电路R64的一端以及另一端。在熔丝膜F6和连接用导体膜C上，连接了由32个单位电阻体R的串联连接构成的电阻电路R32的一端以及另一端。在熔丝膜F7和连接用导体膜C上，连接了由16个单位电阻体R的串联连接构成的电阻电路R16的一端以及另一端。
在熔丝膜F8和连接用导体膜C上，连接了由8个单位电阻体R的串联连接构成的电阻电路R8的一端以及另一端。在熔丝膜F9和连接用导体膜C上，连接了由4个单位电阻体R的串联连接构成的电阻电路R4的一端以及另一端。在熔丝膜F10和连接用导体膜C上，连接了由2个单位电阻体R的串联连接构成的电阻电路R2的一端以及另一端。
在熔丝膜F11和连接用导体膜C上，连接了由1个单位电阻体R的串联连接构成的电阻电路R1的一端以及另一端。在熔丝膜F12和连接用导体膜C上，连接了由2个单位电阻体R的并联连接构成的电阻电路R/2的一端以及另一端。在熔丝膜F13和连接用导体膜C上，连接了由4个单位电阻体R的并联连接构成的电阻电路R/4的一端以及另一端。
熔丝膜F14、F15、F16被电连接，在这些熔丝膜F14、F15、F16和连接用导体C上，连接了由8个单位电阻体R的并联连接构成的电阻电路R/8的一端以及另一端。熔丝膜F17、F18、F19、F20、F21被电连接，在这些熔丝膜F17～F21和连接用导体膜C上，连接了由16个单位电阻体R的并联连接构成的电阻电路R/16的一端以及另一端。
熔丝膜F具有21个熔丝膜F1～F21，它们全部与第二连接电极213连接。由于是这种结构，因此若连接电阻电路的一端的任一个熔丝膜F被熔断，则可使一端与该熔丝膜F连接的电阻电路从电阻网络214中被电切离。
若用电路图表示图26的结构、即贴片电阻器230所具备的电阻网络214的结构，则如图27那样。在所有的熔丝膜F未被熔断的状态下，电阻网络214在第一连接电极214和第二连接电极213之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
此外，基准电阻电路R/16以外的12种电阻电路分别串联连接了熔丝膜F。因此，在具有该电阻网络214的贴片电阻器230中，根据所要求的电阻值，若选择性地例如通过激光熔断熔丝膜F，则与被熔断的熔丝膜F对应的电阻电路(串联连接了熔丝膜F的电阻电路)会从电阻网络14中被电切离，能够调整贴片电阻器230的电阻值。
换言之，该实施方式的贴片电阻器230也能够通过选择性地熔断与多种电阻电路对应而设置的熔丝膜，而使多种电阻电路从电阻网络中被电切离。并且，多种电阻电路，由于其电阻值已分别被决定，因此可以说，只要以数字方式调整电阻网络214的电阻值，就能够设为具有所要求的电阻值的贴片电阻器230。
此外，多种电阻电路具备：具有相等电阻值的单位电阻体R以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列增加单位电阻体R的个数而被串联连接的多种串联电阻电路；和相等电阻值的单位电阻体R以2个、4个、8个、16个这样的等比数列增加单位电阻体R的个数而被并联连接的多种并联电阻电路。因此，通过选择性地熔断熔丝膜F，能够将电阻网络214整体的电阻值较精细地且以数字方式设定为任意的电阻值。
此外，在图27所示的电路中，在基准电阻电路R/16以及被并联连接的电阻电路之中的电阻值小的电阻电路中有流动过电流的倾向，在设定电阻时，必须使电阻中流动的额定电流设计得较大。因此，为了使电流分散，也可以变更电阻网络的连接构造，以使图27所示的电路成为图28A所示的电路结构。即，变为以下电路：去除基准电阻电路R/16，并且，被并联连接的电阻电路中，将最小的电阻值设为r，并包含将电阻值r的电阻单位体R1并联连接成多组而得到的结构340。
图28B是表示具体的电阻值的电路图，是包含将80Ω的单位电阻体与熔丝膜F的串联连接以并联连接成多组而得到的结构340的电路。由此，能够实现流动的电流的分散。图29是以电路图表示该发明的其它实施方式的贴片电阻器所具有的电阻网络214的电路结构的图。图29所示的电阻网络214的特征是：成为串联连接了多种电阻电路的串联连接与多种电阻电路的并联连接的电路结构。
被串联连接的多种电阻电路，与前面的实施方式相同，按照每个电阻电路并联连接了熔丝膜F，被串联连接的多种电阻电路通过熔丝膜F而全部成为短路状态。因此，若熔断熔丝膜F，则因该熔丝膜F而被短路的电阻电路，会被电组入电阻网络214。另一方面，被并联连接的多种电阻电路，分别串联连接了熔丝膜F。因此，通过熔断熔丝膜F，能够从电阻电路的并联连接中电切离串联连接了熔丝膜F的电阻电路。
作为该结构，例如，能够在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路。因此，能够使用以相等的基本设计构成的电阻网络14来生成从数Ω的小电阻至数MΩ的大电阻的较宽范围的电阻电路。此外，在以更高精度设定电阻值的情况下，若预先切断接近所要求的电阻值的串联连接侧电阻电路的熔丝膜，则能够通过熔断并联连接侧的电阻电路的熔丝膜来进行细微的电阻值的调整，可提高与希望的电阻值的一致性的精度。
图30是表示具有10Ω～1MΩ的电阻值的贴片电阻器中的电阻网络214的具体的构成例的电路图。图30所示的电阻网络214，也成为对因熔丝膜F而被短路的多种电阻电路的串联连接与串联连接了熔丝膜F的多种电阻电路的并联连接进行了串联连接的电路结构。
根据图30的电阻电路，在并联连接侧，能够在精度1％以内设定10～1kΩ的任意电阻值。此外，在串联连接侧的电路中，能够在精度1％以内设定1k～1MΩ的任意电阻值。在使用串联连接侧的电路时，优点在于：通过预先熔断接近所希望的电阻值的电阻电路的熔丝膜F，使得与所希望的电阻值一致，能够更高精度地设定电阻值。
此外，对于熔丝膜F，虽然仅说明了使用与连接用导体膜C相同的层的情况，但也可以在连接用导电膜C部分之上进一步层叠其它导体膜，以使导体膜的电阻值下降。此外，此时只要不在熔丝膜F上层叠导体膜，就不会使熔丝膜F的熔断性变差。图31A是表示第二发明的其它实施方式的贴片电阻器260的主要部构造的图解性剖视图。图31B是图31A的图解性俯视图。图31C是图31A的贴片电阻器260的电路图。
该贴片电阻器260的特征在于，电阻网络214具有第一电阻电路261以及第二电阻电路262的双层构造。即，贴片电阻器260，例如具有硅基板211，且在其上表面形成绝缘层(SiO2)219，在绝缘层219上配置有第一电阻体膜263。第一电阻体膜263由TiN、TiON或TiSiON形成。第一电阻体膜263具有将规定的宽度(例如1.5μm左右)和长度(例如8～15μm左右)的俯视时呈长方形状的单位电阻体膜隔开固定间隔而在长度方向上排列的布局结构。以覆盖该第一电阻体膜263的方式形成绝缘层(SiO2)264。此外，在绝缘层264上与第一电阻体膜263彼此不同地设置了第二电阻体膜265。第二电阻体膜265也由TiN、TiON或TiSiON形成。
第二电阻体膜265，具有将与第一电阻体膜263相等的宽度及长度的俯视时呈长方形状的单位电阻体膜在其长度方向上隔开固定间隔而排列的布局。此外，在图31A～图31C所示的贴片电阻器260的情况下，层叠为使第二电阻体膜265位于没有第一电阻体膜263的位置的上方。若沿电阻体膜的长度方向观察，则第一电阻体膜263与第二电阻体膜265排列为彼此不同。而且，第一电阻体膜263与第二电阻体膜265优选配置为交叉或并行。
此外，第一电阻体膜263的长度方向两端部和第二电阻体膜265的长度方向两端部，具有在上下方向上对置的端部区域，该端部区域彼此通过在绝缘层264所形成的过孔266而被电连接。在过孔266内，例如填充有铝。在第二电阻体膜265上，由作为保护膜的例如SiN膜222覆盖，而且，在该膜222的上表面层叠了作为保护层的聚酰亚胺层223。
作为该结构，例如，当第一电阻体膜263以及第二电阻体膜265分别形成电阻值r的单位电阻体R时，图31A以及图31B所示的贴片电阻器260的局部电阻电路，表示为图31C所示的电路图。如此，通过将贴片电阻器260的电阻网络214设为具有第一电阻电路261以及第二电阻电路262的双层构造，能够不增加电阻网络214的配置面积而使贴片电阻器260的电阻值提高至约2倍。
更具体而言，通过依次串联连接配置在下层的第一电阻体膜263和配置在上层的第二电阻体膜265，能够将电阻网络214的电阻值设为约2倍。而且，在如图31A～图31C所示的贴片电阻器260中，对电阻网络214具有第一电阻电路261以及第二电阻电路262的双层结构进行了说明。然而，电阻网络214，并不局限于电阻电路的双层结构，设为三层以上的多层结构也可以。由此，与单层电阻电路的情况相比，能够使电阻网络214的电阻值飞跃性地提高。
贴片电阻器260的其它结构、即具有熔丝膜等的结构，与参照图19、图22、图23等而说明的前面的实施方式中的贴片电阻器210的结构相同。图32以及图33是表示第二发明的其它实施方式的贴片电阻器270的主要部的构造的图解性纵剖视图。图32以及图33分别是与图20B以及图20C相比而描绘的纵剖视图，表示与图19所示的贴片电阻器210的构造上的不同。
参照图32以及图33，贴片电阻器270的特征在于，电阻网络214所包含的电阻体膜不是单层结构，而成为双层结构。即，在作为基板的例如硅基板211的上表面形成绝缘层(SiO2)219，并在绝缘层219上配置了第一电阻体膜220。第一电阻体膜220由TiN、TiON或TiSiON形成。第一电阻体膜220设为平行地以直线状延伸的多根电阻体膜(以下称为“电阻体膜线”)，第一电阻体膜线220，有时在线方向上在规定位置被切断。在第一电阻体膜线220上层叠有作为第一导体膜片221的铝膜。各第一导体膜片221，在第一电阻体膜线220上，在线方向上隔开固定间隔R而被层叠。
于是，以覆盖第一电阻体膜线220以及第一导体膜片221的方式形成作为层间绝缘膜的SiO2的绝缘层271。在该绝缘层271上配置有第二电阻体膜272。第二电阻体膜272也由TiN、TiON或TiSiON形成。第二电阻体膜272的布局被设为与第一电阻体膜220的布局完全相同，在俯视时二者成为重叠的布局配置。第二电阻体膜272也被设为平行地以直线状延伸的多根电阻体膜(以下称为“电阻体膜线”)，第二电阻体膜线272与第一电阻体膜220同样，有时在线方向上在规定的位置被切断。在第二电阻体膜线272上层叠有作为第二导体膜片273的铝膜。各第二导体膜片273，在第二电阻体膜线272上，在线方向上隔开固定间隔R而被层叠。
于是，在第二电阻体膜线272以及第二导体膜片273上堆积了作为保护膜的SiN膜222，而且，在该膜222上层叠有作为保护层的聚酰亚胺层223。贴片电阻器270，由于具有这样的构造，因此电阻网络214中所包含的多种电阻电路包括：由第一电阻体膜线220以及第一导体膜片221构成的第一层、和由第二电阻体膜线272以及第二导体膜片273构成的第二层的双层构造。第一层的电阻电路与第二层的电阻电路具有完全相同的布局图案。因此，多种电阻电路构成为分别成对地在上下层叠。此外，多种电阻电路不是按照每个单位电阻体R将第一层与第二层的电阻体串联连接，而是按照每个电阻电路将第一层的电阻电路与第二层的电阻电路串联连接。
其结果，电阻网络214中所包含的多种电阻电路，与参照图19～图24而说明的第一实施方式(贴片电阻器210)相比，分别生成具有2倍电阻值的电阻电路。由此，贴片电阻器270，与第一实施方式的贴片电阻器210相比，能够作为具有2倍电阻值的贴片电阻器270。贴片电阻器270能够作为高电阻并且能够将电阻值以数字方式调整为所希望的电阻值的贴片电阻器。
在参照图32以及图33说明的贴片电阻器270中，在进一步提高电阻值的情况下，能够构成为不设置第一层的第一导体膜片221、或者第二层的第二导体膜片273。即，例如在第一层的第一电阻体膜线220中，在未设置第一导体膜片221的情况下，能够作为使第一电阻体膜线延伸得较长的电阻值高的电阻体膜线220。因此，与串联连接单位电阻体R的情形相比，能够提高电阻值。
同样地，对于第二电阻体膜线272，通过构成为不设置第二导体膜片273，也能够提高第二层电阻电路的电阻值。于是，作为整体，能够实现贴片电阻器270的高电阻化。上述实施方式中的贴片电阻器270并不局限于第一层以及第二层的双层构造的电阻电路。也能够设置三层以上的多层构造的电阻电路，使贴片电阻器270进一步高电阻化。
图34是该发明的其它实施方式的贴片电阻器280的俯视图。图35是图解性表示沿着图34的A-A的截面构造的剖视图。贴片电阻器280的特征在于，为了提高电阻值，在第一连接电极212以及第二连接电极213之下形成电阻电路281。在贴片电阻器280中，作为一对外部连接电极的第一连接电极212以及第二连接电极213是必须的。用于设置这些外部连接电极212、213的配置面积，在以俯视观察贴片电阻器280的情况下，整个面积的约二分之一要用于外部电极配置用。
所以，在该实施方式中，除了第一连接电极212以及第二连接电极213间的本来的电阻网络214的配置区域之外，还具有在第一连接电极212以及第二连接电极213的下方设置电阻电路281的构造。参照图35，在第一连接电极212下设置的电阻电路281，与电阻网络214中所包含的电阻电路同样，在硅基板211上形成绝缘层(SiO2)219，并包含在其上配置的电阻体膜282。在该实施方式中，电阻体膜282由TiN、TiON或TiSiON形成。电阻体膜282，在纸面上沿正交方向延伸，在其上间断性地层叠有导体膜片283。导体膜片283是铝膜。
此外，在其上，为了使电阻电路281与第一连接电极212电连接而设置有连接用铝膜284。在图中，由于铝膜284仅与在纸面上沿正交方向延伸而形成的电阻体膜282上间断性设置的特定的导体膜片283连接，因此，能够将电阻电路281的电阻值设为所希望的值。
在铝膜284上层叠有第一连接电极212。第一连接电极212包括：由Ni形成的扩散防止层321；为了良好地接合镍与金，而在Ni层321上层叠的钯(Pb)层322；以及在Pd层322上层叠的金(Au)的焊盘层323。贴片电阻器280具有第一连接电极212以及第二连接电极213、即在外部连接电极之下设置的电阻电路281。贴片电阻器280构成为在基板211的上表面的元件形成区域整面具有电阻电路。因此，能够较多地设置电子电路，能够实现高电阻化。
此外，能够通过在外部连接电极212、213的至少一方之下设置电阻电路，实现高电阻化。第二发明，在以上说明的实现了高电阻化的贴片电阻器中，能够通过适当组合来生成用于各高电阻化的结构而成为高电阻的贴片电阻器。图36是表示在上述的贴片电阻器中组入其它电路的分立部件201的电路结构的图。
分立部件201，例如，是串联连接了二极管255与电阻电路214的部件。该分立部件201成为包含二极管255的贴片型分立部件。而且，不局限于如该示例的贴片型，作为具有上述电阻电路214的分立部件就能够应用该发明。
符号说明：
10、30、90、100-贴片电阻器，
11-基板，
12-第一连接电极(外部连接电极)，
13-第二连接电极(外部连接电极)，
14-电阻网络，
20、103-电阻体膜(电阻体膜线)，
21-导体膜(布线膜)，
101-槽，
102-绝缘膜，
R、R’、R”-单位电阻体，
F-熔丝膜，
C-连接用导体膜。

Claims (12)

1.一种贴片电阻器，包括：
基板，其具有电路形成面；
第一连接电极以及第二连接电极，形成在所述基板上；和
电阻网络，其形成在所述基板上，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接，
在所述基板的电路形成面，形成有从该电路形成面向下凹陷至规定深度的槽，
所述电阻网络包括电阻电路，该电阻电路具有以横贯所述槽的方式沿着所述槽的内壁面所设置的电阻体膜。
2.根据权利要求1所述的贴片电阻器，其特征在于，
所述电阻网络包括多个电阻电路，且还包括为了将任意的电阻电路电组入到所述网络中、或者从所述电阻网络中电切离而可熔断的熔丝膜。
3.根据权利要求1或2所述的贴片电阻器，其特征在于，
所述电阻体膜包括具有固定宽度且以直线状延伸的线状的电阻体膜线。
4.根据权利要求1～3中任一项所述的贴片电阻器，其特征在于，
所述电阻体膜形成为从所述槽的内侧面延伸至该槽外的所述电路形成面，
所述贴片电阻器还包括布线膜，该布线膜形成为在所述电阻体膜上与形成在所述电路形成面的部分相接。
5.根据权利要求3所述的贴片电阻器，其特征在于，
在俯视观察所述电路形成面时，所述槽呈在规定方向上延伸，
所述电阻体膜包括以横贯所述槽的方式沿着所述槽的内壁面设置并且在所述槽延伸的长度方向上沿正交方向延伸的、平行排列的多根电阻体膜线。
6.根据权利要求1～5中任一项所述的贴片电阻器，其特征在于，
所述电阻体膜由TiN、TiON或TiSiON形成。
7.一种贴片电阻器，包括：
基板，其具有电路形成面；
第一连接电极以及第二连接电极，形成在所述基板上；和
电阻网络，其形成在所述基板上，且一端侧与所述第一连接电极连接，另一端侧与所述第二连接电极连接，
所述电阻网络包括电阻电路，该电阻电路形成在所述基板的电路形成面，且包括呈固定宽度且以直线状延伸的线状的电阻体膜线。
8.根据权利要求7所述的贴片电阻器，其特征在于，
所述电阻网络包括多个电阻电路，且还包括为了将任意的电阻电路电组入到所述电阻网络中、或从所述电阻网络中电切离而可熔断的熔丝膜。
9.根据权利要求7或8所述的贴片电阻器，其特征在于，
在所述电阻体膜线上具有在线方向上隔开固定间隔而层叠的导体膜，
未层叠所述导体膜的所述固定间隔部分的电阻体膜构成1个单位电阻体。
10.根据权利要求9所述的贴片电阻器，其特征在于，
在所述电阻体膜线上层叠的所述导体膜和所述熔丝膜包括在同一层上形成的相同材料的金属膜。
11.根据权利要求8～10中任一项所述的贴片电阻器，其特征在于，
所述电阻电路包括将多个所述单位电阻体串联连接的电阻电路。
12.根据权利要求1～11中任一项所述的贴片电阻器，其特征在于，
所述电阻体膜线由TiN、TiON或TiSiON形成。
CN201280063053.7A 2011-12-28 2012-09-28 贴片电阻器 Active CN104011808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810013314.3A CN108242296B (zh) 2011-12-28 2012-09-28 贴片电阻器

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011289284 2011-12-28
JP2011-289283 2011-12-28
JP2011-289284 2011-12-28
JP2011289283 2011-12-28
JP2012-209936 2012-09-24
JP2012209936A JP2013153130A (ja) 2011-12-28 2012-09-24 チップ抵抗器
PCT/JP2012/075027 WO2013099379A1 (ja) 2011-12-28 2012-09-28 チップ抵抗器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810013314.3A Division CN108242296B (zh) 2011-12-28 2012-09-28 贴片电阻器

Publications (2)

Publication Number Publication Date
CN104011808A true CN104011808A (zh) 2014-08-27
CN104011808B CN104011808B (zh) 2018-01-30

Family

ID=48696885

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280063053.7A Active CN104011808B (zh) 2011-12-28 2012-09-28 贴片电阻器
CN201810013314.3A Active CN108242296B (zh) 2011-12-28 2012-09-28 贴片电阻器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810013314.3A Active CN108242296B (zh) 2011-12-28 2012-09-28 贴片电阻器

Country Status (4)

Country Link
US (2) US9627110B2 (zh)
JP (1) JP2013153130A (zh)
CN (2) CN104011808B (zh)
WO (1) WO2013099379A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
US11101263B2 (en) * 2018-08-31 2021-08-24 Texas Instruments Incorporated Resistor with exponential-weighted trim

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410601A (ja) * 1990-04-27 1992-01-14 Tdk Corp 厚膜抵抗部品及びその製造方法
CN1140317A (zh) * 1995-02-21 1997-01-15 株式会社村田制作所 微调电阻器的方法
JPH10135016A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd 膜抵抗体
CN1409329A (zh) * 2001-09-28 2003-04-09 石塚电子株式会社 薄膜热敏电阻及其阻值调节方法
CN101266984A (zh) * 2007-02-07 2008-09-17 精工电子有限公司 半导体装置及其制造方法
JP2009231359A (ja) * 2008-03-19 2009-10-08 Hitachi Ltd 厚膜抵抗器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334319B2 (zh) * 1971-12-28 1978-09-20
JPS59121854A (ja) 1982-12-27 1984-07-14 Toshiba Corp 半導体ｌｓｉ装置
JPH01164001A (ja) * 1987-12-21 1989-06-28 Yamatake Honeywell Co Ltd 薄膜抵抗素子
JPH03181103A (ja) * 1989-12-11 1991-08-07 Mitsubishi Electric Corp 混成集積回路基板抵抗
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
DE4333065A1 (de) 1993-09-29 1995-03-30 Bosch Gmbh Robert Elektronische Schaltung
JPH08195479A (ja) 1995-01-18 1996-07-30 Rohm Co Ltd 半導体装置及びその製造方法
US6007755A (en) 1995-02-21 1999-12-28 Murata Manufacturing Co., Ltd. Resistor trimming method
JPH104100A (ja) 1996-06-17 1998-01-06 Rohm Co Ltd 電子部品
JP2001044001A (ja) 1999-07-30 2001-02-16 Rohm Co Ltd 薄膜型抵抗器の構造及び抵抗値調整方法
JP2001035702A (ja) * 1999-07-22 2001-02-09 Rohm Co Ltd 膜型抵抗器の構造
JP2001076912A (ja) 1999-09-06 2001-03-23 Rohm Co Ltd チップ抵抗器におけるレーザトリミング方法
JP4009078B2 (ja) * 2001-09-27 2007-11-14 京セラ株式会社 薄膜電子部品
JP2003158002A (ja) 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法
JP2004071865A (ja) 2002-08-07 2004-03-04 Toyo Kohan Co Ltd 抵抗層積層材および抵抗層積層材を用いた部品
AU2002324848A1 (en) 2002-09-03 2004-03-29 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
US20060049912A1 (en) * 2004-03-19 2006-03-09 Oleg Grudin Trimmable resistors having improved noise performance
JP2005303051A (ja) 2004-04-13 2005-10-27 Ricoh Co Ltd 半導体装置及びその製造方法
US8183504B2 (en) * 2005-03-28 2012-05-22 Tyco Electronics Corporation Surface mount multi-layer electrical circuit protection device with active element between PPTC layers
JP2006344776A (ja) * 2005-06-09 2006-12-21 Alpha Electronics Corp チップ抵抗器とその製造方法
US20070046421A1 (en) * 2005-09-01 2007-03-01 International Business Machines Corporation Structure and method for forming thin film resistor with topography controlled resistance density
JP4841914B2 (ja) 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
US7560761B2 (en) * 2006-01-09 2009-07-14 International Business Machines Corporation Semiconductor structure including trench capacitor and trench resistor
WO2008149622A1 (ja) 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
US8089337B2 (en) * 2007-07-18 2012-01-03 Watlow Electric Manufacturing Company Thick film layered resistive device employing a dielectric tape
JP2009038281A (ja) 2007-08-03 2009-02-19 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
US8111129B2 (en) * 2008-03-12 2012-02-07 International Business Machines Corporation Resistor and design structure having substantially parallel resistor material lengths
JP2010165780A (ja) 2009-01-14 2010-07-29 Fujikura Ltd 薄膜抵抗素子の製造方法
JP5234521B2 (ja) 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
JP2011204925A (ja) 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置
US8754741B2 (en) * 2012-10-18 2014-06-17 Texas Instruments Incorporated High-resistance thin-film resistor and method of forming the resistor
KR101434135B1 (ko) * 2014-03-17 2014-08-26 스마트전자 주식회사 퓨즈 저항기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410601A (ja) * 1990-04-27 1992-01-14 Tdk Corp 厚膜抵抗部品及びその製造方法
CN1140317A (zh) * 1995-02-21 1997-01-15 株式会社村田制作所 微调电阻器的方法
JPH10135016A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd 膜抵抗体
CN1409329A (zh) * 2001-09-28 2003-04-09 石塚电子株式会社 薄膜热敏电阻及其阻值调节方法
CN101266984A (zh) * 2007-02-07 2008-09-17 精工电子有限公司 半导体装置及其制造方法
JP2009231359A (ja) * 2008-03-19 2009-10-08 Hitachi Ltd 厚膜抵抗器

Also Published As

Publication number Publication date
US10410772B2 (en) 2019-09-10
CN104011808B (zh) 2018-01-30
CN108242296B (zh) 2019-12-10
CN108242296A (zh) 2018-07-03
US9627110B2 (en) 2017-04-18
US20140361865A1 (en) 2014-12-11
US20170186517A1 (en) 2017-06-29
JP2013153130A (ja) 2013-08-08
WO2013099379A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
US11038012B2 (en) Capacitor device and manufacturing method therefor
US10770451B2 (en) Thin-film ESD protection device
CN104769691A (zh) 片状电容器、电路组件以及电子设备
JPWO2020117978A5 (zh)
US10200007B2 (en) Filter chip
CN101097899A (zh) 具有嵌入式无源元件的半导体封装及其制造方法
US20220050127A1 (en) Current sensing device
US7737547B2 (en) Dummy buried contacts and vias for improving contact via resistance in a semiconductor device
CN104011808A (zh) 贴片电阻器
US20150162327A1 (en) Semiconductor module
US20080090376A1 (en) Method of fabricating semiconductor device
JP6871338B2 (ja) ディスクリート部品
US11688946B2 (en) Antenna device, communication apparatus having the same, and manufacturing method of antenna device
CN108133939B (zh) 三维半导体元件及其制造方法
US20210050410A1 (en) Capacitor device and manufacturing method therefor
US20230060343A1 (en) Electrical device comprising an ac voltage divider and capacitors arranged in integrated components
WO2018216528A1 (ja) キャパシタ
US9812412B2 (en) Chip part having passive elements on a common substrate
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
JP4553722B2 (ja) 抵抗分割回路及びその製造方法
KR100829789B1 (ko) 반도체 장치 및 이의 제조 방법
JPH0716100B2 (ja) 多層配線モジュール
KR100865760B1 (ko) 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
KR20110078953A (ko) 반도체 소자의 박막 저항 제조방법
WO2021153494A1 (ja) 回路基板及びプローブカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant