CN109755252A - 一种存储器件及其制造方法 - Google Patents
一种存储器件及其制造方法 Download PDFInfo
- Publication number
- CN109755252A CN109755252A CN201910044353.4A CN201910044353A CN109755252A CN 109755252 A CN109755252 A CN 109755252A CN 201910044353 A CN201910044353 A CN 201910044353A CN 109755252 A CN109755252 A CN 109755252A
- Authority
- CN
- China
- Prior art keywords
- layer
- stack
- channel hole
- etching stop
- open region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 91
- 238000005516 engineering process Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 13
- 238000000151 deposition Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器件及其制造方法，在第一堆叠层中的第一子沟道孔中形成牺牲层，而后，形成刻蚀停止层，而后，继续在刻蚀停止层之上形成第二堆叠层，在第二堆叠层中形成第二子沟道孔时，以刻蚀停止层为刻蚀重点，从而在第一子沟道孔之上形成第二子沟道孔，在去除第二牺牲层之上的刻蚀停止层以及第二牺牲层之后，就形成了贯通的沟道孔。这样，有效地提高了存储器件的集成度，同时，通过刻蚀停止层的设置，避免了第二子沟道孔刻蚀时对第二牺牲层的过刻蚀，提高了工艺稳定性，从而提高器件的良率。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种存储器件及其制造方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层存储单元的方式，在堆叠层中形成一串存储单元，从而实现堆叠式的3D NAND存储器件。增加堆叠层的层数，可以有效地提高3D NAND存储器件的集成度，但也对制造工艺提出更多的挑战。
发明内容
有鉴于此，本发明的目的在于提供一种存储器件及其制造方法，提高集成度以及工艺稳定性。
为实现上述目的，本发明有如下技术方案：
一种存储器件的制造方法，包括：
提供衬底，所述衬底上形成有第一堆叠层，所述第一堆叠层包括交替层叠的第一绝缘层和第一牺牲层，所述第一堆叠层中形成有第一子沟道孔，所述第一子沟道孔中填充有第二牺牲层；
在所述第一堆叠层以及第二牺牲层上形成刻蚀停止层；
在所述刻蚀停止层上形成第二堆叠层，所述第二堆叠层包括交替层叠的第一绝缘层和第一牺牲层；
进行所述第二堆叠层的刻蚀，直至所述刻蚀停止层，以在所述第一子沟道孔之上形成第二子沟道孔；
去除第二牺牲层之上的刻蚀停止层以及去除第二牺牲层，以形成贯通的沟道孔；
在所述沟道孔中形成存储单元串。
可选地，在形成刻蚀停止层之前还包括：
进行所述第二牺牲层的回刻；则，
在去除第二牺牲层之上的刻蚀停止层的步骤中，同时去除所述第一堆叠层和第二堆叠层之间部分的刻蚀停止层，以形成由所述第一堆叠层上表面、所述刻蚀停止层侧壁以及所述第二堆叠层的下表面围成的开口区。
可选地，所述在所述沟道孔中形成存储单元串，包括：
在所述沟道孔内壁上形成第一氮化硅层，并进行所述第一氮化硅层的氧化工艺，以在所述沟道孔内壁上形成第一氧化硅层；
依次在所述第一氧化硅层上形成第二氮化硅层、第二氧化硅层以及沟道层，以形成存储单元串。
可选地，所述开口区所在的第一氧化硅层填满所述开口区。
可选地，所述开口区所在的第一氧化硅层，以及第一氮化硅层、第二氧化硅层、沟道层中的部分层或全部层形成于所述开口区的内壁上。
可选地，所述第一牺牲层、第一绝缘层分别为氮化硅、氧化硅，所述第二牺牲层为多晶硅，所述刻蚀停止层为钨或钨与硅化钨的叠层。
一种存储器件，包括：
衬底；
所述衬底上的第一堆叠层以及所述第一堆叠层上的第二堆叠层，所述第一堆叠层和所述第二堆叠层包括交替层叠的第一绝缘层和栅极层；
贯通所述第一堆叠层和所述第二堆叠层的沟道孔；
所述第一堆叠层与所述第二堆叠层之间的刻蚀停止层；
所述沟道孔中的存储单元串。
可选地，所述沟道孔在所述刻蚀停止层所在区域具有开口区，所述开口区由所述第一堆叠层上表面、所述刻蚀停止层侧壁以及所述第二堆叠层的下表面围成。
可选地，所述存储单元串包括在所述沟道孔侧壁上的第一氧化硅层，以及依次形成于所述第一氧化硅层上的第二氮化硅层、第二氧化硅层以及沟道层。
可选地，所述开口区所在的第一氮化硅层填满所述开口区。
可选地，所述开口区所在的第一、氧化硅层、第一氮化硅层、第二氧化硅层以及沟道层形成于所述开口区的内壁上。
本发明实施例提供的存储器件及其制造方法，在第一堆叠层中的第一子沟道孔中形成牺牲层，而后，形成刻蚀停止层，而后，继续在刻蚀停止层之上形成第二堆叠层，在第二堆叠层中形成第二子沟道孔时，以刻蚀停止层为刻蚀重点，从而在第一子沟道孔之上形成第二子沟道孔，在去除第二牺牲层之上的刻蚀停止层以及第二牺牲层之后，就形成了贯通的沟道孔。这样，可以通过两次堆叠层的堆叠和刻蚀，在垂直方向形成具有更多存储单元的存储单元串，有效地提高了存储器件的集成度，同时，通过刻蚀停止层的设置，避免了第二子沟道孔刻蚀时对牺牲层的过刻蚀，牺牲层在沉积中会形成缝隙，过刻蚀至牺牲层中的缝隙时，会导致后续牺牲层去除不完全，导致器件性能的失效，通过刻蚀停止层避免了牺牲层过刻蚀的出现，提高了工艺稳定性，从而提高器件的良率。
进一步地，在形成刻蚀停止层之前，对第二牺牲层进行回刻，这样，在去除第二牺牲层之上的刻蚀停止层时，利于同时去除第一堆叠层和第二堆叠层之间部分的刻蚀停止层，从而在两个堆叠的连接处形成开口区，该开口区增加了连接处的工艺窗口，利于后续存储单元串的形成，尤其是存储单元串中的阻挡层为通过第一氮化硅层的氧化工艺而形成的第一氧化硅层时，该开口区利于连接处的氮化硅的充分氧化，避免由于氧化不充分而导致的器件失效。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的存储器件的制造方法流程示意图；
图2-10示出了根据本发明一实施例的制造方法形成存储器件的过程中存储器件的剖面结构示意图；
图11-13示出了根据本发明另一实施例的制造方法形成存储器件的过程中存储器件的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1所示，在步骤S01，提供衬底100，所述衬底100上形成有第一堆叠层102，所述第一堆叠层102包括交替层叠的第一绝缘层1021和第一牺牲层1022，所述第一堆叠层102中形成有第一子沟道孔104，所述第一子沟道孔104中填充有第二牺牲层108，参考图2所示。
在本申请实施例中，所述衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在本申请实施例中，通过多个堆叠层依次层叠形成最终的具有更多层数的堆叠层，该步骤中，衬底100上已经集成有一堆叠层102，记做第一堆叠层102，该第一堆叠层102可以为衬底100的首个堆叠层或首个堆叠层之上的堆叠层，在该第一堆叠层102之上将继续形成另一堆叠层。
第一堆叠层102由交替层叠的第一绝缘层1021和第一牺牲层1022形成，第一牺牲层和第一绝缘层具有不同的刻蚀选择性，第一牺牲层将会被去除并由栅极层替代，第一牺牲层例如可以为氮化硅(Si3N4)，第一绝缘层例如可以为氧化硅(SiO2)。第一堆叠层102中牺牲层和绝缘层的层数由垂直方向所需形成的存储单元的个数来确定，层数例如可以为32层、64层等。
第一子沟道孔104贯穿第一堆叠层102的通孔，为最终用于形成存储单元串的沟道孔的一部分，该第一子沟道孔104的底部可以形成有外延结构106，该外延结构106用于形成下选通器件，外延结构106之上的第一子沟道孔104中填充有第二牺牲层108，该第二牺牲层108将在形成上层的子沟道孔之后被去除掉，可以根据第一牺牲层、第一绝缘层以及其他相关膜层的材料来选择该第二牺牲层108的材料，在本实施例中，第一绝缘层和第一牺牲层分别为氧化硅和氮化硅，第二牺牲层为多晶硅。
该第二牺牲层108填充于第一子沟道孔104的深孔中，如图2所示，在深孔中的填充材料时容易导致待填充层中孔隙1081的出现，尤其是多晶硅在深孔中填充时，会产生较大的孔隙1081。在后续形成上层堆叠层及子沟道孔的过程中，刻蚀上层的子沟道孔时，若过刻蚀到该第二牺牲层108的孔隙处，将会导致第二牺牲层108不易被完全去除，产生第二牺牲层108的残留。
以下将以第一堆叠层102为衬底100上首个堆叠层为例，对形成的第一堆叠层102的步骤进行说明。具体的，首先，可以通过依次沉积氧化硅的第一绝缘层1021和氮化硅的第一牺牲层1022，来形成第一堆叠层102。而后，可以利用刻蚀技术，刻蚀第一堆叠层102，直到暴露出衬底100表面，形成第一子沟道孔104。而后，可以通过选择性外延生长(SelectiveEpitaxial Growth)，先在沟道孔底部原位生长出外延结构106此外，在第一子沟道孔103下的衬底中，可以形成有掺杂区。接着，可以进行多晶硅的第二牺牲层的填充，并进行平坦化工艺，从而，在第一子沟道孔104中形成第二牺牲层108。
在步骤S02，在所述第一堆叠层102以及第二牺牲层108上形成刻蚀停止层111，参考图4所示。
在形成刻蚀停止层111之前，可以进行第二牺牲层108的回刻，回刻之后在第一子沟道孔的顶部形成凹槽110，如图2所示。可以理解的是，在回刻过程中，仅仅去除第一子沟道孔104顶部的少量的第二牺牲层108，并不会刻蚀到第二牺牲层108的孔隙1081处，通常地，回刻的厚度范围可以为80-120nm，典型地，可以为100nm。回刻后形成的凹槽110有利于后续在两个堆叠层的连接处形成开口区，开口区可以增大连接处的工艺窗口，提高工艺稳定性。
具体的，可以通过刻蚀工艺，例如反应离子刻蚀的方法，进行多晶硅的第二牺牲层108的回刻。
而后，形成刻蚀停止层111，该刻蚀停止层111为刻蚀第一堆叠层102的上层堆叠层而形成子沟道孔时停止层，该刻蚀停止层111与将要形成的上层堆叠层之间具有刻蚀选择性。
在本实施例中刻蚀停止层111例如可以为钨(W)或钨与硅化钨(WSi)的叠层等。具体的，可以通过依次沉积刻蚀停止层111，而后，进行平坦化，例如化学机械研磨(CMP)工艺，从而形成该刻蚀停止层111，如图4所示。
在步骤S03，在所述刻蚀停止层111上形成第二堆叠层112，所述第二堆叠层112包括交替层叠的第一绝缘层1121和第一牺牲层1122，参考图5所示。
第二堆叠层112为第一堆叠层102之上的上层堆叠，第二堆叠层112和第一堆叠层102采用相同的材料堆叠而成，根据具体的需要，他们可以具有相同或不同的层数。
在本实施例中，第二堆叠层112和第一堆叠层102都是由氧化硅层和氮化硅层依次层叠而成，他们的最底层和最顶层都为氧化硅层。具体的，可以通过依次沉积氧化硅的第一绝缘层1121和氮化硅的第一牺牲层1122，来形成第二堆叠层112。
在步骤S04，进行所述第二堆叠层112的刻蚀，直至所述刻蚀停止层111，以在所述第一子沟道孔104之上形成第二子沟道孔114，参考图6所示。
该刻蚀停止层111为刻蚀第二堆叠层112而形成第二子沟道孔114时停止层，通过该刻蚀停止层111可以保证刻蚀的有效停止，避免过刻蚀到第二牺牲层108的孔隙处，从而，不会导致第二牺牲层108不易被完全去除，提高了工艺稳定性，从而提高器件的良率。
在本实施例中，具体的，可以利用刻蚀技术，例如可以采用反应离子刻蚀的方法，刻蚀第二堆叠层112，并以刻蚀停止层111为刻蚀终点，直到暴露出刻蚀停止层111表面，形成第二子沟道孔114，如图6所示。
在步骤S05，去除第二牺牲层108之上的刻蚀停止层111以及去除第二牺牲层108，以形成贯通的沟道孔120，参考图7-8所示。
由于形成了刻蚀停止层111，在第一子沟道孔104和第二子沟道孔114之间也存在有刻蚀停止层111，需要先将该部分的刻蚀停止层111去除，进而，去除第一子沟道孔104中的第二牺牲层108，使得上、下子沟道孔104、114贯穿，从而，形成整体贯通的沟道孔120，第一堆叠层102和第二堆叠层112构成复合的堆叠层，从而，可以在垂直方向形成具有更多存储单元的存储单元串。第二牺牲层108在刻蚀第二子沟道孔114的过程中，并未被刻蚀到，不会存在第二牺牲层108不易被完全去除的问题，有利于提高工艺稳定性，从而提高器件的良率。
在进行了第二牺牲层的回刻的实施例中，在第一子沟道孔104的顶部也形成有刻蚀停止层111，这样，在刻蚀去除第二牺牲层108之上的刻蚀停止层111时，可以同时去除第一堆叠层102和第二堆叠层112之间部分的刻蚀停止层111，从而，形成由所述第一堆叠层102上表面、所述刻蚀停止层112侧壁以及所述第二堆叠层112的下表面围成的开口区116，如图7所示。同时去除的第一堆叠层102和第二堆叠层112之间部分的刻蚀停止层111，为沿子沟道孔104径向方向的第一堆叠层102和第二堆叠层112之间的刻蚀停止层111，为了便于描述将子沟道孔104径向方向记为横向方向，刻蚀停止层111的横向去除量即决定了开口区116的开口深度，具体应用中，可以根据需要，通过控制刻蚀时间，来形成所需深度的开口区116。
在第一堆叠层与第二堆叠层的连接处为工艺的弱点区域，该区域容易导致各种工艺问题，而导致器件的失效，尤其是存储单元串中的阻挡层为通过第一氮化硅层的氧化工艺而形成的第一氧化硅层时，该连接处的氮化硅不易被完全氧化，从而导致氮化硅的残留，而在后续工艺中会将堆叠层中的氮化硅替换为栅极材料，若连接处存在氮化硅的残留，则也会一并被替换为栅极材料，从而导致电性问题引起的器件失效。该开口区116将增加了连接处的工艺窗口，利于后续存储单元串的形成，在通过第一氮化硅层的氧化工艺而形成的第一氧化硅层的实施例中，有利于连接处的氮化硅的充分氧化，避免由于氧化不充分而导致的器件失效。
在具体的应用中，可以采用各向同性刻蚀，去除第二牺牲层108之上的刻蚀停止层111的同时，会沿着刻蚀停止层111的横向方向，将第一堆叠层102和第二堆叠层112之间部分的刻蚀停止层111一并去除掉，从而形成开口区。之后，可以采用反应离子刻蚀的方法，将第二牺牲层108去除，这样，就形成了贯通第二堆叠层、刻蚀停止层以及第一堆叠层的沟道孔120，如图8所示。
在步骤S06，在所述沟道孔120中形成存储单元串，参考图10所示。
存储单元串为沿沟道孔120的轴向的存储单元层，复合的堆叠层中的每一个牺牲层将会被替换为栅极层，其中的每一层的栅极层与存储单元串构成一个存储单元。参考图10所示，存储单元串包括依次形成于沟道孔120中的存储功能层和沟道层134，存储功能层起到电荷存储的作用，包括依次层叠的阻挡层131、电荷存储层132以及遂穿层133，存储功能层可以基本为L型，沟道层134形成于存储功能层的侧壁以及沟道孔的底部上，沟道层之间还可以形成有绝缘材料的填充层135。
由于开口区168的存在，使得第一堆叠层和第二堆叠层连接处的工艺窗口有效地增大，便于连接处的存储单元层的形成。在具体的实施例中，不同的刻蚀停止层111的高度使得开口区116的高度也不同，进而，使得该开口区116的结构会有所不同。
在一些实施例中，参考图10所示，开口区116的高度小于或等于2倍的阻挡层131的厚度，这样，在形成阻挡层131之后，该开口区116将会被阻挡层131填满，如图9所示；之后，电荷存储层132以及遂穿层133、沟道层134将不会形成在该开口区116中，如图10所示。这样，增大连接处的工艺窗口，避免连接处电性异常，同时，开口区与正常器件操作电压差异小。
在另一些实施例中，参考图11-13所示，形成的开口区116的高度大于2倍的阻挡层131的厚度，如图11所示，这样，在形成阻挡层131之后，该开口区116不会被阻挡层131填满，阻挡层131的内壁上形成该阻挡层131，如图12所示；根据开口区的不同高度，电荷存储层132以及遂穿层133、沟道层134中的部分或全部将会形成在该开口区116的内壁上，在该具体的示例中，如图13所示，该开口区116的内壁上同时形成有阻挡层131、电荷存储层132以及遂穿层133、沟道层134。这样，增大连接处的工艺窗口，避免连接处电性异常，同时，开口区高度较大，进一步增大形成上层堆叠时的对准窗口。
在本实施例中，阻挡层131、电荷存储层132以及遂穿层133具体可以为ONO叠层，ONO(Oxide-Ntride-Oxide)即氧化物、氮化物和氧化物，该存储功能层可以为L型，暴露出沟道孔底部的外延结构106；沟道层134形成于遂穿层133上且与沟道孔底部的外延结构106相接。本实施例中，形成存储单元串的步骤可以包括：在沟道孔120以及开口区168内壁上形成第一氮化硅层，并进行所述第一氮化硅层的氧化工艺，以在沟道孔120内壁上形成第一氧化硅层131；依次在第一氧化硅层131上形成第二氮化硅层132、第二氧化硅层133以及沟道层134，以形成存储单元串，参考图9-10或11-13所示。
具体的，首先，进行氮化硅的沉积，从而，在沟道孔120的内壁上形成第一氮化硅层(图未示出)，此时，沟道孔120中开口区处的内壁也沉积有第一氮化硅层；而后，进行氧化工艺，使得第一氧化硅层被氧化，从而在沟道孔内壁上形成第一氧化硅层的阻挡层131，开口区116使得第一和第二堆叠层的连接处空间扩充，这里的氮化硅更易于被完全氧化，从而不会在此处造成氮化硅的残留；而后，依次沉积第二氮化硅层的电荷阻挡层132、第二氧化硅层的遂穿层133，从而，在沟道孔120的内壁上形成了ONO的存储功能层，如前所述，根据开口区116的不同高度，在氧化工艺之后，第一氧化硅层填满该开口区116或者形成于开口区116的内壁上，第二氮化硅层和第二氧化硅层不会形成于开口区116中或者形成于开口区116的内壁上，分别参考图9和图12所示。
而后，可以通过两次沉积工艺形成多晶硅的沟道层134，具体的，先沉积一层多晶硅层，而后进行各向异性刻蚀，例如反应离子刻蚀的方法，去除沟道孔120底面上的多晶硅层以及ONO的存储功能层，这样，在沟道孔120的底部开孔，暴露出外延结构106，接着，继续沉积另一较厚的多晶硅层，并进行回刻及热退火，从而，形成多晶硅的沟道层134；之后，可以进行氧化硅材料的填充，在沟道孔中形成氧化硅的填充层135，分别参考图10和图13所示。
至此，就形成了本申请实施例的存储器件，之后，还可以进行其他必要的工艺，例如形成栅线缝隙，并通过栅线缝隙将第一牺牲层1022、1122替换为栅极层，并进行栅线缝隙的填充，以及其他互连工艺等等。
以上对本申请实施例的存储器件的制造方法进行了详细的描述，此外，参考图10和图13所示，本申请还提供了上述制造方法形成的存储器件，包括：
衬底100；
所述衬底100上的第一堆叠层102以及所述第一堆叠层102上的第二堆叠层112，所述第一堆叠层102和所述第二堆叠层112包括交替层叠的第一绝缘层1021、1121和栅极层；
贯通所述第一堆叠层102和所述第二堆叠层112的沟道孔120；
所述第一堆叠层102与所述第二堆叠层112之间的刻蚀停止层111；
所述沟道孔120中的存储单元串。
进一步地，所述沟道孔120在所述刻蚀停止层111所在区域具有开口区116，所述开口区116由所述第一堆叠层102上表面、所述刻蚀停止层111侧壁以及所述第二堆叠层112的下表面围成。
进一步地，所述存储单元串包括在所述沟道孔120侧壁上的第一氧化硅层131，以及依次形成于所述第一氧化硅层131上的第二氮化硅层132、第二氧化硅层133以及沟道层134。
进一步地，所述开口区116所在的第一氧化硅层131填满所述开口区。
进一步地，所述开口区116所在的所述开口区所在的第一氧化硅层131，以及第一氮化硅层132、第二氧化硅层133、沟道层134中的部分层或全部层形成于所述开口区的内壁上。
其中，栅极层为将第一牺牲层1022、1122进行替换工艺之后形成的层，该栅极层所在位置为原第一牺牲层1022、1122所在位置处。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有第一堆叠层，所述第一堆叠层包括交替层叠的第一绝缘层和第一牺牲层，所述第一堆叠层中形成有第一子沟道孔，所述第一子沟道孔中填充有第二牺牲层；
在所述第一堆叠层以及第二牺牲层上形成刻蚀停止层；
在所述刻蚀停止层上形成第二堆叠层，所述第二堆叠层包括交替层叠的第一绝缘层和第一牺牲层；
进行所述第二堆叠层的刻蚀，直至所述刻蚀停止层，以在所述第一子沟道孔之上形成第二子沟道孔；
去除第二牺牲层之上的刻蚀停止层以及去除第二牺牲层，以形成贯通的沟道孔；
在所述沟道孔中形成存储单元串。
2.根据权利要求1所述的制造方法，其特征在于，在形成刻蚀停止层之前还包括：
进行所述第二牺牲层的回刻；则，
在去除第二牺牲层之上的刻蚀停止层的步骤中，同时去除所述第一堆叠层和第二堆叠层之间部分的刻蚀停止层，以形成由所述第一堆叠层上表面、所述刻蚀停止层侧壁以及所述第二堆叠层的下表面围成的开口区。
3.根据权利要求2所述的制造方法，其特征在于，所述在所述沟道孔中形成存储单元串，包括：
在所述沟道孔内壁上形成第一氮化硅层，并进行所述第一氮化硅层的氧化工艺，以在所述沟道孔内壁上形成第一氧化硅层；
依次在所述第一氧化硅层上形成第二氮化硅层、第二氧化硅层以及沟道层，以形成存储单元串。
4.根据权利要求3所述的制造方法，其特征在于，所述开口区所在的第一氧化硅层填满所述开口区。
5.根据权利要求3所述的制造方法，其特征在于，所述开口区所在的第一氧化硅层，以及第一氮化硅层、第二氧化硅层、沟道层中的部分层或全部层形成于所述开口区的内壁上。
6.根据权利要求1所述的制造方法，其特征在于，所述第一牺牲层、第一绝缘层分别为氮化硅、氧化硅，所述第二牺牲层为多晶硅，所述刻蚀停止层为钨或钨与硅化钨的叠层。
7.一种存储器件，其特征在于，包括：
衬底；
所述衬底上的第一堆叠层以及所述第一堆叠层上的第二堆叠层，所述第一堆叠层和所述第二堆叠层包括交替层叠的第一绝缘层和栅极层；
贯通所述第一堆叠层和所述第二堆叠层的沟道孔；
所述第一堆叠层与所述第二堆叠层之间的刻蚀停止层；
所述沟道孔中的存储单元串。
8.根据权利要求7所述的器件，其特征在于，所述沟道孔在所述刻蚀停止层所在区域具有开口区，所述开口区由所述第一堆叠层上表面、所述刻蚀停止层侧壁以及所述第二堆叠层的下表面围成。
9.根据权利要求8所述的器件，其特征在于，所述存储单元串包括在所述沟道孔侧壁上的第一氧化硅层，以及依次形成于所述第一氧化硅层上的第二氮化硅层、第二氧化硅层以及沟道层。
10.根据权利要求9所述的器件，其特征在于，所述开口区所在的第一氮化硅层填满所述开口区。
11.根据权利要求9所述的器件，其特征在于，所述开口区所在的第一、氧化硅层、第一氮化硅层、第二氧化硅层以及沟道层形成于所述开口区的内壁上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910044353.4A CN109755252B (zh) | 2019-01-17 | 2019-01-17 | 一种存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910044353.4A CN109755252B (zh) | 2019-01-17 | 2019-01-17 | 一种存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109755252A true CN109755252A (zh) | 2019-05-14 |
| CN109755252B CN109755252B (zh) | 2020-07-24 |
Family
ID=66405655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910044353.4A Active CN109755252B (zh) | 2019-01-17 | 2019-01-17 | 一种存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109755252B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904171A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN110164818A (zh) * | 2019-05-27 | 2019-08-23 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN110634883A (zh) * | 2019-08-22 | 2019-12-31 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
| CN111162082A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 半导体结构及其制备方法和三维存储器件 |
| CN111162079A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 选择性外延结构的形成方法及3d存储器件制造方法 |
| CN111162088A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 含硅衬底中凹槽的制作方法、三维nand存储器及制作方法 |
| CN111180446A (zh) * | 2020-01-03 | 2020-05-19 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111403401A (zh) * | 2020-03-02 | 2020-07-10 | 长江存储科技有限责任公司 | 存储结构及其制备方法 |
| CN112635486A (zh) * | 2020-12-16 | 2021-04-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170110473A1 (en) * | 2015-10-15 | 2017-04-20 | SK Hynix Inc. | Semiconductor device and method for manufacturing the same |
| US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| US20180331117A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof |
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
-
2019
- 2019-01-17 CN CN201910044353.4A patent/CN109755252B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170110473A1 (en) * | 2015-10-15 | 2017-04-20 | SK Hynix Inc. | Semiconductor device and method for manufacturing the same |
| US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| US20180331117A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof |
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904171B (zh) * | 2019-02-14 | 2021-10-19 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN109904171A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN110164818A (zh) * | 2019-05-27 | 2019-08-23 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN110634883A (zh) * | 2019-08-22 | 2019-12-31 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
| CN111162082A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 半导体结构及其制备方法和三维存储器件 |
| CN111162079A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 选择性外延结构的形成方法及3d存储器件制造方法 |
| CN111162088A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 含硅衬底中凹槽的制作方法、三维nand存储器及制作方法 |
| CN111162079B (zh) * | 2020-01-02 | 2023-04-28 | 长江存储科技有限责任公司 | 选择性外延结构的形成方法及3d存储器件制造方法 |
| CN111162082B (zh) * | 2020-01-02 | 2022-05-27 | 长江存储科技有限责任公司 | 半导体结构及其制备方法和三维存储器件 |
| CN111180446A (zh) * | 2020-01-03 | 2020-05-19 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111180446B (zh) * | 2020-01-03 | 2021-09-28 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111403401B (zh) * | 2020-03-02 | 2021-05-07 | 长江存储科技有限责任公司 | 存储结构及其制备方法 |
| CN111403401A (zh) * | 2020-03-02 | 2020-07-10 | 长江存储科技有限责任公司 | 存储结构及其制备方法 |
| CN112635486A (zh) * | 2020-12-16 | 2021-04-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
| CN112635486B (zh) * | 2020-12-16 | 2024-04-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109755252B (zh) | 2020-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109755252A (zh) | 一种存储器件及其制造方法 | |
| CN110112134B (zh) | 3d nand存储器及其形成方法 | |
| CN109314118B (zh) | 具有贯穿阵列触点的三维存储器件及其形成方法 | |
| JP7427685B2 (ja) | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109075169A (zh) | 用于三维存储器件的贯穿阵列触点(tac) | |
| CN109417074A (zh) | 在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法 | |
| CN110462828A (zh) | 存储器设备及其形成方法 | |
| CN109817628A (zh) | 三维半导体存储器件和制造其的方法 | |
| CN107818984B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110211966A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN108649033A (zh) | 半导体器件及其制造方法 | |
| JP2022537085A (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| CN109155319A (zh) | 存储器件以及形成存储器件的方法 | |
| WO2017052698A1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| CN109920792A (zh) | 一种3d nand存储器件的制造方法 | |
| CN110211965A (zh) | 3d nand存储器及其形成方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN109906511A (zh) | 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法 | |
| CN110197830A (zh) | 3d nand存储器及其形成方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| JP2022537238A (ja) | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス | |
| CN109872997B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109037229A (zh) | 一种半导体器件及其制造方法 | |
| CN110233152A (zh) | 一种形成三维存储器的方法及三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |