CN111162079A - 选择性外延结构的形成方法及3d存储器件制造方法 - Google Patents

选择性外延结构的形成方法及3d存储器件制造方法 Download PDF

Info

Publication number
CN111162079A
CN111162079A CN202010000506.8A CN202010000506A CN111162079A CN 111162079 A CN111162079 A CN 111162079A CN 202010000506 A CN202010000506 A CN 202010000506A CN 111162079 A CN111162079 A CN 111162079A
Authority
CN
China
Prior art keywords
layer
substrate
sacrificial layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010000506.8A
Other languages
English (en)
Other versions
CN111162079B (zh
Inventor
蒲浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010000506.8A priority Critical patent/CN111162079B/zh
Publication of CN111162079A publication Critical patent/CN111162079A/zh
Application granted granted Critical
Publication of CN111162079B publication Critical patent/CN111162079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种选择性外延结构的形成方法及3D存储器件制造方法，该选择性外延结构的形成方法分两步对衬底进行刻蚀，首先对衬底进行第一次刻蚀，形成第一沟槽，在第一沟槽中填充第一阻挡层和第一牺牲层；对衬底上方的半导体结构进行刻蚀，显露第一牺牲层和第一阻挡层；对衬底进行第二次刻蚀去除第一牺牲层和第一阻挡层，在第一沟槽内生长选择性外延结构。分两步对衬底刻蚀减少了刻蚀对衬底的损伤及污染。第二次刻蚀去除第一牺牲层和第一阻挡层时采用对衬底的选择比较高的清洗液，减少或者避免了对衬底的损伤，由此形成均匀一致、与衬底的连接性好的外延结构，进而保证3D存储器件的沟道结构的沟道层与外延结构的良好电性能，提高器件的良率。

Description

选择性外延结构的形成方法及3D存储器件制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种选择性外延结构的形成方法及3D存储器件制造方法。
背景技术
随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。在堆叠结构中形成垂直的沟道孔成为制造3D存储器的关键步骤。
在堆叠结构形成沟道结构，首先需要在堆叠结构中形成沟道孔，在沟道孔底部的衬底上形成外延结构。现有技术中，形成外延结构的方法通常是直接刻蚀堆叠结构至衬底下方，形成沟道孔，然后对裸露的衬底表面进行清洗，之后再进行衬底的外延生长，形成沟道孔底部的外延结构。该方法中刻蚀形成沟道孔很容易损伤衬底，另外衬底的清洗通常不能保证理想的清洗效果，致使后续生长的外延结构的形貌不符合要求，例如因为衬底表面清洗效果不理想造成外延结构与衬底之间存在空洞，导致外延结构与衬底之间的连接异常；在后续形成沟道层时，也会由于外延结构不规则造成沟道层与外延结构之间出现缝隙等，影响沟道层与外延结构的电性能，进而影响后续器件的良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种选择性外延结构的形成方法及3D存储器件制造方法，该选择性外延结构的形成方法首先对衬底进行第一次刻蚀形成第一沟槽，在第一沟槽内填充第一阻挡层和第一牺牲层，然后在衬底上形成例如堆叠结构的半导体结构，并对堆叠结构进行刻蚀显露上述第一牺牲层，并清洗刻蚀堆叠结构产生的副产物，然后对衬底进行第二次刻蚀去除第一牺牲层和第一阻挡层，之后形成选择性外延结构。由于去除填充的第一牺牲层和第一阻挡层采用的清洗液对衬底的选择比很高，不会对衬底造成损伤，保证生长选择性外延结构的良好的衬底条件，由此形成与衬底连接紧密并且高度一致的选择性外延结构，由此提高衬底和选择性外延结构以及选择性外延结构和沟道层之间的电性能，进而提高器件的成品率。
为实现上述目的及其它相关目的，本发明提供了一种选择性外外延结构的形成方法，包括如下步骤：
提供衬底，对所述衬底进行第一次刻蚀以在所述衬底中形成第一沟槽；
在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐；
在形成有所述第一牺牲层的所述衬底上方形成半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层；
对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽；
在所述第一沟槽中形成选择性外延结构。
可选地，在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐，还包括以下步骤：
在所述第一沟槽的底部及侧壁上形成第一阻挡层；
在所述第一阻挡层上方填充第一牺牲材料；
对所述第一牺牲材料及第一阻挡层进行平坦化。
可选地，所述第一牺牲层包括钨。
可选地，所述第一阻挡层包括氮化钛。
可选地，对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽包括：采用硫酸和双氧水的混合酸液清洗去除所述第一牺牲层和所述第一阻挡层。
可选地，在形成有所述第一牺牲层的所述衬底上方半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层，还包括以下步骤：
在形成有所述第一牺牲层的所述衬底上方形成堆叠结构，所述堆叠结构由绝缘层和第二牺牲层交替排列形成；
刻蚀所述堆叠结构至裸露所述第一牺牲层，形成贯穿所述堆叠结构的垂直沟道孔。
可选地，还包括采用热硫酸和双氧水清洗刻蚀所述堆叠结构产生的副产物。
可选地，在形成有所述第一牺牲层的所述衬底上形成半导体结构之前，还包括以下步骤：
在所述衬底上形成第二阻挡层。
根据本发明的第二方面，本发明还提供了一种3D存储器制造方法，包括以下步骤：
根据本发明上述第一方面提供的选择性外延结构的形成方法形成选择性外延结构；
在沟道孔内依次形成存储器层及沟道层，所述沟道层与所述选择性外延结构连通；
在堆叠结构中形成栅极结构。
可选地，在沟道孔内依次形成存储器层及沟道层，还包括以下步骤：
沿所述沟道孔的内壁依次沉积阻挡层、电荷俘获层、遂穿层，以形成所述存储器层；
刻蚀所述沟道孔底部的所述存储器层至暴露所述选择性外延结构；
在所述存储器层的侧壁及所述外延结构上方形成所述沟道层。
可选地，在堆叠结构中形成栅极结构包括以下步骤：
刻蚀去除所述堆叠结构中的第二牺牲层，形成栅极沟槽；
在所述栅极沟槽中沉积导电材料，形成栅极。
可选地，刻蚀去除所述堆叠结构中的所述第二牺牲层，形成栅极沟槽，还包括以下步骤：
刻蚀所述堆叠结构，形成栅线缝隙；
通过所述栅线缝隙去除所述堆叠结构中的第二牺牲层，形成所述栅极沟槽。
如上所述，本发明提供的选择性外延结构的形成方法及3D存储器制造方法，具备如下有益技术效果：
本发明的选择性外延结构的形成方法对衬底进行两步刻蚀，具体地首先对衬底进行第一次刻蚀，形成第一沟槽，并在第一沟槽中填充第一阻挡层和第一牺牲层；然后在衬底上方形成例如堆叠结构的半导体结构，对堆叠结构进行刻蚀，形成与第一沟槽对应的沟道孔。之后对沟道孔进行清洗，然后进行第二次刻蚀，去除第一牺牲层和第一阻挡层，重新打开第一沟槽，在第一沟槽内生长选择性外延结构。由于分两步进行刻蚀，并且在第一次刻蚀之后形成上述第一阻挡层及第一牺牲层，减少了形成沟道孔时对衬底的损伤，同时也减少了清洗形成沟道孔产生的副产物时对衬底的损伤。第二次刻蚀去除第一牺牲层和第一阻挡层时采用对衬底的选择比较高的清洗液，减少或者避免对衬底的损伤，由此保证良好的衬底条件，以形成均匀一致、与衬底的连接性好，且高度一致的外延结构。
在形成3D存储器时，首先采用上述方法形成沟道孔的选择性外延结构，然后在沟道孔内形成沟道结构，由于选择性外延结构的上述良好特征，使得沟道结构中的沟道层与选择性外延结构的连接性好，保证良好的电性能，由此提高后续器件的良率。
附图说明
图1显示为本发明提供的选择性外延结构的形成方法的流程图。
图2和图3显示为第一次刻蚀衬底在衬底中形成第一沟槽的示意图。
图4和图5显示为在第一沟槽内填充第一牺牲层形成的结构示意图。
图6显示为在图5所示的衬底上方形成堆叠结构的示意图。
图7显示为在图6所示的堆叠结构中形成沟道孔的示意图。
图8显示为第二次刻蚀衬底去除第一牺牲层和第一阻挡层再次打开第一沟槽的示意图。
图9显示为自所述第一沟槽形成选择性外延结构的示意图。
图10显示为本发明提供的3D存储器件制造方法的流程图。
图11和图12显示为形成沟道结构的示意图。
图13在堆叠结构中形成栅极沟槽的示意图
图14显示为在堆叠结构中形成栅极结构的示意图。
元件标号说明
100 衬底
101 氧化物层
102 光刻胶层
103 第一沟槽
104 第一阻挡层
105 第一牺牲层
106 第二阻挡层
107 堆叠结构
1071 形成堆叠结构的绝缘层
1072 形成堆叠结构的第二牺牲层
108 沟道孔
109 选择性外延结构
110 沟道结构
1101 沟道结构的阻挡层
1102 沟道结构的电荷俘获层
1103 沟道结构的遂穿层
1104 沟道结构的沟道层
1105 沟道孔中心的隔离介质层
111 金属导电层
112 栅极沟槽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种选择性外延结构的形成方法，如图1所示，该方法包括如下步骤：
步骤S101：提供衬底，对所述衬底进行第一次刻蚀以在所述衬底中形成第一沟槽；
如图2所示，提供一衬底100，在该衬底100的表面形成有氧化物层101。该衬底100可以是硅、单晶绝缘体上硅或者其他适合材料的衬底。在本实施例中，以硅衬底为例，其上的氧化物层101为二氧化硅层。
然后，如图3所示，在衬底100上方形成图案化的光刻胶层102，然后以光刻胶层102为掩膜层刻蚀氧化物层101及衬底100，在衬底100中形成第一沟槽103。该第一沟槽103的宽度与沟道孔的底部尺寸相当，第一沟槽103的深度可以根据后续要形成的选择性外延结构的尺寸确定，例如可以介于50nm～100nm。形成上述第一沟槽103之后，将衬底上方的图案化光刻胶层102及氧化物层101去除。
步骤S102：在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐；
如图4所示，在第一沟槽103中填充第一牺牲层105，该第一牺牲层105是相对硅衬底来说具有较低刻蚀选择比的材料，例如可以是钨等。例如可以通过金属无机物化学气相沉积、金属有机物化学气相沉积(MOCVD)和物理气相沉积等方法沉积TiN形成第一阻挡层104；可以通过化学气相沉积填充钨形成第一牺牲层105。
在本实施例的优选实施例中，如图4所示，为防止形成的第一牺牲层105与衬底发生反应或者对衬底造成污染，首先在第一沟槽103的侧壁及底部形成第一阻挡层104，该第一阻挡层104同样可以是相对硅衬底来说具有较低刻蚀选择比的材料，例如TiN等，该第一阻挡层104可以有效防止第一牺牲层105钨与衬底发生反应，并且可以保证在后续对衬底进行第二次刻蚀时不会对衬底造成损伤。
如图4所示，沉积的第一阻挡层104和第一牺牲层105同时覆盖衬底的表面，因此，还需要对第一牺牲层105和第一阻挡层104进行平坦化，如图5所示，可以通过CMP(化学机械抛光)法对其进行平坦化，去除衬底表面的第一牺牲层及第一阻挡层，同时去除衬底表面的氧化物层。形成图5所示的平坦的衬底表面。
步骤S103：在形成有所述第一牺牲层的所述衬底上方形成半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层；
大多半导体器件都需要在衬底上方形成半导体结构，并且需要对半导体器件进行刻蚀形成高深宽比的深孔或者缝隙，其中最为典型的是具有垂直沟道的器件，例如垂直沟道晶体管、垂直沟道存储器，尤其3D存储器件等。在3D存储器中，通常需要形成在衬底上方形成堆叠结构，然后形成贯穿堆叠结构的沟道结构，其中形成贯穿堆叠结构及部分衬底的沟道孔，并在沟道孔的底部裸露的衬底上形成选择性外延结构是其关键步骤。本实施例以3D存储器为例，说明该沟道孔底部衬底上的选择性外延结构的形成。
在3D存储器中，本衬底上方的半导体结构为多层堆叠结构，如图6所示，在图5所示的结构上方形成堆叠结构107，该堆叠结构107包括交替排列的绝缘层1071和第二牺牲层1072，绝缘层1071可以是氧化硅，牺牲层1072可以是氮化硅，即堆叠结构107形成氧化硅和氮化硅交替排列的ONO堆叠结构，该堆叠结构可以包括64层、128层甚至更多层。在优选实施例中，在形成上述堆叠结构107之前，还可以在衬底上方形成第二阻挡层106，该第二阻挡层可以是氧化硅。该第二阻挡层在后续形成底部选择栅极的时候防止衬底被损伤。
然后，如图7所示，刻蚀堆叠结构107及第二阻挡层106至暴露第一牺牲层105和第一阻挡层104，由此形成沟道孔108。由于刻蚀上述堆叠结构107时，会产生副产物，为了保证沟道孔的清洁，防止副产物污染后续暴露的衬底，需要对沟道孔进行清洗，以去除副产物。例如本实施例中采用热硫酸和双氧水对沟道孔进行清洗。
步骤S104：对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽；
如图8所示，清洗沟道孔之后，对衬底100进行第二次刻蚀，具体地，采用酸液对第一沟槽内的第一牺牲层进行腐蚀刻蚀。在优选实施例中，第一牺牲层下方还沉积有第一阻挡层，因此，在此需对第一牺牲层和第一阻挡层进行腐蚀刻蚀。例如采用硫酸和双氧水混合酸液，在75℃下腐蚀60s，去除第一牺牲层和第一阻挡层。由于在第一沟槽103的底部形成有TiN作为第一阻挡层104，而采用的硫酸和双氧水混合酸液对硅具有很高的选择比，因此，在腐蚀去除该TiN层时不会对衬底造成损伤。去除第一牺牲层105和第一阻挡层104之后，再次打开了第一沟槽103，此时第一沟槽103处的衬底清洁度很高，并且几乎没有受到刻蚀的损伤，因此适合生长高质量的选择性外延结构。
步骤S105：在所述第一沟槽中形成选择性外延结构。
如图9所示，再次打开第一沟槽103之后，在沟槽103中进行选择性外延生长，形成选择性外延结构109。例如在本实施例所述的硅衬底100上进行选择性外延的工艺条件如下：温度范围介于700～900℃，压力范围介于5～20Torr，氯化氢气体流量范围设为100～400sccm，二氯硅烷气体流量设为为100～300sccm，经过一段时间的反应后，得到选择性外延结构109。该选择性外延结构的生长厚度可以是
Figure BDA0002353089810000071
本实施例在形成选择性外延结构时分两步对衬底进行刻蚀，首先对衬底进行第一次刻蚀，形成第一沟槽，并在第一沟槽中填充第一阻挡层和第一牺牲层；然后对衬底上方的半导体结构进行刻蚀，显露上述第一牺牲层和第一阻挡层。之后对沟道孔进行清洗，然后对衬底进行第二次刻蚀，去除第一牺牲层和第一阻挡层，重新打开第一沟槽，在第一沟槽内生长选择性外延结构。由于分两步进行刻蚀，并且在第一次刻蚀之后形成上述第一阻挡层及第一牺牲层，减少了刻蚀半导体结构时对衬底的损伤，同时也减少了清洗形成沟道孔产生的副产物时对衬底的损伤。第二次刻蚀去除第一牺牲层和第一阻挡层时采用对衬底的选择比较高的清洗液，减少或者避免对衬底的损伤，由此保证良好的衬底条件，以形成均匀一致、与衬底的连接性好，且高度一致的选择性外延结构。
实施例二
本实施例提供一种3D存储器件制造方法，如图10所示，该方法包括如下步骤：
S201：根据本发明提供的选择性外延结构的形成方法形成选择性外延结构；
同样参照图1-9，在形成有堆叠结构107的衬底100上形成沟道孔108，并在沟道孔底部的衬底100中的第一沟槽103中通过选择性外延生长形成选择性外延结构109。形成选择性外延结构109的过程与实施例一所述的步骤相同，在此不再赘述。
S202：在沟道孔内依次形成存储器层及沟道层，所述沟道层与所述选择性外延结构连通；
如图11所示，首先在沟道孔108中沿侧壁依次沉积阻挡层1101、电荷俘获层1102和隧穿层1103。阻挡层的材料可以是高K电介质材料。高K电介质材料具有更薄的等效氧化层厚度(EOT，Equivalence Oxide Thickness)，可有效减少栅极漏电，同时保持晶体管性能。高K电介质可以例如是氧化铝，氧化给，氧化锆等。阻挡层可以是单层的介电氧化物，亦可是双层模型，如高K氧化物并氧化硅等。电荷俘获层1102可以是浮置栅极结构，例如包括多晶硅材料。隧穿层1103是绝缘层，例如可以是氮化物绝缘层。如图11所示，阻挡层、电荷捕获层和隧穿层构成存储器层1301。
如图11所示，在形成存储器层的过程中，沟道孔底部的选择性外延结构上方也同时沉积了上述阻挡层1101、电荷俘获层1102和隧穿层1103，为了形成与外延层109连通的沟道层，首先刻蚀沟道孔108底部的阻挡层1101、电荷俘获层1102和隧穿层1103，暴露出选择性外延结构109，然后，如图12所示，在沟道孔中沉积沟道层1104，该沟道层可以是单晶硅、单晶错、SiGe、Si:C、SiGe等。如所公知的，沟道孔108的中心区域还可以填充有隔离介质层1105，上述阻挡层1101、电荷俘获层1102、隧穿层1103、沟道层1104及隔离介质层1105形成完整的沟道结构110。
S203：在堆叠结构中形成栅极结构。
如图13所示，形成上述沟道结构110之后，首先湿法刻蚀去除堆叠结构107中的第二牺牲层1072，在第二牺牲层1072的位置处形成栅极沟槽112。例如，可以首先在堆叠结构中形成栅线缝隙，通过栅线缝隙注入腐蚀液去除第二牺牲层，该方法可以以本领域公知的常用手段进行，因此在此不再详细描述。
然后，如图14所示，在栅极沟槽112中沉积金属导电层111，由此形成堆叠的栅极结构。
如所公知的，还可以在栅线缝隙的侧壁位置形成栅极结构的绝缘隔离层，然后填充导电材料形成共源极接触。
本实施例形成3D存储器时，首先采用上述方法形成选择性外延结构，然后在沟道孔内形成沟道结构，由于选择性外延结构上述良好特征，使得沟道结构中的沟道层与选择性外延结构的连接性好，保证良好的电性能，由此提高后续器件的良率。
如上所述，本发明提供的选择性外延结构的形成方法及3D存储器制造方法，具备如下有益技术效果：
本发明的选择性外延结构的形成方法对衬底进行两步刻蚀，具体地首先对衬底进行第一次刻蚀，形成第一沟槽，并在第一沟槽中填充第一阻挡层和第一牺牲层；然后在衬底上方形成例如堆叠结构的半导体结构，对堆叠结构进行刻蚀，形成与第一沟槽对应的沟道孔。之后对沟道孔进行清洗，然后进行第二次刻蚀，去除第一牺牲层和第一阻挡层，重新打开第一沟槽，在第一沟槽内生长选择性外延结构。由于分两步进行刻蚀，并且在第一次刻蚀之后形成上述第一阻挡层及第一牺牲层，减少了形成沟道孔时对衬底的损伤，同时也减少了清洗形成沟道孔产生的副产物时对衬底的损伤。第二次刻蚀去除第一牺牲层和第一阻挡层时采用对衬底的选择比较高的清洗液，减少或者避免对衬底的损伤，由此保证良好的衬底条件，以形成均匀一致、与衬底的连接性好，且高度一致的选择性外延结构。
在形成3D存储器时，首先采用上述方法形成沟道孔的选择性外延结构，然后在沟道孔内形成沟道结构，由于选择性外延结构的上述良好特征，使得沟道结构中的沟道层与选择性外延结构的连接性好，保证良好的电性能，由此提高后续器件的良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种选择性外延结构的形成方法，其特征在于，包括如下步骤：
提供衬底，对所述衬底进行第一次刻蚀以在所述衬底中形成第一沟槽；
在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐；
在形成有所述第一牺牲层的所述衬底上方形成半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层；
对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽；
在所述第一沟槽中形成选择性外延结构。
2.根据权利要求1所述的选择性外延结构的形成方法，其特征在于，在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐，还包括以下步骤：
在所述第一沟槽的底部及侧壁上形成第一阻挡层；
在所述第一阻挡层上方填充第一牺牲材料；
对所述第一牺牲材料及第一阻挡层进行平坦化。
3.根据权利要求1所述的选择性外延结构的形成方法，其特征在于，所述第一牺牲层包括钨。
4.根据权利要求3所述的选择性外延结构的形成方法，其特征在于，所述第一阻挡层包括氮化钛。
5.根据权利要求2所述的选择性外延结构的形成方法，其特征在于，对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽包括：采用硫酸和双氧水的混合酸液清洗去除所述第一牺牲层和所述第一阻挡层。
6.根据权利要求1所述的选择性外延结构的形成方法，其特征在于，在形成有所述第一牺牲层的所述衬底上方半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层，还包括以下步骤：
在形成有所述第一牺牲层的所述衬底上方形成堆叠结构，所述堆叠结构由绝缘层和第二牺牲层交替排列形成；
刻蚀所述堆叠结构至裸露所述第一牺牲层，形成贯穿所述堆叠结构的垂直沟道孔。
7.根据权利要求6所述的选择性外延结构的形成方法，其特征在于，还包括采用热硫酸和双氧水清洗刻蚀所述堆叠结构产生的副产物。
8.根据权利要求1所述的选择性外延结构的形成方法，其特征在于，在形成有所述第一牺牲层的所述衬底上形成半导体结构之前，还包括以下步骤：
在所述衬底上形成第二阻挡层。
9.一种3D存储器件制造方法，其特征在于，包括以下步骤：
根据权利要求1-8所述的选择性外延结构的形成方法形成选择性外延结构；
在沟道孔内依次形成存储器层及沟道层，所述沟道层与所述选择性外延结构连通；
在堆叠结构中形成栅极结构。
10.根据权利要求9所述的3D存储器件制造方法，其特征在于，在沟道孔内依次形成存储器层及沟道层，还包括以下步骤：
沿所述沟道孔的内壁依次沉积阻挡层、电荷俘获层、遂穿层，以形成所述存储器层；
刻蚀所述沟道孔底部的所述存储器层至暴露所述选择性外延结构；
在所述存储器层的侧壁及所述外延结构上方形成所述沟道层。
11.根据权利要求9所述的3D存储器件制造方法，其特征在于，在堆叠结构中形成栅极结构包括以下步骤：
刻蚀去除所述堆叠结构中的第二牺牲层，形成栅极沟槽；
在所述栅极沟槽中沉积导电材料，形成栅极。
12.根据权利要求11所述的3D存储器件制造方法，其特征在于，刻蚀去除所述堆叠结构中的所述第二牺牲层，形成栅极沟槽，还包括以下步骤：
刻蚀所述堆叠结构，形成栅线缝隙；
通过所述栅线缝隙去除所述堆叠结构中的第二牺牲层，形成所述栅极沟槽。
CN202010000506.8A 2020-01-02 2020-01-02 选择性外延结构的形成方法及3d存储器件制造方法 Active CN111162079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010000506.8A CN111162079B (zh) 2020-01-02 2020-01-02 选择性外延结构的形成方法及3d存储器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000506.8A CN111162079B (zh) 2020-01-02 2020-01-02 选择性外延结构的形成方法及3d存储器件制造方法

Publications (2)

Publication Number Publication Date
CN111162079A true CN111162079A (zh) 2020-05-15
CN111162079B CN111162079B (zh) 2023-04-28

Family

ID=70560892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000506.8A Active CN111162079B (zh) 2020-01-02 2020-01-02 选择性外延结构的形成方法及3d存储器件制造方法

Country Status (1)

Country Link
CN (1) CN111162079B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415943A (zh) * 2020-05-21 2020-07-14 长江存储科技有限责任公司 三维存储器的制作方法
CN114361027A (zh) * 2021-12-14 2022-04-15 北京北方华创微电子装备有限公司 刻蚀方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575909A (zh) * 2016-02-15 2016-05-11 上海格易电子有限公司 三维nand闪存及其制造方法
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109417076A (zh) * 2018-10-09 2019-03-01 长江存储科技有限责任公司 三维存储器件中的堆栈间插塞及其形成方法
CN109712990A (zh) * 2019-01-02 2019-05-03 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN109742078A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 存储器的形成方法
CN109755252A (zh) * 2019-01-17 2019-05-14 长江存储科技有限责任公司 一种存储器件及其制造方法
US20190148399A1 (en) * 2017-11-13 2019-05-16 Samsung Electronics Co., Ltd. Vertical type semiconductor devices and methods of manufacturing the same
CN110581137A (zh) * 2018-06-07 2019-12-17 爱思开海力士有限公司 半导体器件的制造方法
CN110634883A (zh) * 2019-08-22 2019-12-31 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575909A (zh) * 2016-02-15 2016-05-11 上海格易电子有限公司 三维nand闪存及其制造方法
US20190148399A1 (en) * 2017-11-13 2019-05-16 Samsung Electronics Co., Ltd. Vertical type semiconductor devices and methods of manufacturing the same
CN110581137A (zh) * 2018-06-07 2019-12-17 爱思开海力士有限公司 半导体器件的制造方法
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109417076A (zh) * 2018-10-09 2019-03-01 长江存储科技有限责任公司 三维存储器件中的堆栈间插塞及其形成方法
CN109712990A (zh) * 2019-01-02 2019-05-03 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN109742078A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 存储器的形成方法
CN109755252A (zh) * 2019-01-17 2019-05-14 长江存储科技有限责任公司 一种存储器件及其制造方法
CN110634883A (zh) * 2019-08-22 2019-12-31 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415943A (zh) * 2020-05-21 2020-07-14 长江存储科技有限责任公司 三维存储器的制作方法
CN111415943B (zh) * 2020-05-21 2022-12-20 长江存储科技有限责任公司 三维存储器的制作方法
CN114361027A (zh) * 2021-12-14 2022-04-15 北京北方华创微电子装备有限公司 刻蚀方法

Also Published As

Publication number Publication date
CN111162079B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US10141331B1 (en) Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof
US10014316B2 (en) Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
EP3593381B1 (en) Three-dimensional memory device with level-shifted staircase structures and method of making thereof
EP3494597B1 (en) Method of making a three-dimensional memory device having drain select level isolation structure
US9978768B2 (en) Method of making three-dimensional semiconductor memory device having laterally undulating memory films
US9991277B1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
EP3286784B1 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US10083982B2 (en) Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
US10115459B1 (en) Multiple liner interconnects for three dimensional memory devices and method of making thereof
US9646975B2 (en) Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US9576966B1 (en) Cobalt-containing conductive layers for control gate electrodes in a memory structure
US10453854B2 (en) Three-dimensional memory device with thickened word lines in terrace region
US10381372B2 (en) Selective tungsten growth for word lines of a three-dimensional memory device
US10461163B2 (en) Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US20150179662A1 (en) Cobalt-containing conductive layers for control gate electrodes in a memory structure
WO2017065869A1 (en) Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
TWI412121B (zh) 具埋入式字元線之裝置及其製造方法
JP2022520173A (ja) 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法
EP3711092A1 (en) Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
CN111162079B (zh) 选择性外延结构的形成方法及3d存储器件制造方法
US11024645B2 (en) Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same
CN110797346A (zh) 三维存储器及其制作方法
CN114864487A (zh) 半导体结构及其制备方法
KR100832022B1 (ko) 반도체소자의 콘택플러그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant