CN109904171A - 三维存储器及其制作方法 - Google Patents
三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN109904171A CN109904171A CN201910114818.9A CN201910114818A CN109904171A CN 109904171 A CN109904171 A CN 109904171A CN 201910114818 A CN201910114818 A CN 201910114818A CN 109904171 A CN109904171 A CN 109904171A
- Authority
- CN
- China
- Prior art keywords
- hole
- stacked structure
- layer
- medium
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明实施例公开了一种三维存储器及其制作方法,所述制作方法包括:形成贯穿第一堆叠结构的第一通孔;在所述第一堆叠结构表面和第一通孔中形成牺牲层;在所述牺牲层表面形成第一介质层;在第一介质层表面形成第二堆叠结构;形成贯穿所述第二堆叠结构的第二通孔,其中,所述第二通孔与所述第一通孔连通;形成所述第二通孔后,去除所述第一通孔中的第一介质和牺牲层。
Description
技术领域
本发明实施例涉及集成电路领域,特别涉及一种三维存储器及其制作方法。
背景技术
在集成电路产业中,通过刻蚀沉积的堆叠结构,形成垂直于衬底的存储单元,制备三维存储器,能够在较小的面积上形成存储单元。随着集成度和三维存储器存储容量的不断增大,在衬底上制作的堆叠结构的层数不断增大,增加了对堆叠结构进行刻蚀的工艺难度,进而导致工艺成本高及制作效率低的问题。
发明内容
有鉴于此,本发明实施例提供一种三维存储器及其制作方法。
本发明实施例第一方面提供一种三维存储器的制作方法,包括:
形成贯穿第一堆叠结构的第一通孔;
在所述第一堆叠结构表面和第一通孔中形成牺牲层;
在所述牺牲层表面形成第一介质层;
在第一介质层表面形成第二堆叠结构;
形成贯穿所述第二堆叠结构的第二通孔,其中,所述第二通孔与所述第一通孔连通;
形成所述第二通孔后,去除所述第一通孔中的第一介质和牺牲层。
可选地,所述方法还包括:
形成依次层叠的第二介质层和第三介质层,以形成所述第一堆叠结构和第二堆叠结构。
可选地,所述在所述牺牲层表面形成第一介质层,包括:
去除位于所述第一堆叠结构表面和部分所述第一通孔中的牺牲层,以在所述第一通孔中形成凹槽;
在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层。
可选地,所述在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层,包括:
在所述第一堆叠结构表面和所述凹槽中沉积第一介质;
平坦化处理所述第一堆叠结构表面的所述第一介质并形成所述第一介质层。
可选地,所述形成贯穿所述第二堆叠结构的第二通孔,包括:
在所述第二堆叠结构表面形成掩膜;
在掩膜表面形成图案区,其中,所述图案区在垂直于所述第一堆叠结构的方向上的投影与所述第一通孔的横截面重叠;
根据所述图案区,形成贯穿所述第二堆叠结构的所述第二通孔。
本发明实施例第二方面提供一种三维存储器,包括:
堆叠设置的至少两个堆叠结构;
位于所述至少两个堆叠结构之间的第一介质层;
贯穿所述至少两个堆叠结构中的第一堆叠结构的第一通孔;
贯穿所述至少两个堆叠结构中的第二堆叠结构的第二通孔,所述第二通孔与所述第一通孔连通,所述第二堆叠结构包括依次层叠设置的第二介质层和第三介质层。
可选地,所述第一堆叠结构,包括:依次层叠设置的所述第二介质层和第三介质层。
可选地,在所述第一通孔与所述第二通孔相连处,第一通孔的顶部孔径大于第二通孔的底部孔径。
可选地,所述第一介质层的材料为多晶硅;和/或,所述第二介质层的材料为氧化物;和/或,所述第三介质层的材料为氮化物。
可选地,所述三维存储器为3D NAND存储器。
本发明实施例提供的上述三维存储器及其制作方法,形成贯穿第一堆叠结构的第一通孔;在第一堆叠结构表面和第一通孔中形成牺牲层;在牺牲层表面形成第一介质层;在第一介质层表面形成第二堆叠结构;形成贯穿所述第二堆叠结构和第一介质层的第二通孔,其中,所述第二通孔与所述第一通孔连通;形成第二通孔后,去除第一通孔中的牺牲层,通过两次刻蚀替代在整体厚度等于第一堆叠结构和第二堆叠结构之和的结构上进行一次通孔刻蚀,分别形成贯穿第一堆叠结构的第一通孔和贯穿第二堆叠结构的第二通孔,降低了形成通孔的工艺难度,且形成第一介质层可作为第二通孔的刻蚀停止层,在第二通孔的刻蚀过程中对第一通孔起到保护作用,提高了第一通孔和第二通孔的质量,进而降低了三维存储器的工艺难度,降低了因为刻蚀难度高导致刻蚀异常产生的报废,并提高了三维存储器的质量。
附图说明
图1为本发明实施例提供的一种三维存储器制作方法的流程示意图;
图2为本发明实施例提供的一种三维存储器的结构示意图;
图3为一种形成了第一通孔的第一堆叠结构示意图;
图4为一种第一堆叠结构中沉积第一介质的结构示意图;
图5为一种第二堆叠结构中形成第二通孔后的结构示意图;
图6为一种三维存储器的结构示意图;
图7为本发明实施例提供的一种形成了第一通孔的第一堆叠结构示意图;
图8为本发明实施例提供的一种形成了牺牲层的第一堆叠结构示意图;
图9为本发明实施例提供的一种在牺牲层上形成凹槽的第一堆叠结构示意图;
图10为本发明实施例提供的一种沉积了第一介质的第一堆叠结构示意图;
图11为本发明实施例提供的一种平坦化处理了第一介质的第一堆叠结构示意图;
图12为本发明实施例提供的一种形成了第二通孔的第二堆叠结构示意图;
图13为本发明实施例提供的一种三维存储器的结构示意图。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻的理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本申请实施例中,术语“A与B相连”包含A、B两者相互接触地A与B相连的情形,或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本申请实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
需要说明的是,本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
如图1所示,本发明实施例提供一种三维存储器的制作方法,包括:
步骤S10:形成贯穿第一堆叠结构的第一通孔;
步骤S20:在所述第一堆叠结构表面和第一通孔中形成牺牲层;
步骤S30:在所述牺牲层表面形成第一介质层;
步骤S40:在第一介质层表面形成第二堆叠结构;
步骤S50:形成贯穿所述第二堆叠结构的第二通孔,其中,所述第二通孔与所述第一通孔连通;
步骤S60:形成所述第二通孔后,去除所述第一通孔中的第一介质和牺牲层。
在本发明实施例中,形成第一堆叠结构和形成第二堆叠结构的方式相同,例如均可通过化学气相沉积法形成第一堆叠结构和第二堆叠结构。所述第一堆叠结构和所述第二堆叠结构的厚度可以相同也可以不同。例如,当第一堆叠结构和第二堆叠结构的厚度相同时,可采用相同的与工艺参数形成第一堆叠结构和第二堆叠结构,也可以采用不同的工艺参数形成第一堆叠结构与第二堆叠结构;当第一堆叠结构和第二堆叠结构的厚度不同时,形成第一堆叠结构的工艺参数与形成第二堆叠结构的工艺参数不同。
在本发明实施例中,沿所述第一通孔和所述第二通孔的径向方向,由外向内依次形成阻挡层、电荷捕获层、隧穿层和沟道层,其中,阻挡层覆盖于所述第一通孔的侧壁表面,电荷捕获层覆盖于所述阻挡层表面,隧穿层覆盖于所述电荷捕获层表面,沟道层覆盖于所述隧穿层表面,构成ONOP(氧化物-氮化物-氧化物-多晶硅)结构,形成存储单元。所述阻挡层用于阻挡所述存储层中的电荷流出;所述电荷捕获层用于捕获并存储电荷;所述隧穿层用于产生电荷;所述沟道层用于起到支撑的作用。
在本发明实施例中,所述牺牲层的材料可以为碳。在形成与第一通孔连通的第二通孔后,可通过加热氧化的方法去除牺牲层,将碳氧化变为二氧化碳去除,在氧气量充足的情况下,相较于例如湿法刻蚀去除牺牲层的方法,所述热氧化去除牺牲层的方法不会对第一通孔的结构产生影响,且不容易形成残留物,减少了第一通孔内壁的杂质,提高了三维存储器的质量。由于在三维存储器的制作过程中,牺牲层容易被消耗掉,失去对第一通孔的保护作用,使得在形成第二通孔时,刻蚀工艺对第一通孔的形貌产生影响,因此通过本发明实施例提供的制作方法,在第一通孔中牺牲层的顶部形成凹槽,并沉积性质稳定的第一介质,对第一通孔产生保护作用。
通过本发明实施例提供的制作方法,通过两次刻蚀替代在整体厚度等于第一堆叠结构和第二堆叠结构之和的上进行一次通孔刻蚀,分别形成贯穿第一堆叠结构的第一通孔和贯穿第二堆叠结构的第二通孔,降低了形成通孔的工艺难度,且形成第一介质层在第二通孔的刻蚀过程中对第一通孔起保护作用,提高了第一通孔和第二通孔的质量,进而降低了三维存储器的工艺难度,降低了因为刻蚀难度高导致刻蚀异常产生的报废,并提高了三维存储器的质量。
在一些实施例中,所述方法还包括:
形成依次层叠的第二介质层和第三介质层,以形成所述第一堆叠结构和第二堆叠结构。
在本发明实施例中,所述第二介质层和/或所述第三介质层的形成方法可以选用化学气相沉积法等。例如当第二介质层为二氧化硅、第三介质层为氮化硅时,可通过将硅烷和氧气、一氧化氮或二氧化碳通入反应腔室,并在等离子体的状态下发生反应,生成二氧化硅;在形成的二氧化硅表面,通过二氯二氢硅与氨气在700~800℃的条件下,反应生成氮化硅。
在本发明实施例中,所述形成第一通孔的方法可包括:
在所述第一堆叠结构的表面形成掩膜;
在掩膜表面形成图案区;
根据所述图案区,刻蚀所述依次层叠的第二介质层和第三介质层,形成贯穿所述第一堆叠结构的第一通孔。
在一些实施例中,所述步骤S30,包括:
去除位于所述第一堆叠结构表面和部分所述第一通孔中的牺牲层,以在所述第一通孔中形成凹槽;
在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层。
在本发明实施例中,当所述牺牲层的成分为碳时,可通过干法刻蚀、湿法刻蚀等方法,去除第一堆叠结构表面和第一通孔中的部分牺牲层,以在所述第一通孔中形成所述凹槽。例如所述干法刻蚀可包括:采用等离子体产生的带能粒子,在强电场作用下朝所述牺牲层加速,这些粒子通过溅射刻蚀作用将第一通孔中的牺牲层变为碳原子,形成的碳原子与氧气反应形成气态的含碳化合物,进而在第一通孔中形成所述凹槽;所述湿法刻蚀可包括:使用硝酸作为刻蚀剂,与所述牺牲层反应,生成气态的碳的化合物,以去除部分牺牲层,形成所述凹槽。优选地,本申请采用干法刻蚀形成所述凹槽。
在三维存储器的制作过程中,当在第一通孔和第二通孔中形成ONOP(氧化物-氮化物-氧化物-多晶硅)结构后,通过去除至少两个堆叠结构中的第三介质层,形成空隙,然后在空隙中填充金属形成金属栅极层,所述金属栅极层作为三维存储器的字线,执行编程、擦写、读取等操作。
在本发明实施例中,可通过化学气相沉积的方法在第一堆叠结构表面和凹槽中沉积第一介质,形成第一介质层。所述第一介质层的材料可为多晶硅。当第一介质层的材料为多晶硅时,由于多晶硅可导电,因此该多晶硅层也可作为字线,与金属栅极层发挥相同的作用,执行编程、擦写、读取等操作。在一些实施例中,所述在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层,可包括:
在所述第一堆叠结构表面和所述凹槽中沉积第一介质;
平坦化处理所述第一堆叠结构表面的所述第一介质并形成所述第一介质层。
在本发明实施例中,可以通过化学机械研磨工艺来实现平坦化处理所述第一堆叠结构表面的第一介质。通过本发明实施例,在第一堆叠结构的表面形成平坦的第一介质层,既对第一堆叠结构和第一通孔起到保护作用,又为第二堆叠结构的形成提供了平坦的支撑面和刻蚀停止层,保证了第二堆叠结构的平坦性和刻蚀稳定性。
在一些实施例中,所述步骤S50,包括:
在所述第二堆叠结构表面形成掩膜;
在掩膜表面形成图案区,其中,所述图案区在垂直于所述第一堆叠结构的方向上的投影与所述第一通孔的横截面重叠;
根据所述图案区,形成贯穿所述第二堆叠结构的所述第二通孔。
在本发明实施例中,第二通孔与第一通孔连通,且在第二通孔与第一通孔相连的位置,第二通孔的孔径小于第一通孔的孔径。
在上述实施例中,提供了一种三维存储器的制作方法,相应地,本发明还提供了一种根据上述三维存储器制作方法制作而成的三维存储器,下面结合附图对本发明实施例提供的三维存储器进行说明。
如图2所示,本发明实施例提供一种三维存储器,包括:
堆叠设置的至少两个堆叠结构,包括第一堆叠结构10和第二堆叠结构20;
位于所述至少两个堆叠结构之间的第一介质层30;
贯穿所述至少两个堆叠结构中的第一堆叠结构10的第一通孔11;
贯穿所述至少两个堆叠结构中的第二堆叠结构20的第二通孔21,所述第二通孔21与所述第一通孔11连通,所述第二堆叠结构包括依次层叠设置的第二介质层22和第三介质层23。
在一些实施例中,所述第一堆叠结构10,包括:依次层叠设置的所述第二介质层22和第三介质层23。
在一些实施例中,在所述第一通孔与所述第二通孔相连处,第一通孔的顶部孔径大于第二通孔的底部孔径。
在一些实施例中,所述第一介质层的材料为多晶硅;和/或,所述第二介质层的材料为氧化物;和/或,所述第三介质层的材料为氮化物。
在一些实施例中,所述三维存储器为3D NAND存储器。
以下结合上述任意实施例提供几个具体示例:
示例1:
一种三维存储器的制备是通过在第一通孔中形成多晶硅阻挡层,并在第一堆叠结构上形成的第二堆叠结构中形成第二通孔,下面结合图3至图6对一种三维存储器的制作方法进行介绍,所述制作方法包括:
在半导体衬底上,形成贯穿所述第一堆叠结构的第一通孔11;
在第一堆叠结构表面和第一通孔中沉积第一介质30;
去除沉积在第一堆叠结构表面的第一介质,在第一堆叠结构表面形成依次层叠的第二介质层22和第三介质层23,以形成第二堆叠结构20;
形成贯穿所述第二堆叠结构的第二通孔21;
在形成第二通孔后,去除所述第一通孔中的第一介质。
通过上述制作方法形成的第一通孔和第二通孔,由于第一通孔中的第一介质难以去除,因此容易在第一通孔中残留部分第一介质,影响后续对第一第二通孔的填充,降低三维存储器的质量与产品良率。
本发明实施例提供一种三维存储器的制作方法。下面结合图7至图13对本发明实施例提供的一种三维存储器的制作方法进行详细介绍,包括:
在半导体衬底上,形成依次层叠的第二介质层22和第三介质层23,以形成第一堆叠结构10;
形成贯穿第一堆叠结构的第一通孔11;
在第一堆叠结构表面和贯穿所述第一堆叠结构的第一通孔中形成牺牲层40;
去除位于第一堆叠结构10表面和第一通孔11上部的牺牲层,以在第一通孔11中形成凹槽12;
在第一堆叠结构表面10和凹槽12中沉积第一介质以形成第一介质层30;
平坦化处理位于第一堆叠结构10表面的所述第一介质,以在第一堆叠结构10表面形成第一介质层30;
在第一介质层30表面形成依次层叠的第二介质层22和第三介质层23,以形成第二堆叠结构20;
形成贯穿第二堆叠结构20的第二通孔21,并去除第一通孔中的第一介质层和牺牲层,使得第二通孔21与所述第一通孔11连通。
在本申请所提供的实施例中,应该理解到,所揭露的装置、系统与方法,可以通过其他的方式实现。以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种三维存储器的制作方法,其特征在于,包括:
形成贯穿第一堆叠结构的第一通孔;
在所述第一堆叠结构表面和第一通孔中形成牺牲层;
在所述牺牲层表面形成第一介质层;
在第一介质层表面形成第二堆叠结构;
形成贯穿所述第二堆叠结构的第二通孔,其中,所述第二通孔与所述第一通孔连通;
形成所述第二通孔后,去除所述第一通孔中的第一介质和牺牲层。
2.根据权利要求2所述的制作方法,其特征在于,所述方法还包括:
形成依次层叠的第二介质层和第三介质层,以形成所述第一堆叠结构和第二堆叠结构。
3.根据权利要求1所述的制作方法,其特征在于,所述在所述牺牲层表面形成第一介质层,包括:
去除位于所述第一堆叠结构表面和部分所述第一通孔中的牺牲层,以在所述第一通孔中形成凹槽;
在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层。
4.根据权利要求3所述的制作方法,其特征在于,所述在所述第一堆叠结构表面和所述凹槽中沉积第一介质以形成第一介质层,包括:
在所述第一堆叠结构表面和所述凹槽中沉积第一介质;
平坦化处理所述第一堆叠结构表面的所述第一介质并形成所述第一介质层。
5.根据权利要求1所述的制作方法,其特征在于,所述形成贯穿所述第二堆叠结构和第一介质层的第二通孔,包括:
在所述第二堆叠结构表面形成掩膜;
在掩膜表面形成图案区,其中,所述图案区在垂直于所述第一堆叠结构的方向上的投影与所述第一通孔的横截面重叠;
根据所述图案区,形成贯穿所述第二堆叠结构的所述第二通孔。
6.一种三维存储器,其特征在于,包括:
堆叠设置的至少两个堆叠结构;
位于所述至少两个堆叠结构之间的第一介质层;
贯穿所述至少两个堆叠结构中的第一堆叠结构的第一通孔;
贯穿所述至少两个堆叠结构中的第二堆叠结构的第二通孔,所述第二通孔与所述第一通孔连通,所述第二堆叠结构包括依次层叠设置的第二介质层和第三介质层。
7.根据权利要求6所述的三维存储器,其特征在于,所述第一堆叠结构,包括:
依次层叠设置的所述第二介质层和第三介质层。
8.根据权利要求6所述的三维存储器,其特征在于,在所述第一通孔与所述第二通孔相连处,第一通孔的顶部孔径大于第二通孔的底部孔径。
9.根据权利要求6所述的三维存储器,其特征在于,所述第一介质层的材料为多晶硅;和/或,所述第二介质层的材料为氧化物;和/或,所述第三介质层的材料为氮化物。
10.根据权利要求6至9任一项所述的三维存储器,其特征在于,所述三维存储器为3DNAND存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910114818.9A CN109904171B (zh) | 2019-02-14 | 2019-02-14 | 三维存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910114818.9A CN109904171B (zh) | 2019-02-14 | 2019-02-14 | 三维存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109904171A true CN109904171A (zh) | 2019-06-18 |
CN109904171B CN109904171B (zh) | 2021-10-19 |
Family
ID=66944864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910114818.9A Active CN109904171B (zh) | 2019-02-14 | 2019-02-14 | 三维存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904171B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110800109A (zh) * | 2019-09-20 | 2020-02-14 | 长江存储科技有限责任公司 | 具有多堆栈结构的三维存储器件及其形成方法 |
CN111180446A (zh) * | 2020-01-03 | 2020-05-19 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
CN112542464A (zh) * | 2020-12-09 | 2021-03-23 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
US11043505B2 (en) | 2019-09-20 | 2021-06-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having multi-deck structure and methods for forming the same |
WO2021142747A1 (en) * | 2020-01-17 | 2021-07-22 | Yangtze Memory Technologies Co., Ltd. | Dual deck three-dimensional nand memory and method for forming the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760739A (zh) * | 2011-04-26 | 2012-10-31 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
CN106653684A (zh) * | 2017-03-08 | 2017-05-10 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
CN106920772A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
CN107104123A (zh) * | 2016-02-22 | 2017-08-29 | 三星电子株式会社 | 存储器件 |
US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
CN107437548A (zh) * | 2016-05-26 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN108807411A (zh) * | 2017-04-28 | 2018-11-13 | 三星电子株式会社 | 三维半导体存储器装置 |
CN109256384A (zh) * | 2018-10-26 | 2019-01-22 | 长江存储科技有限责任公司 | 一种通孔结构及其制备方法、三维存储器 |
CN109300906A (zh) * | 2018-10-15 | 2019-02-01 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
CN109755252A (zh) * | 2019-01-17 | 2019-05-14 | 长江存储科技有限责任公司 | 一种存储器件及其制造方法 |
-
2019
- 2019-02-14 CN CN201910114818.9A patent/CN109904171B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760739A (zh) * | 2011-04-26 | 2012-10-31 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
CN107104123A (zh) * | 2016-02-22 | 2017-08-29 | 三星电子株式会社 | 存储器件 |
US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
CN107437548A (zh) * | 2016-05-26 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN106653684A (zh) * | 2017-03-08 | 2017-05-10 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
CN106920772A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 三维存储器及其通道孔结构的形成方法 |
CN108807411A (zh) * | 2017-04-28 | 2018-11-13 | 三星电子株式会社 | 三维半导体存储器装置 |
CN109300906A (zh) * | 2018-10-15 | 2019-02-01 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
CN109256384A (zh) * | 2018-10-26 | 2019-01-22 | 长江存储科技有限责任公司 | 一种通孔结构及其制备方法、三维存储器 |
CN109755252A (zh) * | 2019-01-17 | 2019-05-14 | 长江存储科技有限责任公司 | 一种存储器件及其制造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110800109A (zh) * | 2019-09-20 | 2020-02-14 | 长江存储科技有限责任公司 | 具有多堆栈结构的三维存储器件及其形成方法 |
US11043505B2 (en) | 2019-09-20 | 2021-06-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having multi-deck structure and methods for forming the same |
US11508743B2 (en) | 2019-09-20 | 2022-11-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having multi-deck structure and methods for forming the same |
US11545501B2 (en) | 2019-09-20 | 2023-01-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having multi-deck structure and methods for forming the same |
US11792979B2 (en) | 2019-09-20 | 2023-10-17 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having multi-deck structure and methods for forming the same |
CN111180446A (zh) * | 2020-01-03 | 2020-05-19 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
CN111180446B (zh) * | 2020-01-03 | 2021-09-28 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
WO2021142747A1 (en) * | 2020-01-17 | 2021-07-22 | Yangtze Memory Technologies Co., Ltd. | Dual deck three-dimensional nand memory and method for forming the same |
CN112542464A (zh) * | 2020-12-09 | 2021-03-23 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109904171B (zh) | 2021-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109904171A (zh) | 三维存储器及其制作方法 | |
JP7344867B2 (ja) | 水平表面上におけるSiNの選択的堆積 | |
CN110021550A (zh) | 形成高纵横比开口的方法、形成高纵横比特征的方法及相关半导体装置 | |
CN101383321A (zh) | 在半导体元件中形成隔离层的方法 | |
CN104779147B (zh) | 一种金属栅极结构及其制备方法 | |
JP5613105B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN110291650A (zh) | 用于图案化高密度独立的mram设备的系统和方法 | |
CN106711149B (zh) | 垂直通道结构 | |
TWI572019B (zh) | 垂直通道結構 | |
CN109563407A (zh) | 磷酸蚀刻剂的添加剂 | |
CN102751245B (zh) | 制造非易失性存储器件的方法 | |
US6852595B2 (en) | Method of manufacturing a flash memory cell | |
CN108987407A (zh) | 三维存储器及其制造方法 | |
CN105336705B (zh) | 闪存结构的制造方法 | |
US20140252589A1 (en) | Charge Dissipation of Cavities | |
CN108807377A (zh) | 半导体器件及其形成方法 | |
CN105513954B (zh) | 半导体器件的形成方法 | |
CN106128949A (zh) | 一种消除三维nand形成过程中晶圆表面缺陷的方法 | |
US20220243330A1 (en) | Method of deposition and method of fabricating electronic device using the same | |
CN105140176B (zh) | 一种半导体器件及其制造方法和电子装置 | |
US20060006142A1 (en) | Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry | |
US7056803B2 (en) | Method for forming capacitor of semiconductor device | |
CN102270567A (zh) | 电容器的制作方法 | |
CN105826267B (zh) | 半导体元件及其制作方法 | |
CN109216367A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |