CN105336705B - 闪存结构的制造方法 - Google Patents
闪存结构的制造方法 Download PDFInfo
- Publication number
- CN105336705B CN105336705B CN201510888011.2A CN201510888011A CN105336705B CN 105336705 B CN105336705 B CN 105336705B CN 201510888011 A CN201510888011 A CN 201510888011A CN 105336705 B CN105336705 B CN 105336705B
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- hard mask
- mask layer
- wall construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000010276 construction Methods 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000007667 floating Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 218
- 239000000463 material Substances 0.000 claims description 50
- 230000001681 protective effect Effects 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 238000000227 grinding Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002633 protecting effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005619 thermoelectricity Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种闪存结构的制造方法，包括：提供衬底；在衬底上形成栅极结构，包括浮置栅层和位于浮置栅层上的控制栅层；在栅极结构上形成硬掩膜层；以硬掩膜层为掩膜，刻蚀栅极结构，在控制栅层中形成开口；在开口的侧壁上形成侧壁结构；以硬掩膜层和侧壁结构为掩膜，刻蚀浮置栅层，形成贯穿栅极结构和硬掩膜层并露出衬底表面的沟槽；在沟槽中形成字线；形成覆盖字线和侧壁结构表面的介质层；去除硬掩膜层。本发明通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种闪存结构的制造方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(Flash Memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存结构与常规的MOS晶体管结构不同。常规的MOS晶体管结构的栅极与导电沟道间由栅极绝缘层隔开；而闪存在控制栅极(Control Gate，CG，)与导电沟道间还包括浮置栅极(Floating Gate，FG)。由于浮置栅极的存在，闪存可以完成三种基本的操作模式，即读、写及擦除的操作模式。即使在没有电源供电的情况下，闪存通过浮置栅极可以保持存储数据的完整性。
但是，现有技术中闪存结构的良率有待提高。
发明内容
本发明解决的问题是提供一种闪存结构的制造方法，提高闪存结构的良率。
为解决上述问题，本发明提供一种闪存结构的制造方法，包括如下步骤：提供衬底；在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控制栅层；在所述栅极结构上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口；在所述开口的侧壁上形成侧壁结构；以所述硬掩膜层和所述侧壁结构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表面的沟槽；在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形成隧穿氧化层；在所述沟槽中形成字线；在所述沟槽中形成介质材料，形成覆盖所述字线表面、侧壁结构表面和隧穿氧化层顶部表面的介质层；研磨所述介质层和所述隧穿氧化层直至露出所述硬掩膜层的顶部表面；去除所述硬掩膜层；刻蚀由所述侧壁结构露出的控制栅层，形成控制栅。
可选的，形成所述硬掩膜层的步骤包括：在所述栅极结构上形成硬掩膜材料层，在所述硬掩膜材料层中形成露出所述控制栅层的初始开口，在所述初始开口的侧壁上形成保护侧壁；
以所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口的步骤包括：对所述初始开口和保护侧壁露出的控制栅层进行刻蚀，形成所述开口；
在所述开口的侧壁上形成侧壁结构的步骤中，所述侧壁结构还覆盖所述保护侧壁。
可选的，所述硬掩膜层的材料为氮化硅。
可选的，所述侧壁结构为氧化硅和氮化硅构成的叠层结构。
可选的，所述字线与所述介质层之间形成有保护层。
可选的，所述保护层的材料为氧化硅。
可选的，所述介质层的材料为氧化硅。
可选的，所述介质层的厚度为至
可选的，去除所述硬掩膜层的工艺为湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺所采用的溶液为磷酸溶液。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。
附图说明
图1至图4是现有技术闪存结构的制造方法各步骤对应的结构示意图；
图5至图15是本发明闪存结构的制造方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的闪存结构良率有待提高。结合现有技术闪存结构的制造方法分析其原因。参考图1至图4，示出了现有技术闪存结构的制造方法各步骤对应的结构示意图。所述闪存结构的制造方法包括以下步骤：
参考图1，提供衬底100，所述衬底100表面形成有栅极结构(未标示)、位于所述栅极结构部分表面的硬掩膜层130、贯穿所述栅极结构和所述硬掩膜层130并暴露出所述衬底100表面的沟槽160、位于所述沟槽160内的硬掩膜层130侧壁表面的保护侧壁140，以及位于所述沟槽160内的保护侧壁140侧壁表面和栅极结构部分侧壁表面的侧壁结构150。
具体地，所述栅极结构包括位于所述衬底100上的浮置栅层110和位于所述浮置栅层110上的控制栅层120；所述侧壁结构150形成于所述保护侧壁140的侧壁表面和所述控制栅层120的侧壁表面。
本实施例中，所述硬掩膜层130的材料为氮化硅；所述保护侧壁140为单层结构，所述保护侧壁140的材料为氧化硅；所述侧壁结构150为氧化硅和氮化硅构成的叠层结构。
继续参考图1，在所述沟槽160侧壁和硬掩膜层130顶部表面形成隧穿氧化层170。
在闪存结构工作时，存储于所述浮置栅层110中的载流子经所述隧穿氧化层170发生流失，以实现闪存结构的数据擦除功能。
参考图2，向所述沟槽160(如图1所示)内填充满字线材料(未标示)，研磨所述字线材料，去除所述硬掩膜层130顶部的字线材料，在所述沟槽160内形成字线180。
但研磨所述字线材料时，容易出现研磨过量或研磨量不够的情况，从而容易导致闪存结构的良率下降。
具体地，如图3所示，当研磨量不够时，容易引起所述硬掩膜层130顶部表面的隧穿氧化层170的残留量过多，后续去除所述隧穿氧化层170的工艺中难以完全去除所述隧穿氧化层170，从而影响所述硬掩膜层130的去除工艺，容易在所述控制栅层120表面残留硬掩膜层130，进而导致闪存结构的良率下降。
具体地，如图4所示，当研磨过量时，所述沟槽160(如图1所示)内的字线材料的去除量过多，所述沟槽160内的字线材料凹陷现象较严重，从而容易导致所述侧壁结构150暴露在外。由于所述硬掩膜层130的材料为氮化硅，所述侧壁结构150的材料包括氮化硅，后续去除所述硬掩膜层130的工艺容易对所述侧壁结构150造成损耗，从而容易引起所述侧壁结构150的形成质量下降，进而降低闪存结构的良率。
为了解决所述技术问题，本发明提供一种闪存结构的制造方法，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控制栅层；在所述栅极结构上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口；在所述开口的侧壁上形成侧壁结构；以所述硬掩膜层和所述侧壁结构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表面的沟槽；在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形成隧穿氧化层；在所述沟槽中形成字线；在所述沟槽中形成介质材料，形成覆盖所述字线表面、侧壁结构表面和隧穿氧化层顶部表面的介质层；研磨所述介质层和所述隧穿氧化层直至露出所述硬掩膜层的顶部表面；去除所述硬掩膜层；刻蚀由所述侧壁结构露出的控制栅层，形成控制栅。
本发明通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图15是本发明闪存结构的制造方法一实施例中各步骤对应的结构示意图。
参考图5，提供衬底200。
所述衬底200为后续形成闪存结构提供工艺平台。
所述衬底200的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底200为硅衬底。
继续参考图5，在所述衬底200上形成栅极结构(未标示)，所述栅极结构包括浮置栅层210和位于所述浮置栅层210上的控制栅层220。
本实施例中，所述浮置栅层210和所述控制栅层220的材料为多晶硅。
需要说明的是，在形成所述浮置栅层210之前，还包括：在所述衬底200表面形成第一栅介质层205；在形成所述浮置栅层210后，形成所述控制栅层220之前，还包括：在所述浮置栅层210表面形成第二栅介质层215。
本实施例中，所述第一栅介质层205和所述第二栅介质层215的材料为氧化硅。
结合参考图6和图7，在所述栅极结构上形成硬掩膜层230。
所述硬掩膜层230用于在后续进行平坦化工艺时起到停止层的作用，所述硬掩膜层230还用于刻蚀所述栅极结构的刻蚀掩膜层。此外，所述硬掩膜层230还能够起到保护所述控制栅层220顶部的作用。
本实施例中，所述硬掩膜层230的材料为氮化硅。
本实施例中，形成所述硬掩膜层230的步骤包括：在所述栅极结构上形成硬掩膜材料层(图未示)，在所述硬掩膜材料层中形成露出所述控制栅层220的初始开口261，在所述初始开口261的侧壁上形成保护侧壁240(如图7所示)。
具体地，结合参考图6，形成所述初始开口261的步骤包括：在所述硬掩膜材料层表面形成第一图形层310，所述第一图形层310内定义有初始开口图形；以所述第一图形层310为掩膜，刻蚀所述硬掩膜材料层直至露出所述控制栅层220表面，在所述硬掩膜材料层中形成露出所述控制栅层220的初始开口261，并形成图形化的硬掩膜层230；去除所述第一图形层310。
本实施例中，采用等离子体干法刻蚀工艺刻蚀所述硬掩膜材料层，在所述硬掩膜材料层中形成露出所述控制栅层220的初始开口261。
本实施例中，所述第一图形层310的材料为光刻胶。形成所述初始开口261后，采用湿法去胶或灰化工艺去除所述第一图形层310。
具体地，结合参考图7，在所述初始开口261的侧壁上形成保护侧壁240的步骤包括：形成保形覆盖所述初始开口261的保护侧壁膜(未标示)，所述保护侧壁膜还覆盖所述硬掩膜层230顶部表面；采用无掩膜刻蚀工艺，刻蚀去除所述硬掩膜层230顶部表面和所述初始开口261底部的保护侧壁膜，在所述初始开口261内的硬掩膜层230侧壁表面形成保护侧壁240。
本实施例中，所述无掩膜刻蚀工艺为等离子体干法刻蚀工艺。
所述保护侧壁240用作后续刻蚀所述控制栅层220的刻蚀掩膜层。
本实施例中，所述保护侧壁240为单层结构，所述保护侧壁240的材料为氧化硅。
参考图8，以所述硬掩膜层230为掩膜，刻蚀所述栅极结构，在所述控制栅层220中形成开口262。
所述开口262为后续形成侧壁结构提供空间位置。
具体地，在所述控制栅层220中形成开口262的步骤包括：以所述硬掩膜层230和所述保护侧壁240为掩膜，对所述初始开口261和保护侧壁240露出的控制栅层220进行刻蚀直至露出所述第二栅介质层215表面，在所述控制栅层220内形成所述开口262。
需要说明的是，以所述硬掩膜层230和所述保护侧壁240为掩膜形成所述开口262，因此，所述开口262贯穿所述保护侧壁240和所述控制栅层220。
本实施例中，采用等离子体干法刻蚀工艺刻蚀所述控制栅层220。
参考图9，在所述开口262的侧壁上形成侧壁结构250。
具体地，在所述保护侧壁240的侧壁表面和所述开口262的侧壁表面形成所述侧壁结构250。
所述侧壁结构250用作后续刻蚀所述第二栅介质层215、浮置栅层210和第一栅介质层205的刻蚀掩膜层。
本实施例中，所述侧壁结构250为氧化硅和氮化硅构成的叠层结构。
具体地，形成所述侧壁结构250的步骤包括：形成保形覆盖所述保护侧壁240和所述开口262侧壁和底部表面的侧壁结构膜(未标示)，所述侧壁结构膜还覆盖所述硬掩膜层230的顶部表面；采用无掩膜刻蚀工艺，刻蚀去除所述硬掩膜层230顶部表面和所述开口262底部的侧壁结构膜，在所述保护侧壁240的侧壁表面和所述开口262的侧壁表面形成所述侧壁结构250。
本实施例中，所述无掩膜刻蚀工艺为等离子体干法刻蚀工艺。
需要说明的是，所述侧壁结构膜保形覆盖所述保护侧壁240和所述开口262，通过所述无掩膜刻蚀工艺形成所述侧壁结构250后，所述侧壁结构250的顶部低于所述硬掩膜层230的顶部，且所述侧壁结构250的顶部为斜面。
参考图10，以所述硬掩膜层230、保护侧壁240和所述侧壁结构250为掩膜，刻蚀所述浮置栅层210，形成贯穿所述栅极结构和所述硬掩膜层230并露出所述衬底200表面的沟槽263。
需要说明的是，所述初始开口261(如图7所示)的侧壁表面形成有所述保护侧壁240，所述保护侧壁240的侧壁表面和所述开口262(如图8所示)的侧壁表面形成有所述侧壁结构250，且所述衬底200与所述浮置栅层210之间形成有第一栅介质层205，所述浮置栅层210与所述控制栅层220之间形成有所述第二栅介质层215，形成所述沟槽263的步骤包括：以所述硬掩膜层230和所述侧壁结构250为掩膜，依次刻蚀所述第二栅介质层215、浮置栅层210和第一栅介质层205直至露出所述衬底200表面，形成贯穿所述硬掩膜层230、控制栅层220、第二栅介质层215、浮置栅层210和第一栅介质层205并露出所述衬底200表面的沟槽263。
参考图11，在所述沟槽263的侧壁表面、所述侧壁结构250的顶部表面和所述硬掩膜层230顶部表面形成隧穿氧化层270。
所述隧穿氧化层270用作所述浮置栅层210与后续形成的字线之间的隔绝层，在数据存储过程中，所述隧穿氧化层270防止存储于所述浮置栅层210内的载流子进入字线中而发生载流子的流失，即防止存储于闪存结构中的数据发生丢失。
本实施例中，所述隧穿氧化层270的材料为氧化硅。形成所述隧穿氧化层270的工艺为高温热氧化工艺。
具体地，所述高温热氧化工艺的工艺参数包括：O2流量为10sccm至200sccm，反应腔室温度为650摄氏度至900摄氏度。
需要说明的是，数据擦除过程是储存在所述浮置栅层210中的载流子穿过所述隧穿氧化层270发生流失的过程，因此，所述隧穿氧化层270的厚度不宜过厚，也不宜过薄。当所述隧穿氧化层270的厚度过厚时，后续数据擦除的效果较差；当所述隧穿氧化层270的厚度过薄时，存储于所述浮置栅层210内的载流子容易穿过所述隧穿氧化层270，进入后续在所述沟槽263内形成的字线中，继而发生载流子流失，即容易导致存储于闪存结构中的数据发生丢失。为此，本实施例中，所述隧穿氧化层270的厚度为至
参考图12，在所述沟槽263(如图11所示)中形成字线280。
所述字线280与所述浮置栅层210相连，用于吸引存储于所述浮置栅层210内的载流子，从而引起存储于所述浮置栅层210内的载流子发生流失，达到数据擦除的效果。
具体地，形成所述字线280的步骤包括：向所述沟槽263内填充字线材料，所述字线材料还覆盖所述隧穿氧化层270的顶部表面；研磨去除高于所述隧穿氧化层270顶部表面的字线材料，在所述沟槽263中形成字线280。
本实施例中，所述字线280的材料为多晶硅，采用炉管工艺向所述沟槽263内填充字线材料；采用化学机械研磨工艺，研磨去除高于所述隧穿氧化层270顶部表面的字线材料。
需要说明的是，研磨所述字线材料，在所述沟槽内形成字线280之后，所述方法还可以包括：对所述字线280进行N型离子注入工艺，以降低所述字线280的阻值，进而提高数据存储和擦除的效率，且易于在所述字线280表面形成氧化层。
具体地，对所述字线280进行N型离子注入工艺的步骤包括：在所述硬掩膜层230顶部表面、保护侧壁240顶部表面和侧壁结构250顶部表面形成第二图形层(图未示)，所述第二图形层暴露出所述字线280；以所述第二图形层为掩膜，对位于所述沟槽263内的字线280进行N型离子注入工艺；去除所述第二图形层。
本实施例中，所述N型离子为砷离子，注入的离子能量为10Kev至40Kev，注入的离子剂量为1E14至5E16原子每平方厘米。
参考图13，在所述沟槽263(如图11所示)中形成介质材料，形成覆盖所述字线280表面、侧壁结构250表面和隧穿氧化层270顶部表面的介质层400；研磨所述介质层400和所述隧穿氧化层270直至露出所述硬掩膜层230的顶部表面。
所述介质层400用于保护所述侧壁结构250。当所述沟槽263(如图11所示)内的字线280被研磨过量而导致所述侧壁结构250暴露在外时，由于所述硬掩膜层230的材料为氮化硅，所述侧壁结构250的材料包括氮化硅，后续去除所述硬掩膜层230的工艺容易对所述侧壁结构250造成损耗。通过形成覆盖所述字线280表面、侧壁结构250表面的介质层400，可以保护所述侧壁结构250，避免所述侧壁结构250暴露在去除所述硬掩膜层230的工艺环境中，从而避免去除所述硬掩膜层230的工艺对所述侧壁250造成损伤。
所述介质层400可以填充满所述沟槽263(如图11所示)，还可以保形覆盖所述隧穿氧化层270表面、保护侧壁240顶部表面、侧壁结构250表面和字线280表面。本实施例中，所述介质层400填充满所述沟槽263。
本实施例中，所述介质层400的材料为氧化硅，形成所述介质层400的工艺为等离子体化学气相沉积工艺。所述等离子体化学气相沉积工艺的工艺参数包括：反应气体源为正硅酸乙酯和氧气，载气为氦气，反应腔室内压强为4Torr至10Torr，低频功率为100W至300W，高频功率为300W至800W，反应温度为270℃至550℃。
需要说明的是，以所述硬掩膜层230为停止层，研磨去除所述介质层400和所述隧穿氧化层270，可以保证位于所述硬掩膜层230顶部表面的隧穿氧化层270被去除。此外，采用等离子体化学气相沉积工艺，以正硅酸乙酯作为反应气体源，形成所述介质层400，所述介质层400的研磨速率较小，在研磨去除所述硬掩膜层230顶部的隧穿氧化层270的过程中，可以避免所述沟槽263(如图11所示)内的介质层400研磨速率过快，从而避免所述侧壁结构250暴露的问题，进而提高闪存结构的良率。
还需要说明的是，所述介质层400的厚度不宜过厚，也不宜过薄。当所述介质层400的厚度过厚时，将增加后续去除所述硬掩膜层230顶部表面的介质层400的工艺时间，从而导致降低闪存结构的制造效率；当所述介质层400的厚度过薄时，所述介质层400对所述侧壁结构250的保护效果不明显，研磨所述介质层400直至露出所述硬掩膜层230顶部表面后，容易导致所述侧壁结构250容易暴露在外，从而导致后续去除所述硬掩膜层230的工艺对所述侧壁结构250造成损伤，进而降低闪存结构的良率。为此，本实施例中，所述侧壁结构400的厚度为至
需要说明的是，所述介质层400与所述隧穿氧化层270的材料均属于氧化硅材料，可以通过同一研磨工艺研磨去除高于所述硬掩膜层230顶部表面的隧穿氧化层270和介质层400，避免所述硬掩膜层230顶部表面有隧穿氧化层270残留，从而避免残留的隧穿氧化层270对后续去除所述硬掩膜层230的工艺产生不良影响，进而避免对闪存结构的良率造成不良影响。
本实施例中，采用化学机械研磨工艺，研磨去除高于所述硬掩膜层230顶部表面的介质层400和隧穿氧化层270。
还需要说明的是，所述介质层400与后续在所述介质层400表面形成的层间介质层材料相同，因此，所述介质层400的形成不会对闪存结构的良率和电学性能造成影响，具有工艺兼容性。
本实施例中，在形成所述介质层400之前，所述方法还包括：在所述字线280表面形成保护层290。
所述保护层290用于保护所述字线280，避免所述字线280在后续的工艺中受到损伤。
本实施例中，所述保护层290的材料为氧化硅。形成所述保护层290的工艺为热氧化工艺。所述热氧化工艺对所述字线280的氧化速率不宜过快，否则容易造成所述字线280被氧化的厚度过厚。为此，本实施例中，所述保护层290的厚度为至
本实施例中，所述热氧化工艺的工艺参数包括：O2流量为10sccm至200sccm，反应腔室温度为700摄氏度至1000摄氏度。
需要说明的是，通过所述热氧化工艺，在形成所述保护层290的同时，还可以对前述向所述字线280注入的N型离子进行激活。
参考图14，去除所述硬掩膜层230(如图13所示)。
具体的，去除所述硬掩膜层230的步骤包括：采用无掩膜刻蚀工艺，刻蚀去除所述硬掩膜层230，直至露出所述控制栅层220表面。
去除所述硬掩膜层230的工艺可以为干法刻蚀工艺或湿法刻蚀工艺。本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层230，所述湿法刻蚀工艺所采用的溶液为磷酸溶液。
需要说明的是，所述侧壁结构250与所述硬掩膜层230的材料相同，由于所述侧壁结构250被所述介质层400所覆盖，所述介质层400可以保护所述侧壁结构250，避免去除所述硬掩膜层230的刻蚀工艺对所述侧壁结构250造成损伤。
参考图15，刻蚀由所述侧壁结构250露出的控制栅层220(如图14所示)，形成控制栅221。
需要说明的是，所述侧壁结构250形成于所述保护侧壁240的侧壁表面，去除所述侧壁结构250露出的控制栅层220的步骤中，去除所述保护侧壁240露出的控制栅层220。
本实施例中，采用无掩膜刻蚀工艺，刻蚀去除所述保护侧壁240露出的控制栅层220。所述无掩膜刻蚀工艺为等离子体干法刻蚀工艺。
需要说明的是，刻蚀所述侧壁结构250露出的控制栅层220之后，还包括：在所述侧壁结构250两侧的衬底200内形成源区和漏区，以形成闪存结构。
闪存结构进行数据存储时，通过在源区和漏区产生横向电压差产生以形成热电子，同时通过所述控制栅221和字线280上耦合至所述浮置栅层210上的纵向高压，使得热电子穿透所述第一栅介质层205，储存在所述浮置栅层210中。
本发明通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种闪存结构的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控制栅层；
在所述栅极结构上形成硬掩膜层；
以所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口；
在所述开口的侧壁上形成侧壁结构；
以所述硬掩膜层和所述侧壁结构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表面的沟槽；
在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形成隧穿氧化层；
在所述沟槽中形成字线；
在所述沟槽中形成介质材料，形成覆盖所述字线表面、侧壁结构表面和隧穿氧化层顶部表面的介质层；
研磨所述介质层和所述隧穿氧化层直至露出所述硬掩膜层的顶部表面；
去除所述硬掩膜层；
在形成所述硬掩膜层的步骤包括：在所述栅极结构上形成硬掩膜材料层，在所述硬掩膜材料层中形成露出所述控制栅层的初始开口，在所述初始开口的侧壁上形成保护侧壁；
以所述硬掩膜层为掩膜，刻蚀所述栅极结构，所述控制栅层中形成开口的步骤包括：对所述初始开口和保护侧壁露出的控制栅层进行刻蚀，形成所述开口；
在所述开口的侧壁上形成侧壁结构的步骤中，所述侧壁结构还覆盖所述保护侧壁；
刻蚀由所述保护侧壁露出的控制栅层，形成控制栅。
2.如权利要求1所述的闪存结构的制造方法，其特征在于，所述硬掩膜层的材料为氮化硅。
3.如权利要求1或2所述的闪存结构的制造方法，其特征在于，所述侧壁结构为氧化硅和氮化硅构成的叠层结构。
4.如权利要求1所述的闪存结构的制造方法，其特征在于，所述字线与所述介质层之间形成有保护层。
5.如权利要求4所述的闪存结构的制造方法，其特征在于，所述保护层的材料为氧化硅。
6.如权利要求1所述的闪存结构的制造方法，其特征在于，所述介质层的材料为氧化硅。
7.如权利要求1所述的闪存结构的制造方法，其特征在于，所述介质层的厚度为至
8.如权利要求1所述的闪存结构的制造方法，其特征在于，去除所述硬掩膜层的工艺为湿法刻蚀工艺。
9.如权利要求8所述的闪存结构的制造方法，其特征在于，所述湿法刻蚀工艺所采用的溶液为磷酸溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888011.2A CN105336705B (zh) | 2015-12-04 | 2015-12-04 | 闪存结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888011.2A CN105336705B (zh) | 2015-12-04 | 2015-12-04 | 闪存结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336705A CN105336705A (zh) | 2016-02-17 |
| CN105336705B true CN105336705B (zh) | 2018-06-26 |
Family
ID=55287141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510888011.2A Active CN105336705B (zh) | 2015-12-04 | 2015-12-04 | 闪存结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336705B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789113B (zh) * | 2016-03-08 | 2019-05-14 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法和使用方法 |
| CN109686779B (zh) * | 2017-10-19 | 2022-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109801829A (zh) * | 2019-01-29 | 2019-05-24 | 武汉新芯集成电路制造有限公司 | 一种腔体、工艺机台的处理方法及侧墙工艺方法 |
| CN113675205B (zh) * | 2021-08-20 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752360B (zh) * | 2013-12-30 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
-
2015
- 2015-12-04 CN CN201510888011.2A patent/CN105336705B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165615A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 分栅快闪存储器及其形成方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336705A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104795331B (zh) | 晶体管的形成方法 | |
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN107919327B (zh) | 半导体结构及其形成方法 | |
| CN105336705B (zh) | 闪存结构的制造方法 | |
| JP2006310845A (ja) | Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 | |
| CN105719997B (zh) | 半导体结构的形成方法 | |
| TW201434108A (zh) | 半導體鰭變形調變 | |
| CN104752360B (zh) | 存储器件及其形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN106571336A (zh) | 鳍式场效应管的形成方法 | |
| CN104979295B (zh) | 嵌入式分栅闪存器件的制造方法 | |
| CN108091562A (zh) | Sonos存储器的ono刻蚀方法 | |
| CN104617048B (zh) | 快闪存储器及其形成方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| TWI675456B (zh) | 記憶體裝置的形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN105632908B (zh) | 半导体结构形成方法 | |
| CN113506731A (zh) | 一种集成电路的制造工艺 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| TWI520194B (zh) | 半導體裝置的形成方法 | |
| CN105990247A (zh) | 隔离结构及具有其的非挥发性存储器的制造方法 | |
| CN108807377A (zh) | 半导体器件及其形成方法 | |
| CN107591364A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |