JPH10506229A - 改善されたホットキャリアの信頼性を有する集積回路 - Google Patents

改善されたホットキャリアの信頼性を有する集積回路

Info

Publication number
JPH10506229A
JPH10506229A JP8505249A JP50524996A JPH10506229A JP H10506229 A JPH10506229 A JP H10506229A JP 8505249 A JP8505249 A JP 8505249A JP 50524996 A JP50524996 A JP 50524996A JP H10506229 A JPH10506229 A JP H10506229A
Authority
JP
Japan
Prior art keywords
layer
silicon
integrated circuit
oxide
rich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8505249A
Other languages
English (en)
Inventor
ヴィーヴェック ジャイン
ディパンカー プラマニク
スブハシュ アール ナリアーニ
クアン イェー チャン
Original Assignee
ヴィエルエスアイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィエルエスアイ テクノロジー インコーポレイテッド filed Critical ヴィエルエスアイ テクノロジー インコーポレイテッド
Publication of JPH10506229A publication Critical patent/JPH10506229A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は、多層メタライゼーションを有するＭＯＳデバイスを製造するためのＭＯＳデバイス及び方法に関する。好適な実施例によると、内部のパッシベーションが内部源からデバイスの劣化を抑制するために用いられる。好適なデバイス及びこのようなデバイスを製造する方法はシリコンの豊富にある１以上の酸化物層の形成を有して、このような内部パッシベーションを与え、且つホットキャリアの寿命を改善する。多層メタライゼーションを有するＭＯＳデバイスを製造するための好適な方法は、ＰＥＣＶＤ酸化物膜の組成物、ある実施例においては、酸化物の位置及び厚さを変更することを含む。代表的な実施例において、ＰＥＣＶＤ酸化物層は、組成物をシリコンの豊富な酸化物に変えることによって変更される。

Description

【発明の詳細な説明】 改善されたホットキャリアの信頼性を有する集積回路 本発明の背景 発明の分野 本発明は、集積回路および集積回路を製造するための多層構造に関する。特に 本発明は、ＭＯＳデバイスにおけるホットキャリアを改善した酸化物層を用いた 特定の多層構造およびその製造方法に関する。技術水準 ＭＯＳデバイスのサイズの連続的な減少は、デバイスの信頼性に対する心配を 誘発している。例えば、関連する電界を比例して下げることの失敗がデバイスの 信頼性を減少している。更に、幾何学的配列を縮めることは、多重レベルの相互 接続のためのプラズマ−アシストされたエッチング(plasam-assisted etching) および堆積プロセスの使用を増大している。これらのプラズマ−アシストされた プロセスはデバイスの不安定性およびホットエレクトロンの信頼性の欠如を招い ている。 例えば、プラズマの拡張された化学的気相堆積（ＰＥＣＶＤ）酸化物およびＰ ＥＣＶＤ窒化物の頂部側のパッシベーション層は、一般にナトリウムイオンおよ び湿気のような、デバイスを劣化する外部源からＩＣデバイスを保護するために 用いられている。しかし、後処理（例えば、内部接続用のメタル層の製造）によ って生じる電荷のビルドアップ、電荷のトラッピング及び電界のようなデバイス 劣化の内部源に対する集積回路（ＩＣｓ）の感受性は殆ど問題にされていない。 M.Chen等によるIEEE Trans．Elec．Device，Vol．12，2210(1988)の記事に示 されたもののような過去の研究は、金属層のより悪化するホットエレクトロン効 果（例えば、ホットエレクトロンの寿命の減少）のパッシベーションおよび反応 性イオンエッチング(ＲＩＥ：reactive ion etch)のために用いられる窒化シリ コンのパッシベーション層（例えば、ＰＥＣＶＤのプラズマ窒化シリコン）を示 している。同様に、内部金属の酸化物の一部としてスピン−オン−グラス(ＳＯ Ｇ：spin-on-glass)の使用はホットエレクトロンの寿命を減少する。更に、ＰＥ ＣＶＤ酸化物およびＳＯＧにおける水分の吸収は、N．Lifshitz 等によるJ．Ele ctrochem Soc.，Vol．136，1440(1989)およびN．Lifshitz 等によるIEEE Elec． dev．Lett．Vol．12，140(1991)に記載されたホットキャリヤの寿命の低下を伴 う正の可動電荷の発生を生じる。更に、インターメタルの酸化物における炭素ベ ースのＳＯＧの使用はD．Pramanik 等のProc．of IEEE VMIC，454(1989)に記載 されたフィールドの反転を導く。ＥＰＲＯＭＳにおける電荷の損失は、G．Crise nza 等によるProc．of IEEE IEDM，107(1990)に記載されたインターレベル(inte rlevel)における移動可能な正イオンの発生に起因される。デバイスの劣化のこ れらの原因は、外部的よりむしろ内部的である。 内部源によるホットキャリア効果のようなデバイスの劣化を減少するための技 術を追求する場合、ホットキャリア効果は３つの概括的な領域、即ち、ホットキ ャリアの発生、ホットキャリアの注入およびホットキャリアのトラッピングに分 けられる。一般に、ホットキャリアの発生および注入は、デバイス構造（即ち、 デバイス内に生じる電界強度）によって決定されるが、ホットキャリアのトラッ ピングは、集積回路の製造プロセスおよび誘電体特性に依存する。 ＭＯＳデバイス構造は、ホットキャリア効果を減少するために過去において改 善されている。例えば、軽くドープされたトレイン（lightly doped drain:ＬＤ Ｄ）構造が、発生された電界を減少することによってサブミクロンのデバイスに 対してホットキャリアの寿命を改善するために用いられている。この改善された デバイス構造はデバイスの劣化を減少するが、後処理におけるプラズマおよびＳ ＯＧ層の使用によって、全てのタイプのデバイス構造に対するホットキャリアの 寿命を依然として減少する。 本発明の概要 本発明の好適な実施の形態によると、内部のパッシベーションが内部源からの デバイスの劣化を抑制するために用いられる。ここで参照されるように、内部パ ッシベーションは、例えば、多重レベルのメタライゼーション(metallization) に関連した後処理によって生じる劣化に免疫をもつＭＯＳデバイス構造の設計に 言及している。後処理によるホットキャリアの劣化に免疫のあるＭＯＳデバイス を製造することができる。このようなＭＯＳデバイスは、非常に改善されたホッ トキャリアの信頼性を有している。 好適な実施例において、内部のパッシベーション／ゲッタリング層を用いる製 造は、ビルトインの信頼性を与え、且つ各々の特定の劣化の源を識別し、且つ除 去し／抑制する従来のアプローチより広い応用範囲を有している。多重レベルの メタライゼーションを有するＭＯＳデバイスを製造する好適な方法は、ＰＥＣＶ Ｄ酸化物の膜の構成、及び或る実施の形態においては、このような酸化物の位置 および厚さを変更するステップを有する。実験的な好適な実施の形態においては 、ＰＥＣＶＤ酸化物層は、組成をシリコンの豊富な酸化物へ変へることによって 変更される。シリコンの豊富な酸化物は、後処理中に発生された（水素を含む） いろいろな可動種がＭＯＳデバイスのゲート酸化物領域に達するのを防止し、そ れによりホットキャリアの寿命を改善する高いダングリングボンド(dangling bo nd)密度を有する。本発明の他の好適な実施の形態によると、これらの変更され た酸化物層は、窒化物のパッシベーション層、酸化物のパッシベーション層、Ｓ ＯＧ層およびほう素リンシリケートガラス(boron phosphorous silicate glass: ＢＰＳＧ)層の１つ或いはそれより多くの下に形成される。 更に、本発明は、窒化物のパッシベーション層を含む反応中に、自由になった 水素がホットキャリヤ効果によるデバイスの劣化を引き起こす源のみでないこと がわかる。従って、他の好適な実施の形態は、他の製造プロセス、例えば高電圧 プラズマ堆積或いはエッチングによって起こされるホットキャリア効果を減少す るための位置に形成された変更された酸化物層を提供する。 図面の簡単な説明 本発明の、これら及び他の利点及び目的は添付図面と共に読むとき、好適な実 施の形態の以下の詳細な説明から明らかになるであろう。 図１は、好適な実施の形態による多層ＭＯＳデバイスの断面図である。 図２−図４は、酸化物の特性を示す。 図５−図７は、デバイスのホットキャリア特性を示す。 好適な実施の形態の詳細な説明 ここに述べられる好適な実施の形態において、ＰＥＣＶＤ酸化物膜の組成物が 、例えば、後処理によるデバイスの劣化を抑制することができる内部のパッシベ ーションの層を備えるように適合される。この内部のパッシベーションは、例え ばメタル間の酸化物における炭素ベースのＳＯＧによるフィールドの反転、およ び窒化物のパッシベーションから水素によるホットキャリアの退化を抑制する。 代表的な実施の形態による多層ＭＯＳデバイスの概略断面図が図１に示されて いる。説明されるべき層の各々は、化学的気相堆積(chemical vapor deposition ：CVD)、高温酸化、および写真石版（フォトリソグラフィック）のパターン化の ような従来の半導体製造技術を用いて形成される。 ｐ型の基板２が半導体材料、例えばシリコンから形成される。基板２はｎ型の ドーパントで注入されソース４とドレイン６の領域を形成し、この代表的な実施 の形態において、軽くドープされた領域８が上述の電界を減少するために設けら れる。 フィールド・インプラント領域（即ち、チャネルストップ）１０は、ｐ型のド ーパントで注入され同様の隣接するデバイスからＭＯＳデバイスを電気的に分離 する。同様の理由で、フィールド酸化物領域１２は、フィールド・インプラント 領域１０上の横たわる領域内の基板上に成長或いは堆積される。 ゲート酸化物層１８は基板上に成長される。ポリシリコン／ポリサイドのゲー ト２０は、ＭＯＳデバイス構造を形成するために堆積され、パターン化される。 スペーサ２２は、ＬＤＤ構造を形成するために設けられる。ＢＰＳＧ層１４は、 メタルトレース１６の第１のレベルからポリシリコン／ポリサイドのゲート２０ をバッファする絶縁層である。 液体状でＭＯＳデバイスに与えられるＳＯＧ層２４は、前の製造ステップによ って形成されたバリー(vally：窪み）を平坦化する。他のメタルトレース層２６ と２８は、ＩＣに形成されたデバイス間に付加的な接続を与える。酸化物のパッ シベーション層３０及び窒化物のパッシベーション３２は、湿気や周囲の影響か らＭＯＳデバイスを保護するために設けられる。 シリコンの豊富な酸化物層３４、３６及び３８は、ＭＯＳデバイスのホットキ ャリアの信頼正を改善するために設けられる。一般的に、これらの層は、湿気、 炭素、水素源及び／又はプラズマ処理によって引き起こされる損傷に曝されるあ らゆる層の下に設けられる。図１に示された代表的な実施の形態において、シリ コンの豊富な酸化物層３４、３６及び３８は、ＢＰＳＧ、ＳＯＧ、及び酸化物／ 窒化物パッシベーションの層の各々の下に、それぞれ形成される。 ＭＯＳデバイスにシリコンの豊富なＰＥＣＶＤ酸化物層を用いた効果を概略示 すために、代表的な実施の形態が以下に述べられる。この実施の形態によると、 ＭＯＳデバイスは、１６５オングストロームのゲート酸化物、ＬＤＤ構造、ポリ サイドゲートおよび二重レベルのメタル処理で０．８μｍＣＭＯＳを用いて製造 された。 実施の形態において、インターメタル酸化物層は、三層、即ち第１のＰＥＸＶ Ｄ酸化物膜、ＳＯＧ層および第２のＰＥＸＶＤ酸化物膜を有するサンドイッチ構 成（即ち、第１及び第２のメタライゼーション層の間に配置された酸化物サンド イッチ）として形成された。この実施の形態において、酸化物層のサンドイッチ は、炭素ベースのシロキサンＳＯＧの２層が続く２５００オングストロームのＳ ｉＨ4ベースのＰＥＣＶＤ酸化物膜から成っており、そして５０００オングスト ロームのＰＥＣＶＥ酸化物から成る第２の膜によって覆われている。後者のＰＥ ＣＶＤ酸化物膜は、ＳＯＧの如何なるエッチバックもない２つのＳＯＧ層上に配 置された。第２のメタルトレース層の上部のパッシベーション層は、２つの誘電 体層、ＰＥＣＶＤ窒化物（１．０μｍ）が続くＰＥＣＶＤ酸化物（５０００オン グストローム）から成る。商用のＰＥＣＶＤリアクターはＰＥＣＶＤ酸化物の堆 積のために用いられた。代表的な堆積温度は４００℃であった。示された例にお いて、堆積圧力は約２Torrであった。使用された反応ガスはシラン（即ち、Ｓｉ Ｈ4）、酸化窒素（即ち、Ｎ2Ｏ）及び窒素（即ち、Ｎ2）であった。ＰＥＣＶＤ 酸化物層の構成は、シリコンでＰＥＣＶＤを豊富にするために、堆積条件を変え ることによって変更された。 ＰＥＣＶＤ酸化物膜は、屈折率（ＲＩ）、ストレスおよびウエットエッチング 速度に加えて、ＦＴＩＲ計測を用いて特徴づけられた。Ｓｉ−Ｏ−Ｓｉのストレ ッチバンド(stretch band)の位置、Ｓｉ−Ｏ−Ｓｉのストレッチバンドに対する 最大値の半分における全幅（full width at half maximum: ＦＷＨＭ）、Ｓｉ− Ｈのピークの位置およびＳｉ−Ｈのピークの高さが計測された。エレクトロンス ピン密度の計測が、ダングリングボンドの密度を評価するために行われた。これ らの特性は、デバイスの劣化を抑制する能力に関連があった。 ＲＩの変化は、図２に示された膜のＳｉ−Ｈの含有量の関数である。図２に示 されるように、ほぼ０％のＳｉ−Ｈの含有量の化学量論の二酸化シリコンは、1. 452 のＲＩに相当する。シリコンを増加するとＲＩが増加する。 図３に示されるように、ダングリンボンド(dangling bond)のスピン密度もＳ ｉ−Ｈの％含有量の増加に伴って増加する。特に、電子の常磁性スピン共鳴（Ｅ ＰＲ: electron paramaganetic spin resonance)）に基づくスピン密度の計測は 、高いＳｉ−Ｈの含有量を有する変更された酸化物のための数桁の大きさの高い スピン密度を示している。高いスピン密度を有するＳｉ−Ｈのピークの増加は、 変更されたＰＥＣＶＤ酸化物膜が高いダングリングボンド密度を有していること を示している。変更された酸化物に対するＥＰＲスペクトルのサンプルのフィン ガープリント(fingerprint)が図４に示されている。 シリコンの豊かな酸化物のｇ値は2.005 と2.006 の範囲にありDiMria等による J．Appl．Phys．vol．56,401（1984）に記載されたＡ及びＢ共鳴に相当し、Ａラ インはアモルファスシリコン環境におけるダングリングボンドに起因すると考え られ、Ｂラインはアモルファスシリコンと二酸化シリコン成分間の境界面におけ るダングリングボンドに起因すると考えられる。それは所望の内部パッシベーシ ョンとビルトインの信頼性を達成するのに欠くことができない全スピン密度より むしろ欠陥の形式であることを留意することが重要である。 デバイスの劣化を抑制するためにその能力についての酸化物組成物の効果は、 フィールド絶縁トランジスタおよびアクティブ領域のｎチャネルトランジスタに ついて計測された。デバイスの劣化の対応する明示は、第１の（即ち、下部の） メタルトレース層でのそれらの値に関するフィールドＶtシフトおよび増進した ホットキャリアの退化であった。 標準の化学量論ＰＥＣＶＤ酸化物は、短絡されたフィールドトランジスタに生 じるあらゆるデバイスの劣化を抑制することはできない。これらの短絡されたフ ィールドトランジスタをフィールド酸化物上の正の電荷の存在を示す1.5 ボルト の負のバックバイアスを印加することによってターンオフすることができる。一 方、インターメタル酸化物層における変更されたシリコンの豊富な酸化物はフィ ールドトランジスタのＶtシフトを生じない。1E12／cm2のオーダーの正電荷の密 度はこのようなフィールドトランジスタを生じるために必要である。ＳＯＧにお ける炭素を有する水素の相互作用は、D．Pramanik 等によりProc．of IEEE VMIC ，454，(1989)に記載されたフィールドの反転を導く正の電荷を形成する。シリ コンの豊富な酸化物は、正電荷形成の効果を中和するために作用する。このフィ ールドのスレショルドは、酸化物膜の組成物によって明らかに影響される。 ホットキャリアの寿命の測定は、酸化物のパッシベーション（パッシベーショ ン膜の第１の層）後に行われ、プラズマ窒化物膜の第２層のパッシベーション後 に繰り返される。このアプローチは、変更されたＰＥＣＶＤ酸化物膜の役割およ びＰＥＣＶＤの窒化物膜から水素とのそれに続く相互作用を識別するために取ら れる。 Ｖgs＝５．０Ｖ，Ｖds＝０．１Ｖでｎ−ＭＯＳトランジスタのドレイン電流の 変化、及びＶtにおける変化はホットキャリアの注入からの劣化を定量化するた めに用いられた。ストレス条件は、Ｖds＝７．０Ｖ、Ｖgs＝２．０Ｖであった。 Ｌeffは、全てのホットキャリアの寿命の測定に対しておよそ０．５５μｍであ った。 図５は酸化物パッシベーション後であるが、しかし窒化物パッシベーション前 の２つのことなるＰＥＣＶＤ酸化物膜に対するストレス時間の関数として、ドレ インーソース電流Ｉdsの増加を示している。図５において、酸化物の組成物を変 更することによって窒化物パッシペーション前であっても、ホットキャリアの寿 命のかなりの改善を行うことができる。 Ｖtの１００ｍＶの変化及びドレイン電流の１０％の変化に基づいて評価され た寿命は図６と図７のそれぞれ示されている。ＰＥＣＶＤ酸化物膜を変更するこ とが窒化物のパッシベーション前であってもホットキャリアの寿命の一桁以上の 大きさの改善をする。化学量論の酸化物が窒化物のパッシベーション後のホット キャリアの寿命における一桁以上の大きさの低下を示すが、シリコンの豊富な酸 化物膜は、窒化物のパッシベーションによる劣化が殆どないことを示した。 Ｖtの変化に基づくホットキャリアの寿命の傾向はＩdsの変化に基づく傾向と 同様であり、ホットキャリアの低下がバルクトラッピングより境界のトラッピン グによることを示唆している。これは、変更されたＰＥＣＶＤ酸化物膜は幾らか の可動種（例えば、水素）が境界に達するのを防止することを示している。この 水素は、シリコン窒化物のパッシベーションからばかりでなく後のプラズマ処理 からくるかも知れない。シリコンの豊富な酸化物膜は化学量論より高いダングリ ングボンド密度を有しており、これらのダングリングボンド密度は水素或いは他 の可動種に対してトラップセンターとして作用するようである。結果として、良 好なホットキャリアの性能が達成される。 窒化物のパッシベーション（水素源）前であってもホットキャリアの寿命の大 きな改善は、水素が多重レベルのメタライゼーションにおけるホットキャリアの 信頼性の低下を招くただ１つのメカニズムではないことを示している。多重レベ ルのメタライゼーションのために使用されるプラズマ処理がホットキャリアの信 頼性を低下する。前述の実験例によって示された結果は、変更されたＰＥＣＶＤ 酸化物の層が後に生じた低下を抑制することを裏付けている。 他の好適な実施の形態において、図１のＳＯＧ層２４は、キャップＰＥＣＶＤ 酸化物の堆積前にエッチングされる。このエッチングはＳＯＧの部分を除去し、 従って、デバイスの劣化を生じるＳＯＧの量を減少する。この場合、図１に示さ れた酸化物の層は、上述のデバイス内でホットキャリアの低下を防ぐために、好 適な実施の形態において、依然として用いられる。従って、本発明は、例えば、 誘電体層がエッチングされる場合に、デバイス構造における内部パッシベーショ ンを更に与えるために用いることさえできる。 更に、本発明は２つのメタライゼーション層の使用に限定されないことは、当 業者によって理解されるであろう。また、上述のインターメタル酸化物層は、如 何なる数のメタライゼーション層間に用いることができる。 本発明は、その精神或いは本質的な特徴から逸脱することなく他の特定の形状 のものにおいて実施されることは、当業者によって理解されるであろう。ここに 開示した実施の形態は、あらゆる点において、例示され、限定されないように考 慮されるべきである。本発明の範囲は、特許請求の範囲によって示されており、 本発明の等価物の意味及び範囲内にある全ての変化はそこに含まれるように意図 される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プラマニク ディパンカー アメリカ合衆国 カリフォルニア州 95035 クーパーティノ ジェームズタウ ン ドライヴ 1658 (72)発明者 ナリアーニ スブハシュ アール アメリカ合衆国 カリフォルニア州 95131 サン ホセ ジョイリン コート 1402 (72)発明者 チャン クアン イェー アメリカ合衆国 カリフォルニア州 95032 ロス ガトス フォレスト ヒル ドライヴ 125

Claims (1)

  1. 【特許請求の範囲】 １．改善されたホットキャリアの信頼性を有する集積回路において、 基板と、 前記基板上に形成された複数の電気的デバイスであって、前記複数の電気的デ バイスの少なくとも１つはゲートを有している前記デバイスと、 前記電気的デバイスの各々の間に設けられた絶縁手段と、 前記電気デバイスを相互接続するための少なくとも１つのメタライゼーション 層と、 前記メタライゼーション層に接近して配置された第１の誘電体層と、 前記第１の誘電体層と前記ゲート間に配置された第１のシリコンの豊富な酸化 物層、 を有する集積回路。 ２．更に、前記第１のシリコンの豊富な酸化物とは反対の、前記第１の誘電体層 の第２の側に配置された第１のシリコンの豊富な酸化物層を有する請求の範囲第 １項に記載の集積回路。 ３．更に、前記第２のシリコンの豊富な酸化物層上に形成された平坦化層と、 前記平坦化層上に形成された第３のシリコンの豊富ないんたーメタル酸化物層 を有する請求の範囲第２項に記載の集積回路。 ４．前記平坦化層はエッチバックされていることを特徴とする請求の範囲第３項 に記載の集積回路。 ５．前記誘電体層は、ＢＰＳＧ層であることを特徴とする請求の範囲第１項に記 載の集積回路。 ６．前記平坦化層は、スピン・オン・グラス層であることを特徴とする請求の範 囲第３項に記載の集積回路。 ７．更に、第３のシリコンの豊富なインターメタル酸化物層上に形成された第２ のメタライゼーション層と、 前記第２のメタライゼーション層上に形成された１つ以上のパッシベーション 層を有する請求の範囲第３項に記載の集積回路。 ８．改善されたホットキャリアの信頼性を有する多層ＭＯＳ構造において、 基板と、 前記基板上に形成された複数の電気的デバイスと、 前記電気的デバイス上およびその周辺に形成された、複数の絶縁体、メタライ ゼーションおよびパッシベーション層と、 デバイスの劣化を生じる後処理を抑制するための、組成物、位置および厚さの 少なくとも１つで選択された手段、 を有する多層ＭＯＳ構造。 ９．前記劣化は、ホットエレクトロンの寿命、フィールドのスレショルド電圧シ フト、および電荷の損失を含み、前記抑制するための手段は、更に、前記誘電体 あるいはパッシベーション層の１以上の下に形成されたシリコンの豊富な酸化物 の１以上の層を有することを特徴とする請求の範囲第８項に記載の多層ＭＯＳ構 造。 １０．デバイスの劣化を生じる後処理を抑制するため手段は、シリコンの豊富な 酸化物層を含み、前記シリコンの豊富な酸化物は、屈折率および／またはダング リング密度および／または酸化物層のＳｉ−Ｈの含有量を増加することによって 得られることを特徴とする請求の範囲第８項に記載の多層ＭＯＳ構造。 １１．基板上に複数の電気的デバイスを形成するステップと、 前記デバイス間に電気的デバイスを電気的に分離するための分離手段を形成す るステップと、 前記分離層と前記電気的デバイスのゲート上に形成された第１のシリコンの豊 富な酸化物層を形成するステップと、 前記第１のシリコンの豊富な酸化物層上に誘電体層を形成するステップ、 を有する方法によって形成された集積回路。 １２．前記第１のシリコンの豊富な酸化物層を形成するステップは、屈折率、ダ ングリングボンド密度、および酸化物層のＳｉ−Ｈの含有量を増加するステップ を、更に有することを特徴とする請求の範囲第１１項に記載の集積回路。
JP8505249A 1994-07-19 1995-07-19 改善されたホットキャリアの信頼性を有する集積回路 Pending JPH10506229A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/277,090 1994-07-19
US08/277,090 US5763937A (en) 1990-03-05 1994-07-19 Device reliability of MOS devices using silicon rich plasma oxide films
PCT/US1995/009107 WO1996002940A1 (en) 1994-07-19 1995-07-19 Device reliability of mos devices using silicon rich plasma oxide films

Publications (1)

Publication Number Publication Date
JPH10506229A true JPH10506229A (ja) 1998-06-16

Family

ID=23059364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8505249A Pending JPH10506229A (ja) 1994-07-19 1995-07-19 改善されたホットキャリアの信頼性を有する集積回路

Country Status (3)

Country Link
US (1) US5763937A (ja)
JP (1) JPH10506229A (ja)
WO (1) WO1996002940A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199431A (ja) * 1996-01-17 1997-07-31 Canon Inc 薄膜形成方法および薄膜形成装置
EP0810648A3 (en) * 1996-05-31 1997-12-29 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
TW331021B (en) * 1997-04-29 1998-05-01 United Microelectronics Corp Manufacturing method of utilizing chemical mechanical polishing planarization pre-metal dielectric
US6166428A (en) * 1997-08-25 2000-12-26 Advanced Micro Devices, Inc. Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon
US6277730B1 (en) 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US6727588B1 (en) * 1999-08-19 2004-04-27 Agere Systems Inc. Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
KR100672698B1 (ko) * 2004-12-24 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR101847629B1 (ko) * 2012-02-10 2018-04-10 삼성전자주식회사 반도체 소자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (ja) * 1969-06-06 1974-02-22
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
US4688078A (en) * 1982-09-30 1987-08-18 Ning Hseih Partially relaxable composite dielectric structure
US4458407A (en) * 1983-04-01 1984-07-10 International Business Machines Corporation Process for fabricating semi-conductive oxide between two poly silicon gate electrodes
US4502202A (en) * 1983-06-17 1985-03-05 Texas Instruments Incorporated Method for fabricating overlaid device in stacked CMOS
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
US4555300A (en) * 1984-02-21 1985-11-26 North American Philips Corporation Method for producing single crystal layers on insulators
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
US4972250A (en) * 1987-03-02 1990-11-20 Microwave Technology, Inc. Protective coating useful as passivation layer for semiconductor devices
US5114874A (en) * 1987-07-15 1992-05-19 Rockwell International Corporation Method of making a sub-micron NMOS, PMOS and CMOS devices with methods for forming sub-micron contacts
KR920000077B1 (ko) * 1987-07-28 1992-01-06 가부시키가이샤 도시바 반도체장치의 제조방법
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5290727A (en) * 1990-03-05 1994-03-01 Vlsi Technology, Inc. Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device

Also Published As

Publication number Publication date
US5763937A (en) 1998-06-09
WO1996002940A1 (en) 1996-02-01

Similar Documents

Publication Publication Date Title
US8828830B2 (en) Semiconductor device having STI with nitride liner and UV light shielding film
US6080640A (en) Metal attachment method and structure for attaching substrates at low temperatures
US9558934B2 (en) Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
US7732344B1 (en) High selectivity etching process for metal gate N/P patterning
US7671426B2 (en) Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film
US20030183939A1 (en) Semiconductor device with copper wirings
US7863201B2 (en) Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
US20220223714A1 (en) Rf switch device with a sidewall spacer having a low dielectric constant
JPH07505504A (ja) Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造
JPH10506229A (ja) 改善されたホットキャリアの信頼性を有する集積回路
CN110957257A (zh) 绝缘体上半导体衬底、其形成方法以及集成电路
JP2002164512A (ja) 半導体装置及びその製造方法
US5602056A (en) Method for forming reliable MOS devices using silicon rich plasma oxide film
US6548336B2 (en) Planarization of a polysilicon layer surface by chemical mechanical polish to improve lithography and silicide formation
JPS60136376A (ja) 半導体装置の製造方法
US20060079046A1 (en) Method and structure for improving cmos device reliability using combinations of insulating materials
US6958278B2 (en) Semiconductor devices and methods for fabricating the same
CN110854076B (zh) 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺
JP4082014B2 (ja) 半導体装置の製造方法
JPH07193059A (ja) 半導体装置の製造方法
US7893508B2 (en) Semiconductor device and manufacturing method thereof
JPH0774167A (ja) 半導体装置の製造方法
US20070049006A1 (en) Method for integration of a low-k pre-metal dielectric
KR100992535B1 (ko) 중수소 이온 주입을 이용한 반도체 소자의 제조 방법
KR0140808B1 (ko) 박막트랜지스터 제조 방법