CN106981414A - 晶圆表面的键合方法及半导体器件 - Google Patents

晶圆表面的键合方法及半导体器件 Download PDF

Info

Publication number
CN106981414A
CN106981414A CN201710202652.7A CN201710202652A CN106981414A CN 106981414 A CN106981414 A CN 106981414A CN 201710202652 A CN201710202652 A CN 201710202652A CN 106981414 A CN106981414 A CN 106981414A
Authority
CN
China
Prior art keywords
dielectric layer
bonding method
crystal column
substrate
column surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710202652.7A
Other languages
English (en)
Inventor
李艳锋
王喜龙
胡胜
张昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710202652.7A priority Critical patent/CN106981414A/zh
Publication of CN106981414A publication Critical patent/CN106981414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种晶圆表面的键合方法及半导体器件，所述晶圆表面的键合方法包括如下步骤：提供一衬底，所述衬底的上表面具有悬挂键；沉积介质层，所述介质层覆盖在所述衬底的上表面；沉积缓冲层，所述缓冲层覆盖在所述介质层上；进行热退火处理，使所述悬挂键与所述介质层进行键合。在本发明提供的晶圆表面的键合方法及半导体器件中，通过热退火处理将衬底上表面的悬挂键与衬底上沉积的介质层中的氢离子进行键合，并由缓冲层的缓冲作用保护介质层进一步提高热退火处理产生的退火效果，从而提高衬底表面与介质层的键合程度，降低产品上的坏点，提高产品的良率。

Description

晶圆表面的键合方法及半导体器件
技术领域
本发明涉及半导体制造领域，特别涉及晶圆表面的键合方法及半导体器件。
背景技术
在半导体制造过程中，通常需要在晶圆表面进行各种工艺，由于晶圆表面成键原子缺少以及晶圆表面的原子未成键电子的存在，在晶圆表面会形成具有电学活性的悬挂键(一般晶体因晶格在表面处突然终止，在表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键，这个键称为悬挂键，简称Traps)，如果与悬挂键的键合处理不好，将会影响形成的半导体器件的性能。
现有技术中与悬挂键形成键合的原子缺乏键合力，造成晶圆表面上的悬挂键的键合程度较低，有可能会在形成的产品中出现坏点(White Pixel Count)，以及导致半导体器件的暗电流(Dark Current)，背光补偿功能(Black Light Compensation，BLC)等性能较差。
因此，如何提高晶圆表面悬挂键的键合程度是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种晶圆表面的键合方法及半导体器件，解决晶圆表面悬挂键的键合程度不高的问题。
为解决上述技术问题，本发明提供一种晶圆表面的键合方法，包括如下步骤：
提供一衬底，所述衬底的上表面具有悬挂键；
沉积介质层，所述介质层覆盖在所述衬底的上表面；
沉积缓冲层，所述缓冲层覆盖在所述介质层上；
进行热退火处理，使所述悬挂键与所述介质层进行键合。
可选的，在所述晶圆表面的键合方法中，在沉积介质层后，还包括对所述介质层进行氨气气体处理。
可选的，在所述晶圆表面的键合方法中，所述氨气气体处理的工艺条件包括：温度为350℃～450℃，气压为4Tor～5Tor，时间为15s～25s，电场功率为250W～350W。
可选的，在所述晶圆表面的键合方法中，所述热退火处理的工艺条件为：温度为350℃～450℃。
可选的，在所述晶圆表面的键合方法中，所述介质层为介电常数在20以上的材料。
可选的，在所述晶圆表面的键合方法中，所述介质层的材料包括氧化铪和氧化钽。
可选的，在所述晶圆表面的键合方法中，所述介质层的厚度为
可选的，在所述晶圆表面的键合方法中，所述缓冲层的材料包括二氧化硅。
本发明还提供一种半导体器件，所述半导体器件包括上述的晶圆表面的键合方法形成的基底，在所述基底上形成器件结构。
综上所述，在本发明提供的晶圆表面的键合方法及半导体器件中，通过热退火处理将衬底上表面的悬挂键与衬底上沉积的介质层进行键合，并由缓冲层的缓冲作用保护介质层进一步确保热退火处理产生的退火效果，从而提高衬底表面与介质层的键合程度，降低产品上的坏点，提高产品的良率。
附图说明
图1是本发明实施例的晶圆表面的键合方法的流程图；
图2是本发明实施例的晶圆表面的键合方法中的衬底的结构示意图；
图3是本发明实施例的晶圆表面的键合方法中在衬底上形成介质层后的结构示意图；
图4是本发明实施例的晶圆表面的键合方法中在介质层上缓冲层后的结构示意图；
图5是本发明实施例的晶圆表面的键合方法中在热退火后的示意图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。
如图1所示，本发明提供一种晶圆表面的键合方法，包括如下步骤，
S10：提供一衬底，所述衬底的上表面具有悬挂键；
S20：沉积介质层，所述介质层覆盖在所述衬底的上表面；
S30：沉积缓冲层(Buffer)，所述缓冲层覆盖在所述介质层上；
S40：进行热退火处理(Anneal)，使所述悬挂键与所述介质层进行键合。
下面根据图1所示的流程图更详细的介绍每个步骤中本发明的内容。
首先，如图2所示，提供一衬底10，衬底10可为硅衬底，在本实施例中，在硅衬底上进行键合工艺，所述衬底10的上表面具有悬挂键，由于在衬底10上表面的最外层的每个原子将有一个未配对的电子，即存在未饱和的键，这些键即为悬挂键。
接着，如图3所示，沉积介质层20，所述介质层20覆盖在所述衬底的上表面，也就是介质层20直接覆盖在悬挂键上方。
在本实施例中，所述介质层20为介电常数在20以上的材料，可用来形成各种线路及器件结构等。
可选的，所述介质层20的材料包括氧化铪(HfO2)和氧化钽(Ta2O5)，例如，可将铪和钽通过磁控溅射的方式，在温度为350℃～400℃环境下形成在衬底上。
可选的，所述介质层20的厚度为如果介质层20太薄则难以形成有效的器件结构，如果介质层20太厚则不利于介质层的形成，在本实施例中采用较佳范围。
为了较佳的实现键合，在沉积介质层20后，也就是在后续沉积缓冲层30之前，还包括对所述介质层20进行氨气气体处理(NH3 Treatment)，通过氨气气体可使介质层20中积累更多的氢离子(H+)，从而可提高衬底10表面与介质层20的键合程度，通常情况下，氧分子也会与会悬挂键发生键合，进行氨气气体处理处理后，氢离子可以更好的提高衬底10表面与介质层20的键合程度。
在对所述介质层20进行氨气气体处理中，所述氨气气体处理的工艺条件包括：温度为350℃～450℃，气压为4Tor～5Tor，时间为15s～25s，电场功率为250W～350W，通过控制工艺腔体中的工艺环境为氨气气体处理提供工艺条件，电场功率为射频电场环境中所需要功率大小。
然后，如图4所示，沉积缓冲层30，所述缓冲层30覆盖在所述介质层20上，通过缓冲层30起缓冲的作用保护介质层20，可以防止介质层20受到空气中氧气等的影响。
最后，如图5所示，进行热退火处理，使所述悬挂键与所述介质层20进行键合，H+在热退火处理的高温促进下可与衬底10上悬挂键进行键合，从而使衬底10与介质层20紧密结合在一起。由于通常衬底10上悬挂键形成键合的原来来源较少且缺乏键合动力，通常直接沉积在衬底10上表面的介质层20会存在与衬底结合不够紧密等情况，可能影响产品的良率等，经过本发明的晶圆表面的键合方法后，提高了产品的良率，例如在形成的CMOS图像传感器(CMOS Image Sensor)中，坏点数(White Pixel Count)等可降低50％。
在热退火处理中，所述热退火处理的工艺条件包括：温度为350℃～450℃，通过在此温度范围内促进键合过程，如果温度太低，则可能键合程度不高，如果温度太高，则可能影响到介质层及缓冲层，在本实施例中采用较佳选择。
本发明还提供一种半导体器件，所述半导体器件包括上述晶圆表面的键合方法形成的基底，基底即通过晶圆表面的键合方法形成的衬底上的膜层结构，然后在所述基底上形成器件结构，例如，可通光刻等工艺形成所需要的图形结构，或者再通过化学气相沉积形成其它膜层等，可在基底上形成器件产品。
综上所述，在本发明提供的晶圆表面的键合方法及半导体器件中，通过热退火处理将衬底上表面的悬挂键与衬底上沉积的介质层进行键合，并由缓冲层的缓冲作用保护介质层进一步确保热退火处理产生的退火效果，从而提高衬底表面与介质层的键合程度，降低产品上的坏点，提高产品的良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆表面的键合方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底的上表面具有悬挂键；
沉积介质层，所述介质层覆盖在所述衬底的上表面；
沉积缓冲层，所述缓冲层覆盖在所述介质层上；
进行热退火处理，使所述悬挂键与所述介质层进行键合。
2.根据权利要求1所述的晶圆表面的键合方法，其特征在于，在沉积介质层后，还包括对所述介质层进行氨气气体处理。
3.根据权利要求2所述的晶圆表面的键合方法，其特征在于，所述氨气气体处理的工艺条件包括：温度为350℃～450℃，气压为4Tor～5Tor，时间为15s～25s，电场功率为250W～350W。
4.根据权利要求1所述的晶圆表面的键合方法，其特征在于，所述热退火处理的工艺条件包括：温度为350℃～450℃。
5.根据权利要求1所述的晶圆表面的键合方法，其特征在于，所述介质层为介电常数在20以上的材料。
6.根据权利要求1或5所述的晶圆表面的键合方法，其特征在于，所述介质层的材料包括氧化铪和氧化钽。
7.根据权利要求1所述的晶圆表面的键合方法，其特征在于，所述介质层的厚度为
8.根据权利要求1所述的晶圆表面的键合方法，其特征在于，所述缓冲层的材料包括二氧化硅。
9.根据权利要求1或8所述的晶圆表面的键合方法，其特征在于，所述缓冲层的厚度为
10.一种半导体器件，所述半导体器件包括按权利要求1-9任意一项所述的晶圆表面的键合方法形成的基底，在所述基底上形成器件结构。
CN201710202652.7A 2017-03-30 2017-03-30 晶圆表面的键合方法及半导体器件 Pending CN106981414A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710202652.7A CN106981414A (zh) 2017-03-30 2017-03-30 晶圆表面的键合方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710202652.7A CN106981414A (zh) 2017-03-30 2017-03-30 晶圆表面的键合方法及半导体器件

Publications (1)

Publication Number Publication Date
CN106981414A true CN106981414A (zh) 2017-07-25

Family

ID=59339264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710202652.7A Pending CN106981414A (zh) 2017-03-30 2017-03-30 晶圆表面的键合方法及半导体器件

Country Status (1)

Country Link
CN (1) CN106981414A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910255A (zh) * 2017-11-03 2018-04-13 武汉新芯集成电路制造有限公司 一种提高晶圆界面悬挂键键合的方法
CN110223996A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 晶圆组件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290887A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101710580A (zh) * 2009-12-01 2010-05-19 杭州士兰集成电路有限公司 Bipolar电路的多层复合钝化层结构及其生成工艺方法
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290887A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101710580A (zh) * 2009-12-01 2010-05-19 杭州士兰集成电路有限公司 Bipolar电路的多层复合钝化层结构及其生成工艺方法
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910255A (zh) * 2017-11-03 2018-04-13 武汉新芯集成电路制造有限公司 一种提高晶圆界面悬挂键键合的方法
CN110223996A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 晶圆组件及其形成方法

Similar Documents

Publication Publication Date Title
JP7068760B2 (ja) 表示装置
KR102512558B1 (ko) 고온 열 처리에 적합한 자기 터널 접합들
CN103400857B (zh) 半导体装置和及其制造方法
CN100452440C (zh) 非易失性半导体存储器件
TW200945423A (en) Methods for fabricating PMOS metal gate structures
JP2014143408A (ja) 半導体装置及び測定装置
KR20200126006A (ko) 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들
CN106981414A (zh) 晶圆表面的键合方法及半导体器件
US20130164919A1 (en) Methods of fabricating semiconductor devices and methods of fabricating gate insulating layers
CN106449362B (zh) 一种改善应力记忆工艺效果的方法
CN103794542B (zh) 半导体衬底的形成方法
KR20150095563A (ko) 게이트 절연층의 제조방법
US20150263275A1 (en) Manufacturing method of magnetic memory device and manufacturing apparatus of magnetic memory device
US20100055905A1 (en) Method of forming an aluminum oxide layer
JP5891597B2 (ja) 半導体基板または半導体装置の製造方法
CN103715067A (zh) 一种提高成膜均匀性的方法
CN106558488B (zh) 半导体装置及其形成方法
US10840085B2 (en) Method for improving bonding of dangling bonds of silicon atoms
JP5039396B2 (ja) 半導体装置の製造方法
CN105803426B (zh) 使用具有超薄结构的沉积装置的薄膜沉积方法及该沉积装置
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
CN103943465A (zh) 氧化硅薄膜制备方法
JP4646803B2 (ja) シリコン窒化膜の形成方法
CN102299064B (zh) 栅结构氧化的方法
JP2006120992A (ja) シリコン窒化膜の製造方法及びその製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725