CN110911499A - 一种玻封电压调整二极管、管芯及其制造方法 - Google Patents

一种玻封电压调整二极管、管芯及其制造方法 Download PDF

Info

Publication number
CN110911499A
CN110911499A CN201910927602.4A CN201910927602A CN110911499A CN 110911499 A CN110911499 A CN 110911499A CN 201910927602 A CN201910927602 A CN 201910927602A CN 110911499 A CN110911499 A CN 110911499A
Authority
CN
China
Prior art keywords
electrode
tungsten
layer
tungsten column
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910927602.4A
Other languages
English (en)
Inventor
刘学明
王�华
赵昕
张文敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201910927602.4A priority Critical patent/CN110911499A/zh
Publication of CN110911499A publication Critical patent/CN110911499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Abstract

本发明涉及一种玻封电压调整二极管、管芯及其制造方法。管芯包括硅片和钝化保护层、第一电极和第二电极，硅片的正面周边有弧形缺口，在中央形成岛区，第一电极附着在硅片正面中央岛区上，第二电极附着在硅片的背面，钝化保护层避开第一电极附着在硅片的弧形缺口处，所述钝化保护层为三层复合结构，从硅片向外依次为第一二氧化硅层、PSG层和第二二氧化硅层。二极管在管芯的基础上还包括第一钨柱、第二钨柱、玻璃外罩、第一引线端、第二引线端，第一钨柱、第二钨柱分别与第一电极、第二电极熔接，第一引线端、第一引线端分别与第一钨柱、第二钨柱焊接；玻璃外罩封装在第一钨柱、第二钨柱外侧，用于保护管芯。本发明二极管热阻低、可靠性高。

Description

一种玻封电压调整二极管、管芯及其制造方法
技术领域
本发明涉及一种玻封电压调整二极管及制造方法，属于半导体器件领域。
背景技术
电压调整二极管由于具有稳定电压精度高、漏电流小、高可靠、长寿命等特点，能够有效调节电路中的电压，解决电压过大造成击穿的问题。电压调整二极管主要应用于开关电源、变频器、驱动器等电路中，是电子电路中最重要的电子元器件之一，已广泛服务于各种民用和军用电子领域，特别是在航天、航空和武器装备等领域的应用中，对其可靠性的要求也变得越来越高。
现代电子应用装置对电压调整二极管性能的要求除调整电压精度高、寄生电容、稳态功耗低之外，还要求器件不会在复杂环境中出现漏电等异常现象，进而影响正常工作，而现有电压调整二极管缺乏应对复杂环境的能力。
复合钝化层和玻封管壳是保证电压调整二极管稳定性的关键。传统的电压调整二极管没有复合钝化层的保护，在大电流环境下容易出现击穿漏电导致器件损坏；并且管芯与玻璃管壳的热膨胀系数存在差异，也会导致封装后的器件在恶劣环境下开裂引起失效。为了满足电路中对稳定电压的调整，亟待提供一种玻封电压调整二极管对电路进行限压保护。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种玻封电压调整二极管、管芯及其制造方法，减小二极管的漏电流，使得该电压调整二极管能够在复杂环境中正常工作，不影响电路的稳定运行。
本发明的技术解决方案是：一种玻封电压调整二极管管芯，该管芯包括硅片和钝化保护层、第一电极和第二电极，硅片的正面周边有弧形缺口，在中央形成岛区，第一电极附着在硅片正面中央岛区上，第二电极附着在硅片的背面，钝化保护层避开第一电极附着在硅片的弧形缺口处，所述钝化保护层为三层复合结构，从硅片向外依次为第一二氧化硅层、PSG层和第二二氧化硅层。
所述第一二氧化硅层的厚度为
Figure BDA0002219343360000021
PSG层的厚度为
Figure BDA0002219343360000022
Figure BDA0002219343360000023
第一二氧化硅层
Figure BDA0002219343360000024
所述第一电极与第二电极结构相同，从内到外依次为金属钛层、金属镍层和金属银层。
所述金属钛层的厚度为
Figure BDA0002219343360000025
金属镍层的厚度为
Figure BDA0002219343360000026
金属银层的厚度为
Figure BDA0002219343360000027
上玻封电压调整二极管管芯的制备方法，该方法包括如下步骤：
(s1-1)、将硅片依次进行扩散和深结扩散推进，在硅片正面形成具有一定结深的PN结；
(s1-2)、在硅片的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层；
(s1-4)、对硅片正面的中央岛区内钝化保护层进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层、金属镍层和金属银层，形成第一电极；
(s1-6)、在管芯背面依次淀积金属钛层、金属镍层和金属银层，形成第二电极。
一种玻封电压调整二极管，该二极管管芯、第一钨柱、第二钨柱、玻璃外罩、第一引线端、第一引线端，其中：
管芯的第一电极与第一钨柱熔接在一起；第一钨柱通过焊片与第一引线端焊接在一起；
管芯的第二电极与第二钨柱熔接在一起；第一钨柱通过焊片与第二引线端焊接在一起；
玻璃外罩封装在第一钨柱、第二钨柱外侧，用于保护管芯。
当管芯硅片为N型硅片时，第一引线端作为二极管的阴极，第二引线端作为二极管的阳极；当管芯硅片为P型硅片时，第一引线端作为二极管的阳极，第二引线端作为二极管的阴极。
上述玻封电压调整二极管的制备方法，该方法包括如下步骤：
(s2-1)、获取第一钨柱和第二钨柱，并对第一钨柱和第二钨柱表面进行金属化处理，具体金属化处理步骤为：在第一钨柱和第二钨柱正面和背面由内至外依次溅射金属钛层、金属镍层和金属银层；
(s2-2)、将第二钨柱、管芯、第一钨柱依次叠加在一起，放入高温炉中，将炉温升至预设熔接温度，保温一段时间，将管芯第一电极与第一钨柱、管芯的第二电极与第二钨柱的直接熔接在一起；管芯第一电极与第一钨柱的背面接触，管芯的第二电极与第二钨柱的正面接触；
(s2-3)、采用玻璃外罩密封封装在第一钨柱、第二钨柱外侧，用于保护管芯；
(s2-4)、将第一引线端通过焊片焊接在第一钨柱正面；第一引线端通过焊片焊接在第二钨柱背面，形成完整的玻封电压调整二极管器件。
所述预设熔接温度800℃～860℃。
所述一段时间控制在5～8min。
本发明与现有技术相比具有如下有益效果：
(1)、本发明的管芯基于电压调整二极管，相对传统电压调整二极管其管芯表面制备有复合钝化层，有利于降低漏电流、消除寄生电容。
(2)、本发明的管芯的接触电极材料选择钛镍银，具有良好的导电性和导热性；使得最终获得的二极管接触电阻小，散热性能好。
(3)、本发明焊片与管芯之间选用钨柱进行连接，具有良好管芯表面和的导电性和导热性，并且兼顾了封装玻璃管壳的热膨胀系数，避免出现热匹配不一致的应力差；
(4)、本发明的管芯与钨柱之间连接采用600℃以上冶金焊接，一方面为后续管芯密封、引线焊接等工艺提供了很宽泛的工艺操作窗口，具有良好的封装兼容性；另一方面，管芯与钨柱之间起连接作用的是共晶体，在固相下没有复杂的相变，稳定性强，提高器件可靠性；
(5)、本发明管芯与钨柱之间没有焊片的封装方式使得二极管热阻低、可靠性高，能够在复杂环境中正常工作，不影响电路的稳定运行。
附图说明
图1为生长复合钝化层的管芯剖面示意图
图2为管芯与钨柱焊接后剖面示意图
图3为玻璃封装电压调整二极管结构剖面图
其中：1为硅片，2为焊片，3、6为金属钛层，4、7为金属银层，5、8为金属镍层，9为管芯，10为第一钨柱、13为第二钨柱，11、14为焊片，12为第一电极、15为第二电极，16为玻璃管壳。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
如图1所示，本发明提供了一种玻封电压调整二极管管芯，该管芯包括硅片1和钝化保护层2、第一电极和第二电极，硅片1的正面周边有弧形缺口，在中央形成岛区，第一电极附着在硅片1正面中央岛区上，第二电极附着在硅片1的背面，钝化保护层2避开第一电极附着在硅片1的弧形缺口处，所述钝化保护层2为三层复合结构，从硅片1向外依次为第一二氧化硅层、PSG层和第二二氧化硅层。
所述第一二氧化硅层的厚度为
Figure BDA0002219343360000041
PSG层的厚度为
Figure BDA0002219343360000042
Figure BDA0002219343360000043
第一二氧化硅层
Figure BDA0002219343360000044
所述第一电极与第二电极结构相同，从内到外依次为金属钛层3、金属镍层4和金属银层5。所述金属钛层3的厚度为
Figure BDA0002219343360000045
金属镍层4的厚度为
Figure BDA0002219343360000046
金属银层5的厚度为
Figure BDA0002219343360000047
上述电压调整二极管管芯的制备方法包括如下步骤：
s1-1、将硅片1依次进行扩散和深结扩散推进，在硅片1正面形成具有一定结深的PN结；所述硅片1可以为N型硅片，采用N<111>型，厚度为220μm，经扩散工艺形成PN结，并对PN结进行深结扩散工艺，形成结深18-22um的PN结；当然，硅片1也可以为P型硅片。
(s1-2)、在硅片1的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层2；
(s1-4)、对硅片正面的中央岛区内钝化保护层2进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层3、金属镍层4和金属银层5，形成第一电极；
(s1-6)、在管芯背面依次淀积金属钛层6、金属镍层7和金属银层8，形成第二电极。
如附图2、附图3所示，在上述管芯的基础上，本发明还提供了一种玻封电压调整二极管，该二极管包括管芯9、第一钨柱10、第二钨柱13、玻璃外罩16、第一引线端12、第一引线端15，其中：
管芯9的第一电极与第一钨柱10熔接在一起；第一钨柱10通过焊片与第一引线端12焊接在一起；
管芯9的第二电极与第二钨柱13熔接在一起；第一钨柱10通过焊片与第二引线端15焊接在一起；
玻璃外罩16封装在第一钨柱10、第二钨柱13外侧，用于保护管芯9。玻璃管壳的长度不超过管芯、钨柱叠加后的长度。经过退火后完成管芯制备；管芯、钨柱、焊片与玻壳进行高温加热一段时间后降温得到器件。
当管芯硅片1为N型硅片时，第一引线端12作为二极管的阴极，第二引线端15作为二极管的阳极；当管芯硅片1为P型硅片时，第一引线端12作为二极管的阳极，第二引线端15作为二极管的阴极。
上述玻封电压调整二极管的制备方法，包括如下步骤：
(s2-1)、获取第一钨柱10和第二钨柱13，并对第一钨柱10和第二钨柱13表面进行金属化处理，具体金属化处理步骤为：在第一钨柱10和第二钨柱13正面和背面由内至外依次溅射金属钛层3、金属镍层4和金属银层5；钨柱两个截面进行表面处理，便于焊接。
(s2-2)、将第二钨柱13、管芯9、第一钨柱10依次叠加在一起，放入高温炉中，将炉温升至预设熔接温度，保温一段时间，将管芯第一电极与第一钨柱10、管芯的第二电极与第二钨柱13的直接熔接在一起；管芯第一电极与第一钨柱10的背面接触，管芯的第二电极与第二钨柱13的正面接触；所述预设熔接温度800℃～860℃，所述一段时间控制在5～8min。图2为焊接之后的二极管管芯。第一钨柱10、第二钨柱10焊接面与管芯焊接部位尺寸保持一致。
(s2-3)、采用玻璃外罩16密封封装在第一钨柱10、第二钨柱13外侧，用于保护管芯9；如图3所示。
(s2-4)、将第一引线端通过焊片焊接在第一钨柱10正面；第一引线端通过焊片焊接在第二钨柱13背面，形成完整的玻封电压调整二极管器件。
实施例1：
本实施例制备了一种玻封电压调整二极管管芯，包括如下步骤：
s1-1、将硅片1依次进行扩散和深结扩散推进，在硅片1正面形成具有一定结深的PN结；所述硅片1可以为N型硅片，采用N<111>型，厚度为220μm，经扩散工艺形成PN结，并对PN结进行深结扩散工艺，形成结深18um的PN结；当然，硅片1也可以为P型硅片。
(s1-2)、在硅片1的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层2；所述第一二氧化硅层的厚度为
Figure BDA0002219343360000071
PSG层的厚度为
Figure BDA0002219343360000072
第一二氧化硅层
Figure BDA0002219343360000073
(s1-4)、对硅片正面的中央岛区内钝化保护层2进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层3、金属镍层4和金属银层5，形成第一电极；所述金属钛层3的厚度为
Figure BDA0002219343360000074
金属镍层4的厚度为
Figure BDA0002219343360000075
金属银层5的厚度为
Figure BDA0002219343360000076
(s1-6)、在管芯背面依次淀积金属钛层6、金属镍层7和金属银层8，形成第二电极。所述金属钛层3的厚度、金属镍层4的厚度、金属银层5的厚度与第一电极的相同。
在上述管芯的基础上，本实施例还制备了玻封电压调整二极管，包括如下步骤：
(s2-1)、获取第一钨柱10和第二钨柱13，第一钨柱和第二钨柱长度均为2.1mm，并对第一钨柱10和第二钨柱13表面进行金属化处理，具体金属化处理步骤为：在第一钨柱10和第二钨柱13正面和背面由内至外依次溅射金属钛层3、金属镍层4和金属银层5；钨柱两个截面进行表面处理，便于焊接。
(2-2)、将第二钨柱13、管芯9、第一钨柱10依次叠加在一起，放入高温炉中，将炉温升至800℃，保温5min，将管芯第一电极与第一钨柱10、管芯的第二电极与第二钨柱13的直接熔接在一起；管芯第一电极与第一钨柱10的背面接触，管芯的第二电极与第二钨柱13的正面接触。图2为焊接之后的二极管管芯。第一钨柱10、第二钨柱10焊接面与管芯焊接部位尺寸保持一致。
(2-3)、采用长度为4mm的玻璃外罩16密封封装在第一钨柱10、第二钨柱13外侧，用于保护管芯9；如图3所示。
(2-4)、将第一引线端通过焊片焊接在第一钨柱10正面；第一引线端通过焊片焊接在第二钨柱13背面，形成完整的玻封电压调整二极管器件。
第一引线端12作为二极管的阴极，第二引线端15作为二极管的阳极。
本实施例提供的二极管热阻标准值为30℃/W，正向压降标准值为0.90V。
实施例2：
本实施例制备了一种玻封电压调整二极管管芯，包括如下步骤：
s1-1、将硅片1依次进行扩散和深结扩散推进，在硅片1正面形成具有一定结深的PN结；所述硅片1可以为P型硅片，采用P<111>型，厚度为525μm，经扩散工艺形成PN结，并对PN结进行深结扩散工艺，形成结深22um的PN结；当然，硅片1也可以为N型硅片。
(s1-2)、在硅片1的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层2；所述第一二氧化硅层的厚度为
Figure BDA0002219343360000081
PSG层的厚度为
Figure BDA0002219343360000082
第一二氧化硅层
Figure BDA0002219343360000083
(s1-4)、对硅片正面的中央岛区内钝化保护层2进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层3、金属镍层4和金属银层5，形成第一电极；所述金属钛层3的厚度为
Figure BDA0002219343360000084
金属镍层4的厚度为
Figure BDA0002219343360000085
金属银层5的厚度为
Figure BDA0002219343360000086
(s1-6)、在管芯背面依次淀积金属钛层6、金属镍层7和金属银层8，形成第二电极。所述金属钛层3的厚度、金属镍层4的厚度、金属银层5的厚度与第一电极的相同。
在上述管芯的基础上，本实施例还制备了玻封电压调整二极管，包括如下步骤：
(s2-1)、获取第一钨柱10和第二钨柱13，第一钨柱和第二钨柱长度均为2.1mm，并对第一钨柱10和第二钨柱13表面进行金属化处理，具体金属化处理步骤为：在第一钨柱10和第二钨柱13正面和背面由内至外依次溅射金属钛层3、金属镍层4和金属银层5；钨柱两个截面进行表面处理，便于焊接。
(2-2)、将第二钨柱13、管芯9、第一钨柱10依次叠加在一起，放入高温炉中，将炉温升至830℃，保温6min，将管芯第一电极与第一钨柱10、管芯的第二电极与第二钨柱13的直接熔接在一起；管芯第一电极与第一钨柱10的背面接触，管芯的第二电极与第二钨柱13的正面接触。图2为焊接之后的二极管管芯。第一钨柱10、第二钨柱10焊接面与管芯焊接部位尺寸保持一致。
(2-3)、采用长度为4mm的玻璃外罩16密封封装在第一钨柱10、第二钨柱13外侧，用于保护管芯9；
(2-4)、将第一引线端通过焊片焊接在第一钨柱10正面；第一引线端通过焊片焊接在第二钨柱13背面，形成完整的玻封电压调整二极管器件。
第一引线端12作为二极管的阳极，第二引线端15作为二极管的阴极。
本实施例提供的二极管热阻标准值为32℃/W，正向压降标准值为0.95V。
实施例3：
本实施例制备了一种玻封电压调整二极管管芯，包括如下步骤：
s1-1、将硅片1依次进行扩散和深结扩散推进，在硅片1正面形成具有一定结深的PN结；所述硅片1可以为N型硅片，采用N<111>型，厚度为220μm，经扩散工艺形成PN结，并对PN结进行深结扩散工艺，形成结深20um的PN结；当然，硅片1也可以为P型硅片。
(s1-2)、在硅片1的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层2；所述第一二氧化硅层的厚度为
Figure BDA0002219343360000091
PSG层的厚度为
Figure BDA0002219343360000092
第一二氧化硅层
Figure BDA0002219343360000093
(s1-4)、对硅片正面的中央岛区内钝化保护层2进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层3、金属镍层4和金属银层5，形成第一电极；所述金属钛层3的厚度为
Figure BDA0002219343360000094
金属镍层4的厚度为
Figure BDA0002219343360000101
金属银层5的厚度为
Figure BDA0002219343360000102
(s1-6)、在管芯背面依次淀积金属钛层6、金属镍层7和金属银层8，形成第二电极。所述金属钛层3的厚度、金属镍层4的厚度、金属银层5的厚度与第一电极的相同。
在上述管芯的基础上，本实施例还制备了玻封电压调整二极管，包括如下步骤：
(s2-1)、获取第一钨柱10和第二钨柱13，第一钨柱和第二钨柱长度均为2.1mm，并对第一钨柱10和第二钨柱13表面进行金属化处理，具体金属化处理步骤为：在第一钨柱10和第二钨柱13正面和背面由内至外依次溅射金属钛层3、金属镍层4和金属银层5；钨柱两个截面进行表面处理，便于焊接。
(2-2)、将第二钨柱13、管芯9、第一钨柱10依次叠加在一起，放入高温炉中，将炉温升至860℃，保温8min，将管芯第一电极与第一钨柱10、管芯的第二电极与第二钨柱13的直接熔接在一起；管芯第一电极与第一钨柱10的背面接触，管芯的第二电极与第二钨柱13的正面接触。图2为焊接之后的二极管管芯。第一钨柱10、第二钨柱10焊接面与管芯焊接部位尺寸保持一致。
(2-3)、采用长度为4mm的玻璃外罩16密封封装在第一钨柱10、第二钨柱13外侧，用于保护管芯9；
(2-4)、将第一引线端通过焊片焊接在第一钨柱10正面；第一引线端通过焊片焊接在第二钨柱13背面，形成完整的玻封电压调整二极管器件。
第一引线端12作为二极管的阴极，第二引线端15作为二极管的阳极。
本实施例提供的二极管热阻标准值为32℃/W，正向压降标准值为0.92V。
本发明的玻封电压调整二极管具有热阻小、压降低、可靠性高的优点，能够适用于真空绝热、宽温范围高低温变化等复杂环境。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种玻封电压调整二极管管芯，其特征在于包括硅片(1)和钝化保护层(2)、第一电极和第二电极，硅片(1)的正面周边有弧形缺口，在中央形成岛区，第一电极附着在硅片(1)正面中央岛区上，第二电极附着在硅片(1)的背面，钝化保护层(2)避开第一电极附着在硅片(1)的弧形缺口处，所述钝化保护层(2)为三层复合结构，从硅片(1)向外依次为第一二氧化硅层、PSG层和第二二氧化硅层。
2.根据权利要求1所述的一种玻封电压调整二极管管芯，其特征在于所述第一二氧化硅层的厚度为
Figure FDA0002219343350000014
PSG层的厚度为
Figure FDA0002219343350000015
第一二氧化硅层
Figure FDA0002219343350000016
3.根据权利要求1所述的一种玻封电压调整二极管管芯，其特征在于所述第一电极与第二电极结构相同，从内到外依次为金属钛层(3)、金属镍层(4)和金属银层(5)。
4.根据权利要求1所述的一种玻封电压调整二极管管芯，其特征在于所述金属钛层(3)的厚度为
Figure FDA0002219343350000012
金属镍层(4)的厚度为
Figure FDA0002219343350000013
金属银层(5)的厚度为
Figure FDA0002219343350000011
5.一种玻封电压调整二极管管芯的制备方法，其特征在于包括如下步骤：
(s1-1)、将硅片(1)依次进行扩散和深结扩散推进，在硅片(1)正面形成具有一定结深的PN结；
(s1-2)、在硅片(1)的正面周边进行湿法腐蚀处理，产生弧形缺口，形成用于附着第一电极的中央岛区；
(s1-3)、对硅片正面进行钝化处理，依次淀积第一二氧化硅层、PSG层、第二二氧化硅层，形成钝化保护层(2)；
(s1-4)、对硅片正面的中央岛区内钝化保护层(2)进行光刻开孔，预留出用于附着第一电极的区域；
(s1-5)、在刻蚀后的用于附着第一电极的区域依次淀积金属钛层(3)、金属镍层(4)和金属银层(5)，形成第一电极；
(s1-6)、在管芯背面依次淀积金属钛层(6)、金属镍层(7)和金属银层(8)，形成第二电极。
6.一种玻封电压调整二极管，其特征在于包括权利要求1所述的管芯(9)、第一钨柱(10)、第二钨柱(13)、玻璃外罩(16)、第一引线端(12)、第一引线端(15)，其中：
管芯(9)的第一电极与第一钨柱(10)熔接在一起；第一钨柱(10)通过焊片与第一引线端(12)焊接在一起；
管芯(9)的第二电极与第二钨柱(13))熔接在一起；第一钨柱(10)通过焊片与第二引线端(15)焊接在一起；
玻璃外罩(16)封装在第一钨柱(10)、第二钨柱(13)外侧，用于保护管芯(9)。
7.根据权利要求6所述的一种玻封电压调整二极管，其特征在于当管芯硅片(1)为N型硅片时，第一引线端(12)作为二极管的阴极，第二引线端(15)作为二极管的阳极；当管芯硅片(1)为P型硅片时，第一引线端(12)作为二极管的阳极，第二引线端(15)作为二极管的阴极。
8.根据权利要求6所述玻封电压调整二极管的制备方法，其特征在于包括如下步骤：
(s2-1)、获取第一钨柱(10)和第二钨柱(13)，并对第一钨柱(10)和第二钨柱(13)表面进行金属化处理，具体金属化处理步骤为：在第一钨柱(10)和第二钨柱(13)正面和背面由内至外依次溅射金属钛层(3)、金属镍层(4)和金属银层(5)；
(s2-2)、将第二钨柱(13)、管芯(9)、第一钨柱(10)依次叠加在一起，放入高温炉中，将炉温升至预设熔接温度，保温一段时间，将管芯第一电极与第一钨柱(10)、管芯的第二电极与第二钨柱(13)的直接熔接在一起；管芯第一电极与第一钨柱(10)的背面接触，管芯的第二电极与第二钨柱(13)的正面接触；
(s2-3)、采用玻璃外罩(16)密封封装在第一钨柱(10)、第二钨柱(13)外侧，用于保护管芯(9)；
(s2-4)、将第一引线端通过焊片焊接在第一钨柱(10)正面；第一引线端通过焊片焊接在第二钨柱(13)背面，形成完整的玻封电压调整二极管器件。
9.根据权利要求8所述玻封电压调整二极管的制备方法，其特征在于所述预设熔接温度800℃～860℃。
10.根据权利要求8所述玻封电压调整二极管的制备方法，其特征在于所述一段时间控制在5～8min。
CN201910927602.4A 2019-09-27 2019-09-27 一种玻封电压调整二极管、管芯及其制造方法 Pending CN110911499A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910927602.4A CN110911499A (zh) 2019-09-27 2019-09-27 一种玻封电压调整二极管、管芯及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910927602.4A CN110911499A (zh) 2019-09-27 2019-09-27 一种玻封电压调整二极管、管芯及其制造方法

Publications (1)

Publication Number Publication Date
CN110911499A true CN110911499A (zh) 2020-03-24

Family

ID=69815172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910927602.4A Pending CN110911499A (zh) 2019-09-27 2019-09-27 一种玻封电压调整二极管、管芯及其制造方法

Country Status (1)

Country Link
CN (1) CN110911499A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002765A (zh) * 2020-08-27 2020-11-27 北京时代民芯科技有限公司 一种面向立体集成阵列封装的硅整流二极管芯片
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法
CN113193050A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 表贴二极管及制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3844029A (en) * 1972-02-02 1974-10-29 Trw Inc High power double-slug diode package
JPS61112386A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体受光素子
JPS61112386U (zh) * 1984-12-27 1986-07-16
US5008735A (en) * 1989-12-07 1991-04-16 General Instrument Corporation Packaged diode for high temperature operation
CN105405772A (zh) * 2015-10-26 2016-03-16 北京时代民芯科技有限公司 一种二极管芯片熔焊方法
CN105977154A (zh) * 2016-06-06 2016-09-28 北京时代民芯科技有限公司 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN107170727A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种i类冶金键合二极管设计与制造技术
CN206732397U (zh) * 2016-08-19 2017-12-12 北京时代民芯科技有限公司 一种方形分体式引出端表贴二极管焊接定位工装
CN109920764A (zh) * 2019-03-14 2019-06-21 福建安特微电子有限公司 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3844029A (en) * 1972-02-02 1974-10-29 Trw Inc High power double-slug diode package
JPS61112386A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体受光素子
JPS61112386U (zh) * 1984-12-27 1986-07-16
US5008735A (en) * 1989-12-07 1991-04-16 General Instrument Corporation Packaged diode for high temperature operation
CN105405772A (zh) * 2015-10-26 2016-03-16 北京时代民芯科技有限公司 一种二极管芯片熔焊方法
CN105977154A (zh) * 2016-06-06 2016-09-28 北京时代民芯科技有限公司 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN206732397U (zh) * 2016-08-19 2017-12-12 北京时代民芯科技有限公司 一种方形分体式引出端表贴二极管焊接定位工装
CN107170727A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种i类冶金键合二极管设计与制造技术
CN109920764A (zh) * 2019-03-14 2019-06-21 福建安特微电子有限公司 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002765A (zh) * 2020-08-27 2020-11-27 北京时代民芯科技有限公司 一种面向立体集成阵列封装的硅整流二极管芯片
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法
CN113193050A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 表贴二极管及制造方法

Similar Documents

Publication Publication Date Title
CN110911499A (zh) 一种玻封电压调整二极管、管芯及其制造方法
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
US2973466A (en) Semiconductor contact
CN102280470B (zh) 半导体器件和半导体器件制造方法
KR20150037563A (ko) 전력 반도체 장치 및 전력 반도체 장치를 제조하기 위한 방법
US9224698B1 (en) Semiconductor device
TW201511094A (zh) 半導體裝置及其製造方法
US10707858B2 (en) Power module with improved reliability
CN102270640A (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
WO2018014792A1 (zh) 钝化层制造方法及高压半导体功率器件、正面电极
CN106409828B (zh) 一种适用小型化封装的半桥整流肖特基器件及制造方法
CN108269859B (zh) 一种双向瞬态电压抑制二极管及制造方法
JP4724355B2 (ja) 半導体装置
CN104485282A (zh) 一种放电管芯片的制造方法
CN106024746B (zh) 一种适用于金属丝键合的trench肖特基芯片及其加工工艺
WO2014179122A1 (en) Voidlessly encapsulated semiconductor die package
CN109638012B (zh) 一种双向防护芯片及其制备方法
EP3716325A1 (en) Semiconductor chip
CN112768503B (zh) Igbt芯片、其制造方法及功率模块
CN111834336B (zh) 一种igbt芯片及其制备方法、ipm模块
EP4340043A1 (en) Tvs with enhanced repetitive surge performance
KR890003380B1 (ko) 쇼트키 배리어 다이오우드(Schotiky barrier diode)
JP2009049414A (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
CN107346791A (zh) 瞬变电压抑制二极管的制备方法和瞬变电压抑制二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324