CN105405772A - 一种二极管芯片熔焊方法 - Google Patents

一种二极管芯片熔焊方法 Download PDF

Info

Publication number
CN105405772A
CN105405772A CN201510703413.0A CN201510703413A CN105405772A CN 105405772 A CN105405772 A CN 105405772A CN 201510703413 A CN201510703413 A CN 201510703413A CN 105405772 A CN105405772 A CN 105405772A
Authority
CN
China
Prior art keywords
diode chip
chip
fusion welding
backlight unit
welding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510703413.0A
Other languages
English (en)
Other versions
CN105405772B (zh
Inventor
吴鹏
赵元富
姚全斌
木瑞强
练滨浩
刘晓敏
王娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201510703413.0A priority Critical patent/CN105405772B/zh
Publication of CN105405772A publication Critical patent/CN105405772A/zh
Application granted granted Critical
Publication of CN105405772B publication Critical patent/CN105405772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种二极管芯片熔焊方法，包含两个内电极、二极管芯片、配重以及用于装配用的装配模具，将具有金属化结构的硅基二极管芯片和两个内电极叠放在一起，高温条件下采用无钎料的熔焊技术将硅基二极管芯片与双内电极永久焊接，形成牢固的整体结构。本发明将两个内电极与芯片上下两个表面直接接触，实现双插头结构，然后采取熔焊技术，在接触界面产生低于各自单质金属熔点的银硅共晶体，形成冶金键，实现一字结构，本发明的焊接温度较高，为后续工艺提供了很宽泛的工艺操作窗口，降低了考核和使用时环境温度等对焊接结构的影响。起连接作用的共晶体稳定性强，在固相下没有复杂的相变，也提高了器件的可靠性。

Description

一种二极管芯片熔焊方法
技术领域
本发明涉及一种半导体器件尤其是大功率二极管芯片封装领域，特别是一种二极管芯片熔焊方法。
背景技术
二极管作为最常见的电子元器件，在电路中发挥着各种各样的功能。根据封装外形，可以分为表面贴装和同轴引线两种结构。根据机理，可将二极管简单的视为一个PN结，分别对P型端和N型端通过内电极或外引线进行引出。最终通过外引线并入外部电路以实现整流、限流等目的。
在常规的二极管封装领域，二极管芯片采用钎焊或者压接的方式与内电极实现连接。
二极管芯片钎焊方式多采用预成型的焊片作为钎料，一般以圆片形焊片较为常见。首先将钎料放置在芯片与内电极之间，结构为内电极-钎料-芯片-钎料-内电极，当到达一定的温度后，钎料熔化而芯片和内电极不发生熔化，熔融的钎料在固态的芯片和内电极表面铺展润湿并发生分子上的扩散，而形成焊接。在上述的钎焊方式中形成了两个内电极与钎料的接触界面和两个芯片与钎料的接触界面。由于内电极和芯片本身并不熔化，而是液态钎料在固态表面进行铺展，受限于液态钎料的润湿性、固态表面的粗糙度等因素，冷却后在接触界面附近钎料的内部产生很多的气泡或空洞。大量的气泡和空洞降低了焊接区的传热效率，不利于芯片工作时产生热的热量快速有效的向外部疏散。同时，钎料量不易控制，在配重和自身重力影响下，钎料易产生溢出和飞溅，形成多余的导电物质，从而使器件后期使用时出现失效。因此，钎焊的方式不满足新型高可靠、大功率、大电流二极管的封装要求。
压接方式是将芯片与内电极直接接触在一起，通过后续工艺使用玻封或者塑封的方式对内电极-芯片-内电极的接触点进行保护。此方法只是将二极管芯片和内电极宏观堆叠在一起，芯片与内电极上的表面凸起和凹陷导致实际接触面积降低，而导致了较低的导热性能并产生了较大的接触电阻，同样不满足新型高可靠、大电流、大功率二极管的封装要求。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种二极管芯片熔焊方法，解决二极管封装技术领域中现有焊接技术不满足新型高可靠、大电流、大功率二极管封装要求的问题。
本发明的上述目的是通过如下技术方案予以实现的：
一种二极管芯片熔焊方法，其特征在于包括如下步骤：
步骤(一)、将金属棒加工成为金属柱；
步骤(二)、对加工后的金属柱进行表面预处理；
步骤(三)、对表面预处理后的金属柱进行球磨处理；
步骤(四)、对球磨处理后的金属柱进行金属化结构生长，金属化结构生长顺序依次为镍层、银层，形成内电极；
步骤(五)、对硅基二极管芯片进行金属化结构生长，金属化结构生长顺序为钛层、镍层、银层；
步骤(六)、将金属化结构生长后的硅基二极管芯与两个内电极进行组装，将硅基二极管芯片放至于两个内电极之间，形成组装体，在位于上侧的内电极表面施加配重，将组装体装入外部模具放入高温炉中；
步骤(七)、首先温升温，并保持一段时间后降温，完成焊接。
在上述的一种二极管芯片熔焊方法，所述步骤(一)中，金属棒采用热膨胀系数低的钼或钨材料；所述金属柱为圆柱体结构，金属柱两个圆端面平行。
在上述的一种二极管芯片熔焊方法，所述步骤(二)中表面预处理后，实现金属柱的上下两个圆端面表面粗糙度Ra为0.15-0.35um。
在上述的一种二极管芯片熔焊方法，所述步骤(三)中，球磨处理后的金属柱端面到圆周面过渡区有弧度的倒角，倒角尺寸为R0.10mm～R0.25mm。
在上述的一种二极管芯片熔焊方法，所述步骤(四)中，镍层厚度为350～400nm，银层厚度为6000～9000nm。
在上述的一种二极管芯片熔焊方法，所述步骤(五)中，钛层厚度为250～300nm，镍层厚度为350～400nm，银层厚度为6000～9000nm。
在上述的一种二极管芯片熔焊方法，所述步骤(六)中，组装时，将第一个内电极放置在装配模具的焊接孔内部，焊接孔直径大于内电极直径0.2～0.5mm，焊接孔深度大于两个内电极总高度3～7mm；将芯片放置在第一个内电极的表面，然后将第二个内电极叠放在芯片的另一个表面上，并在位于上侧的内电极施加0.5～1.2g/mm2的配重；芯片与两个内电极间不需要放置钎料。
在上述的一种二极管芯片熔焊方法，所述步骤(七)中，在浓度大于99.9％的高纯氮气环境下进行升温处理；炉温升高至890-920℃，保持时间为5～8min，降温至室温。
本发明与现有技术相比具有如下优点：
(1)本发明采用了双插头一字结构，提高了芯片与内电极的实际焊接面积，实现了芯片与内电极的冶金键结合以及器件低热阻、低接触电阻的特点；
(2)本发明采用了无钎料的熔焊，提高了芯片与内电极的焊接质量，避免了钎焊技术中焊接空洞、钎料飞溅、溢出不均和压接技术中芯片与内电极接触不牢固的情况，实现了高可靠的要求；
(3)本发明采用了多层金属化结构，提高了内电极和芯片表面金属层的粘附强度，实现了高可靠和高强度熔焊的要求。
(4)本发明对球磨处理后的金属柱进行金属化结构生长，金属化结构生长顺序依次为镍层、银层，按照此顺序和厚度生长的金属化结构具有优异的牢固性，可以满足很高温度条件下金属化层无起泡、脱落等缺陷。此外，最主要的问题是按照此厚度进行生长的金属化结构保证了焊接质量以及焊接接触界面过渡层厚度的一致性，有利于进一步降低器件的热阻和接触电阻；是实现芯片与内电极冶金键结合以及降低器件热阻、接触电阻的重要技术组成部分；
(5)本发明对硅基二极管芯片进行金属化结构生长，金属化结构生长顺序为钛层、镍层、银层，通常情况下，芯片硅基体表面呈现出十分光滑的特征，其粗糙度远远优于内电极基体材料表面的粗糙度。过于光滑的表面反而不利于金属化层牢固的粘附。然而，按照此顺序和厚度生长的金属化结构具有优异的牢固性，可以满足光滑表面的涂覆层在很高温度条件下无起泡、脱落等缺陷。更重要的是，按照此厚度进行生长的金属化结构保证了焊接质量以及焊接过渡层厚度一致性的要求，有利于进一步降低器件的热阻和接触电阻；是实现芯片与内电极冶金键结合以及降低器件热阻、接触电阻的重要技术组成部分。
附图说明
图1为本发明内电极结构示意图；
图2为本发明芯片结构示意图；
图3为本发明装配结构示意图；
图4为本发明焊接后接触界面处过渡层效果图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
区别于上述的钎焊和压接技术，本发明采用了双插头一字型结构的二极管芯片熔焊方法，将芯片与两个内电极直接相互接触，中间无钎料。
双插头是指作为二极管芯片正极、负极引出的引出端(内电极)具有相等标称直径，并与二极管芯片金属化层直接接触。而一字型结构要求芯片两面与两个内电极的端面之间通过冶金键结合。冶金键是在一定温度和压力下，使用两种或多种材料(金属或半导体材料)接触时出现的一种键，在这种温度和压力下能够使材料出现低共熔点的熔体、熔融液或固相扩散并使它们凝固，从而形成含有键中两部分材料的再生长区和再结晶区。本发明中，两个内电极具有相同的物理尺寸，在内电极和芯片表面覆有金属化层并直接相互接触。达到合适的温度保温并冷却后，在焊接接触界面处形成了由芯片硅材料、银材料和内电极银材料共同熔化而产生银硅过渡区(再结晶区)。芯片硅基体和内电极钼或钨基体具有良好的表面状态，可以获得较为平坦的金属化结构，因此焊接时熔化程度也较为一致，不易产生空洞气泡等缺陷，具有良好的热阻和接触电阻指标。
为了实现良好的焊接，本发明采用了具有较低热膨胀系数的钼或钨金属作为内电极基体材料，二极管芯片基体材料为硅，在内电极表面和芯片表面均进行了多层金属化结构的生长。内电极和硅基芯片表面各个金属化层的厚度均在微米级别，这就要求钼基体或钨基体的表面应尽量平整，而且不能出现较大的曲面和沟槽。基体金属的表面特征决定了表面金属化结构是否能有效的参与焊接。若基体表面过于粗糙，就会导致金属涂覆层厚度一致性下降，较高的金属层表面与硅基二极管芯片接触发生焊接，而较低的表面未能与硅基二极管芯片接触，无法有效的发生焊接，即使较低的表面实现了与二极管芯片的焊接，整体的焊接深度仍不均匀。若基体表面粗糙度合适，但是整体呈现倾斜表面或者碗装表面，同样会导致无法焊接或焊接过渡区域厚度不一致的现象。
如图1所示为本发明内电极结构示意图，由图可知内电极的金属化结构包括金属柱1、金属镍层2、金属银层3、圆形倒角4；金属柱1位于中心位置，金属镍层2包覆在金属柱1的外侧，金属银层3包覆金属镍层2的外侧，圆形倒角为R0.10mm～R0.25mm；在利用两个物理尺寸一样的内电极形成双插头与芯片直接接触，保证芯片尺寸在叠放的时候不会超出内电极的直径。这样即实现了与芯片的最大接触面积有保证了芯片焊接体拥有最小的封装体积。同时，在接触界面上利用熔焊技术，采用冶金键结合的方式，实现了芯片与内电极永久连接，满足了低热阻和低接触电阻的要求。冶金键是在一定温度和压力下，使用两种或多种材料(金属或半导体材料)接触时出现的一种键，在这种温度和压力下能够使材料出现低共熔点的熔体、熔融液或固相扩散并使它们凝固，从而形成含有键中两部分材料的再生长区和再结晶区。金属银和半导体硅存在低于各自熔点的低共熔点银硅共晶体。技术解决方案是双插头一字型结构的二极管芯片熔焊方法，包括以下步骤：
步骤(一)将具有一定尺寸的钼或钨棒进行二次加工，通过线切割工艺，形成长度较小的圆柱体金属柱，切割时要保证金属柱的两个圆形端面相互平行；
步骤(二)对钼或钨金属柱进行表面预处理是指首先对钼或钨金属柱进行研磨抛光处理，直至钼或钨金属柱两个圆形端面的表面粗糙度Ra为0.15um-0.35um。
步骤(三)完成研磨抛光后，采用直径为2.5mm的陶瓷球对金属柱进行球磨处理，直至钼或钨金属柱倒角附近光滑、平整，形成圆形倒角；球磨处理后的金属柱端面到圆周面过渡区有弧度的倒角，倒角尺寸为R0.10mm～R0.25mm。
步骤(四)对钼或钨金属柱进行金属化结构生长，形成内电极是指采用电镀或者溅射的方式在金属柱的表面进行金属化结构的生长，金属化结构为两层结构：第一层为镍，厚度350～400nm，第二层为银，厚度为6000～9000nm；
步骤(五)对硅基二极管芯片进行金属化结构生长是指在厚度为400～500um芯片的两个表面进行金属化结构的生长，金属化结构为三层结构：第一层为钛，厚度250～300nm；第二次层为镍，厚度350～400nm；第三层为银，厚度为6000～9000nm；
步骤(六)按照一定顺序在装配模具中对两个内电极与一个硅基二极管芯片进行组装，将硅基二极管芯片放至于两个内电极之间，芯片与两个内电极间不需要放置钎料，在位于上侧的内电极表面施加配重，然后将带有模具的组装体放入高温炉中是指将金属化后的芯片与内电极在模具中进行装配，将第一个内电极放置在装配模具的焊接孔内部，焊接孔直径大于内电极直径0.2～0.5mm，焊接孔深度大于两个内电极总高度3～7mm；将芯片放置在第一个内电极的表面，然后将第二个内电极叠放在芯片的另一个表面上，并在位于上侧的内电极施加0.5～1.2g/mm2的配重；芯片与两个内电极间不需要放置钎料，在第二个内电极未与芯片直接接触的表面上施加配重，按照每平方毫米的重量为0.5～1.2克的范围进行施加压力，然后将装配好的工件与模具、配重一同放入高温炉中；
所述步骤(七)在，在浓度大于99.9％的高纯氮气环境下将炉温升高至合适的温度，并保持一定时间后降温，完成焊接是指在氮气的保护下将炉温升高至890℃～920℃，保持5～8min后将炉温降至27℃完成焊接。
如图2所示为本发明芯片结构示意图，由图可知芯片的金属化结构包括金属银层5、9，金属镍层6、10，金属钛层7、11，硅基二极管芯片8，硅基二极管芯片作为基体位于中间位置，金属钛层7为硅基二极管芯片8上部的第一层金属层，金属镍层6为硅基二极管芯片8上部的第二层金属层，金属银层5为硅基二极管芯片8上部的第三层金属层。金属钛层11为硅基二极管芯片8下部的第一层金属层，金属镍层10为硅基二极管芯片8下部的第二层金属层，金属银层9为硅基二极管芯片8下部的第三层金属层。
如图3所示本发明装配结构示意图，由图可知装配结构包括配重块12、位于上侧具有金属化结构的内电极13、具有金属化结构的芯片14、位于下侧具有金属化结构的内电极15、石墨模具16、装配孔17构成；具有金属化结构的内电极15放置在石墨模具16的装配孔17底部，具有金属化结构的芯片14位于具有金属化结构的内电极15的上部，金属化结构的内电极13位于具有金属化结构的芯片14的上部，在金属化结构的内电极13的顶部放置有配重块12。
首先利用线切割工艺技术，对钼或钨棒材进行加工，分割成高度较小的圆柱体结构，成为金属柱。
对金属柱进行表面预处理：利用抛光机对金属柱的圆端面进行抛光，直至圆端面的粗糙度Ra为0.15-0.35um。抛光完成后，使用直径为2.5mm的陶瓷球作为球磨材料，采用行星式球磨机对金属柱进行球磨，直至钼或钨金属柱圆端面向圆周面过渡的倒角由直角倒角转变为圆形倒角4。
金属柱1的表面上生长一层金属镍层2，厚度为350～400nm，金属镍层2的表面上生长一层金属银3，厚度为6000～9000nm。采用电镀或者溅射的方法按照镍层、银层的顺序完成金属化结构生长，完成内电极的制造。
芯片8的表面上生长一层金属钛层7、11，厚度为250～300nm，金属钛层7、11的表面上生长一层金属镍层6、10，厚度为350～400nm，金属镍层6、10的表面上生长一层金属银层5、9，厚度为6000～9000nm。可以将整张圆片放在蒸发或者溅射室中，依次完成金属钛层、金属镍层及金属银层的生长，然后对整张圆片进行划片、分片，便可得到独立的芯片。
将第一个内电极放入装配孔17中，装配孔直径大于内电极直径0.2～0.5mm，深度高于两个内电极高度3～7mm。将金属化处理后的独立芯片14叠放在金属化处理完的第一个内电极15上，使芯片金属化的银层表面5或9与载体金属化银层3直接接触，将第二个内电极13直接叠放在芯片14的上侧。然后将配重12置于第二个内电极13的上表面处，使第一个内电极15、芯片14和第二个内电极13紧密接触，配重的重量需要根据芯片的实际面积决定，按照0.5～1.2g/mm2施加配重。最后将装配好的工件与石墨模具16一起放入高温炉中进行高温焊接。
如图4所示为本发明焊接后接触界面处过渡层示意图，由图可知在芯片与载体之间存在一个厚度为8～10um左右的过渡区域，此区域的主要成分为银硅共晶体。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (8)

1.一种二极管芯片熔焊方法，其特征在于包括如下步骤：
步骤(一)、将金属棒加工成为金属柱；
步骤(二)、对加工后的金属柱进行表面预处理；
步骤(三)、对表面预处理后的金属柱进行球磨处理；
步骤(四)、对球磨处理后的金属柱进行金属化结构生长，金属化结构生长顺序依次为镍层、银层，形成内电极；
步骤(五)、对硅基二极管芯片进行金属化结构生长，金属化结构生长顺序为钛层、镍层、银层；
步骤(六)、将金属化结构生长后的硅基二极管芯与两个内电极进行组装，将硅基二极管芯片放至于两个内电极之间，形成组装体，在位于上侧的内电极表面施加配重，将组装体装入外部模具放入高温炉中；
步骤(七)、首先升温，并保持一段时间后降温，完成焊接。
2.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(一)中，金属棒采用热膨胀系数低的钼或钨材料；所述金属柱为圆柱体结构，金属柱两个圆端面平行。
3.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(二)中表面预处理后，实现金属柱的上下两个圆端面表面粗糙度Ra为0.15-0.35um。
4.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(三)中，球磨处理后的金属柱端面到圆周面过渡区有弧度的倒角，倒角尺寸为R0.10mm～R0.25mm。
5.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(四)中，镍层厚度为350～400nm，银层厚度为6000～9000nm。
6.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(五)中，钛层厚度为250～300nm，镍层厚度为350～400nm，银层厚度为6000～9000nm。
7.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(六)中，组装时，将第一个内电极放置在装配模具的焊接孔内部，焊接孔直径大于内电极直径0.2～0.5mm，焊接孔深度大于两个内电极总高度3～7mm；将芯片放置在第一个内电极的表面，然后将第二个内电极叠放在芯片的另一个表面上，并在位于上侧的内电极施加0.5～1.2g/mm2的配重；芯片与两个内电极间不需要放置钎料。
8.根据权利要求1所述的一种二极管芯片熔焊方法，其特征在于：所述步骤(七)中，在浓度大于99.9％的高纯氮气环境下进行升温处理；炉温升高至890-920℃，保持时间为5～8min，降温至室温。
CN201510703413.0A 2015-10-26 2015-10-26 一种二极管芯片熔焊方法 Active CN105405772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510703413.0A CN105405772B (zh) 2015-10-26 2015-10-26 一种二极管芯片熔焊方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510703413.0A CN105405772B (zh) 2015-10-26 2015-10-26 一种二极管芯片熔焊方法

Publications (2)

Publication Number Publication Date
CN105405772A true CN105405772A (zh) 2016-03-16
CN105405772B CN105405772B (zh) 2018-09-11

Family

ID=55471179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510703413.0A Active CN105405772B (zh) 2015-10-26 2015-10-26 一种二极管芯片熔焊方法

Country Status (1)

Country Link
CN (1) CN105405772B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170727A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种i类冶金键合二极管设计与制造技术
CN110911499A (zh) * 2019-09-27 2020-03-24 北京时代民芯科技有限公司 一种玻封电压调整二极管、管芯及其制造方法
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3844029A (en) * 1972-02-02 1974-10-29 Trw Inc High power double-slug diode package
JPS60187032A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
US5760482A (en) * 1995-03-20 1998-06-02 U.S. Philips Corporation Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminum bonding layer
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN102129986A (zh) * 2010-12-29 2011-07-20 朝阳无线电元件有限责任公司 采用冶金键合方法制造玻封二极管的方法
CN103745935A (zh) * 2013-12-19 2014-04-23 北京时代民芯科技有限公司 一种无空洞透明玻壳与金属密封的方法
CN104659111A (zh) * 2015-02-11 2015-05-27 中国振华集团永光电子有限公司（国营第八七三厂） 一种微型玻璃钝化封装整流二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3844029A (en) * 1972-02-02 1974-10-29 Trw Inc High power double-slug diode package
JPS60187032A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
US5760482A (en) * 1995-03-20 1998-06-02 U.S. Philips Corporation Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminum bonding layer
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN102129986A (zh) * 2010-12-29 2011-07-20 朝阳无线电元件有限责任公司 采用冶金键合方法制造玻封二极管的方法
CN103745935A (zh) * 2013-12-19 2014-04-23 北京时代民芯科技有限公司 一种无空洞透明玻壳与金属密封的方法
CN104659111A (zh) * 2015-02-11 2015-05-27 中国振华集团永光电子有限公司（国营第八七三厂） 一种微型玻璃钝化封装整流二极管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170727A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种i类冶金键合二极管设计与制造技术
CN110911499A (zh) * 2019-09-27 2020-03-24 北京时代民芯科技有限公司 一种玻封电压调整二极管、管芯及其制造方法
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司（国营第八七三厂） 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法

Also Published As

Publication number Publication date
CN105405772B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
CN102601477B (zh) 一种led晶片微焊共晶方法
CN104690383B (zh) 一种全金属间化合物互连焊点的制备方法及结构
CN105405772A (zh) 一种二极管芯片熔焊方法
CN102148213B (zh) 高功率芯片封装构造的导线架及其制造方法
CN103769764A (zh) 一种软钎焊的焊片和功率模块组装结构
CN103715178A (zh) 双相介金属互连结构及其制作方法
CN105977173A (zh) 一种高焊透率手工共晶焊接半导体裸芯片的方法
CN110783304A (zh) 解决5G GaN芯片焊接高可靠性要求的封装焊接结构
CN114192915A (zh) 一种igbt焊接工艺方法
CN109950390A (zh) 一种多级热电制冷器及其制备方法
CN102324409B (zh) 具有散热结构的半导体封装及其制造方法
CN105458434B (zh) 一种用于半导体功率器件封装的引线焊接工艺
CN110026744A (zh) 一种微矩形电连接器的加工方法
CN106735663B (zh) 一种全金属间化合物窄间距微焊点的制备方法及结构
CN114023711A (zh) 一种带有高铜柱的芯片封装结构
CN202120897U (zh) 高功率芯片封装构造及其导线架
CN115188724A (zh) 一种基于液态相变材料的多芯片封装一体化自散热结构
CN113594101A (zh) 一种金属封装外壳及其制作方法
CN102856273A (zh) 具有散热片的半导体组装构造及其组装方法
CN115411007B (zh) 一种异形多适用性无铅复合钎料及制备方法
CN201623180U (zh) 低热阻led
CN210723008U (zh) 解决5G GaN芯片焊接高可靠性要求的封装焊接结构
CN116313857B (zh) 一种预制锡料的igbt焊接方法
CN218069892U (zh) 一种共晶倒装led芯片
CN116454033A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant