CN102280470B - 半导体器件和半导体器件制造方法 - Google Patents

半导体器件和半导体器件制造方法 Download PDF

Info

Publication number
CN102280470B
CN102280470B CN201110159141.4A CN201110159141A CN102280470B CN 102280470 B CN102280470 B CN 102280470B CN 201110159141 A CN201110159141 A CN 201110159141A CN 102280470 B CN102280470 B CN 102280470B
Authority
CN
China
Prior art keywords
recess
electrode
forming step
semiconductor regions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110159141.4A
Other languages
English (en)
Other versions
CN102280470A (zh
Inventor
福田恭平
望月英司
泽野光利
须泽孝昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102280470A publication Critical patent/CN102280470A/zh
Application granted granted Critical
Publication of CN102280470B publication Critical patent/CN102280470B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29024—Disposition the layer connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够防止半导体芯片的破裂和碎裂并提高器件特性的半导体器件和半导体器件制造方法。在半导体芯片的元件端部的侧面设置分离层。而且，在半导体芯片的元件端部，通过凹部形成帽檐部。集电层设置在半导体芯片的背面上，延伸到凹部的侧壁和底面，并与分离层连接。在集电层的整个表面上设置集电电极。凹部的侧壁上的集电电极成为，最外层电极膜的厚度为0.05μm或更小。设置在半导体芯片的背面上的集电电极经由焊料层接合于绝缘衬底上。将焊料层设置成覆盖设置在半导体芯片的背面的平坦部上的集电电极。

Description

半导体器件和半导体器件制造方法
技术领域
本发明涉及一种半导体器件和半导体器件制造方法。
背景技术
具有双向耐压特性的反向阻断型半导体元件作为用于功率转换器件等的功率半导体元件是公知的。对于反向阻断型半导体元件，为了确保反向耐压，需要使pn结从半导体元件的背面延伸到正面。为了形成从背面延伸到正面的pn结，在半导体元件的元件端部设置由扩散层形成的分离层。
而且，反向阻断型半导体元件是公知的：该反向阻断型半导体元件在元件端部的背面设置有凹部，且包括比有源区侧要薄的部分(下文中称为帽檐部)。在这种情况下，在作为元件端部的帽檐部中设置分离层。而且，为了形成从背面延伸到正面的pn结，还在凹部的侧壁和底面上设置pn结。
作为这种反向阻断型半导体元件，半导体器件包括：第一导电型半导体衬底；第二导电型第一区域，该第二导电型第一区域形成在半导体衬底的第一主面的表面层的外周部；第二导电型阱区，该第二导电型阱区形成在半导体衬底的第一主面的表面层上，与第一区域分离且被第一区域包围；第一导电型发射区，该第一导电型发射区形成在阱区的表面层上；栅电极，该栅电极夹在发射区和半导体衬底之间，跨栅绝缘膜形成在阱区上；层间绝缘膜，该层间绝缘膜的在栅电极上所包含的表面被覆盖；发射电极，该发射电极形成在层间绝缘膜上且与阱区和发射区接触；钝化膜，该钝化膜形成在发射电极上、第一区域上、和半导体衬底上；集电层，该集电层形成在半导体衬底的第二主面的表面层上；第二导电型分离层，该第二导电型分离层与第一主面和第二主面接触且形成在半导体衬底的侧壁的表面层上以使得与第一区域和集电层接触；以及集电电极，该集电电极形成在集电层上，在该半导体器件中，提出了半导体衬底的侧壁由第一侧壁和第二侧壁形成的元件，第一侧壁与第一主面垂直接触且与第一区域接触，第二侧壁与第一侧壁和第二主面连接，且与第一侧壁形成的角度为90度或更大(例如，参照国际公开No.2009/139417小册子)。
而且，作为通过设置从半导体元件的背面贯通到正面的凹部、从而不设置帽檐部的反向阻断型半导体元件，提出了如下元件，该元件包括：第二导电型基区，该第二导电型基区选择性地设置在第一导电型半导体衬底的第一主面的表面区域；第一导电型发射区，该第一导电型发射区选择性地设置在基区的表面区域；MOS栅结构，该MOS栅结构包含形成于夹在半导体衬底和发射区之间的基区的表面部分上的栅绝缘膜和设置在栅绝缘膜上的栅电极；发射电极，该发射电极与发射区和基区接触；第二导电型集电层，该第二导电型集电层设置在半导体衬底的第二主面的表面层上；集电电极，该集电电极与集电层接触；以及第二导电型分离层，该第二导电型分离层与集电层链接，包围MOS栅结构，且从第二主面相对于第一主面倾斜地到达第一主面，其中分离层用集电电极覆盖(例如，参照JP-A-2006-303410)。
而且，作为元件端部与有源区侧相比较薄的半导体元件，提出了如下元件：半导体衬底的基底层上的第一半导体区域由与基底层相同导电型的半导体层形成，与第一半导体区域pn接合的第二半导体区域由与第一半导体区域不同的导电型的半导体层形成，在半导体衬底的外周边缘部形成台面部，该台面部形成斜面，形成保护膜以覆盖台面部的斜面，将第二半导体区域均匀地分割成与第一电极接触的主区和不与第一电极接触的副区而形成，第一半导体区域的一部分介于第二半导体区域的主区和副区之间(例如，参照JP-A-2008-130622)。
而且，作为反向阻断型半导体元件的制造方法，提出了如下的方法。利用双面粘合带将形成有构成半导体芯片的正面结构和背面结构的薄半导体晶片粘附于支承衬底，通过湿法各向异性蚀刻使晶面暴露在薄半导体晶片上来形成作为划线的沟槽，在晶面暴露的沟槽的侧面通过离子注入和低温退火或激光退火形成维持反向耐压的分离层，以使得延伸到正面侧，与作为背面扩散层的p-集电区接触。在进行激光切割，在分离层下将集电电极完好地切割适当的量之后，将双面粘合带从集电电极除去，获得半导体芯片(例如，参照JP-A-2006-303410和JP-A-2006-156926)。
而且，作为另一方法，提出了如下方法。在半导体晶片的表面上形成表面元件，使形成表面元件的表面朝上。然后，使用双面对准器形成蚀刻掩模。接下来，将支承衬底与表面元件侧接合，并通过蚀刻形成沟槽。接着，除去蚀刻掩模，并形成金属膜。此时，例如，在沟槽上方形成电极保护膜，以使得不在半导体晶片的侧面和沟槽中形成金属膜。然后，使支承衬底脱离，通过切割获得芯片(例如，参照JP-A-2007-123357)。
而且，提出了具有如下封装结构的功率器件，其中通过与平坦的半导体芯片相同的方法，将形成有上述反向阻断型半导体元件的半导体芯片接合于绝缘衬底上。图36是示出现有的半导体器件的结构的主要部分的截面图。图36中示出的半导体器件包括半导体芯片100、和诸如陶瓷绝缘衬底(DBC衬底：直接接合铜衬底)的绝缘衬底112。在图36中，为了阐明绝缘衬底112和半导体芯片100之间的接合部，附图中省略了树脂外壳、外部端子、引线接合等(同样也适用于下面的图1、10、13、18、和35)。
在半导体芯片100上形成上述的反向阻断型半导体元件。具体而言，在由半导体芯片100形成的n型漂移区101的正面上设置诸如MOS栅电极结构或耐压结构的正面元件结构102。附图中省略了设置在漂移区101的表面层上的基区、发射区等(同样也适用于下面的图1到20、37、和38)。在半导体芯片100的元件端部的侧面上设置p型分离层103。
通过在半导体芯片100的背面上的元件端部设置到达分离层103的凹部104，形成帽檐部105。而且，在半导体芯片100的背面上，在漂移区101的表面层上设置p型集电层106以作为背面元件结构。集电层106延伸到凹部104的侧壁和底面，并与分离层103连接。在集电层106的整个表面上方设置集电电极107。
设置在半导体芯片100的整个背面上方的集电电极107经由焊料层111与绝缘衬底112上的由铜(Cu)等形成的电路图案(下文中称为Cu图案)接合。即，焊料层111相比于在有源区侧，在帽檐部105下的区域形成得更厚。然后，半导体芯片100的整个背面经由焊料层111与绝缘衬底112的Cu图案(下文中简单称为绝缘衬底112)接合。尽管在附图中进行了省略，但绝缘衬底112的与设置有Cu图案的表面相反侧的表面通过焊接例如与用于冷却的Cu基底接合。
图37和38是依次示出现有的半导体器件制造方法的说明图。这里，尽管半导体晶片在图中示出为正面朝上，但在每个步骤中适当地将半导体晶片的表面反转(同样地适用于下面的图2到9、11、12、14到17、19、和20)。首先，如图37所示，在n型半导体晶片201的正面上依次形成由p型扩散层形成的分离层103、和诸如MOS栅结构或耐压结构的正面元件结构102。
接下来，在半导体晶片201的背面上形成：到达分离层103的凹部104；和集电层106，该集电层106延伸到凹部104的侧壁和底面，并与分离层103连接。凹部104例如形成在半导体晶片201的划线上。接下来，形成集电电极107，该集电电极107与集电层106接触并延伸到凹部104的侧壁和底面。
接下来，如图38所示，将切割带204粘附于半导体晶片的背面，并将半导体晶片例如放置在平台上。然后，沿划线切割半导体晶片，将半导体晶片切割成各个半导体芯片100。接下来，通过将半导体芯片100经由焊料层111与绝缘衬底112接合，完成图36中示出的半导体器件。
这样，作为具有半导体芯片经由焊料层与绝缘衬底接合的封装结构的半导体器件，提出了如下器件，该器件包括：安装部件，该安装部件在下表面内侧具有焊料附连表面，该焊料附连表面具有焊料润湿性且比安装部件的外形尺寸小，并形成为使得焊料附连表面在安装部件的外侧表面下方突出；被安装体，该被安装体的周边被不具有焊料润湿性的阻焊剂包围，且具有阻焊剂开口部，该阻焊剂开口部具有焊料润湿性且在其上放置安装部件的焊料附连表面；以及焊料，该焊料将安装部件的焊料附连表面和被安装体的阻焊剂开口部接合，其中被安装体的阻焊剂开口部被阻焊剂包围，以使得比安装部件的焊料附连表面的尺寸稍大的窄部、和比安装部件的外形尺寸大的宽部在每个边缘相邻(例如，参照JP-A-2006-049777)。
然而，在图36所示的半导体器件中，诸如半导体芯片100、绝缘衬底112、绝缘衬底112上的Cu图案(未示出)、和Cu基底(未示出)的每个构件具有不同的热膨胀率。而且，在半导体芯片100的元件端部设置比有源区侧薄的帽檐部105。然后，帽檐部105经由焊料层111与绝缘衬底112完全接合。
在利用例如温度循环(H/C)将诸如热应力的热冲击施加到这种半导体器件时，构成半导体器件的每个构件以不同的热膨胀率进行膨胀。因此，由其他构件的膨胀所引起的应力会从外部施加到与其他构件完全接合的半导体芯片100上，且弯曲应力被施加到比有源区侧薄的帽檐部105上。由此，会在半导体芯片10的元件端部产生如下问题。
图35是详细示出现有的半导体器件的结构的主要部分的截面图。如图35所示，在半导体芯片的元件端部设置p+场限制环(FLR)121、场电极(FP)122、钝化膜123等，以例如作为耐压结构。如上所述在帽檐部105上施加弯曲应力时，会在帽檐部105的基部、即帽檐部105和半导体芯片100比帽檐部105厚的部分之间产生裂缝131。由此，存在半导体芯片100中产生破裂或碎裂的危险。而且，会在FP122和设置在帽檐部105上的钝化膜123中产生裂缝132和脱离133。由此，会产生半导体器件的器件特性劣化的危险。
而且，会因施加到半导体器件的诸如热应力的热冲击而在例如由铝(Al)合金形成的FP122的内部，生长由Al合金组分形成的金属问化合物，且会因金属间化合物的生长而产生空隙。由此，存在半导体器件的器件特性劣化的危险。而且，由于施加到半导体芯片的帽檐部105上的应力，设置在帽檐部105上的FP122的内部的空隙会改变形状，且存在FP122和与FP122接触的钝化膜123中产生破裂或脱离的危险。
上述的问题并不局限于图35中示出的半导体器件，会在安装有未设置帽檐部的半导体芯片的JP-A-2006-303410中示出的半导体器件中以相同方式发生。例如，对于JP-A-2006-303410中示出的半导体器件，会在设置在半导体芯片的正面上的钝化膜中产生破裂或脱离。
发明内容
为了消除上述现有技术的问题，本发明的目的在于，提供一种防止半导体芯片破裂和碎裂的半导体器件和半导体器件制造方法。而且，本发明的目的在于，提供一种防止器件特性劣化的半导体器件和半导体器件制造方法。而且，本发明的目的在于，提供一种提高器件特性的半导体器件和半导体器件制造方法。
为了解决上述问题，并实现本发明的目的，根据本发明的第一方面的半导体器件包括：正面元件结构，该正面元件结构设置在第一导电型衬底的第一主面上；第二导电型第一半导体区域，该第二导电型第一半导体区域设置在衬底的第一主面的元件端部；凹部，该凹部从衬底的第二主面到达第一半导体区域；第二导电型第二半导体区域，该第二导电型第二半导体区域设置在衬底的第二主面上且与第一半导体区域电连接；以及电极，该电极设置在第二半导体区域的整个表面且由至少超过一层的电极膜形成。设置在凹部的侧壁上的电极的最外层电极膜的厚度为0.05μm或更小
而且，根据本发明的第二方面，对于本发明的第一方面的半导体器件，设置在凹部的底面上的电极的最外层电极膜的厚度为0.05μm或更小。
而且，根据本发明的第三方面，根据本发明的第一方面的半导体器件还包括：焊料层，该焊料层覆盖设置在凹部的侧壁和底面上的电极以外的电极。
而且，根据本发明的第四方面，对于根据本发明的第三方面的半导体器件，焊料层还覆盖设置在凹部的开口端部上的电极。
而且，为了解决上述问题，且实现本发明的目的，根据本发明的第五方面的半导体器件包括：正面元件结构，该正面元件结构设置在第一导电型衬底的第一主面上；第二导电型第一半导体区域，该第二导电型第一半导体区域设置在衬底的第一主面的元件端部；凹部，该凹部从衬底的第二主面到达第一半导体区域；第二导电型第二半导体区域，该第二导电型第二半导体区域设置在衬底的第二主面上且与第一半导体区域电连接；以及电极，该电极从衬底的第二主面的元件中央部延伸地设置到凹部的侧壁，且与第二半导体区域接触。
而且，为了解决上述问题，且实现本发明的目的，根据本发明的第六方面的半导体器件包括：正面元件结构，该正面元件结构设置在第一导电型衬底的第一主面上；第二导电型第一半导体区域，该第二导电型第一半导体区域设置在衬底的第一主面的元件端部；凹部，该凹部从衬底的第二主面到达第一半导体区域；第二导电型第二半导体区域，该第二导电型第二半导体区域设置在衬底的第二主面上且与第一半导体区域电连接；以及电极，该电极设置在第二半导体区域的整个表面。利用由焊料润湿性较差的材料形成的膜，来覆盖设置在凹部的侧壁和底面上的电极。
而且，根据本发明的第七方面，对于根据本发明的第六方面的半导体器件，由焊料润湿性较差的材料形成的膜仅覆盖设置在凹部的底面上的电极。
而且，根据本发明的第八方面，对于根据本发明的第六方面的半导体器件，由焊料润湿性较差的材料形成的膜是聚酰亚胺树脂膜。
而且，根据本发明的第九方面，根据本发明的第五方面的半导体器件还包括：焊料层，该焊料层覆盖暴露在衬底的第二主面侧的电极。
而且，为了解决上述问题，且实现本发明的目的，根据本发明的第十方面的半导体器件制造方法包括：第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；正面元件结构形成步骤，在该正面元件结构形成步骤中，在晶片的第一主面上形成正面元件结构；凹部形成步骤，在该凹部形成步骤中，形成从晶片的第二主面到达第一半导体区域的凹部；第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在晶片的第二主面上形成与第一半导体区域电连接的第二导电型第二半导体区域；以及电极形成步骤，在该电极形成步骤中，在第二半导体区域的整个表面上形成由至少超过一层的电极膜形成的电极。在电极形成步骤中，形成在凹部的侧壁上的电极的最外层电极膜的厚度为0.05μm或更小。
而且，根据本发明的第十一方面，对于根据本发明的第十方面的半导体器件制造方法，在电极形成步骤中，形成在凹部的底面上的电极的最外层电极膜的厚度为0.05μm或更小。
而且，为了解决上述问题，且实现本发明的目的，根据本发明的第十二方面的半导体器件制造方法包括：第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；正面元件结构形成步骤，在该正面元件结构形成步骤中，在晶片的第一主面上形成正面元件结构；凹部形成步骤，在该凹部形成步骤中，形成从晶片的第二主面到达第一半导体区域的凹部；第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在晶片的第二主面上形成与第一半导体区域电连接的第二导电型第二半导体区域；掩模形成步骤，在该掩模形成步骤中，形成覆盖凹部的底面的掩模；以及电极形成步骤，在该电极形成步骤中，使用掩模作为掩模在第二半导体区域的表面上形成电极。
而且，根据本发明的第十三方面，根据本发明的第十方面的半导体器件制造方法还包括：切割步骤，在该切割步骤中，在电极形成步骤之后将晶片切割成各个芯片；以及接合步骤，在该接合步骤中，隔着焊料层将芯片的第二主面与电路衬底接合。
而且，为了解决上述问题，并实现本发明的目的，根据本发明的第十四方面的半导体器件制造方法包括：第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；正面元件结构形成步骤，在该正面元件结构形成步骤中，在晶片的第一主面上形成正面元件结构；凹部形成步骤，在该凹部形成步骤中，形成从晶片的第二主面到达第一半导体区域的凹部；第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在晶片的第二主面上形成与第一半导体区域电连接的第二导电型第二半导体区域；电极形成步骤，在该电极形成步骤中，在第二半导体区域的整个表面上形成电极；第一膜形成步骤，在该第一膜形成步骤中，在电极的整个表面上形成由焊料润湿性较差的材料形成的膜；以及除去步骤，在该除去步骤中，除去由焊料润湿性较差的材料形成的膜，而使其仅在凹部的侧壁和底面上保留。
而且，根据本发明的第十五方面，对于根据本发明的第十四方面的半导体器件制造方法，在除去步骤中，除去由焊料润湿性较差的材料形成的膜，而使其仅在凹部的底面上保留。
而且，根据本发明的第十六方面，根据本发明的第十四方面的半导体器件制造方法还包括：切割步骤，在该切割步骤中，在除去步骤之后将晶片切割成各个芯片；以及接合步骤，在该接合步骤中，隔着焊料层将芯片的第二主面与电路衬底接合。
而且，为了解决上述问题，并实现本发明的目的，根据本发明的第十七方面的半导体器件制造方法包括：第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；正面元件结构形成步骤，在该正面元件结构形成步骤中，在晶片的第一主面上形成正面元件结构；凹部形成步骤，在该凹部形成步骤中，形成从晶片的第二主面到达第一半导体区域的凹部；第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在晶片的第二主面上形成与第一半导体区域电连接的第二导电型第二半导体区域；电极形成步骤，在该电极形成步骤中，在第二半导体区域的整个表面上形成电极；以及第二膜形成步骤，在该第二膜形成步骤中，仅在凹部的侧壁和底面上形成由焊料润湿性较差的材料形成的膜。
而且，根据本发明的第十八方面，对于根据本发明的第十七方面的半导体器件制造方法，在第二膜形成步骤中，仅在凹部的底面上形成由焊料润湿性较差的材料形成的膜。
而且，根据本发明的第十九方面，根据本发明的第十七方面的半导体器件制造方法还包括：切割步骤，在该切割步骤中，在电极形成步骤之后且在第二膜形成步骤之前将晶片切割成各个芯片；以及接合步骤，在该接合步骤中，隔着焊料层将芯片的第二主面与电路衬底接合。
而且，根据本发明的第二十方面，对于根据本发明的第十四方面的半导体器件制造方法，由焊料润湿性较差的材料形成的膜是聚酰亚胺树脂膜。
根据本发明，能够使至少凹部的底面和底面的隅角部中的焊料润湿性变差。由此，至少凹部的底面和底面隅角部(帽檐部)不会通过焊料层与电路衬底接合。因而，即使在电路衬底等因热冲击而膨胀，且应力从外部施加到衬底上时，也能够防止弯曲应力施加到帽檐部上。而且，由于能够防止弯曲应力施加到帽檐部上，因此能够防止设置在帽檐部上的FP和钝化膜中产生破裂和脱离。
而且，根据本发明的第五方面，将焊料层设置成覆盖衬底的背面的平坦部(平坦部)和凹部的侧壁。由此，与仅在衬底的背面的平坦部设置焊料层的半导体器件相比，衬底和例如通过电路衬底接合的用于冷却的Cu基底之间的接合面积增加，且能够提高散热性。
而且，根据本发明的第十到第二十方面，通过使得凹部的侧壁上的电极的最外层电极膜的厚度为0.05μm或更小，不在形成凹部的底面上形成电极，而形成覆盖凹部的至少底面和底面隅角部上的电极的膜，能够使凹部的底面和底面隅角部中的焊料润湿性变差。由此，不会在接合步骤中发生：熔化后的焊料从衬底的背面的平坦部侧爬到凹部的底面上。因而，能够将焊料层形成为使得至少凹部的底面和底面隅角部(帽檐部)与电路衬底不会接合。因而，即使在电路衬底等因热冲击而膨胀，且应力从外部施加到衬底上时，也能够防止弯曲应力施加到帽檐部上。
而且，根据本发明的第十、第十五、和第十八方面，能够形成覆盖凹部的底面和底面隅角部上的电极的膜，且能够将焊料层形成为覆盖衬底的背面的平坦部(平坦部)和凹部的侧壁。由此，与仅在衬底的背面的平坦部设置焊料层的半导体器件相比，衬底和例如跨电路衬底接合的用于冷却的Cu基底之间的接合面积增加，且能够提高散热性。
根据本发明的半导体器件和半导体器件制造方法，可获得如下优点：能够防止半导体芯片的破裂和碎裂。而且，可获得如下优点：能够防止器件特性的劣化。而且，可获得如下优点：能够提高器件特性。
附图说明
图1是示出根据第一实施方式的半导体器件的主要部分的截面图。
图2是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图3是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图4是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图5是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图6是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图7是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图8是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图9是依次示出根据第一实施方式的半导体器件制造方法的说明图。
图10是示出根据第二实施方式的半导体器件的主要部分的截面图。
图11是依次示出根据第二实施方式的半导体器件制造方法的说明图。
图12是依次示出根据第二实施方式的半导体器件制造方法的说明图。
图13是示出根据第三实施方式的半导体器件的主要部分的截面图。
图14是依次示出根据第三实施方式的半导体器件制造方法的说明图。
图15是依次示出根据第三实施方式的半导体器件制造方法的说明图。
图16是依次示出根据第三实施方式的半导体器件制造方法的说明图。
图17是依次示出根据第三实施方式的半导体器件制造方法的说明图。
图18是示出根据第四实施方式的半导体器件的主要部分的截面图。
图19是依次示出根据第四实施方式的半导体器件制造方法的说明图。
图20是依次示出根据第四实施方式的半导体器件制造方法的说明图。
图21是依次示出根据第五实施方式的半导体器件制造方法的说明图。
图22是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图23是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图24是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图25是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图26是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图27是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图28是示出图27中示出的钝化膜的最外周部的平面形状的一部分的放大概念图。
图29是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图30是示出图29中示出的钝化膜的最外周部的平面形状的一部分的放大概念图。
图31是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图32是示出温度和湿度测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。
图33是示出图32中示出的钝化膜的最外周部的平面形状的一部分的放大概念图。
图34是示出金属电极膜的厚度和焊料润湿性之间的关系的特性图。
图35是详细示出现有的半导体器件的结构的主要部分的截面图。
图36是详细示出现有的半导体器件的结构的主要部分的截面图。
图37是依次示出现有的半导体器件制造方法的说明图。
图38是依次示出现有的半导体器件制造方法的说明图。
具体实施方式
下面，参照附图，对根据本发明的半导体器件和半导体器件制造方法的优选实施方式进行详细说明。在本说明书和附图中，标记n或p分别表示层或区域具有大量的电子或空穴载流子。在下面对各个实施例和附图的说明中，相同的附图标记和符号表示相同的结构，并省去重复的说明。
第一实施方式
图1是示出根据第一实施方式的半导体器件的主要部分的截面图。图1中示出的半导体器件包括半导体芯片10、和诸如陶瓷绝缘衬底(DBC衬底)的绝缘衬底(电路衬底)12。在半导体芯片10上形成具有双向耐压特性的反向阻断型半导体元件。具体而言，在由半导体芯片10形成的n型(第一导电型)漂移区1的正面(第一主面)上设置正面元件结构2。
在有源区侧(元件中央部侧)，设置由p+型基区、n+型发射区、发射电极、栅电极等构成的金属氧化物半导体(MOS)栅结构，以作为正面元件结构2。而且，在元件端部侧上设置由作为浮置p型区的场限制环(FLR)、作为浮置导电膜的场电极(FP)、钝化膜等构成的耐压结构。在元件端部的侧面，在漂移区1的表面层中设置p+型分离层(第一半导体区域)3。
在半导体芯片10的背面(第二主面)的元件端部，设置到达分离层3的凹部4。即，在元件端部，形成厚度比有源区侧上的半导体芯片10小的部分(帽檐部)5。凹部4的侧壁22例如相对于半导体芯片10的背面倾斜。而且，在半导体芯片10的背面，在漂移区1的表面层设置p型集电层(第二半导体区域)，以作为反向阻断型半导体元件的背面元件结构。集电层6延伸到凹部4的侧壁22和底面23，并与分离层3连接。
在集电层6的整个表面上设置集电电极7。即，集电电极7不仅设置在半导体芯片10的背面的平坦部(背面的除了凹部4以外的部分：下文中称为平坦部)21，而且延伸到凹部4的侧壁22和底面23。而且，设置集电电极7，以作为由至少超过一层的电极膜形成的多层膜(未示出)。
凹部4的侧壁22上的集电电极7的厚度比半导体芯片10的背面的平坦部21上的集电电极7的厚度小。凹部4的侧壁22上的集电电极7成为，最外层电极膜的厚度为0.05μm或更小。而且，凹部4的底面23上的集电电极7的厚度可以比半导体芯片10的背面的平坦部21上的集电电极7的厚度小。凹部4的底面23上的集电电极7可以成为，最外层电极膜的厚度为0.05μm或更小。
设置在半导体芯片10的背面上的集电电极7经由焊料层11与在绝缘衬底12上由铜(Cu)等形成的电路图案(Cu图案：未示出)接合。将焊料层11设置成覆盖设置在半导体芯片10的背面的平坦部21上的集电电极7。焊料层11未设置在凹部4的侧壁22和底面23上。即，凹部4的底面23和底面23隅角部(帽檐部5)未通过焊料层11与绝缘衬底12的Cu图案(下文中简单称为绝缘衬底12)接合。凹部4的底面23隅角部是凹部4的侧壁22和底面23之间的边界。
而且，焊料层11可以覆盖从半导体芯片10的背面的平坦部12延伸地设置到凹部4的开口端部的集电电极7。在这种情况下，从半导体芯片10的背面的平坦部21到凹部4的开口端部经由焊料层11与绝缘衬底12接合。与设置Cu图案的表面相反侧的绝缘衬底12的表面通过焊接与例如用于冷却的铜基底(未示出)接合。
接下来，对根据第一实施方式的半导体器件制造方法进行说明。图2到9是依次示出根据第一实施方式的半导体器件制造方法的说明图。首先，如图2所示，在n型半导体晶片31的正面上形成热氧化膜(SiO2)，从而形成使分离层形成区域开口的氧化膜掩模32。然后，使用氧化膜掩模32作为掩模，将硼(B)作为掺杂剂离子注入到半导体晶片31的正面。接下来，如图3所示，在除去氧化膜掩模32之后，使用例如扩散炉进行热处理，从而形成由p型扩散层形成的分离层3(第一半导体区域形成步骤)。
接下来，如图4所示，在未形成分离层3的半导体晶片31的正面的区域，形成诸如MOS栅结构或耐压结构的正面元件结构2(正面元件结构形成步骤)。然后，研磨半导体晶片31的背面，使得分离层3不暴露在半导体晶片31的背面上，从而使半导体晶片31均匀变薄。
接下来，如图5所示，使用表面保护膜33来覆盖半导体晶片31的正面，从而保护形成在半导体晶片31的正面上的正面元件结构2、分离层3等。随后，在半导体晶片31的背面上形成使凹部4的形成区域开口的氧化膜掩模(未示出)。然后，使用氧化膜掩模作为掩模，通过使用例如氢氧化四甲铵(TMAH)碱溶液的湿法各向异性蚀刻，在半导体晶片31的背面形成到达分离层3的凹部4(凹部形成步骤)。在例如半导体晶片31的划线上形成凹部4。而且，利用使用了碱溶液的湿法各向异性蚀刻，凹部4的侧壁22相对于半导体晶片31的背面倾斜例如54.7°(参照图1)。
接下来，如图6所示，在除去氧化膜掩模之后，将硼作为掺杂剂离子注入到半导体晶片31的背面。接下来，如图7所示，在半导体晶片31的背面进行激光退火处理。通过这样做，形成延伸到凹部4的侧壁22和底面23且与分离层3连接的集电层6(第二半导体区域形成步骤)。随后，除去覆盖半导体晶片31的正面的表面保护膜(未示出)。
接下来，如图8所示，使用例如化学气相沉积(CVD)或诸如溅射法的物理气相沉积(PVD)，在半导体晶片31的整个背面上形成由至少超过一层的电极膜形成的集电电极7(电极形成步骤)。
而且，在电极形成步骤中，将集电电极7形成为，使得凹部4的侧壁上的集电电极7的最外层电极膜的厚度比半导体晶片31的背面的平坦部21上的集电电极7的厚度小。凹部4的侧壁上的集电电极7的最外层电极膜的厚度为0.05μm或更小。例如，当集电电极7是将A1电极膜和金(Au)电极膜以该顺序进行层叠的多层膜时，凹部4的侧壁22上的Au电极膜的厚度为0.05μm或更小。而且，凹部4的底面23上的集电电极7的最外层电极膜的厚度可以为0.05μm。
具体而言，在电极形成步骤中形成由多层膜形成的集电电极7时，将氩(Ar)气引入到溅射装置的腔体(未示出)，并在温度控制成200℃或更低的正电极上沉积半导体晶片31。腔体内的压力维持在例如0.1Pa以上且1.0Pa以下。然后，在半导体晶片31的背面上沉积铝硅(AlSi)电极膜，以作为集电电极7的最下层第一电极膜。AlSi电极膜中的硅的浓度例如可以为1％重量或更小。而且，AlSi电极膜的厚度例如可以为550nm。
接着，在第一电极膜的表面上，将钛(Ti)电极膜和镍(Ni)电极膜以该顺序进行层叠，以作为第二电极膜和第三电极膜。而且，Ti电极膜的厚度例如可以为75nm。Ni电极膜的厚度例如可以为700nm。随后，使用溅射法在第三电极膜的表面上形成金(Au)电极膜。此时，根据由形成在半导体晶片31的背面的凹部4的侧壁22和半导体晶片31的背面的平坦部21所形成的角度，来调整Au电极膜的厚度。
例如，当由凹部4的侧壁22和半导体晶片31的背面的平坦部21所形成的角度为54.7°时，将形成在半导体晶片31的背面的平坦部21上的Au电极膜的厚度调整成处于0.085μm(＝0.05μm/cos(54.7°))的范围内。通过这样做，能够使得凹部4的侧壁22上的Au电极膜的厚度处于0.05μm的范围内。即使凹部4的形成方法与上述的蚀刻方法不同，也只要基于凹部4的侧壁22的倾角来设置电极膜的厚度即可。
通过这样做，在集电层6的整个表面上形成集电电极7。即，集电电极7不仅形成在半导体晶片31的背面的平坦部(背面的除凹部4以外的部分：平坦部)21，而且形成在凹部4的侧壁22和底面23上。随后，在半导体晶片31的背面上，例如使用激光进行烧结，从而在集电电极7和半导体晶片31之间的界面上形成欧姆接触。
接下来，如图9所示，将切割带34粘附于图8中示出的半导体晶片的背面，且将半导体晶片31例如放置在平支承台(未示出)上，以使背面侧朝下。然后，沿着划线切割半导体晶片，将半导体晶片切割成各个半导体芯片10(切割步骤)。
接下来，在例如印刷有糊状焊料的绝缘衬底12上安装半导体芯片10。此时，优选将糊状焊料涂敷到如下程度：只有半导体芯片10的背面的平坦部21通过焊接与绝缘衬底12接合。接下来，例如通过直接加热绝缘衬底12使焊料熔化，形成焊料层11。通过这样做，半导体芯片10经由焊料层11与绝缘衬底12接合(接合步骤)。使用上述步骤，完成图1中示出的半导体器件。
将半导体晶片的背面的平坦部21上的集电电极7的最外层电极膜形成为大于0.05μm的厚度是合乎需要的。通过这样做，能够改善半导体芯片10的背面的平坦部21中的焊料润湿性。因而，能够在半导体芯片10的背面的平坦部21上均匀地形成焊料层，且能够将半导体芯片10与绝缘衬底12较好地接合。
如上所述，根据第一实施方式，通过使得凹部4的侧壁22和底面23上的集电电极7的最外层电极膜的厚度成为0.05μm或更小，能够使凹部4的侧壁22和底面23中的焊料润湿性变差。由此，至少凹部4的底面23和底面23隅角部(帽檐部5)不通过焊料层11与绝缘衬底12接合。由此，即使在绝缘衬底12等因热冲击而膨胀，且应力从外部施加到半导体芯片10上时，也能够防止弯曲应力施加到帽檐部5上，且能够防止在帽檐部5中形成破裂。因而，能够防止半导体芯片10的元件端部中产生破裂或碎裂。而且，由于能够防止弯曲应力施加到帽檐部5上，因此能够防止设置在帽檐部5上的FP或钝化膜中产生破裂或脱离。由此，能够防止半导体器件的器件特性劣化。而且，在电极形成步骤中，将凹部4的侧壁22上的集电电极7的最外层电极膜形成为其厚度为0.05μm或更小。由此，能够使凹部4的侧壁22中的焊料润湿性变差。由此，不会在接合步骤中发生：熔化后的焊料从半导体芯片10的背面的平坦部21侧爬到凹部4的侧壁22上。因而，能够将焊料层11形成为，使得凹部4的底面23和底面23隅角部(帽檐部5)不与绝缘衬底12接合。通过这样做，能够形成具有上述优点的半导体器件(参照图1)。
第二实施方式
图10是示出根据第二实施方式的半导体器件的主要部分的截面图。在第一实施方式中，其结构可以为：不在凹部4的底面23上设置集电电极47。
在第二实施方式中，如图10所示，集电电极47从半导体芯片40的背面的平坦部21延伸地设置到凹部4的侧壁22。即，不在凹部4的底面23或底面23隅角部上设置集电电极47。集电电极47的厚度可以是在半导体芯片40的背面的平坦部21和凹部4的侧壁22上都均匀的厚度，或者凹部4的侧壁22上的厚度从开口端部侧朝凹部4的底面23隅角部逐渐变小。而且，集电电极47可以为多层膜。
焊料层41覆盖暴露在半导体芯片40的背面侧上的集电电极47。即，将焊料层41设置成覆盖半导体芯片40的背面的平坦部21和凹部4的侧壁22，且不设置在凹部4的底面23上。由此，凹部4的底面23和底面23隅角部(帽檐部)不通过焊料层41与绝缘衬底12接合。除此以外的结构与第一实施方式的半导体器件(参照图1)相同。
接下来，对根据第二实施方式的半导体器件制造方法进行说明。图11到12是依次示出根据第二实施方式的半导体器件制造方法的说明图。首先，与第一实施方式相同地，进行第一半导体区域形成步骤、正面元件结构形成步骤、凹部形成步骤、和第二半导体区域形成步骤(参照图1到7)。接下来，如图11所示，形成覆盖凹部4的底面23和底面23隅角部的掩模35(掩模形成步骤)。
接下来，使用掩模35作为掩模，例如使用CVD或PVD在集电层6的表面上形成集电电极47(电极形成步骤)。然后，与第一实施方式相同地，例如使用激光进行烧结。在电极形成步骤中，通过使用掩模35，不在凹部4的底面23或底面23隅角部上形成集电电极47。这里，为了阐明集电电极47形成之后半导体晶片31的状态，在附图中示出掩模35，其不与半导体晶片31接触。
而且，在电极形成步骤中，当集电电极47为多层膜时，结构可以为：只有由例如焊料润湿性较好的金属材料形成的最外层电极膜不形成在凹部4的底面23上。具体而言，在例如将Al电极膜和Au电极膜以该顺序形成为集电电极47时，在集电层6的整个表面上形成Al电极膜。然后，在半导体晶片31的背面的平坦部21和凹部4的侧壁22上形成Au电极膜。在这种情况下，掩模形成步骤可以在电极形成步骤的中途进行，例如，掩模35可以在形成Al电极膜之后且形成Au电极膜之前形成。
接下来，如图12所示，与第一实施方式相同地，将半导体晶片切割成各个半导体芯片40(切割步骤)。接下来，与第一实施方式相同地，半导体芯片40经由焊料层41与绝缘衬底12接合(接合步骤)。通过这样做，完成图10中示出的半导体器件。
如上所述，根据第二实施方式，通过不在凹部4的底面23和底面23隅角部上设置集电电极47，能够使凹部4的底面23和底面23隅角部中的焊料润湿性变差。由此，不会在接合步骤中发生：熔化后的焊料从凹部4的底面23隅角部爬到底面23侧上。由此，能够获得与第一实施方式相同的优点。而且，将焊料层41设置成覆盖半导体芯片40的背面的平坦部21和凹部4的侧壁22。因此，与焊料层仅设置在半导体芯片的背面的平坦部上的半导体器件相比，半导体芯片40和集电电极7的接合面积增大，且能够提高散热性。由此，能够提高半导体器件的器件特性。
第三实施方式
图13是示出根据第三实施方式的半导体器件的主要部分的截面图。在第一实施方式中，其结构可以为：使用聚酰亚胺树脂膜来覆盖设置在凹部4的侧壁22和底面23上的集电电极。
在第三实施方式中，如图13所示，集电电极57从半导体芯片50的背面的平坦部21延伸地设置到凹部4的底面23。集电电极57的厚度可以为从半导体芯片50的背面的平坦部21到凹部4的底面23都均匀的厚度。而且，集电电极57可以为多层膜。使用由焊料润湿性较差的材料形成的膜52，来覆盖凹部4的侧壁22和底面23上的集电电极57。由焊料润湿性较差的材料形成的膜52可以是例如聚酰亚胺树脂膜，或者可以是由旋涂玻璃(SOG)形成的膜。
焊料层51覆盖暴露在半导体芯片50的背面侧上的集电电极57。即，将焊料层51设置成覆盖半导体芯片50的背面的平坦部21，而不设置在由焊料润湿性较差的材料形成的膜52上。因此，凹部4的底面23和底面23隅角部(帽檐部)不通过焊料层51与绝缘衬底12接合。除此以外的结构与第一实施方式的半导体器件(参照图1)相同。
接下来，对根据第三实施方式的半导体器件制造方法进行说明。图14到17是依次示出根据第三实施方式的半导体器件制造方法的说明图。首先，与第一实施方式相同地，进行第一半导体区域形成步骤、正面元件结构形成步骤、凹部形成步骤、和第二半导体区域形成步骤(参照图1到7)。
接下来，如图14所示，使用例如CVD或PVD在半导体晶片31的整个背面上形成集电电极57(电极形成步骤)。通过这样做，从半导体晶片31的背面的平坦部21到凹部4的底面23形成集电电极57。集电电极57的厚度可以在半导体晶片31的整个背面上都均匀。随后，与第一实施方式相同地，使用例如激光进行烧结。
接下来，如图15所示，在集电电极57的整个表面上形成由焊料润湿性较差的材料形成的膜52(第一膜形成步骤)。在第一膜形成步骤中，例如，可形成聚酰亚胺树脂膜以作为由焊料润湿性较差的材料形成的膜52。在这种情况下，在使用例如旋涂机在集电电极57的整个表面上涂敷聚酰亚胺树脂之后，进行聚酰亚胺树脂固化处理。接下来，如图16所示，除去由焊料润湿性较差的材料形成的膜52，仅使其在凹部4的侧壁22和底面23上保留(除去步骤)。
接下来，如图17所示，与第一实施方式相同地，将半导体晶片切割成各个半导体芯片50(切割步骤)。接下来，与第一实施方式相同地，半导体芯片50经由焊料层51与绝缘衬底12接合(接合步骤)。通过这样做，完成图13中示出的半导体器件。
如上所述，根据第三实施方式，通过在凹部4的侧壁22和底面23上设置由焊料润湿性较差的材料形成的膜52，能够使凹部4的侧壁22和底面23中的焊料润湿性变差。由此，能够获得与第一实施方式相同的优点。
第四实施方式
图18是示出根据第四实施方式的半导体器件的主要部分的截面图。在第三实施方式中，其结构可以为：使用聚酰亚胺树脂膜仅覆盖设置在凹部4的底面23和底面23隅角部上的集电电极。
在第四实施方式中，如图18所示，使用由焊料润湿性较差的材料形成的膜62来覆盖凹部4的底面23和底面23隅角部上的集电电极57。由焊料润湿性较差的材料形成的膜62仅覆盖设置在凹部4的底面23和底面23隅角部上的集电电极57。将焊料层61设置成覆盖半导体芯片60的背面的平坦部21和凹部4的侧壁22，而不设置在由焊料润湿性较差的材料形成的膜62上。因此，凹部4的底面23和底面23隅角部(帽檐部)不通过焊料层61与绝缘衬底12接合。除此以外的结构与第三实施方式的半导体器件(参照图13)相同。
接下来，对根据第四实施方式的半导体器件制造方法进行说明。图19到20是依次示出根据第四实施方式的半导体器件制造方法的说明图。首先，与第一实施方式相同地，进行第一半导体区域形成步骤、正面元件结构形成步骤、凹部形成步骤、和第二半导体区域形成步骤(参照图1到7)。接下来，与第三实施方式相同地，进行电极形成步骤(参照图14)。
接下来，与第三实施方式相同地，在第一膜形成步骤中，在集电电极57的整个表面上形成由焊料润湿性较差的材料形成的膜62(参照图15)。接下来，如图19所示，除去由焊料润湿性较差的材料形成的膜62，仅使其在凹部4的底面23和底面23隅角部上保留(除去步骤)。
接下来，如图20所示，与第一实施方式相同地，将半导体晶片切割成各个半导体芯片60(切割步骤)。接下来，与第一实施方式相同地，半导体芯片60经由焊料层61与绝缘衬底12接合(接合步骤)。通过这样做，完成图18中示出的半导体器件。
如上所述，根据第四实施方式，通过在凹部4的底面23和底面23隅角部上设置由焊料润湿性较差的材料形成的膜62，能够使凹部4的底面23和底面23隅角部中的焊料润湿性变差。由此，不会在接合步骤中发生：熔化后的焊料从凹部4的底面23隅角部爬到底面23侧上。由此，能够获得与第一到第三实施方式相同的优点。而且，由于将焊料层61设置成覆盖半导体芯片60的背面的平坦部21和凹部4的侧壁22，因此能够获得与第二实施方式相同的优点。
第五实施方式
图21是依次示出根据第五实施方式的半导体器件制造方法的说明图。在第三实施方式中，可以将由焊料润湿性较差的材料形成的膜从一开始就仅形成在凹部的侧壁和底面上，而不形成在半导体晶片的整个背面上。
在第五实施方式中，首先，与第一实施方式相同地，进行第一半导体区域形成步骤、正面元件结构形成步骤、凹部形成步骤、和第二半导体区域形成步骤(参照图1到7)。接下来，与第三实施方式相同地，进行电极形成步骤(参照图14)。接下来，如图21所示，使用例如给料器或喷墨器将焊料润湿性较差的材料仅涂覆于半导体晶片70的背面的期望部分。即，不将焊料润湿性较差的材料从一开始涂覆于半导体晶片70的背面的进行焊接接合的表面71，而将焊料润湿性较差的材料仅涂覆于凹部72的侧壁和底面。通过这样做，在凹部72的侧壁和底面上形成由焊料润湿性较差的材料形成的膜73(第二膜形成步骤)。接下来，与第三实施方式相同地，进行切割步骤和接合步骤(参照图17)，且完成例如图13中示出的半导体器件。
在第二膜形成步骤中，可以形成聚酰亚胺树脂膜以作为由焊料润湿性较差的材料形成的膜73。在这种情况下，可以在对半导体晶片70的背面的所有期望部分涂敷完聚酰亚胺树脂之后，进行聚酰亚胺树脂固化处理，或者可以在对半导体晶片70的背面涂敷聚酰亚胺树脂的同时进行聚酰亚胺树脂固化处理。
而且，在第二膜形成步骤中，焊料润湿性较差的材料可以仅涂覆于凹部72的底面和底面隅角部。在这种情况下，仅在凹部72的底面和底面隅角部上形成由焊料润湿性较差的材料形成的膜。随后，与第四实施方式相同地，进行切割步骤和接合步骤(参照图20)，完成例如图18中示出的半导体器件。
如上所述，根据第五实施方式，在至少凹部72的底面和底面隅角部上形成由焊料润湿性较差的材料形成的膜。由此，能够获得与第三到第四实施方式相同的优点。而且，由于焊料润湿性较差的材料仅涂覆于期望部分，因此无需对涂覆于不需要部分的焊料润湿性较差的材料进行除去处理。因此，能够减少制造步骤。而且，能够减少除去和丢弃的焊料量。由此，能够降低制造成本。
实施例1
图22到27、29、31、和32是示出温度和湿度(H/S)测试后的半导体芯片的元件端部的正面的平面形状的概念示意图。而且，图28、30、和33是示出图27、29、和32中分别示出的钝化膜的最外周部的平面形状的一部分的放大概念图。首先，根据第三和第四实施方式(参照图13和18)，制造安装了形成有反向阻断型半导体元件的半导体芯片的半导体器件(下文中称为第一和第二实施例)。
在第一实施例中，通过溅射形成集电电极57。使用聚酰亚胺树脂膜(由焊料润湿性较差的材料形成的膜52)来覆盖凹部4的侧壁22和底面23。形成由Al合金形成的金属电极以作为FP，该FP形成在半导体芯片上以作为耐压结构。形成氮化膜，以作为覆盖FP的钝化膜。而且，在第二实施例中，使用聚酰亚胺树脂膜(由焊料润湿性较差的材料形成的膜62)仅覆盖凹部4的底面23。除此以外的状态与第一实施例相同。
作为比较，制造安装了使用聚酰亚胺树脂膜仅覆盖凹部的底面的元件端部侧的半导体芯片的半导体器件(下文中称为比较例)。在比较例中，不使用聚酰亚胺树脂膜覆盖凹部的底面隅角部侧。然后，从半导体芯片的背面的平坦部到凹部的底面隅角部侧经由焊料层与绝缘衬底接合。除此以外的状态与第一实施例相同。而且，制造半导体芯片的整个背面经由焊料层与绝缘衬底接合的现有的半导体器件(参照图36)(下文中称为第一现有例)。在第一现有例中，不在凹部的侧壁或底面上形成聚酰亚胺树脂膜。除此以外的状态与第一实施例相同。
对于第一和第二实施例、比较例、和第一现有例，进行一般的液槽式温度和湿度(H/S)测试，将半导体器件暴露在温度快速变化的环境下，并评价半导体器件的耐性。具体而言，作为H/S测试的测试条件，将温度设为-40到125℃，将一个循环设为40分钟，评价100个循环后和200个循环后的半导体器件的耐性。将氟系热介质(全氟聚酯(perfluoropolyester)化合物PPFE)用作为液槽中的溶剂。
图22到24中示出H/S测试之后的第一实施例的正面的平面形状(100、200、和300个循环)。而且，图25到26中示出H/S测试之后的第二实施例的正面的平面形状(100和200个循环)。而且，图27到30中示出H/S测试之后的比较例的正面的平面形状(100和200个循环)。而且，图31到33中示出H/S测试之后的第一现有例的正面的平面形状(100和200个循环)。
对于第一和第二实施例，即使在进行100个循环的H/S测试(参照图22和25)，然后继续进行直到200个循环为止之后(参照图23和26)，也未在形成在半导体芯片的表面上的钝化膜等中确认出破裂或脱离。而且，对于第一实施例，进一步继续进行H/S测试，即使在完成300个循环的时间点(参照图24)上，也未在形成在半导体芯片的表面上的钝化膜等中确认出破裂或脱离。而且，对于第一和第二实施例，在H/S测试之后，未在半导体芯片的例如分离层的硅(Si)部分或FP中确认出破裂。
同时，对于比较例，在进行100个循环的H/S测试之后，在钝化膜的最外周部80中确认出破裂81(参照图27和28)。而且，继续进行H/S测试，虽然在完成200个循环的时间点上在比较例中未确认出钝化膜的脱离(参照图29和30)，但在FP的内部观察到由Au合金组分形成的金属间化合物的生长(未示出)。因金属间化合物的生长而会在FP的内部产生空隙，并且由于空隙会因施加到半导体芯片的帽檐部上的应力而改变形状，因此推测出会在FP和钝化膜中产生破裂或脱离。
而且，对于第一现有例，确认出产生了钝化膜从Si部分的脱离82(参照图31)。图31中，用重阴影示出钝化膜的平面形状被破坏、钝化膜在多处脱离的状态。而且，对于第一现有例，继续进行H/S测试，在完成200个循环的时间点，钝化膜脱离的范围变大，且确认出产生了FP从半导体芯片的表面完全脱离的部分83(参照图32和33)。在图33中，用重阴影示出钝化膜和FP完全脱离的状态。而且，对于第一现有例，在FP的内部观察到由Au合金组分形成的金属间化合物的生长(未示出)。其原因与比较例相同。
而且，制造了具有与第一现有例相同结构的半导体器件(下文中称为第二现有例)。然后，对第二现有例进行一般的气槽式热循环(H/C)测试，半导体器件暴露在高温和低温反复交替的环境下，且评价半导体器件的耐久性。将H/C测试的测试条件设定成，温度为-40到125℃，一个循环为180分钟，测试循环为100个循环。对于第二现有例，也在FP的内部观察到由Au合金组分形成的金属间化合物的生长(未示出)。
从上述结果可知，在使用聚酰亚胺树脂膜来覆盖半导体芯片的凹部的至少底面和底面隅角部时(第一和第二实施例)，即使在进行200个循环的H/S测试之后，也未在半导体芯片的元件端部中产生破裂或脱离。推测出其原因为，由于因聚酰亚胺树脂膜而未在凹部的底面或底面隅角部上形成焊料层，半导体芯片的帽檐部未通过焊料层与绝缘衬底接合，因此其意味着没有弯曲应力施加到半导体芯片的帽檐部上。
同时，对于第一现有例，由于半导体芯片的元件端部与有源区侧相比因帽檐部而较薄，且帽檐部通过焊料层完全固定于绝缘衬底，因此元件端部容易因来自外部的应力而弯曲。因此，对于第一和第二现有例，推测出在半导体芯片的元件端部中局部产生变形，且钝化膜变得脱离。与此相反，对于第一和第二实施例，如上所述，帽檐部不通过焊料层固定于绝缘衬底。因此，对于第一和第二实施例，推测出未在半导体芯片的元件端部中产生局部变形，即使在进行200个循环的H/S测试之后，也未产生破裂或脱离。
由此可知，第一和第二实施例的耐性与比较例和第一现有例相比较高。而且可知，对于根据第一和第二实施方式的半导体器件，也由于凹部的底面和底面隅角部未通过焊料层与绝缘衬底接合，因此能够获得与第一和第二实施例相同的优点。
实施例2
图34是示出金属电极膜的厚度和焊料润湿性之间的关系的特性图。图34是示出涂覆于具有不同厚度的Au电极膜的表面上的焊料的平面形状的概念示意图。图34中，用阴影示出液化焊料和Au电极膜。在图34中，相对亮部是液化焊料，最暗部是Au电极膜。首先，制造在Si衬底的表面上形成Au电极膜的第一到第四试样。对于第一到第四试样，Au电极膜的厚度分别为0.05μm、0.10μm、0.15μm、和0.20μm。然后，将相同量和相同大小的糊状焊料涂覆于第一到第四试样的表面并熔化，验证相对于金属电极膜的厚度的焊料润湿性。对于每个试样进行五次验证。
对于第一试样(膜厚0.05μm)，确认出Au电极膜上的焊料在任一验证中都未从涂敷的位置流出。即，可知第一试样上的焊料润湿性较差。同时，对于第二试样(膜厚度0.10μm)可知，除了一次验证，Au电极膜上的焊料都从涂敷的位置流出。而且，对于第三到第四试样(膜厚0.15μm或更大)可知，Au电极膜上的焊料在所有验证中都从涂敷的位置流出。即，可知第二到第四试样上的焊料润湿性较好(参照图34)。
从上述结果可知，通过将Au电极膜形成为0.05μm或更小的厚度，能使Au电极膜上的焊料润湿性变差。可知通过将Au电极膜形成为大于0.05μm的厚度，能改善Au电极膜上的焊料润湿性。
对于本发明，对形成有反向阻断型半导体元件的半导体芯片进行了说明，但并不局限于上述实施方式，可将本发明应用于在元件端部具有比有源区侧薄的部分(帽檐部)的半导体芯片。而且，设置在半导体芯片中的凹部的侧壁可以相对于半导体芯片的表面倾斜，或者可以大致垂直地形成。在这种情况下，凹部可以使用例如干法蚀刻来形成。
如上所述，根据本发明的半导体器件和半导体器件制造方法在功率半导体器件中是有用的，该功率半导体器件用于诸如具有双向耐压特性的双向型器件或反向阻断型器件的功率转换器件和各种工业设备。

Claims (17)

1.一种半导体器件，包括：
正面元件结构，该正面元件结构设置在第一导电型衬底的第一主面上；
第二导电型第一半导体区域，该第二导电型第一半导体区域设置在所述衬底的所述第一主面的元件端部；
凹部，该凹部从所述衬底的第二主面到达所述第一半导体区域；
第二导电型第二半导体区域，该第二导电型第二半导体区域设置在所述衬底的所述第二主面上且与所述第一半导体区域电连接；以及
电极，该电极设置在所述第二半导体区域的整个表面且由至少超过一层的电极膜形成，其中
设置在所述凹部的侧壁上的所述电极的最外层电极膜的厚度为0.05μm或更小。
2.如权利要求1所述的半导体器件，其特征在于，
设置在所述凹部的底面上的所述电极的最外层电极膜的厚度为0.05μm或更小。
3.如权利要求1所述的半导体器件，其特征在于，还包括：
焊料层，该焊料层覆盖设置在所述凹部的侧壁和底面上的电极以外的电极。
4.如权利要求3所述的半导体器件，其特征在于，
所述焊料层还覆盖设置在所述凹部的开口端部上的电极。
5.如权利要求1所述的半导体器件，其特征在于，
利用由焊料润湿性较差的材料形成的膜，来覆盖设置在所述凹部的侧壁和底面上的电极或仅覆盖设置在所述凹部的所述底面上的电极。
6.如权利要求5所述的半导体器件，其特征在于，
由焊料润湿性较差的材料形成的所述膜是聚酰亚胺树脂膜。
7.一种半导体器件，包括：
正面元件结构，该正面元件结构设置在第一导电型衬底的第一主面上；
第二导电型第一半导体区域，该第二导电型第一半导体区域设置在所述衬底的所述第一主面的元件端部；
凹部，该凹部从所述衬底的第二主面到达所述第一半导体区域；
第二导电型第二半导体区域，该第二导电型第二半导体区域设置在所述衬底的所述第二主面上且与所述第一半导体区域电连接；以及
电极，该电极从所述衬底的所述第二主面的元件中央部延伸地设置到所述凹部的侧壁，不设置在所述凹部的底面和底面的角隅部上，且该电极与所述第二半导体区域接触。
8.如权利要求7所述的半导体器件，其特征在于，还包括：
焊料层，该焊料层覆盖暴露在所述衬底的所述第二主面侧的电极。
9.一种半导体器件制造方法，包括：
第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；
正面元件结构形成步骤，在该正面元件结构形成步骤中，在所述晶片的所述第一主面上形成正面元件结构；
凹部形成步骤，在该凹部形成步骤中，形成从所述晶片的第二主面到达所述第一半导体区域的凹部；
第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在所述晶片的所述第二主面上形成与所述第一半导体区域电连接的第二导电型第二半导体区域；以及
电极形成步骤，在该电极形成步骤中，在所述第二半导体区域的整个表面形成由至少超过一层的电极膜形成的电极，其中
在所述电极形成步骤中，形成在所述凹部的侧壁上的所述电极的最外层电极膜的厚度为0.05μm或更小。
10.如权利要求9所述的半导体器件制造方法，其特征在于，
在所述电极形成步骤中，形成在所述凹部的底面上的所述电极的最外层电极膜的厚度为0.05μm或更小。
11.如权利要求9所述的半导体器件制造方法，其特征在于，还包括：
切割步骤，在该切割步骤中，在所述电极形成步骤之后将所述晶片切割成各个芯片；以及
接合步骤，在该接合步骤中，隔着焊料层将所述芯片的所述第二主面与电路衬底接合。
12.如权利要求9所述的半导体器件制造方法，其特征在于，还包括：
第一膜形成步骤，在该第一膜形成步骤中，在所述电极的整个表面形成由焊料润湿性较差的材料形成的膜；以及
除去步骤，在该除去步骤中，除去由焊料润湿性较差的材料形成的所述膜，使其仅在所述凹部的侧壁和底面上或仅在所述凹部的所述底面上保留。
13.如权利要求12所述的半导体器件制造方法，其特征在于，还包括：
切割步骤，在该切割步骤中，在所述除去步骤之后将所述晶片切割成各个芯片；以及
接合步骤，在该接合步骤中，隔着焊料层将所述芯片的所述第二主面与电路衬底接合。
14.如权利要求9所述的半导体器件制造方法，其特征在于，还包括：
第二膜形成步骤，在该第二膜形成步骤中，仅在所述凹部的侧壁和底面上或仅在所述凹部的底面上形成由焊料润湿性较差的材料形成的膜。
15.如权利要求14所述的半导体器件制造方法，其特征在于，还包括：
切割步骤，在该切割步骤中，在所述电极形成步骤之后且在所述第二膜形成步骤之前将所述晶片切割成各个芯片；以及
接合步骤，在该接合步骤中，隔着焊料层将所述芯片的所述第二主面与电路衬底接合。
16.如权利要求12所述的半导体器件制造方法，其特征在于，
由焊料润湿性较差的材料形成的所述膜是聚酰亚胺树脂膜。
17.一种半导体器件制造方法，包括：
第一半导体区域形成步骤，在该第一半导体区域形成步骤中，在第一导电型晶片的第一主面上形成第二导电型第一半导体区域；
正面元件结构形成步骤，在该正面元件结构形成步骤中，在所述晶片的所述第一主面上形成正面元件结构；
凹部形成步骤，在该凹部形成步骤中，形成从所述晶片的第二主面到达所述第一半导体区域的凹部；
第二半导体区域形成步骤，在该第二半导体区域形成步骤中，在所述晶片的所述第二主面上形成与所述第一半导体区域电连接的第二导电型第二半导体区域；
掩模形成步骤，在该掩模形成步骤中，形成覆盖所述凹部的底面的掩模；以及
电极形成步骤，在该电极形成步骤中，使用所述掩模作为掩模在所述第二半导体区域的表面上形成电极。
CN201110159141.4A 2010-06-10 2011-06-01 半导体器件和半导体器件制造方法 Expired - Fee Related CN102280470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-133365 2010-06-10
JP2010133365A JP5621334B2 (ja) 2010-06-10 2010-06-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102280470A CN102280470A (zh) 2011-12-14
CN102280470B true CN102280470B (zh) 2016-02-24

Family

ID=45105797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110159141.4A Expired - Fee Related CN102280470B (zh) 2010-06-10 2011-06-01 半导体器件和半导体器件制造方法

Country Status (3)

Country Link
US (2) US8598688B2 (zh)
JP (1) JP5621334B2 (zh)
CN (1) CN102280470B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478646B2 (en) * 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JP5970806B2 (ja) * 2011-12-22 2016-08-17 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
JP6111527B2 (ja) * 2012-04-02 2017-04-12 富士電機株式会社 逆阻止型半導体装置
CN104170092B (zh) * 2012-05-15 2017-03-08 富士电机株式会社 半导体装置
US9082808B2 (en) * 2012-06-05 2015-07-14 Oracle International Corporation Batch process for three-dimensional integration
US9768120B2 (en) 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
JP6173994B2 (ja) * 2014-10-16 2017-08-02 ウシオオプトセミコンダクター株式会社 光半導体装置
JP5967629B2 (ja) * 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
JP6729999B2 (ja) * 2015-02-16 2020-07-29 富士電機株式会社 半導体装置
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
EP3171400A1 (en) * 2015-11-20 2017-05-24 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US11161733B2 (en) * 2017-05-08 2021-11-02 Safran Colibrys Sa Decoupling structure for accelerometer
CN108540086A (zh) * 2018-01-18 2018-09-14 浙江人和光伏科技有限公司 一种太阳能电池接线盒的导电模块
DE102021109003B4 (de) 2021-04-12 2022-12-08 Infineon Technologies Ag Verfahren zur Chiptrennung unterstützt von einem Rückseitengraben und einem Haftmittel darin und elektronischer Chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122279A (ja) * 1985-11-22 1987-06-03 Toshiba Corp 電界効果トランジスタの製造方法
JP2703908B2 (ja) * 1987-11-20 1998-01-26 日本電気株式会社 化合物半導体装置
JPH0777224B2 (ja) * 1988-07-18 1995-08-16 日本電気株式会社 モノリシック集積回路素子の製造方法
JPH03177069A (ja) * 1989-12-05 1991-08-01 Fuji Electric Co Ltd ショットキー・バリア・ダイオード
US5027189A (en) * 1990-01-10 1991-06-25 Hughes Aircraft Company Integrated circuit solder die-attach design and method
JP3350152B2 (ja) * 1993-06-24 2002-11-25 三菱電機株式会社 半導体装置およびその製造方法
US6482013B2 (en) * 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP5082211B2 (ja) * 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
TWI363437B (en) * 2008-05-21 2012-05-01 Ind Tech Res Inst Light emitting diode package capable of providing electrostatic discharge circuit protection and process of making the same
JP4972908B2 (ja) 2005-10-25 2012-07-11 富士電機株式会社 半導体素子の製造方法
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
JP5238929B2 (ja) * 2006-09-11 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP2008130622A (ja) 2006-11-17 2008-06-05 Matsushita Electric Ind Co Ltd メサ型半導体装置
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
DE112009001128T5 (de) * 2008-05-13 2011-06-16 Fuji Electric Systems Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung derselben
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination

Also Published As

Publication number Publication date
US8598688B2 (en) 2013-12-03
US20130237016A1 (en) 2013-09-12
US20120313224A1 (en) 2012-12-13
JP2011258833A (ja) 2011-12-22
US8748225B2 (en) 2014-06-10
JP5621334B2 (ja) 2014-11-12
CN102280470A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
CN102280470B (zh) 半导体器件和半导体器件制造方法
EP1167281B1 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
JP4388210B2 (ja) ウエハパッケージの製造方法
US9818615B2 (en) Systems and methods for bidirectional device fabrication
US8263491B2 (en) Substrate with feedthrough and method for producing the same
US20060197187A1 (en) Semiconductor device and method for producing same
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
US20060220214A1 (en) Semiconductor device and manufacturing method thereof
US11637016B2 (en) Systems and methods for bidirectional device fabrication
US20210210669A1 (en) Thermoelectric Devices and Methods for Forming Thermoelectric Devices
US6868733B2 (en) Sensor having membrane and method for manufacturing the same
CN107154387A (zh) 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
CN105336718A (zh) 源极向下半导体器件及其制造方法
JP2011192847A (ja) 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
CN102889933A (zh) Mems热电堆红外探测器芯片、其内芯片及本身的制造方法
CN109037175A (zh) 功率器件及其封装方法
CN101604660A (zh) 台型半导体装置及其制造方法
CN103081090A (zh) 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构
US8610257B2 (en) Semiconductor device and method for producing such a device
US20220359258A1 (en) Method of Manufacturing and Passivating a Die
CN109065510B (zh) 一种芯片封装结构及其制备方法
US20080230920A1 (en) Wire-Bonded Semiconductor Component with Reinforced Inner Connection Metallization
CN102779809B (zh) 晶片封装体及其形成方法
CN105984835B (zh) 一种mems器件及其制作方法和电子装置
US12014852B2 (en) Sensor element and method for producing a sensor element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160224

Termination date: 20210601

CF01 Termination of patent right due to non-payment of annual fee