CN102592987A - 金属前介质层制造方法 - Google Patents

金属前介质层制造方法 Download PDF

Info

Publication number
CN102592987A
CN102592987A CN2012100812306A CN201210081230A CN102592987A CN 102592987 A CN102592987 A CN 102592987A CN 2012100812306 A CN2012100812306 A CN 2012100812306A CN 201210081230 A CN201210081230 A CN 201210081230A CN 102592987 A CN102592987 A CN 102592987A
Authority
CN
China
Prior art keywords
plasma
harp film
cement composite
carried out
composite treated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100812306A
Other languages
English (en)
Inventor
郑春生
张文广
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012100812306A priority Critical patent/CN102592987A/zh
Publication of CN102592987A publication Critical patent/CN102592987A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种金属前介质层制造方法，在沉积PETEOS氧化硅层之前，先进行等离子体处理(plasma treatment)，因而可以对所有区域的HARP膜产生作用，从而确保获得稳定且处于较高拉应力状态的HARP膜。

Description

金属前介质层制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种金属前介质层(PMD)制造方法。
背景技术
进入45纳米技术节点之后，高纵深比工艺(High Aspect Ratio Process，简称HARP)大规模应用于浅沟槽隔离(Silicon Trench Isolation，简称STI)和金属前介质(Pre-Metal Dielectric，简称PMD)结构的空隙填充工艺中。该技术不但能满足技术节点空隙填充的需求，而且因为其内在拉应力的作用，对NMOS器件性能也有很好的促进作用。
但是采用HARP工艺沉积得到的HARP膜(HARP film)也有其缺点，比如说因为采用TEOS作为反应物而且反应不完全而留存很多活性键结构等，当材料暴露在开放环境中时，非常容易造成材料性质的改变，比如应力会随着时间的增加因为吸收水汽而降低很多，如图1所示。因此这些结构需要在集成工艺中采取办法加以消除，以获得性质稳定的介电质。在实际操作中，针对STI集成工艺，采用了高温的热处理工艺来消除这些不稳定结构；但是针对PMD集成工艺，因为前工艺NiSi的引入，使高温的后续热处理不可能继续被采用。
在2006年度，Symposium on VLSI Technology Digest of Technical Papers的文章“Pre-Metal Dielectric Stress Engineering by a Novel Plasma Treatment andIntegration Scheme for nMOS Performance Improvement”中，提出了一种改进工艺，首先在半导体衬底上依次沉积张应力氮化硅层、HARP膜和PETEOS氧化硅层，然后进行金属前介质层的化学机械研磨(PMD-CMP)工艺直至暴露出所述HARP膜的表面，接着对HARP膜进行氮气等离子(N2-plasma)、氧气等离子(O2-plasma)或者臭氧等离子(O3-plasma)处理，如图2和图3所示，提高HARP膜内部的应力(Stress)，并且提高NMOS的Ion Gain最高达10％。然而，上述方法存在以下缺点：其是在PMD-CMP之后进行的等离子体处理(plasmatreatment)，并不会对源/漏区上方的HARP膜产生作用，而仅仅对栅极上方的局部HARP膜产生正面作用。
发明内容
本发明提供一种金属前介质层(PMD)制造方法，能够使所有区域的HARP膜均处于较高的拉应力状态，且不会随着时间的变化而变化。
为解决上述技术问题，本发明提供一种金属前介质层制造方法，包括：
S1：提供一半导体衬底，所述半导体衬底上形成有器件层；
S2：在半导体衬底上依次沉积张应力氮化硅层和HARP膜；
S3：对所述HARP膜进行等离子体处理；
S4：在所述HARP膜上沉积PETEOS氧化硅层；
S5：进行化学机械研磨工艺，直至暴露出所述HARP膜的表面；以及
S6：再次对所述HARP膜进行等离子体处理。
可选的，在所述的金属前介质层制造方法中，步骤S3包括：采用氮气或惰性气体对HARP膜进行等离子体处理；以及采用含氧气体对所述HARP膜进行等离子体处理。
可选的，在所述的金属前介质层制造方法中，步骤S3包括：采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理。
可选的，在所述的金属前介质层制造方法中，步骤S6包括：采用氮气或惰性气体对HARP膜进行等离子体处理；以及采用含氧气体对所述HARP膜进行等离子体处理。
可选的，在所述的金属前介质层制造方法中，步骤S6包括：采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理。
可选的，在所述的金属前介质层制造方法中，所述步骤S3和步骤S4在同一腔室内进行。
可选的，在所述的金属前介质层制造方法中，所述步骤S3和步骤S4在不同的腔室内进行。
与现有技术相比，本发明在沉积PETEOS氧化硅层之前，先进行等离子体处理(plasma treatment)，因而可以对所有区域的HARP膜产生作用，从而确保获得稳定且处于较高拉应力状态的HARP膜。
附图说明
图1为HARP膜的应力随时间变化的曲线示意图；
图2为不同等离子体对HARP膜应力的影响；
图3为NMOS和PMOS器件在不同等离子体情况下的Ion gain的示意图；
图4为本发明一实施例的金属前介质层制造方法的流程示意图；
图5A～5F为本发明实施例的金属前介质层制造方法中器件的剖面示意图。
具体实施方式
在背景技术中已经提及，现有技术中是在PMD-CMP之后进行的等离子体处理，并不会对源/漏区上方的HARP膜产生作用，而仅仅对栅极上方的局部HARP膜产生正面作用。为此，本发明在沉积PETEOS氧化硅层之前，先进行等离子体处理，因而可以对所有区域的HARP膜产生作用，从而确保获得稳定且处于较高拉应力状态的HARP膜。
下面对本发明一实施例的金属前介质层制造方法作详细的说明。
如图4所示，所述金属前介质层制造方法，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底上形成有器件层；
如图5A所示，所述半导体衬底100上形成有栅极101，所述栅极101两侧形成有栅极间隙层(spacer)102，所述半导体衬底100中形成有源漏极(未示出)。所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)中的一种，在半导体衬底100中可以形成掺杂区，例如对于PMOS晶体管的半导体衬底中形成硼掺杂的P阱区。当然，所述半导体衬底100中还形成有隔离结构，用以通过隔离结构进行隔离，较佳的隔离结构为浅沟槽隔离(STI)。由于本发明的重点为金属前介质层的形成和处理过程，因此对于其它公知的部分不作详细描述，但是本领域技术人员应是知晓的。
S2：在半导体衬底上依次沉积张应力氮化硅层(Tensile Si3N4)和HARP膜；
如图5B所示，在半导体衬底100、栅极101以及栅极间隙层102上依次沉积张应力氮化硅层110和HARP膜120。
S3：对所述HARP膜进行等离子体处理；
如图5C所示，本发明的关键步骤是，在沉积PETEOS氧化硅层之前，先进行等离子体处理(plasma treatment)210，因而可以对所有区域的HARP膜产生作用，从而确保获得稳定且处于较高拉应力状态的HARP膜。
其中，步骤S3可以采用单一的气体进行等离子体处理，例如，采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理，所述等离子体处理可以在PECVD或HDPCVD腔室内进行，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述氮气或惰性气体的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间。
或者，步骤S3也可以分两步进行等离子体处理，具体包括：先采用氮气或惰性气体对HARP膜进行等离子体处理，此步骤可以在PECVD或HDPCVD腔室内进行，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述氮气或惰性气体的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间；然后，采用含氧气体对所述HARP膜进行等离子体处理，此步骤同样可以在PECVD或HDPCVD腔室内进行，所述含氧气体例如为O2或O3，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述O2或O3的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间。
S4：在所述HARP膜上沉积PETEOS氧化硅(PETEOS oxide)层；
如图5D所示，在所述HARP膜120上沉积PETEOS氧化硅层130，所述PETEOS氧化硅层130就是以PETEOS作为反应物生成的SiO2。其中，所述步骤S3和步骤S4在不同的腔室内进行，过程中会打破真空；或者，所述步骤S3和步骤S4在同一腔室内顺序完成，过程中没有打破真空。
S5：进行化学机械研磨工艺，直至暴露出所述HARP膜的表面；
如图5E所示，当暴露出所述栅极101上方的HARP膜的表面时，即可停止化学机械研磨(CMP)工艺。
S6：再次对所述HARP膜进行等离子体处理；
如图5F所示，进行金属前介质层的化学机械研磨工艺(PMD-CMP)之后，再次进行等离子体处理(plasma treatment)220，以获得更加稳定且处于较高拉应力状态的HARP膜。
其中，步骤S6可以采用单一的气体进行等离子体处理，例如，采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理，所述等离子体处理可以在PECVD或HDPCVD腔室内进行，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述氮气或惰性气体的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间。
或者，步骤S6也可以分两步进行等离子体处理，具体包括：先采用氮气或惰性气体对HARP膜进行等离子体处理，此步骤可以在PECVD或HDPCVD腔室内进行，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述氮气或惰性气体的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间；然后，采用含氧气体对所述HARP膜进行等离子体处理，此步骤同样可以在PECVD或HDPCVD腔室内进行，所述含氧气体例如为O2或O3，加热器温度在300～500℃之间，反应压力在1～10Torr之间，所述O2或O3的流量在1000～10000sccm之间，HFRF(高频射频)功率在50～3000W之间，反应时间在5～600秒之间。
综上所述，本发明在沉积PETEOS氧化硅层之前，先进行等离子体处理(plasma treatment)，因而可以对所有区域的HARP膜产生作用，从而确保获得稳定且处于较高拉应力状态的HARP膜。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种金属前介质层制造方法，其特征在于，包括：
S1：提供一半导体衬底，所述半导体衬底上形成有器件层；
S2：在半导体衬底上依次沉积张应力氮化硅层和HARP膜；
S3：对所述HARP膜进行等离子体处理；
S4：在所述HARP膜上沉积PETEOS氧化硅层；
S5：进行化学机械研磨工艺，直至暴露出所述HARP膜的表面；以及
S6：再次对所述HARP膜进行等离子体处理。
2.如权利要求1所述的金属前介质层制造方法，其特征在于，步骤S3包括：
采用氮气或惰性气体对HARP膜进行等离子体处理；以及
采用含氧气体对所述HARP膜进行等离子体处理。
3.如权利要求1所述的金属前介质层制造方法，其特征在于，步骤S3包括：
采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理。
4.如权利要求1所述的金属前介质层制造方法，其特征在于，步骤S6包括：
采用氮气或惰性气体对HARP膜进行等离子体处理；以及
采用含氧气体对所述HARP膜进行等离子体处理。
5.如权利要求1所述的金属前介质层制造方法，其特征在于，步骤S6包括：
采用氮气、惰性气体或含氧气体对所述HARP膜进行等离子体处理。
6.权利要求1所述的金属前介质层制造方法，其特征在于，所述步骤S3和步骤S4在同一腔室内进行。
7.权利要求1所述的金属前介质层制造方法，其特征在于，所述步骤S3和步骤S4在不同的腔室内进行。
CN2012100812306A 2012-03-23 2012-03-23 金属前介质层制造方法 Pending CN102592987A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100812306A CN102592987A (zh) 2012-03-23 2012-03-23 金属前介质层制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100812306A CN102592987A (zh) 2012-03-23 2012-03-23 金属前介质层制造方法

Publications (1)

Publication Number Publication Date
CN102592987A true CN102592987A (zh) 2012-07-18

Family

ID=46481462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100812306A Pending CN102592987A (zh) 2012-03-23 2012-03-23 金属前介质层制造方法

Country Status (1)

Country Link
CN (1) CN102592987A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546707A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种可提高质量的介质隔离结构制作方法
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法
US20090317957A1 (en) * 2007-06-21 2009-12-24 Roland Hampp Method for Forming Isolation Structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090317957A1 (en) * 2007-06-21 2009-12-24 Roland Hampp Method for Forming Isolation Structures
CN101546707A (zh) * 2008-03-25 2009-09-30 中芯国际集成电路制造(上海)有限公司 一种可提高质量的介质隔离结构制作方法
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YONG-KUK JEONG: "Pre-Metal Dielectric Stress Engineering by a Novel Plasma Treatment and Integration Scheme for nMOS Performance Improvement", 《SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》, 15 June 2006 (2006-06-15), pages 136 - 137 *

Similar Documents

Publication Publication Date Title
US7655987B2 (en) Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof
CN103681355A (zh) 制备准soi源漏场效应晶体管器件的方法
TW201515066A (zh) 半導體結構和裝置和使用選擇性磊晶製程以形成其的方法
WO2012126268A1 (zh) 一种薄膜填充方法
TW200522348A (en) Advanced strained-channel technique to improve CMOS performance
CN109037143A (zh) 包括沟槽隔离的半导体装置
CN103177952A (zh) 低温高覆盖性侧墙制造方法
CN102683272B (zh) 一种用于45纳米及以下技术节点的金属前介质集成工艺
CN102915968A (zh) Cmos晶体管的制作方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
KR100731097B1 (ko) 반도체소자의 격리막 및 그의 형성방법
CN102623325A (zh) Harp膜的处理方法及金属前介质层制造方法
CN102592987A (zh) 金属前介质层制造方法
US20160099168A1 (en) Method for defining an isolation region(s) of a semiconductor structure
TW201145388A (en) Low temperature dielectric flow using microwaves
CN102931072A (zh) 双应力薄膜的制造方法以及半导体器件
CN102738006A (zh) 一种用于45纳米及以下技术节点的金属前介质集成工艺
US9219151B1 (en) Method for manufacturing silicon nitride layer and method for manufacturing semiconductor structure applying the same
JP2006229197A (ja) ガラス上の歪シリコン上のｃｍｏｓデバイスの製造方法
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN102915923B (zh) 双应力薄膜的制造方法以及半导体器件
CN104051263A (zh) 一种半导体器件的制备方法
CN109087860A (zh) 一种FinFET器件的制作方法
CN102064097B (zh) 一种混晶材料的制备方法及用该材料制备的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120718