CN102867775B - 深沟槽的填充方法 - Google Patents
深沟槽的填充方法 Download PDFInfo
- Publication number
- CN102867775B CN102867775B CN201110190873.XA CN201110190873A CN102867775B CN 102867775 B CN102867775 B CN 102867775B CN 201110190873 A CN201110190873 A CN 201110190873A CN 102867775 B CN102867775 B CN 102867775B
- Authority
- CN
- China
- Prior art keywords
- film forming
- deep trench
- tunic
- forming sputter
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种深沟槽的填充方法，本发明通过采用三个步骤成膜实现对能够对深沟槽进行良好的填充，步骤一、二和三中的成膜溅射比设置为依次减小的大中小结构。利用步骤一中的较大的成膜溅射比能够实现对深沟槽的快速填充。利用步骤二中的中等的成膜溅射比能够相对增加刻蚀速率、降低淀积速率，从而防止在深沟槽的顶部过早的封口，并能保持一个良好的填充速率，使深沟槽继续得到填充。利用步骤三中的较小的成膜溅射比，能够进一步的增加刻蚀速率，能够将沟槽上部的绝缘介质层去除，保持在深沟槽的顶部没有封口，从而能够避免空洞的形成；同时由于有绝缘介质层的保护，也能够避免较大的刻蚀速率对浅沟槽的顶部出现削角。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种深沟槽的填充方法。
背景技术
在半导体集成电路制造工艺中，随着半导体器件的特征尺寸的不断减少，现有器件的隔离技术大量采用浅沟槽绝缘技术(STI shallow trenchisolation)，现有STI工艺是在硅片即晶圆上先形成一浅沟槽，然后再在所述浅沟槽中填入绝缘介质层如二氧化硅形成的，最后通过化学机械研磨工艺对所述绝缘介质层进行研磨使所述浅沟槽上的绝缘介质层平坦化。现有STI中的浅沟槽的深度一般为0.35μm～0.6μm，填充所述绝缘介质层是采用HDP CVD(高密度等离子体化学气相淀积)工艺淀积形成。由于HDP CVD工艺在淀积时同时具有淀积和溅射两个功能，能够在填充所述浅沟槽的过程中边淀积边刻蚀。其中成膜溅射比也即淀积刻蚀比(DS ratio)为一个重要的参数，成膜溅射比的值为总的淀积速率即成膜速率除以刻蚀速率即溅射速率。
所述浅沟槽在淀积过程中，在所述浅沟槽的顶部拐角处的淀积速率要大于所述浅沟槽底部的淀积速率，当成膜溅射比大于1时，淀积速率大于刻蚀速率，如果淀积速率过大，则形成于所述浅沟槽两侧拐角出的绝缘介质层会快速生长并在横向上不断靠拢从而在所述浅沟槽的顶部处产生封口，封口后在封口的下方就会形成空洞，从而影响到所述浅沟槽的绝缘性能。
所述浅沟槽在溅射过程中，最大的刻蚀速率的位置也在所述浅沟槽的顶部拐角位置处，当成膜溅射比小于1时即淀积速率小于刻蚀速率时，则会在所述浅沟槽的拐角处产生净刻蚀，这样会对所述浅沟槽的顶部产生削角，从而会对形成于所述浅沟槽顶部的膜层造成破坏。
现有HDP CVD工艺能够根据所述浅沟槽的不同的深度或深宽比对所述成膜溅射比进行不同的调整，从而能实现对浅沟槽的良好填充。由于现有的浅沟槽都比较浅，所以现有HDP CVD工艺都是采用一步成膜即采用具有同一个成膜溅射比和其它工艺参数的步骤就能对所述浅沟槽实现从底部到顶部的良好填充。
但是，随着半导体产品的广泛应用，对深沟槽填孔技术的需求日益增加，例如低电压(20-200V)大电流开关模式电源的开关主要由深沟槽MOS充当。所述深沟槽的深度一般为1.2μm～1.4μm，要比所述浅沟槽的深度深；其宽度和所述浅沟槽相比保持不变，开口较小；所述深沟槽的侧壁也和所述浅沟槽的侧壁一样为垂直底部的结构。由于所述深沟槽的深度增加，采用现有HDP CVD工艺的一步成膜法对所述深沟槽进行良好填充是无法实现，因为无法找到一个恰好的成膜溅射比来实现避免在所述深沟槽内出现空洞或在所述浅沟槽的顶部出现削角，二者必居其一，故要实现对所述深沟槽的良好填充，必须找到一种更好的填充方法。
发明内容
本发明所要解决的技术问题是提供一种深沟槽的填充方法，能够对深度为1.2μm～1.4μm的深沟槽进行良好的填充，能避免在深沟槽中出现空洞或在深沟槽的顶部出现削角。
为解决上述技术问题，本发明提供的深沟槽的填充方法采用HDP CVD工艺淀积绝缘介质层对所述深沟槽进行填充；淀积所述绝缘介质层的工艺步骤分成三个步骤：
步骤一、采用具有第一成膜溅射比的淀积工艺形成第一层膜，所述第一层膜将所述深沟槽的底部填充；所述第一成膜溅射比大于后续步骤三中的第三成膜溅射比，且所述第一成膜溅射比的值满足在形成所述第一层膜的过程中使所述深沟槽的底部的成膜速率大于在所述深沟槽的侧壁的成膜速率。
步骤二、采用具有第二成膜溅射比的淀积工艺形成第二层膜，所述第二成膜溅射比大于所述第三成膜溅射比、且所述第二成膜溅射比小于所述第一成膜溅射比；所述第二层膜填充于位于所述第一层膜上的所述深沟槽的中部，所述第二层膜的厚度要满足保证在所述深沟槽的顶部留有空间。
步骤三、采用具有所述第三成膜溅射比的淀积工艺形成第三层膜，所述第三层膜将所述深沟槽完全填充，所述第三成膜溅射比的值满足在形成所述第三层膜过程中保持在所述深沟槽的顶部不封口。所述第三层膜淀积完后，由所述第一层膜、所述第二层膜和所述第三层膜组成所述绝缘介质层并实现对所述深沟槽的良好填充。
进一步的改进为，所述第一成膜溅射比为所述第三成膜溅射比的2.1～2.4倍。
进一步的改进为，所述第二成膜溅射比为所述第三成膜溅射比的1.4～1.7倍。
进一步的改进为，所述第三成膜溅射比为6.5～8.5。
进一步的改进为，所述第一层膜的厚度为所述深沟槽深度的0.35～0.55倍。
进一步的改进为，所述第二层膜的厚度为所述深沟槽深度的0.47～0.54倍。
进一步的改进为，所述深沟槽的深度为1.2μm～1.4μm。
进一步的改进为，所述绝缘介质层的材料为二氧化硅。
本发明通过采用三步成膜法能实现对所述深沟槽的良好填充，步骤一、二和三中的成膜溅射比设置为依次减小的大中小结构，利用步骤一中的较大的成膜溅射比能够实现对所述深沟槽的快速填充；利用步骤二中的中等的成膜溅射比能够相对增加刻蚀速率、降低淀积速率，从而防止在所述深沟槽的顶部过早的封口，并能保持一个良好的填充速率，使所述深沟槽继续得到填充；利用步骤三中的较小的成膜溅射比，能够进一步的增加刻蚀速率，能够将所述沟槽上部的绝缘介质层去除，保持在所述深沟槽的顶部没有封口，同时由于有绝缘介质层的保护，也能够避免较大的刻蚀速率对所述浅沟槽的顶部出现削角。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法的流程图；
图2A是本发明实施例方法形成的位于晶圆中心的深沟槽填充结构的SEM照片一；
图2B是本发明实施例方法形成的位于晶圆中心的深沟槽填充结构的SEM照片二；
图3A是本发明实施例方法形成的位于晶圆边缘的深沟槽填充结构的SEM照片三；
图3B是本发明实施例方法形成的位于晶圆边缘的深沟槽填充结构的SEM照片四。
具体实施方式
图1是本发明实施例方法的流程图。本发明实施例深沟槽的填充方法采用HDP CVD工艺淀积绝缘介质层对所述深沟槽进行填充；所述深沟槽为在硅片即晶圆上的将所述深沟槽区域的硅刻蚀后形成的沟槽，所述深沟槽的深度为1.2μm～1.4μm，宽度为0.55μm左右，所述深沟槽的侧壁和底部垂直。所述绝缘介质层的材料为二氧化硅。淀积所述绝缘介质层的工艺步骤分成三个步骤：
步骤一、采用具有第一成膜溅射比的淀积工艺形成第一层膜。淀积的工艺条件为：反应气体为SiH4和O2，反应腔体的压强为小于5毫托，所述第一成膜溅射比远大于1且为后续步骤三中的第三成膜溅射比的2.1～2.4倍。在淀积所述第一层膜的过程中所述深沟槽的底部的成膜速率大于在所述深沟槽的侧壁的成膜速率。所述第一成膜溅射比远大于1即为步骤一中的淀积速率远大于溅射速率，能使所述深沟槽的底部迅速抬高，加快填充速率，在本实施例中最后形成的所述第一层膜的厚度为所述深沟槽深度的0.35～0.55倍。
步骤二、采用具有第二成膜溅射比的淀积工艺形成第二层膜。淀积的工艺条件为：反应气体为SiH4和O2，反应腔体的压强为小于5毫托，所述第二成膜溅射比略远大于1即所述第二成膜溅射比要小于所述第一成膜溅射比，且所述第二成膜溅射比为所述第三成膜溅射比的1.4～1.7倍。所述第二层膜填充于位于所述第一层膜上的所述深沟槽的中部，所述第二层膜的厚度要满足保证在所述深沟槽的顶部留有空间，在本实施例中最后形成的所述第二层膜的厚度为所述深沟槽深度的0.47～0.54倍。本步骤在步骤一和步骤三之间起到承上启下的作用，本步骤中通过调低成膜溅射比的值，即能够防止所述深沟槽过早封口，又能同时保持较快速的淀积并为步骤三的淀积成膜留出工艺空间。
步骤三、采用具有所述第三成膜溅射比的淀积工艺形成第三层膜。淀积的工艺条件为：反应气体为SiH4和O2，反应腔体的压强为小于5毫托，所述第三成膜溅射比的值满足在形成所述第三层膜过程中保持在所述深沟槽的顶部不封口，在本实施例中所述第三成膜溅射比为7.7。所述第三层膜将所述深沟槽完全填充，所述第三层膜的厚度可以按照具体的工艺进行调节，本实施例中所述第三层膜的厚度为0.7μm。本步骤主要是通过较高的溅射速率把所述深沟槽上部的所述绝缘介质层即二氧化硅去除，保持所述深沟槽顶部没有封口。同时第三步成膜对最终成膜的形貌有很大影响。
所述第三层膜淀积完后，由所述第一层膜、所述第二层膜和所述第三层膜组成所述绝缘介质层即二氧化硅并实现对所述深沟槽的良好填充。如图2A和图2B所示，是本发明实施例方法形成的位于晶圆中心的深沟槽填充结构的扫描电子显微镜(SEM)照片一和照片二；照片一的放大倍数是照片二的放大倍数的两倍，可以清楚的看到，位于晶圆中心的所述深沟槽的填充结构良好，没有空洞或削角的出现。如图3A和图3B所示，是本发明实施例方法形成的位于晶圆边缘的深沟槽填充结构的SEM照片三和照片四，可以清楚的看到，位于晶圆边缘的所述深沟槽的填充结构良好，没有空洞或削角的出现。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种深沟槽的填充方法，其特征在于：采用HDP CVD工艺淀积绝缘介质层对所述深沟槽进行填充，所述深沟槽为在硅片上的将所述深沟槽区域的硅刻蚀后形成的沟槽，所述深沟槽的深度为1.2μm～1.4μm；淀积所述绝缘介质层的工艺步骤分成三个步骤：
步骤一、采用具有第一成膜溅射比的淀积工艺形成第一层膜，所述第一层膜将所述深沟槽的底部填充；所述第一成膜溅射比大于后续步骤三中的第三成膜溅射比，且所述第一成膜溅射比的值满足在形成所述第一层膜的过程中使所述深沟槽的底部的成膜速率大于在所述深沟槽的侧壁的成膜速率；所述第一成膜溅射比为所述第三成膜溅射比的2.1～2.4倍；所述第一成膜溅射比远大于1能使所述深沟槽的底部迅速抬高，加快填充速率；
步骤二、采用具有第二成膜溅射比的淀积工艺形成第二层膜，所述第二成膜溅射比大于所述第三成膜溅射比、且所述第二成膜溅射比小于所述第一成膜溅射比；所述第二层膜填充于位于所述第一层膜上的所述深沟槽的中部，所述第二层膜的厚度要满足保证在所述深沟槽的顶部留有空间；所述第二成膜溅射比为所述第三成膜溅射比的1.4～1.7倍；步骤二在步骤一和步骤三之间起到承上启下的作用，步骤二中通过调低成膜溅射比的值，既能够防止所述深沟槽过早封口，又能同时保持较快速的淀积并为步骤三的淀积成膜留出工艺空间；
步骤三、采用具有所述第三成膜溅射比的淀积工艺形成第三层膜，所述第三层膜将所述深沟槽完全填充，所述第三成膜溅射比的值满足在形成所述第三层膜过程中保持在所述深沟槽的顶部不封口；所述第三成膜溅射比为6.5～8.5；步骤三通过较高的溅射速率把所述深沟槽上部的所述绝缘介质层去除，保持所述深沟槽顶部没有封口。
2.如权利要求1所述深沟槽的填充方法，其特征在于：所述第一层膜的厚度为所述深沟槽深度的0.35～0.55倍。
3.如权利要求1所述深沟槽的填充方法，其特征在于：所述第二层膜的厚度为所述深沟槽深度的0.47～0.54倍。
4.如权利要求1所述深沟槽的填充方法，其特征在于：所述绝缘介质层的材料为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110190873.XA CN102867775B (zh) | 2011-07-08 | 2011-07-08 | 深沟槽的填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110190873.XA CN102867775B (zh) | 2011-07-08 | 2011-07-08 | 深沟槽的填充方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102867775A CN102867775A (zh) | 2013-01-09 |
| CN102867775B true CN102867775B (zh) | 2014-12-10 |
Family
ID=47446549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110190873.XA Active CN102867775B (zh) | 2011-07-08 | 2011-07-08 | 深沟槽的填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102867775B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
| US6653203B1 (en) * | 2002-05-23 | 2003-11-25 | Taiwan Semiconductor Manufacturing Company | Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531377B2 (en) * | 2001-07-13 | 2003-03-11 | Infineon Technologies Ag | Method for high aspect ratio gap fill using sequential HDP-CVD |
-
2011
- 2011-07-08 CN CN201110190873.XA patent/CN102867775B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913140A (en) * | 1996-12-23 | 1999-06-15 | Lam Research Corporation | Method for reduction of plasma charging damage during chemical vapor deposition |
| US6653203B1 (en) * | 2002-05-23 | 2003-11-25 | Taiwan Semiconductor Manufacturing Company | Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102867775A (zh) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752190B1 (ko) | 반도체 소자의 갭필 방법 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| US8022500B2 (en) | Semiconductor device having a high aspect ratio isolation trench | |
| CN108389831A (zh) | 层间介质层的填充方法 | |
| CN102610554A (zh) | 一种提高高深宽比浅沟槽隔离填充特性的方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN102113111A (zh) | 浅沟槽隔离 | |
| CN103094202B (zh) | 半导体器件及其钨塞填充方法 | |
| CN102867775B (zh) | 深沟槽的填充方法 | |
| CN103489821B (zh) | 一种高深宽比沟槽的填充方法 | |
| CN110379705A (zh) | 第零层层间膜的制造方法 | |
| CN101325170A (zh) | 动态随机存取存储器的浅沟隔离制作方法 | |
| CN207320089U (zh) | 隔离沟槽薄膜填充结构及半导体存储器件 | |
| CN102437039A (zh) | 均匀沉积氮化硅以形成侧墙的方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| CN101192559A (zh) | 隔离沟槽的填充方法 | |
| CN102082091A (zh) | 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法 | |
| CN103367228A (zh) | 一种沟槽隔离方法 | |
| CN113224151A (zh) | 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法 | |
| CN101452905B (zh) | 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法 | |
| CN103390574B (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| CN102569158A (zh) | 半导体结构间隔离结构及其形成方法 | |
| CN102709173A (zh) | 一种改善侧墙氮化硅不同区域的厚度均匀性的方法 | |
| CN103413778A (zh) | 隔离结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |