CN103094202B - 半导体器件及其钨塞填充方法 - Google Patents
半导体器件及其钨塞填充方法 Download PDFInfo
- Publication number
- CN103094202B CN103094202B CN201110348659.2A CN201110348659A CN103094202B CN 103094202 B CN103094202 B CN 103094202B CN 201110348659 A CN201110348659 A CN 201110348659A CN 103094202 B CN103094202 B CN 103094202B
- Authority
- CN
- China
- Prior art keywords
- tungsten
- film layer
- hole
- tungsten film
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明实施例公开了一种钨塞填充方法,包括:提供基底,基底包括需填充金属钨的若干孔洞;在孔洞内形成钨种子层,钨种子层在孔洞开口的棱角处的沉积速率大于孔洞内部的沉积速率;在钨种子层上形成钨膜层,填充孔洞内部,在钨膜层的沉积过程中,采用腐蚀性物质去除孔洞开口处的金属钨,以避免在所述孔洞开口处累积钨。本发明通过在钨膜层的形成过程中采用腐蚀性物质出去孔洞开口出的金属钨,保证了在钨膜层的沉积过程中孔洞开口处不会过多的累积金属钨,进而可使钨膜层的沉积过程中孔洞开口处有足够的宽度,使金属钨能够填满孔洞,从而减小了钨塞填充过程中产生的空洞的大小,减轻了钥匙孔缺陷,提高了器件的性能。
Description
技术领域
本发明涉及半导体制造技术,更具体地说,涉及一种半导体器件及其钨塞填充方法。
背景技术
钨塞是半导体器件中很重要的结构,金属层与有源区(又称活性区)间的电性连接,以及金属层之间的电性连接均是通过钨塞来导通的,随着集成电路的大规模化和工艺的复杂化,钨塞填充工艺的发展,势必会影响集成电路的性能以及制造工艺的发展。
现有技术中金属层与有源区间的连接钨塞(简称CTW),以及金属层之间的互连钨塞(简称VIAW)的填充过程通常采用低压化学气相淀积(简称LPCVD)工艺。由于LPCVD对钨塞的填充能力十分有限,特别是对深宽比(即孔洞的深度/孔洞的宽度)较大的孔洞的填充过程,经常会出现钥匙孔(即void)缺陷,所述钥匙孔缺陷是指在填充物的孔洞入口处产生夹断现象,导致在孔洞填充无的中间出现空洞,在钨塞填充过程中,钥匙孔缺陷体现为填充的金属钨还未填满孔洞,但洞口已经被封住,从而导致钨塞连接的上下层之间不能很好的导通,甚至产生断路。
本专利发明人发现,现有技术中采用LPCVD工艺进行钨塞的填充过程,即钥匙孔缺陷的产生过程如图1-图4所示,具体的,图1为金属钨淀积之前的孔洞101的形貌,图2为淀积开始阶段的孔洞101的形貌,此时孔洞开口102的棱角103处金属钨沉积速度相对较快,开口102处被沉积的钨所阻挡,之后进入钨的大量沉积阶段,如图3所示,孔洞开口102处累积钨的速度明显加快,随着淀积过程的进行,如图4所示,导致开口迅速被封死,使后续淀积的钨不能再填充到孔洞内,从而在孔洞内形成没有被钨填充到的空洞。
在钨沉积完成后,通过扫描电子显微镜(SEM)等分析仪器可以很清楚的看到,在需要被填满的孔洞内部出现一个没有被钨填充到的空洞,即出现钥匙孔缺陷,如图4所示。
金属钨淀积完成后,再对钨进行磨抛,得到钨塞的形貌如图5所示,从图5中可以看出,金属钨并没有填满整个钨塞,而是在钨塞中间存在很大的空洞,由于该钥匙孔缺陷的存在,会导致通过钨塞连接的上下层之间的连接电阻变大,甚至出现断路情况,从而使器件的反应时间变长或器件失灵。
发明内容
本发明实施例提供一种半导体器件及其钨塞填充方法,解决了现有技术中的问题,减小了钨塞填充过程中产生的空洞的大小,减轻了钥匙孔缺陷,提高了器件的性能。
为实现上述目的,本发明实施例提供了如下技术方案:
一种钨塞填充方法,包括:
提供基底,所述基底包括需填充金属钨的若干孔洞;
在所述孔洞内形成钨种子层,所述钨种子层在孔洞开口的棱角处的沉积速率大于孔洞内部的沉积速率;
在所述钨种子层上形成钨膜层,所述钨膜层将所述孔洞内部填充,其中,在所述钨膜层的沉积过程中,采用腐蚀性物质去除孔洞开口处的金属钨,以避免在所述孔洞开口处累积金属钨。
优选的,所述腐蚀性物质具体为氟离子。
优选的,所述钨膜层的过程具体为:
在高密度等离子体化学气相淀积HDP反应腔体内,通入腐蚀性气体,通过射频的解离作用得到所述腐蚀性物质;
在进行钨膜层沉积过程的同时,采用腐蚀性物质去除所述孔洞开口出的钨膜层材料,直至完成钨膜层的沉积。
优选的,所述腐蚀性气体为CF4气体或NF3气体。
优选的,还包括,在向所述HDP反应腔体内通入所述腐蚀性气体的同时,通入适量的惰性气体,以平衡反应腔体内的压力。
优选的,形成所述钨种子层的过程具体为:
采用低压化学气相淀积LPCVD工艺在所述孔洞内形成钨种子层。
优选的,所述钨种子层的形成过程和所述钨膜层的形成过程在同一HDP反应腔体内进行。
优选的,形成所述钨膜层后还包括:
平坦化所述钨膜层表面,使所述钨膜层表面与所述基底表面齐平,得到钨塞。
优选的,所述钨塞内部填充良好,钨塞内部的钥匙孔缺陷不明显或消失。
本发明实施例还公开了一种采用以上所述的钨塞填充方法制造的半导体器件。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例的半导体器件及其钨塞填充方法,通过在钨膜层的形成过程中采用腐蚀性物质出去孔洞开口出的金属钨,保证了在钨膜层的沉积过程中孔洞开口处不会过多的累积金属钨,从而避免了在钨膜层的沉积过程中,由于孔洞开口的棱角处的沉积速率过快而导致的孔洞开口被封死的现象,进而可使钨膜层的沉积过程中孔洞开口处有足够的宽度,使金属钨能够填满孔洞,从而减小了钨塞填充过程中产生的空洞的大小,减轻了钥匙孔缺陷,提高了器件的性能。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1-图4为现有技术中钨塞填充过程的孔洞形貌示意图;
图5为现有技术中钨塞填充完成并进行磨抛后的钨塞形貌示意图;
图6为本发明实施例公开的钨塞填充方法的流程图;
图7-图10为采用本发明实施例公开的钨塞填充方法填充钨塞过程中的孔洞形貌示意图;
图11为本发明实施例中的钨塞填充完成并进行磨抛后的钨塞形貌示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,采用现有技术中LPCVD工艺填充钨塞会出现钥匙孔缺陷,即在钨塞中间会出现金属钨填充不到的空洞,从而导致被钨塞连接的上下层之间的连接电阻变大,甚至出现断路的情况,进而引起器件的反应时间变长或器件失灵。发明人研究发现,出现上述问题的原因在于,对于深宽比较大的钨塞填充过程,现有技术中LPCVD技术由于工艺本身的原因,无法避免孔洞填充过程中孔洞开口棱角处的沉积速率大于孔洞内部沉积速率的缺陷。
基于以上原因,本发明实施例提供了一种钨塞填充方法,如图6-图10所示,图6为该方法的流程图,图7-图10为各步骤的孔洞形貌的示意图。
具体的,该方法包括以下步骤:
步骤S11:提供基底,所述基底包括需填充金属钨的若干孔洞;
需要说明的是,本实施例中的基底可以包括半导体元素,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合;也可以是绝缘体上硅(SOI)。此外,半导体基底还可以包括其它的材料,例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例,但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
本领域技术人员可以理解,在半导体器件制备过程中,钨塞主要形成与金属层与有源区的电性连接过程以及金属层之间的电性连接过程,因此当制备金属层与有源区间的钨塞时,本实施例中的基底可以包括有源区、位于有源区上的金属前介质层,以及位于金属前介质层表面内的通孔(孔洞);而当制备金属层之间的的钨塞时,本实施例中的基底可以包括有源区、位于有源区上的金属层,位于金属层表面上的层间介质层,以及位于所述层间介质层表面内的通孔(孔洞)。也就是说,钨塞的作用不同,基底的结构也会发生相应的变化,本实施例中不限定基底的具体结构。
图7为金属钨淀积之前的孔洞201的形貌,一般情况下,在填充金属钨之前,需要在孔洞201的底部和侧壁内淀积一薄层金属钛,以充当钨与底层材料间的黏合剂,所述底层材料可以为有源区材料或金属层材料;之后在金属钛的表面淀积氮化钛,以充当金属钨的扩散阻挡层,正常情况下,多采用物理气相淀积的方式形成金属钛层和氮化钛层,图中标号202即表示金属钛层和氮化钛层。
步骤S12:在所述孔洞内形成钨种子层203,所述钨种子层203在孔洞开口的棱角204处的沉积速率大于孔洞内部的沉积速率;
所述钨种子层203即为大量淀积金属钨之前的初始物,如图8所示,为淀积开始阶段的孔洞201的形貌,由于孔洞开口的棱角204处比较尖锐,且钨的淀积过程中,金属钨一般会首先接触孔洞开口的棱角204区域,因此沉积到棱角204处的金属钨不容易掉落进孔洞内部,从而导致于孔洞开口的棱角204处的沉积速率大于孔洞内部的沉积速率,如果不控制棱角204处的沉积速率,则会出现现有技术中开口被封死的现象。
需要说明的是,因为钨种子层203的淀积过程比较缓慢,沉积的金属钨的量较少,该过程中不会封死孔洞开口,因此,本实施例中可采用低压化学气相淀积LPCVD工艺在所述孔洞内形成钨种子层,工艺的具体参数可与常规钨填充工艺类似,这里不再赘述。
步骤S13:参见图9和图10,在所述钨种子层上形成钨膜层206,所述钨膜层206将所述孔洞内部填充,其中,在所述钨膜层206的沉积过程中,采用腐蚀性物质去除孔洞开口处的金属钨,以避免在所述孔洞开口处累积金属钨。填充后的钨膜层的形貌如图10所示,本实施例中的钨膜层206中的钥匙孔缺陷大大减小了,甚至会消除钥匙孔缺陷。
形成钨膜层的过程即为大量淀积金属钨的过程,该过程中钨的淀积速率较快,为了避免淀积过程中孔洞开口处大量累积金属钨,而导致的开口被封死的问题,本实施例中在大量淀积金属钨的同时,刻蚀掉开口处的金属钨,保证孔洞开口处有足够的宽度,以便于在孔洞内部沉积金属钨。
具体的,该步骤中在大量淀积金属钨的同时,在反应腔体内通入腐蚀性气体,开启腔体内的射频发生装置,采用射频将所述腐蚀性气体进行解离,产生腐蚀性物质,该腐蚀性物质与金属钨发生化学反应,从而腐蚀掉孔洞开口处的金属钨,腐蚀后的孔洞开口处形成斜面205,具体形貌如图9所示。
本实施例中的步骤S13优选在高密度等离子体化学气相淀积HDP反应腔体内,可利用HDP淀积过程对高深宽比的孔洞填充效率较好的特点,同样的,步骤S12中的LPCVD过程也可以与钨膜层的淀积过程在同一HDP反应腔体内进行,只是在不同的反应过程中适当的改变反应腔体的压力环境、气体环境等反应条件即可。
具体的,本实施例中的腐蚀性气体优选为或NF3气体,具体选择可根据对氟离子的浓度要求而定,在某些情况下,NF3气体的解离程度要比CF4气体的解离程度更高一点,在淀积反应过程中氟离子可与金属钨发生化学反应,生成WF6或WF5气体,反应生成的气体可在反应完成后抽出反应腔体。
需要说明的是,为了保证钨塞的填充质量,本实施例中可在进行钨膜层206沉积过程的同时,采用腐蚀性物质去除所述孔洞开口出的钨膜层材料,直至完成钨膜层206的沉积,也就是说,在整个钨膜层的沉积过程中,均在通入腐蚀气体,只要淀积过程在进行,孔洞开口处就不会被封死,在钨膜层206淀积完成之后再一次性抽出反应腔体内的气体。
当然,本实施例中也可以根据钨塞的填充情况,适当的调整腐蚀气体的含量,甚至到填充过程的后期,不再通入腐蚀性气体,直接进行HDP过程,具体操作过程可根据钨塞的淀积情况而定,本实施例中不做过多限定。
另外,需要说明的是,为了保证反应腔体内的压力的平衡,以保持正常的反应压力,而且,为了避免反应腔体内的腐蚀性气体和腐蚀性物质的浓度太高而对腔体内部造成损伤,本实施例中在向所述HDP反应腔体内通入所述腐蚀性气体的同时,可以通入适量的惰性气体,如氩气或氦气等,所谓适量表示只需根据腔体内的压力情况和腐蚀性气体的浓度情况,对通入的惰性气体的流量进行调整即可。
在本发明其它实施例中,在形成所述钨膜层之后还包括,步骤S14:平坦化所述钨膜层表面,使所述钨膜层表面与所述基底表面齐平,得到钨塞,如图11所示。具体可采用化学机械研磨CMP工艺,去除孔洞外面的金属钨,以保证基底表面平整,由于孔洞内填满了金属钨,大大减小了钥匙孔缺陷。
需要说明的是,一般情况下,正常的HDP工艺虽然的淀积过程中存在同步淀积-刻蚀作用,但是这种淀积过程多应用于氧化硅的淀积过程,而且HDP工艺的同步淀积-刻蚀作用也只是在刻蚀氧化硅时效果明显,其过程主要是采用高能量的氩原子和因为硅片偏置被吸引到表面的反应离子轰击淀积的氧化硅表面,从而起到刻蚀氧化硅表面的作用。
而HDP工艺从未在金属的淀积过程中使用,因为若采用HDP工艺淀积金属层,高能量的氩原子等对金属表面的刻蚀作用就不明显了,还很可能影响金属表面的平整度,从而影响器件的性能。比如金属Al的淀积,由于普通的Al膜不需要填充孔洞,而且没有合适的含Al元素的气体源,因此通常采用溅射的方式形成Al膜;对于金属Cu的淀积,由于采用CVD的方式没有合适的含Cu元素的气体源,而采用溅射的方式又不能获得良好的填充,因此通常采用电镀的方式在孔洞内填充Cu。
对于钨塞的填充过程,由于有合适的W源,且W本身具有较好的填充能力,因此通常采用常规的CVD工艺即可对钨塞进行良好的填充。但是,对于深宽比较大的孔洞,常规的CVD工艺很难填满钨塞,因此,在钨塞的填充过程中,必须要去掉孔洞开口处的金属钨,否则就会出现钥匙孔现象,因此,发明人考虑,可采用腐蚀性气体与金属钨反应,从而去除孔洞开口处的金属钨,以达到良好的填充效果。
本发明实施例通过在钨膜层的形成过程中采用腐蚀性物质出去孔洞开口出的金属钨,保证了在钨膜层的沉积过程中孔洞开口处不会过多的累积金属钨,从而避免了在钨膜层的沉积过程中,由于孔洞开口的棱角处的沉积速率过快而导致的孔洞开口被封死的现象,进而可使钨膜层的沉积过程中孔洞开口处有足够的宽度,使金属钨能够填满孔洞,即所述钨塞内部填充良好,钨塞内部的钥匙孔缺陷不明显或消失,提高了器件的性能。
本发明另一实施例中还公开了采用以上实施例的钨塞填充方法制备的半导体器件,该半导体器件的钨塞填充良好,钥匙孔缺陷不明显甚至消失,大大提高的器件的导电性能和反应时间。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。而且,本发明实施例公开的填充金属钨的思想,还可以应用到其他金属的填充过程中,当采用金属填充高深宽比的孔洞时,为了避免钥匙孔现象,也可采用本实施例中的方法,只需根据金属的性质选择适当的腐蚀性气体即可,本实施例中不做详细描述。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种钨塞填充方法,其特征在于,包括:
提供基底,所述基底包括需填充金属钨的若干孔洞;
在所述孔洞内形成钨种子层,所述钨种子层在孔洞开口的棱角处的沉积速率大于孔洞内部的沉积速率;
在所述钨种子层上形成钨膜层,所述钨膜层将所述孔洞内部填充,其中,在所述钨膜层的沉积过程中,采用腐蚀性物质去除孔洞开口处的金属钨,以避免在所述孔洞开口处累积金属钨;
在整个钨膜层的沉积过程中,均在通入腐蚀气体;
所述钨膜层的过程具体为:
在高密度等离子体化学气相淀积HDP反应腔体内,通入腐蚀性气体,通过射频的解离作用得到所述腐蚀性物质;
在进行钨膜层沉积过程的同时,采用腐蚀性物质去除所述孔洞开口出的钨膜层材料,直至完成钨膜层的沉积;
在向所述HDP反应腔体内通入所述腐蚀性气体的同时,通入适量的惰性气体,以平衡反应腔体内的压力;
形成所述钨种子层的过程具体为:
采用低压化学气相淀积LPCVD工艺在所述孔洞内形成钨种子层;
所述钨种子层的形成过程和所述钨膜层的形成过程在同一HDP反应腔体内进行。
2.根据权利要求1所述的钨塞填充方法,其特征在于,所述腐蚀性物质具体为氟离子。
3.根据权利要求1所述的钨塞填充方法,其特征在于,所述腐蚀性气体为CF4气体或NF3气体。
4.根据权利要求1所述的钨塞填充方法,其特征在于,形成所述钨膜层后还包括:
平坦化所述钨膜层表面,使所述钨膜层表面与所述基底表面齐平,得到钨塞。
5.根据权利要求4所述的钨塞填充方法,其特征在于,所述钨塞内部填充良好,钨塞内部的钥匙孔缺陷不明显或消失。
6.一种采用权利要求1-5任一项所述的钨塞填充方法制造的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110348659.2A CN103094202B (zh) | 2011-11-07 | 2011-11-07 | 半导体器件及其钨塞填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110348659.2A CN103094202B (zh) | 2011-11-07 | 2011-11-07 | 半导体器件及其钨塞填充方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103094202A CN103094202A (zh) | 2013-05-08 |
CN103094202B true CN103094202B (zh) | 2016-01-20 |
Family
ID=48206615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110348659.2A Active CN103094202B (zh) | 2011-11-07 | 2011-11-07 | 半导体器件及其钨塞填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103094202B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347491B (zh) * | 2013-08-09 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 钨沉积的方法 |
CN109256358B (zh) * | 2017-07-14 | 2021-03-30 | 长鑫存储技术有限公司 | 一种导电栓塞的制备方法及具有导电栓塞的半导体器件 |
CN111244025A (zh) * | 2018-11-29 | 2020-06-05 | 北京北方华创微电子装备有限公司 | 填充方法 |
CN112750753B (zh) * | 2019-10-29 | 2022-06-03 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101635273A (zh) * | 2009-06-12 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种钨栓塞的制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7223701B2 (en) * | 2002-09-06 | 2007-05-29 | Intel Corporation | In-situ sequential high density plasma deposition and etch processing for gap fill |
US7233073B2 (en) * | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US20100072623A1 (en) * | 2008-09-19 | 2010-03-25 | Advanced Micro Devices, Inc. | Semiconductor device with improved contact plugs, and related fabrication methods |
-
2011
- 2011-11-07 CN CN201110348659.2A patent/CN103094202B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101635273A (zh) * | 2009-06-12 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种钨栓塞的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103094202A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7056827B2 (en) | Methods of filling trenches using high-density plasma deposition (HDP) | |
CN103400800B (zh) | Bosch刻蚀方法 | |
CN103094202B (zh) | 半导体器件及其钨塞填充方法 | |
CN103390581A (zh) | 硅通孔刻蚀方法 | |
CN109755252A (zh) | 一种存储器件及其制造方法 | |
US8227340B2 (en) | Method for producing a copper connection between two sides of a substrate | |
CN112420716B (zh) | 一种半导体器件及其制备方法 | |
EP3166134A1 (en) | Conductive plug structure and fabrication method thereof | |
CN103928396A (zh) | 扩大沟槽开口的方法 | |
TW202040653A (zh) | 半導體裝置的形成方法 | |
CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
CN102610554A (zh) | 一种提高高深宽比浅沟槽隔离填充特性的方法 | |
CN104701161B (zh) | 一种沟槽型肖特基二极管的制备工艺方法 | |
CN110867408A (zh) | 沟槽的填充方法 | |
CN103915369A (zh) | 沟槽填充方法 | |
US20090137094A1 (en) | Method of filling a trench in a substrate | |
CN106548977B (zh) | 一种空气隙结构的制造方法 | |
CN112909005A (zh) | 一种三维存储器及其制备方法 | |
CN104347490B (zh) | 硅通孔填充的方法 | |
CN102592992A (zh) | 一种高掺杂磷硅玻璃薄膜的制备方法 | |
CN111883417A (zh) | 一种三维存储器的制造方法 | |
US20030224609A1 (en) | Method of rounding a top corner of trench | |
WO2009090520A1 (en) | High aspect ratio holes or trenches | |
CN114023690A (zh) | 半导体器件及其制备方法 | |
CN103000519B (zh) | 去除超级结高压器件外延沉积过程中产生的硅脊的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |