CN104347491B - 钨沉积的方法 - Google Patents

钨沉积的方法 Download PDF

Info

Publication number
CN104347491B
CN104347491B CN201310347388.8A CN201310347388A CN104347491B CN 104347491 B CN104347491 B CN 104347491B CN 201310347388 A CN201310347388 A CN 201310347388A CN 104347491 B CN104347491 B CN 104347491B
Authority
CN
China
Prior art keywords
tungsten
metal
deposition
layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310347388.8A
Other languages
English (en)
Other versions
CN104347491A (zh
Inventor
成鑫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310347388.8A priority Critical patent/CN104347491B/zh
Publication of CN104347491A publication Critical patent/CN104347491A/zh
Application granted granted Critical
Publication of CN104347491B publication Critical patent/CN104347491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种钨沉积的方法，包括：1）在硅片上，淀积一层介质膜；2）由光刻工艺对介质膜进行图形定义，并在定义好图形的介质膜表面、定义的图形的侧壁和底部沉积一层金属黏附层，然后，在金属黏附层表面沉积一层金属阻挡层；3）将硅片传输到反应腔体A中，在金属阻挡层表面上沉积金属钨，并使金属钨达到指定厚度；4）将硅片传输到刻蚀腔体B中，进行刻蚀工艺；5）再将硅片传输到反应腔体A中，进行进一步金属钨沉积。本发明避免了由于过度的沉积金属钨厚度而带来的一系列工艺问题，在简化流程、节约成本的同时，保证了器件的性能。

Description

钨沉积的方法
技术领域
本发明涉及一种半导体集成电路中的金属沉积方法，特别是涉及一种钨沉积的方法。
背景技术
在半导体集成电路制造中，多层金属化技术产生了数以十亿计的金属通孔，这些电通孔通常以金属作为联接，以便在两层金属之间形成电通路；另一方面，接触电通孔的技术还被广泛应用于硅器件和第一层金属之间的联接。金属钨由于其良好的热稳定性、抗电迁移性和沉积工艺的简便性而作为通孔联接的不二材料。
常规的钨生长技术是一种化学气相沉积法技术。半导体产业制造中，钨金属的生长衬底一般为所谓的金属阻挡层（barrier layer），通常为氮化钛或氮化钽（TiN或TaN），由于六氟化钨（WF6）具有很强的腐蚀性，在引入WF6之前，通常会通入一定量的硅烷（SiH4），对衬底的TiN或TaN加以保护；继而再在WF6和SiH4气体流量为2：1的情况下，形成一层150埃左右的种子层（nucleation layer），反应方程式如下所示。
3SiH4+4WF6→4W+3SiF4+12HF
技术上要求该种子层的外观形貌是均匀分布的，以期得到质量好的钨金属层；种子层生长完后，再用WF6为钨的源材料，在热辅助的条件下，通入氢气（H2），通过H2和WF6的还原反应，生成钨金属层，如下方程式所示。
WF6+3H2→W+6HF
由于金属钨的作用是作为金属之间的联接或硅器件和第一层金属之间的联接，这就要求金属钨沉积的制程具有良好的台阶覆盖性，以防止在金属钨内部形成空洞（Void）或细缝（seam）。理论上讲，金属钨的沉积厚度通常是由金属层之间联接通孔（VIA hole）或金属和硅器件之间联接的通孔（contact hole）的直径决定的，越大的通孔直径就需要越厚的金属钨沉积，以满足金属钨填充的需求。对于常规的金属通孔联接，金属钨的厚度一般不超过8000埃，而且随着器件特征尺寸的缩小，这个厚度也会随着进一步降低。由于金属钨沉积的厚度是较小，对下底的硅片的正应力在可控的范围之内，因此，在传统的金属钨沉积中，不会碰到由于应力过大导致的工艺问题。
然而，对于一些特色工艺，如用金属钨做硅通孔（Through Silicon VIA）的应用中，由于下底形貌的通孔的特征直径很大（达到微米级别），要求沉积很厚的金属钨以完成通孔的填充，如果一次性沉积金属钨以完成通孔填充的话，很有可能由于过度的金属钨沉积带来很大的拉应力（tensile stress），从而导致硅片严重变形，严重时甚至导致碎片。因此，人们通常的做法是选择部分沉积/刻蚀/再沉积的方式或这种方式的循环使用以完成深通孔的填充。然而，这种方法流程过于复杂，机台占用时间过于冗长，成本上太过昂贵。
发明内容
本发明要解决的技术问题是提供一种钨沉积的方法。本发明能满足特殊应用中金属钨沉积的需求，而且操作简单，成本低。
为解决上述技术问题，本发明的钨沉积的方法，包括步骤：
（1）在硅片上，淀积一层介质膜；
（2）由光刻工艺对介质膜进行图形定义，并在定义好图形的介质膜表面、定义的图形的侧壁和底部沉积一层金属黏附层，然后，在金属黏附层表面沉积一层金属阻挡层；
（3）将沉积好金属黏附层和金属阻挡层的硅片传输到反应腔体A中，在金属阻挡层表面上沉积金属钨，并使金属钨达到指定厚度；
（4）将沉积了金属钨的硅片传输到刻蚀腔体B中，进行刻蚀工艺；
（5）再将经步骤（4）刻蚀后的硅片传输到反应腔体A中，对步骤（2）定义的图形进行进一步的金属钨沉积。
所述步骤（1）中，淀积的方法包括：亚大气压化学气相沉积法、等离子增强化学气相沉积法、高密度等离子化学气相沉积法或类似的方法。介质膜的材质包括：二氧化硅、掺杂的二氧化硅或由二氧化硅与掺杂的二氧化硅构成的组合材质。
其中，掺杂的二氧化硅中，掺杂元素包括：磷、硼、氟、碳或它们的组合。
由二氧化硅与掺杂的二氧化硅构成的组合材质，可由以下方法制备得到：在不掺杂的二氧化硅上沉积掺杂的二氧化硅，或在掺杂的二氧化硅上沉积不掺杂的二氧化硅，或它们的重复循环沉积组合所形成的组合材质。
所述步骤（2）中，图形是任何能进行金属钨填充的图形，包括：通孔或沟槽等；金属黏附层的材质包括：钛或钽；金属黏附层的厚度为100～2000埃；金属阻挡层的材质包括：氮化钛或氮化钽；金属阻挡层的厚度为100～1000埃；金属黏附层和金属阻挡层的沉积方法均为物理气相沉积法。
所述步骤（3）中，沉积的方法包括：化学气相沉积法；反应腔体A中的反应步骤包括：
1）在反应腔体A中，引入硅烷（SiH4）气体，对金属阻挡层进行表面处理；
2）利用六氟化钨（WF6）和硅烷的热分解反应，在经过硅烷处理的金属阻挡层表面沉积金属钨，从而完成金属钨种子层的沉积；
3）利用六氟化钨和氢气的还原反应，在金属钨种子层表面上沉积第二金属钨层。
其中，步骤1）中，硅烷的流量为5～50毫升/分钟，反应腔体A的压力为500豪托～5托；表面处理的时间为3～20秒。
步骤2）中，硅烷和六氟化钨的流量体积比为0.3：1～2：1，热分解反应中的反应腔体A的压力为500豪托～5托，沉积的时间为5～20秒；金属钨种子层的厚度为100～500埃。
步骤3）中，六氟化钨和氢气的流量体积比1:3～1:15，还原反应中的反应腔体A的压力为5～12托。
步骤1）～3）中，反应腔体A的温度为300～475摄氏度。
所述步骤（3）的第二金属钨达到指定厚度中，指定厚度至少大于步骤（2）定义的图形的特征尺寸的一半（如通孔半径）。
所述步骤（4）中，刻蚀工艺包括：对金属钨、金属阻挡层和金属黏附层进行刻蚀，且刻蚀结束后，必须要将介质膜的表面裸露出来。其中，刻蚀工艺中的条件为：刻蚀气体为SF6/O2的体积比为1：1.5～1：3.5，还可掺入一定量的惰性气体【包括：氩气（Argon）或氦气（helium）】，惰性气体的流量为300～2000毫升/分钟，刻蚀腔体B的压力为5～20豪托，偏置射频功率（biasRF）为10～50瓦特。优选地，将金属钨、金属阻挡层和金属黏附层经一步刻蚀去除。
所述步骤（5）中，进一步金属钨的沉积的步骤可按照上述步骤（3）进行。
本发明的钨沉积的方法，还可将步骤（3）～（5）进行循环，以完成步骤（2）中所定义的图形中的钨填充，循环的次数可为1～10次。
本发明公示了一种金属钨的生长方法，满足了特殊应用中金属钨填充的需求，对于微米级通孔等特殊图形的填充有一定的指导意义。该方法避免了由于过度的沉积金属钨厚度而带来的一系列工艺问题，在简化流程、节约成本的同时，保证了器件的性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是沉积金属黏附层和金属阻挡层后的示意图；
图2是对金属阻挡层表面进行硅烷处理的示意图；
图3是金属钨种子层沉积后的示意图；
图4是第二金属钨层沉积后的示意图；
图5是金属钨刻蚀后的示意图；
图6是金属钨第二次沉积的示意图；
图7是本发明的金属钨沉积的流程图。
图中附图标记说明如下：
1为硅片，2为介质膜，21为定义的图形，3为金属黏附层，4为金属阻挡层，5为金属钨种子层，6为第二金属钨层，7为空洞，8为填充好图形的钨层，A为通孔直径或任何待填充图形的特征尺寸。
具体实施方式
本发明的钨沉积的方法，包括步骤：
（1）在硅片1上，采用亚大气压化学气相沉积法、等离子增强化学气相沉积法、高密度等离子化学气相沉积法或类似的方法淀积一层介质膜2；
其中，介质膜2的材质包括：二氧化硅、掺杂的二氧化硅或由二氧化硅与掺杂的二氧化硅构成的组合材质。该掺杂元素包括：磷、硼、氟、碳或它们的组合。
由二氧化硅与掺杂的二氧化硅构成的组合材质，可由以下方法制备得到：在不掺杂的二氧化硅上沉积掺杂的二氧化硅，或在掺杂的二氧化硅上沉积不掺杂的二氧化硅，或它们的重复循环沉积组合所形成的组合材质。
（2）由光刻工艺（图中未画出）对介质膜2进行图形21定义，该图形21是任何能进行金属钨填充的图形，包括：通孔或沟槽等，并采用物理气相沉积法在定义好图形21的介质膜2表面、定义的图形21的侧壁和底部沉积一层厚度为100～2000埃的钛或钽作为金属黏附层3，然后，再采用物理气相沉积法在金属黏附层3表面沉积一层厚度为100～1000埃的氮化钛或氮化钽作为金属阻挡层4（如图1所示）；
（3）将沉积好金属黏附层3和金属阻挡层4的硅片1传输到温度为300～475摄氏度的反应腔体A中，采用化学气相沉积法等方法在金属阻挡层4表面上沉积金属钨，并使金属钨达到指定厚度，该指定厚度至少大于步骤（2）定义的图形的特征尺寸的一半（如通孔半径）；
其中，反应腔体A中的反应步骤包括：
1）在压力为500豪托～5托的反应腔体A中，引入流量为5～50毫升/分钟的硅烷（SiH4）气体，对金属阻挡层4进行表面处理3～20秒（如图2所示）；
2）利用流量体积比为0.3：1～2：1的硅烷和六氟化钨（WF6）在压力为500豪托～5托的反应腔体A中的热分解反应，在经过硅烷处理的金属阻挡层4表面沉积（沉积的时间为5～20秒）金属钨，从而完成厚度为100～500埃的金属钨种子层5沉积（如图3所示）；
3）利用流量体积比1:3～1:15的六氟化钨和氢气在压力为5～12托的反应腔体A中的还原反应，在金属钨种子层2表面上沉积第二金属钨层6。该步骤中，还原反应时间或沉积时间由所需厚度定义。
步骤3）中，由于金属钨在通孔或沟槽等待填充金属钨的任何图形21的顶部拐角处的沉积速率比其他地方的沉积速率快，因而，在沉积后，会在图形21中间留有一个空洞7（如图4所示）；
（4）将沉积了金属钨并留有空洞7的硅片1传输到刻蚀腔体B中，进行刻蚀工艺，即对金属钨、金属阻挡层4和金属黏附层3进行刻蚀，且刻蚀结束后，必须要将介质膜2的表面裸露出来（如图5所示）。
其中，刻蚀工艺中的条件为：刻蚀气体为SF6/O2的体积比为1：1.5～1：3.5，还可掺入一定量的惰性气体【包括：氩气或氦气】，惰性气体的流量为300～2000毫升/分钟，刻蚀腔体B的压力为5～20豪托，偏置射频功率（bias RF）为10～50瓦特。
优选地，将金属钨、金属阻挡层4和金属黏附层3经一步刻蚀去除。
（5）可按照上述步骤（3）的操作进行，再将图5所示的硅片传输到反应腔体A中，对经步骤（4）刻蚀后的表面进行进一步的金属钨沉积，即对图5所示的表面（步骤（2）定义的图形21）进行进一步的金属钨沉积（如图6所示）。
步骤（5）中，利用金属钨在介质膜2表面几乎不沉积，在图形21内部的金属钨表面沉积的特性，对图形21进行填充。
另外，上述钨沉积的方法，还可将步骤（3）～（5）进行循环，以完成步骤（2）中所定义的图形21中的钨填充（如图6所示的钨层8），即指定图形21的填充可以由在反应腔体A中沉积，然后，在刻蚀腔体B中刻蚀，再到反应腔体A中沉积这样的顺序或这样顺序的循环使用完成。这种沉积刻蚀的循环使用的次数可根据技术要求和填充结果加以决定，如循环的次数可为1～10次，具体实施的流程图如图7所示。
本发明的方法能满足特殊应用中金属钨沉积的需求，简化了流程，节约成本。

Claims (10)

1.一种钨沉积的方法，其特征在于，包括步骤：
(1)在硅片上，淀积一层介质膜；
(2)由光刻工艺对介质膜进行图形定义，并在定义好图形的介质膜表面、定义的图形的侧壁和底部沉积一层金属黏附层，然后，在金属黏附层表面沉积一层金属阻挡层；
(3)将沉积好金属黏附层和金属阻挡层的硅片传输到反应腔体A中，在金属阻挡层表面上沉积金属钨，并使金属钨达到指定厚度；
(4)将沉积了金属钨的硅片传输到刻蚀腔体B中，进行刻蚀工艺；刻蚀工艺包括：对金属钨、金属阻挡层和金属黏附层进行刻蚀，且刻蚀结束后，必须要将介质膜的表面裸露出来；
(5)再将经步骤(4)刻蚀后的硅片传输到反应腔体A中，对步骤(2)定义的图形进行进一步的金属钨沉积。
2.如权利要求1所述的方法，其特征在于：所述步骤(1)中，淀积的方法包括：亚大气压化学气相沉积法、等离子增强化学气相沉积法或高密度等离子化学气相沉积法；
介质膜的材质包括：二氧化硅、掺杂的二氧化硅或由二氧化硅与掺杂的二氧化硅构成的组合材质；
其中，掺杂的二氧化硅中，掺杂元素包括：磷、硼、氟、碳或它们的组合；
由二氧化硅与掺杂的二氧化硅构成的组合材质，由以下方法制备得到：在不掺杂的二氧化硅上沉积掺杂的二氧化硅，或在掺杂的二氧化硅上沉积不掺杂的二氧化硅，或它们的重复循环沉积组合所形成的组合材质。
3.如权利要求1所述的方法，其特征在于：所述步骤(2)中，图形是能进行金属钨填充的图形，包括：通孔或沟槽；
金属黏附层的材质包括：钛或钽；金属黏附层的厚度为100～2000埃；
金属阻挡层的材质包括：氮化钛或氮化钽；金属阻挡层的厚度为100～1000埃；
金属黏附层和金属阻挡层的沉积方法均为物理气相沉积法。
4.如权利要求1所述的方法，其特征在于：所述步骤(3)中，沉积的方法包括：化学气相沉积法；
反应腔体A中的反应步骤包括：
1)在反应腔体A中，引入硅烷气体，对金属阻挡层进行表面处理；
2)利用六氟化钨和硅烷的热分解反应，在经过硅烷处理的金属阻挡层表面沉积金属钨，从而完成金属钨种子层的沉积；
3)利用六氟化钨和氢气的还原反应，在金属钨种子层表面上沉积第二金属钨层。
5.如权利要求4所述的方法，其特征在于：所述步骤1)中，硅烷的流量为5～50毫升/分钟，反应腔体A的压力为500豪托～5托；表面处理的时间为3～20秒；
步骤2)中，硅烷和六氟化钨的流量体积比为0.3：1～2：1，热分解反应中的反应腔体A的压力为500豪托～5托，沉积的时间为5～20秒；金属钨种子层的厚度为100～500埃；
步骤3)中，六氟化钨和氢气的流量体积比1:3～1:15，还原反应中的反应腔体A的压力为5～12托；
步骤1)～3)中，反应腔体A的温度为300～475摄氏度。
6.如权利要求1所述的方法，其特征在于：所述步骤(3)的第二金属钨达到指定厚度中，指定厚度至少大于步骤(2)定义的图形的特征尺寸的一半。
7.如权利要求1所述的方法，其特征在于：所述步骤(4)中，刻蚀工艺中的条件为：刻蚀气体为SF6/O2的体积比为1：1.5～1：3.5，还掺入惰性气体，惰性气体的流量为300～2000毫升/分钟，刻蚀腔体B的压力为5～20豪托，偏置射频功率为10～50瓦特；惰性气体包括：氩气或氦气。
8.如权利要求7所述的方法，其特征在于：所述刻蚀工艺为将金属钨、金属阻挡层和金属黏附层经一步刻蚀去除。
9.如权利要求1所述的方法，其特征在于：所述步骤(5)中，进一步的金属钨沉积的步骤按照步骤(3)进行。
10.如权利要求1所述的方法，其特征在于：所述钨沉积的方法，还将步骤(3)～(5)进行循环，以完成步骤(2)中所定义的图形中的钨填充；
循环的次数为1～10次。
CN201310347388.8A 2013-08-09 2013-08-09 钨沉积的方法 Active CN104347491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310347388.8A CN104347491B (zh) 2013-08-09 2013-08-09 钨沉积的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310347388.8A CN104347491B (zh) 2013-08-09 2013-08-09 钨沉积的方法

Publications (2)

Publication Number Publication Date
CN104347491A CN104347491A (zh) 2015-02-11
CN104347491B true CN104347491B (zh) 2017-06-06

Family

ID=52502821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310347388.8A Active CN104347491B (zh) 2013-08-09 2013-08-09 钨沉积的方法

Country Status (1)

Country Link
CN (1) CN104347491B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN109256358B (zh) * 2017-07-14 2021-03-30 长鑫存储技术有限公司 一种导电栓塞的制备方法及具有导电栓塞的半导体器件
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
CN114293253A (zh) * 2021-12-03 2022-04-08 威镝精工科技(苏州)有限责任公司 一种可用于x射线准直器的金属钨管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5833817A (en) * 1996-04-22 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
CN1397993A (zh) * 2001-06-19 2003-02-19 联华电子股份有限公司 栓塞金属层的形成方法
CN102005405A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 钨栓塞的制造方法
CN102044484A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件上的钨塞制造方法
CN102054758A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 钨栓塞的形成方法
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5833817A (en) * 1996-04-22 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
CN1397993A (zh) * 2001-06-19 2003-02-19 联华电子股份有限公司 栓塞金属层的形成方法
CN102005405A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 钨栓塞的制造方法
CN102044484A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件上的钨塞制造方法
CN102054758A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 钨栓塞的形成方法
CN103094202A (zh) * 2011-11-07 2013-05-08 无锡华润上华科技有限公司 半导体器件及其钨塞填充方法

Also Published As

Publication number Publication date
CN104347491A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347491B (zh) 钨沉积的方法
US11342216B2 (en) Cyclical deposition method and apparatus for filling a recess formed within a substrate surface
US6967405B1 (en) Film for copper diffusion barrier
KR100829653B1 (ko) 반도체장치 및 그 제조방법
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
US20030036280A1 (en) Low dielectric constant etch stop films
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
CN101449365A (zh) 成膜方法、成膜装置及存储介质以及半导体装置
JPH03202471A (ja) 堆積膜形成法
WO2014137609A1 (en) Controlled air gap formation
JPH08148563A (ja) 半導体装置の多層配線構造体の形成方法
CN103547704A (zh) 用于在衬底上沉积一个或者多个多晶硅层的方法
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
KR20010033959A (ko) 불소 첨가 탄소막으로 이루어지는 절연막을 구비하는반도체 디바이스 및 그 제조 방법
CN101459121B (zh) 通孔及通孔形成方法
JPH0225568A (ja) 微細孔の金属穴埋め方法
US20200190664A1 (en) Methods for depositing phosphorus-doped silicon nitride films
CN1221017C (zh) 改进的氟掺杂二氧化硅薄膜
JPH0714826A (ja) 薄膜形成装置
KR19990045603A (ko) 티탄막 형성방법
TW202231914A (zh) 鎢膜形成期間減少氮化鈦蝕刻之方法
US20020090834A1 (en) Method for depositing silicon dioxide on a substrate surface using hexamethyldisiloxane (HMDSO) as a precursor gas
JP2001196365A (ja) 成膜方法、成膜装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant