CN102044484A - 半导体器件上的钨塞制造方法 - Google Patents

半导体器件上的钨塞制造方法 Download PDF

Info

Publication number
CN102044484A
CN102044484A CN200910197666XA CN200910197666A CN102044484A CN 102044484 A CN102044484 A CN 102044484A CN 200910197666X A CN200910197666X A CN 200910197666XA CN 200910197666 A CN200910197666 A CN 200910197666A CN 102044484 A CN102044484 A CN 102044484A
Authority
CN
China
Prior art keywords
layer
titanium
vapor deposition
tungsten
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910197666XA
Other languages
English (en)
Inventor
杨瑞鹏
聂佳相
孔祥涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910197666XA priority Critical patent/CN102044484A/zh
Publication of CN102044484A publication Critical patent/CN102044484A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件上的钨塞制造方法，该方法包括：在半导体器件的层间介质层上光刻得到通孔；在通孔上沉积第一钛层；在第一钛层上表面采用氮化方法生长氮化钛层后，沉积第二钛层；在第二钛层上进行钨沉积，形成钨塞后，对形成的钨塞进行抛光，直到层间介质层的上表面。本发明提供的方法解决了所制造的钨塞具有缝隙的问题。

Description

半导体器件上的钨塞制造方法
技术领域
本发明涉及半导体制造技术，特别涉及一种半导体器件上的钨塞制造方法。
背景技术
目前，在半导体器件的制程后段工艺中，也就是在半导体器件层形成之后，需要在半导体器件之上形成金属互连层，每层金属互连层包括金属互连线和层间介质层(ILD)，这就需要对上述层间介质层制造通孔，然后在通孔中沉积金属，沉积的金属即为金属互连线。通常，钨被用来作为沉积通孔填充薄膜及在第一金属互连层和半导体器件上的硅化物接触之间作为填充物使用。
当采用钨填充层间介质层中的通孔，实现上下层金属互连层之间的电连通时，为了防止钨扩散进入绝缘层，更好地限制在通孔内，一般采用钛(Ti)和氮化钛(TiN)的叠层结构，作为钨和层间介质层之间的阻挡膜。其中，Ti和层间介质层具有很好的粘附性，而TiN在进行钨沉积时具有很好的阻挡性，防止钨沉积时扩散到层间介质层上。
图1a～图1e为现有技术中钨塞制作方法过程的剖面结构图，参考这个钨塞制作方法过程的剖面结构图，对钨塞制作方法进行详细说明。
步骤一，如图1a所示，在层间介质层100上光刻得到通孔101。
在本步骤中，层间介质层100为硅的氧化物，如二氧化硅，一般在半导体器件上采用化学气相沉积工艺及抛光工艺得到；然后，在层间介质层100上涂覆光刻胶层，通过曝光显影将通孔图形图案化到光刻胶层后，以图案化的光刻胶层为掩膜刻蚀层间介质层100，得到通孔101。
在本步骤中，层间介质层下方为下层的金属互连层或半导体器件的器件层(在图中未画出)。
步骤二，如图1b所示，在通孔101上沉积第一钛层102。
在本步骤中，采用的是金属物理气相沉积工艺沉积第一钛层102，使得第一钛层102衬垫于通孔101的底部及侧壁上，作为后续沉积到通孔101中的钨限制在通孔101当中的粘合剂。也就是说，将图1a所示的结构放入第一机台的第一气相沉积腔(物理反应，在物理气相沉积腔)中，进行第一钛层102的沉积。
在本步骤中，一般沉积的第一钛层102厚度为100埃～200埃之间。
步骤三，如图1c所示，在第一钛层102上表面沉积一薄层氮化钛103。
在本步骤中，沉积一薄层氮化钛103采用金属有机物(MOCVD)工艺进行，充当了后续沉积到通孔101中的钨的扩散阻挡层。在第一机台的第二气相沉积腔(化学反应，在化学气相沉积腔)中，进行氮化钛103的沉积。
在本步骤中，一般沉积的氮化钛层103的厚度为5埃～10埃。
步骤四，如图1d所示，在薄层氮化钛103上表面沉积钨，钨填满通孔101后，形成钨塞104。
在本步骤中，沉积钨采用的方法为：将图1c所示的结构从第一机台的第二气相沉积腔中取出，放入第二机台的第三气相沉积腔中(化学气相沉积腔)，然后在第二气相沉积腔中通入四氢化硅气体(SiH4)和氟化钨(WF6)，这两种气体在该第二机台的第三气相沉积腔中反应后得到钨沉积到薄层氮化钛103上表面，反应得到的氟化硅(SiF4)以及氟化氢(HF)被排出该第二机台的第三气相沉积腔。
步骤五，如图1e所示，对形成的钨塞进行抛光，直到层间介质层100的上表面。
在进行上述过程中，分别使用了两个机台三个气相沉积腔，这是因为，一个机台一般只能完成两种不同气相沉积类型的沉积工艺，所以当要进行第三种不同气相沉积类型的沉积工艺时，就需要两个机台，半制成的半导体器件需要在这两个机台之间进行转移，增加了制成钨塞的步骤且增加了成本。
上述这个过程虽然可以得到钨塞，但是得到的钨塞却存在缝隙。这是因为，在步骤二和步骤三进行了两次气相沉积过程，依次在通孔101中沉积第一钛层102和薄层氮化钛103，由于通孔101的特征尺寸(CD)比较小，所以就会出现台阶覆盖问题，即在通孔101的中间靠上部位出现台阶，如图1c所示的结构；在进行后续沉积钨的过程中，由于通孔101的台阶覆盖，就会在通孔101的中间靠下部位出现缝隙，如图1d所示的结构。
具有缝隙的钨塞在作为金属互连线进行电连通时，就会增大接触电阻，并且在步骤五的抛光过程中造成研磨浆对钨塞的侵蚀，严重影响半导体器件的性能。随着半导体技术的发展，半导体器件的CD越来越小，通孔101的CD也越来越小，那么得到的具有缝隙的钨塞对半导体器件的性能影响也就越大。
发明内容
有鉴于此，本发明提供一种半导体器件上的钨塞制造方法，该方法能够解决所制造的钨塞具有缝隙的问题。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种半导体器件上的钨塞制造方法，该方法包括：
在半导体器件的层间介质层上光刻得到通孔；
在通孔上沉积第一钛层；
在第一钛层上表面采用氮化方法生长氮化钛层后，沉积第二钛层；
在第二钛层上进行钨沉积，形成钨塞后，对形成的钨塞进行抛光，直到层间介质层的上表面。
所述沉积得到的第一钛层厚度为100埃～200埃。
将所述半导体器件放入第一机台的第一气相沉积腔中，所述采用氮化方法生长氮化钛层的过程为：
在第一气相沉积腔中通入氮气。
所述通入氮气的时间为5秒～60秒，流量为20毫升每分钟～80毫升每分钟，第一气相沉积腔设置的压力为10毫托～20毫托，生长的氮化钛为5埃～10埃。
在所述沉积第一钛层时将所述半导体器件放入第一机台的第一气相沉积腔中。
所述沉积第二钛层的方法为：
在第一机台的第一气相沉积腔内在氮化钛层上沉积第二钛层。
所述在第二钛层上进行钨沉积的方法为：
将半导体器件从第一机台的第一气相沉积腔内转移到第一机台的第二气相沉积腔内，在第一机台的第二气相沉积腔内通入氟化硅WF6，与所述沉积得到的第二钛层反应，得到钨后沉积到所述氮化钛层上表面，得到氟化钛气体排出第一机台的第二气相沉积腔。
所述沉积第二钛层的厚度10埃～50埃。
所述在通入氟化硅WF6时，第一机台的第二气相沉积腔的温度为300摄氏度～400摄氏度，通入的流量为150毫升每分钟～400毫升每分钟。
由上述技术方案可见，本发明提供的方法将现有技术步骤三的沉积氮化钛过程替换为对第一钛层的氮化生长过程，从而在第一钛层上表面得到氮化钛，然后后续再沉积钨以及抛光的步骤，采用在氮化钛上直接再沉积第二钛层后，在气相沉积腔中直接通入WF6，与第二钛层反应，得到钨后沉积，得到氟化钛气体排出第二气相沉积腔。由于本发明不像现有技术那样两次采用气相沉积的方法依次在CD尺寸小的通孔内沉积第一钛层和氮化钛层，而只是为一次气相沉积第一钛层过程，所以在通孔内不会出现台阶覆盖问题，在后续在通孔内沉积钨时也不会出现缝隙，所以该方法解决了所制造的钨塞具有缝隙的问题。由于整个钨塞的制造过程只需要两种不同沉积工艺(物理气相沉积工艺和化学气相沉积工艺)，所以可以在一个机台上的两个不同气相沉积腔中完成整个操作过程，节省了钨塞制造的步骤以及节省了制造钨塞的成本。
附图说明
图1a～图1e为现有技术中钨塞制作方法过程的剖面结构图；
图2a～图2e为本发明提供的钨塞制作方法过程的剖面结构图；
图3为本发明提供的钨塞制作方法流程图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
采用现有技术的方法制造钨塞出现缝隙的原因为：在步骤二和步骤三进行了两次气相沉积过程，依次在通孔101中沉积第一钛层102和薄层氮化钛103，同时由于通孔101的CD比较小，也就是开口比较小，当进行气相沉积时，都是自上而下的，所以在通孔101开口处的气相沉积速度会明显小于通孔中间靠上部位的气相沉积速度，在通孔101的中间靠上部位出现台阶，也就是会出现台阶覆盖现象。在通孔中进行后续沉积钨的过程中，由于通孔101的台阶覆盖现象，使得台阶覆盖下方的通孔体积大于台阶覆盖上方的通孔体积，而沉积钨的过程也是自上而下的，这就会使得台阶覆盖下方的通孔101中无法完全沉积满钨，出现缝隙。
因此，解决这个问题的关键就是避免在通孔101中出现台阶覆盖现象，采用的技术方案就是在沉积钨之前减少气相沉积过程，即将步骤三的沉积氮化钛过程替换为对第一钛层的氮化生长过程，从而在第一钛层上表面得到氮化钛，然后后续再沉积钨以及抛光的步骤，采用在氮化钛上直接再沉积第二钛层后，在气相沉积腔中直接通入WF6，与第二钛层反应，得到钨后沉积，得到氟化钛气体排出第二气相沉积腔。由于本发明不像现有技术那样两次采用气相沉积的方法依次在CD尺寸小的通孔内沉积第一钛层和氮化钛层，而只是为一次气相沉积第一钛层过程，所以在通孔内不会出现台阶覆盖问题，在后续在通孔内沉积钨时也不会出现缝隙。由于整个钨塞的制造过程只需要两种不同沉积工艺(物理气相沉积工艺和化学气相沉积工艺)，所以可以在一个机台上的两个不同气相沉积腔中完成整个操作过程，而不像现有技术那样需要在两个机台的三个不同气相沉积腔中完成整个操作过程，节省了钨塞制造的步骤以及节省了制造钨塞的成本。
按照本发明提供的方法制造的钨塞在作为金属互连线进行电连通时，就不会增大接触电阻，并且在后续钨塞的抛光过程中也不会造成研磨浆对钨塞的侵蚀，不会影响所制成的半导体器件的性能。
参考图2a～图2e所示的本发明提供的钨塞制作方法过程的剖面结构图，对钨塞制作方法进行详细说明。
图3为本发明提供的钨塞制作方法流程图，其具体步骤为：
步骤301，如图2a所示，在层间介质层100上光刻得到通孔101。
在本步骤中，层间介质层100为硅的氧化物，如二氧化硅，一般在半导体器件上采用化学气相沉积工艺及抛光工艺得到；然后，在层间介质层100上涂覆光刻胶层，通过曝光显影将通孔图形图案化到光刻胶层后，以图案化的光刻胶层为掩膜刻蚀层间介质层100，得到通孔101。
步骤302，如图2b所示，在通孔101上沉积第一钛层102。
在本步骤中，采用的是物理气相沉积工艺沉积第一钛层102，使得第一钛层102衬垫于通孔101的底部及侧壁上，作为后续沉积到通孔101中的钨限制在通孔101当中的粘合剂。也就是说，将图2a所示的结构放入第一机台的第一气相沉积腔(物理反应，采用的为物理气相沉积腔)中，进行第一钛层102的沉积。
在本步骤中，一般沉积的第一钛层102厚度为100埃～200埃之间。
步骤301和步骤302所述的过程和现有技术的步骤一和步骤二相同。
步骤303，如图2c所示，在第一钛层102上表面采用氮化方法生长出一薄层氮化钛203。
在本步骤中，采用氮化方法生长一薄层氮化钛203的过程为：在第一机台的第一气相沉积腔中通入氮气，通入的时间为5秒～60秒，流量为20毫升每分钟～80毫升每分钟，第一机台的第一气相沉积腔设置的压力为10毫托～20毫托，生长的薄层氮化钛203为5埃～10埃。
步骤304，在薄层氮化钛203上沉积第二钛层；
在本步骤中，沉积的过程和步骤301所述的过程相同，并都是在第一机台的第一气相沉积腔中完成；
在本步骤中，沉积第二钛层时，沉积的厚度为10埃～50埃；
由于沉积第一钛层，对第一钛层氮化以及沉积第二钛层的过程都为物理气相沉积过程，所以可以在同一机台的同一气相反应腔内完成；
步骤305，将步骤304形成的结构从第一机台的第一气相沉积腔转移到第一机台的第二气相反应腔中，在第一机台的第二气相反应腔通入WF6，然后与第二钛层反应，得到钨后沉积到薄层氮化钛203上表面，得到氟化钛气体排出第一机台的第二气相反应腔，钨填满通孔101后，形成钨塞204，如图2d所示；
本步骤中，在通入WF6时，第一机台的第二气相反应腔(化学反应，在化学气相沉积腔)的温度为300摄氏度～400摄氏度，通入的流量为150毫升每分钟～400毫升每分钟。
步骤306，如图2e所示，对形成的钨塞204进行抛光，直到层间介质层100的上表面。
从图1e和图2e所示的剖面结构对比可以看出，采用本发明提供的方法制造钨塞，钨塞中没有缝隙，而采用现有技术提供的方法制造钨塞，则在钨塞中出现了缝隙，说明本发明提供的方法解决了现有技术提出的问题。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体器件上的钨塞制造方法，该方法包括：
在半导体器件的层间介质层上光刻得到通孔；
在通孔上沉积第一钛层；
在第一钛层上表面采用氮化方法生长氮化钛层后，沉积第二钛层；
在第二钛层上进行钨沉积，形成钨塞后，对形成的钨塞进行抛光，直到层间介质层的上表面。
2.如权利要求1所述的方法，其特征在于，所述沉积得到的第一钛层厚度为100埃～200埃。
3.如权利要求1所述的方法，其特征在于，将所述半导体器件放入第一机台的第一气相沉积腔中，所述采用氮化方法生长氮化钛层的过程为：
在第一气相沉积腔中通入氮气。
4.如权利要求3所述的方法，其特征在于，所述通入氮气的时间为5秒～60秒，流量为20毫升每分钟～80毫升每分钟，第一气相沉积腔设置的压力为10毫托～20毫托，生长的氮化钛为5埃～10埃。
5.如权利要求3所述的方法，其特征在于，在所述沉积第一钛层时将所述半导体器件放入第一机台的第一气相沉积腔中。
6.如权利要求3所述的方法，其特征在于，所述沉积第二钛层的方法为：
在第一机台的第一气相沉积腔内在氮化钛层上沉积第二钛层。
7.如权利要求6所述的方法，其特征在于，所述在第二钛层上进行钨沉积的方法为：
将半导体器件从第一机台的第一气相沉积腔内转移到第一机台的第二气相沉积腔内，在第一机台的第二气相沉积腔内通入氟化硅WF6，与所述沉积得到的第二钛层反应，得到钨后沉积到所述氮化钛层上表面，得到氟化钛气体排出第一机台的第二气相沉积腔。
8.如权利要求6所述的方法，其特征在于，所述沉积第二钛层的厚度10埃～50埃。
9.如权利要求7所述的方法，其特征在于，所述在通入氟化硅WF6时，第一机台的第二气相沉积腔的温度为300摄氏度～400摄氏度，通入的流量为150毫升每分钟～400毫升每分钟。
CN200910197666XA 2009-10-23 2009-10-23 半导体器件上的钨塞制造方法 Pending CN102044484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910197666XA CN102044484A (zh) 2009-10-23 2009-10-23 半导体器件上的钨塞制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910197666XA CN102044484A (zh) 2009-10-23 2009-10-23 半导体器件上的钨塞制造方法

Publications (1)

Publication Number Publication Date
CN102044484A true CN102044484A (zh) 2011-05-04

Family

ID=43910496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910197666XA Pending CN102044484A (zh) 2009-10-23 2009-10-23 半导体器件上的钨塞制造方法

Country Status (1)

Country Link
CN (1) CN102044484A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822333B2 (en) 2012-05-22 2014-09-02 Shanghai Huali Microelectronics Corporation Method of manufacturing a tungsten plug
CN104347491A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN113223951A (zh) * 2020-01-21 2021-08-06 夏泰鑫半导体(青岛)有限公司 半导体处理工艺及半导体元器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028783A1 (en) * 1996-12-23 1998-07-02 Symbios, Inc. Method of nucleation used in semiconductor devices
CN1501444A (zh) * 1998-11-26 2004-06-02 索尼株式会社 半导体器件制造方法
CN101140898A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028783A1 (en) * 1996-12-23 1998-07-02 Symbios, Inc. Method of nucleation used in semiconductor devices
CN1501444A (zh) * 1998-11-26 2004-06-02 索尼株式会社 半导体器件制造方法
CN101140898A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822333B2 (en) 2012-05-22 2014-09-02 Shanghai Huali Microelectronics Corporation Method of manufacturing a tungsten plug
CN104347491A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN104347491B (zh) * 2013-08-09 2017-06-06 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN113223951A (zh) * 2020-01-21 2021-08-06 夏泰鑫半导体(青岛)有限公司 半导体处理工艺及半导体元器件
CN113223951B (zh) * 2020-01-21 2022-12-02 夏泰鑫半导体(青岛)有限公司 半导体处理工艺及半导体元器件

Similar Documents

Publication Publication Date Title
CN101924095B (zh) 集成电路的内连线结构及其制作方法
KR100583637B1 (ko) 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비
US8309448B2 (en) Method for forming buried word line in semiconductor device
JP2001223218A (ja) 半導体装置のタングステンコンタクトプラグの形成方法
US6893953B2 (en) Fabrication process of a semiconductor device including a CVD process of a metal film
US5895267A (en) Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
CN102005405A (zh) 钨栓塞的制造方法
CN102044484A (zh) 半导体器件上的钨塞制造方法
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
US6579789B2 (en) Method for fabricating metal wiring and the metal wiring
US7608535B2 (en) Method for forming metal contact in semiconductor device
JP5428151B2 (ja) 半導体装置の製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP4457884B2 (ja) 半導体装置
KR100800136B1 (ko) 반도체 소자의 제조방법
CN113224002B (zh) 通孔的制造方法
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100753420B1 (ko) 반도체 소자의 제조방법
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100470944B1 (ko) 반도체소자의비트라인형성방법
KR20020036127A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20040001496A (ko) 반도체 소자의 제조방법
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법
KR20070090359A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110504