CN101635273A - 一种钨栓塞的制备方法 - Google Patents
一种钨栓塞的制备方法 Download PDFInfo
- Publication number
- CN101635273A CN101635273A CN200910052969A CN200910052969A CN101635273A CN 101635273 A CN101635273 A CN 101635273A CN 200910052969 A CN200910052969 A CN 200910052969A CN 200910052969 A CN200910052969 A CN 200910052969A CN 101635273 A CN101635273 A CN 101635273A
- Authority
- CN
- China
- Prior art keywords
- tungsten
- cavity
- metal
- etching
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种钨栓塞的制备方法，属于半导体制造技术领域。在制备方法过程中，包括通过对包括第一空洞的钨金属进行回刻蚀、打开第一空洞步骤，因此，可以实现钨栓塞中无空洞或者大大缩小空洞。该方法制备的钨栓塞具有电阻低、可靠性高的特点。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及芯片后端工艺制造中的钨栓塞的制备方法。
背景技术
在半导体芯片制造中，芯片的互连层的制造属于后端工艺制造，互连层中其中包括用于连接不同金属层的钨栓塞。随着技术的进步，芯片的特征尺寸越来越小，同时也要求芯片的速度越来越快，互连层的RC延迟将直接影响芯片的速度，因此要求尽可能降低钨栓塞的电阻。
然而，同时由于特征尺寸的变小，钨栓塞的截面尺寸也变小，在CVD(Chemical Vapor Deposition，化学气相淀积)沉积钨时，容易在钨栓塞中形成空洞，空洞(Void)的存在进一步增大了钨栓塞的电阻，从而直接影响芯片的速度。
图1至图3所示为现有技术的钨栓塞制备过程示意图。第一步，提供如图1所示结构用来制备钨栓塞，其中，22为层间介质层，一般为SiO2，也可以为其它低k介质层；23为扩散阻挡层，它可以为Ti/TiN的复合层结构，用来防止金属钨向层间介质层22中扩散、并起粘附作用；21为通过层间介质层22形成的孔洞(Via)，其一般为圆柱形状，钨将填充于该孔洞中形成钨栓塞。第二步，在图1所示结构上沉积钨金属，形成如图2所示结构；由于钨在CVD沉积时，在孔洞21中的底部沉积速率较慢，而较容易在在孔洞顶部开口处的沉积速率较快，所以容易在孔洞21没完全被金属钨填满时，孔洞顶部开口就已经被封住，因此形成的钨栓塞24a中存在空洞(Void)25。第三步，通过CMP(化学机械研磨)技术去除多余的钨金属形成钨栓塞24。进一步可以在钨栓塞24形成金属线。
发明内容
本发明要解决的技术问题是，消除钨栓塞中形成的空洞。
为解决以上技术问题，本发明提供一种钨栓塞的制备方法，其包括以下步骤：
(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；
(2)在所述扩散阻挡层上沉积钨金属以填充孔洞；
(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；
(4)沉积钨金属填充所述孔洞及第一空洞；
(5)去除层间介质层之上的多余钨金属。
作为其中一具体实施方式，钨栓塞的制备方法包括以下步骤：
(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；
(2)在所述扩散阻挡层上沉积钨金属填充孔洞；
(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；
(4)沉积钨金属填充所述孔洞及第一空洞；
(3b)通过对包括步骤(4)中形成的第二空洞的钨金属进行回刻蚀，打开第二空洞；
(4b)沉积钨金属填充所述孔洞及第二空洞；
(5)去除层间介质层之上的多余钨金属。
根据本发明所提供的钨栓塞的制备方法，其中，所述步骤(3)中，钨金属回刻蚀至所述空洞平行于半导体衬底表面的截面面积为最大时，终止刻蚀。所述回刻蚀是通过等离子刻蚀方法进行的。所述步骤(5)中，通过化学机械研磨方法去除层间介质层之上的多余钨金属。所述扩散阻挡层是Ti和TiN的复合层结构。所述沉积钨的方法是化学气相淀积或者溅射。所述孔洞的深宽比值的范围为2～5。钨金属是指钨或者钨的合金。
本发明的技术效果是，该方法中的回刻蚀钨金属步骤，可以实现钨栓塞中无空洞或者大大缩小空洞，该方法制备的钨栓塞具有电阻低、可靠性高的特点。
附图说明
图1至图3是现有技术的钨栓塞制备过程示意图；
图4至图8是本发明提供的钨栓塞制备方法第一实施例示意图；
图9至图15是本发明提供的钨栓塞制备方法第二实施例示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
图4至图8所示为本发明提供的钨栓塞制备方法第一实施例示意图。在该实施例中，只是示意性地给出了一个钨栓塞的制备方法，在具体芯片制造中，多个钨栓塞是同步进行完成的。以下结合图4至图8对本实施例钨栓塞制备方法进行详细说明。
步骤1，提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层。
在该步骤中，如图4所示，32为互连结构中的层间介质层，其一般为SiO2，也可以为其它低k介质层；通过刻蚀层间介质层32，可以在其中形成孔洞31；然后在孔洞31和层间介质层32上沉积扩散阻挡层33，可以通过PVD(溅射)的方法沉积扩散阻挡层33，扩散阻挡层33是Ti/TiN的复合层结构，厚度范围为5-100nm，其厚度远远小于孔洞的宽度尺寸。孔洞的具体形状不受本发明限制，一般为圆孔或方孔形；孔洞的深宽比(在图示纵向尺寸和在图示横向尺寸之比)范围为2～5，具体孔洞的尺寸不受本发明限制，其与该制备方法所采用的工艺技术代有关。
步骤2，在所述扩散阻挡层上沉积钨金属填充孔洞；
在该步骤中，在图4所示结构上，通过化学气相淀积(CVD)或者溅射(PVD)沉积钨金属，形成图5所示结构。这是由于，钨在CVD或PVD沉积时，在孔洞31中的底部沉积速率较慢，而较容易在在孔洞顶部开口处的沉积速率较快，所以容易在孔洞31没完全被钨金属填满时，孔洞顶部开口就已经被封住，因此形成的钨金属34a中存在空洞(Void)35。钨金属可以为钨或者钨的合金，根据具体工艺技术需要选择。
步骤3，通过对包括空洞的钨金属进行回刻蚀，打开空洞。
在该步骤中，对图5所示结构上的钨金属34a进行回刻蚀，回刻蚀钨金属至空洞35的平行于半导体衬底表面的截面面积为最大处时，终止刻蚀，形成如图6所示结构，钨金属由34a变成34b，空洞35被打开变成35b。由于在刻蚀钨金属时，空洞35被打开后，还会继续刻蚀，所以空洞35的里表层的金属钨也会被刻蚀掉一部分，并在开口处刻蚀的速率相对较快，因此，空洞35b的形成可能容易成“V”字形，这样有利于在后续沉积钨金属的过程中，钨金属全面填充空洞35b。在该实施例中，钨金属的回刻蚀采用等离子刻蚀。
步骤4，沉积钨金属填充所述孔洞及空洞。
在该步骤中，在图6所示结构上沉积钨金属，填充满孔洞以及空洞35b，得到图7所示结构。在该实施例中，可以采用化学气相淀积(CVD)或者溅射(PVD)沉积钨金属。
步骤5，去除层间介质层之上的多余钨金属。
在该步骤中，对图7所示结构进行CMP去除层间介质层之上的多余钨金属，在该具体实施例中，同时通过CMP去除层间介质层之上的部分扩散阻挡层，形成如图8所示结构的钨栓塞34。
至此，本实施例的钨栓塞的制备方法结束，可进一步沉积层间介质层形成下层互利金属层。
图9至图15所示为本发明提供的钨栓塞制备方法第二实施例示意图。以下结合图9至图15对本实施例钨栓塞制备方法进行详细说明。
步骤一，提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层。
在该步骤中，如图9所示，42为互连结构中的层间介质层，其一般为SiO2，也可以为其它低k介质层；通过刻蚀层间介质层42，可以在其中形成孔洞41；然后在孔洞41和层间介质层42上沉积扩散阻挡层43，可以通过PVD(溅射)的方法沉积扩散阻挡层43，扩散阻挡层43是Ti/TiN的复合层结构，厚度范围为5-100nm，其厚度远远小于孔洞的宽度尺寸。孔洞的具体形状不受本发明限制，一般为圆孔或方孔形；孔洞的深宽比(在图示纵向尺寸和在图示横向尺寸之比)范围为2～5，具体孔洞的尺寸不受本发明限制，其与该制备方法所采用的工艺技术代有关。
步骤二，在所述扩散阻挡层上沉积钨金属填充孔洞；
在该步骤中，在图9所示结构上，通过化学气相淀积(CVD)或者溅射(PVD)沉积钨金属，形成图10所示结构。这是由于，钨在CVD或PVD沉积时，在孔洞41中的底部沉积速率较慢，而较容易在在孔洞顶部开口处的沉积速率较快，所以容易在孔洞41没完全被钨金属填满时，孔洞顶部开口就已经被封住，因此形成的钨金属44a中存在第一空洞45。钨金属可以为钨或者钨的合金，根据具体工艺技术需要选择。
步骤三，通过对其中包括第一空洞的钨金属进行回刻蚀，打开第一空洞。
在该步骤中，对图10所示结构上的钨金属44a进行回刻蚀，回刻蚀钨金属至第一空洞45的平行于半导体衬底表面的截面面积为最大处时，终止刻蚀，形成如图11所示结构，钨金属由44a变成44b，第一空洞45被打开变成45b。由于在刻蚀钨金属时，第一空洞45被打开后，还会继续刻蚀，所以第一空洞45的里表层的金属钨也会被刻蚀掉一部分，并在开口处刻蚀的速率相对较快，因此，第一空洞45b的形状可能容易成“V”字形，这样有利于在后续沉积钨金属的过程中，钨金属全面填充第一空洞45b。在该实施例中，钨金属的回刻蚀采用等离子刻蚀。
步骤四，沉积钨金属填充所述孔洞及第一空洞。
在该步骤中，在图11所示结构上沉积钨金属，在沉积钨金属填充第一空洞45b时，有可能由于步骤二中的同样原因，会在钨金属中形成相对第一空洞45小的第二空洞46，形成如图12所示结构。
步骤五，通过对包括第二空洞的钨金属进行回刻蚀，打开第二空洞。
在该步骤中，对图12所示结构上的钨金属44c进行回刻蚀，回刻蚀钨金属至第二空洞46的平行于半导体衬底表面的截面面积为最大处时，终止刻蚀，形成如图13所示结构，钨金属由44c变成44d，第二空洞46被打开变成46b。由于在刻蚀钨金属时，第二空洞46被打开后，还会继续刻蚀，所以第二空洞46的里表层的金属钨也会被刻蚀掉一部分，并在开口处刻蚀的速率相对较快，因此，第二空洞46b的形状可能容易成“V”字形，这样有利于在后续沉积钨金属的过程中，钨金属全面填充第二空洞46b。
步骤六，沉积钨金属填充所述孔洞及第二空洞。
在该步骤中，在图13所示结构上沉积钨金属44e，填充满孔洞以及第二空洞46b，得到图14所示结构。在该实施例中，可以采用化学气相淀积(CVD)或者溅射(PVD)沉积钨金属。
步骤七，去除层间介质层之上的多余钨金属。
在该步骤中，对图14所示结构进行CMP去除层间介质层之上的多余钨金属，在该具体实施例中，同时通过CMP去除层间介质层之上的部分扩散阻挡层，形成如图15所示结构的钨栓塞44。
至此，本实施例的钨栓塞的制备方法结束，可进一步沉积层间介质层形成下层互利金属层。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
Claims (9)
1.一种钨栓塞的制备方法，其特征在于，包括以下步骤：
(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；
(2)在所述扩散阻挡层上沉积钨金属以填充孔洞；
(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；
(4)沉积钨金属填充所述孔洞及第一空洞；
(5)去除层间介质层之上的多余钨金属。
2.根据权利要求1所述的方法，其特征在于，所述步骤(4)和步骤(5)之间还包括以下步骤：
(3b)通过对包括步骤(4)中形成的第二空洞的钨金属进行回刻蚀，打开第二空洞；
(4b)沉积钨金属填充所述孔洞及第二空洞。
3.根据权利要求1所述的方法，其特征在于，所述步骤(3)中，钨金属回刻蚀至所述空洞平行于半导体衬底表面的截面面积为最大时，终止刻蚀。
4.根据权利要求1或2或3所述的方法，其特征在于，所述回刻蚀是通过等离子刻蚀方法进行的。
5.根据权利要求1所述的方法，其特征在于，所述步骤(5)中，通过化学机械研磨方法去除层间介质层之上的多余钨金属。
6.根据权利要求1所述的方法，其特征在于，所述扩散阻挡层是Ti和TiN的复合层结构。
7.根据权利要求1所述的方法，其特征在于，所述沉积钨的方法是化学气相淀积或者溅射。
8.根据权利要求1所述的方法，其特征在于，所述孔洞的深宽比值的范围为2～5。
9.根据权利要求1所述的方法，其特征在于，钨金属是指钨或者钨的合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910052969A CN101635273A (zh) | 2009-06-12 | 2009-06-12 | 一种钨栓塞的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910052969A CN101635273A (zh) | 2009-06-12 | 2009-06-12 | 一种钨栓塞的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101635273A true CN101635273A (zh) | 2010-01-27 |
Family
ID=41594404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910052969A Pending CN101635273A (zh) | 2009-06-12 | 2009-06-12 | 一种钨栓塞的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101635273A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412194A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔的制作方法 |
| CN103094202A (zh) * | 2011-11-07 | 2013-05-08 | 无锡华润上华科技有限公司 | 半导体器件及其钨塞填充方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN108198783A (zh) * | 2018-01-10 | 2018-06-22 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
| CN108511416A (zh) * | 2017-07-31 | 2018-09-07 | 睿力集成电路有限公司 | 具有栓塞的半导体器件 |
| CN109256358A (zh) * | 2017-07-14 | 2019-01-22 | 长鑫存储技术有限公司 | 一种导电栓塞的制备方法及具有导电栓塞的半导体器件 |
| CN113782490A (zh) * | 2021-08-31 | 2021-12-10 | 上海华力集成电路制造有限公司 | 闪存器件的制备方法 |
-
2009
- 2009-06-12 CN CN200910052969A patent/CN101635273A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412194A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔的制作方法 |
| CN102412194B (zh) * | 2011-08-08 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 硅通孔的制作方法 |
| CN103094202A (zh) * | 2011-11-07 | 2013-05-08 | 无锡华润上华科技有限公司 | 半导体器件及其钨塞填充方法 |
| CN103094202B (zh) * | 2011-11-07 | 2016-01-20 | 无锡华润上华科技有限公司 | 半导体器件及其钨塞填充方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN109256358A (zh) * | 2017-07-14 | 2019-01-22 | 长鑫存储技术有限公司 | 一种导电栓塞的制备方法及具有导电栓塞的半导体器件 |
| CN109256358B (zh) * | 2017-07-14 | 2021-03-30 | 长鑫存储技术有限公司 | 一种导电栓塞的制备方法及具有导电栓塞的半导体器件 |
| CN108511416A (zh) * | 2017-07-31 | 2018-09-07 | 睿力集成电路有限公司 | 具有栓塞的半导体器件 |
| CN108511416B (zh) * | 2017-07-31 | 2019-08-30 | 长鑫存储技术有限公司 | 具有栓塞的半导体器件 |
| CN108198783A (zh) * | 2018-01-10 | 2018-06-22 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
| CN108198783B (zh) * | 2018-01-10 | 2020-03-31 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
| CN113782490A (zh) * | 2021-08-31 | 2021-12-10 | 上海华力集成电路制造有限公司 | 闪存器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101635273A (zh) | 一种钨栓塞的制备方法 | |
| CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
| CN102543835B (zh) | 开口的填充方法 | |
| CN102364671B (zh) | 制造硅通孔的方法 | |
| CN103633011A (zh) | 集成电路结构的形成方法 | |
| CN107564850B (zh) | 互连结构及其制造方法 | |
| CN104701161B (zh) | 一种沟槽型肖特基二极管的制备工艺方法 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN102437104B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
| CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN113380648A (zh) | 键合半导体器件及其制备方法 | |
| TWI251898B (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
| KR102042861B1 (ko) | 무전해 구리 퇴적 | |
| CN103378060A (zh) | 硅通孔及其填充方法 | |
| CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
| CN103066009A (zh) | 穿透硅的通孔填充钨塞的工艺方法 | |
| CN102412186A (zh) | 一种大尺寸通孔的制作方法 | |
| CN102420101B (zh) | 一种利用铜大马士革工艺制造双层金属-绝缘层-金属电容的方法 | |
| CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN103545292A (zh) | 穿硅通孔（tsv）结构及其制造方法 | |
| CN104347548A (zh) | 一种半导体器件及其制造方法 | |
| KR101436553B1 (ko) | 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법 | |
| CN102938393B (zh) | 铜金属覆盖层的制备方法 | |
| US20130224948A1 (en) | Methods for deposition of tungsten in the fabrication of an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100127 |