CN113224151A - 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法 - Google Patents

一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法 Download PDF

Info

Publication number
CN113224151A
CN113224151A CN202110475043.5A CN202110475043A CN113224151A CN 113224151 A CN113224151 A CN 113224151A CN 202110475043 A CN202110475043 A CN 202110475043A CN 113224151 A CN113224151 A CN 113224151A
Authority
CN
China
Prior art keywords
insulating
epitaxial layer
insulating structure
groove
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110475043.5A
Other languages
English (en)
Inventor
高耿辉
苏柳青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Lucky Microelectronics Co ltd
Original Assignee
Xiamen Lucky Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Lucky Microelectronics Co ltd filed Critical Xiamen Lucky Microelectronics Co ltd
Priority to CN202110475043.5A priority Critical patent/CN113224151A/zh
Publication of CN113224151A publication Critical patent/CN113224151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出一种具有低漏电高稳定性的沟槽型SGT‑MOS器件，所述器件的外延层（1）处设有若干内置有多晶固体（15）的沟槽（12）；所述多晶固体呈I型结构；所述沟槽的底部及内侧壁处均设有与多晶固体贴合的绝缘层；所述沟槽内侧壁处的绝缘层的顶部低于外延层，使绝缘层、外延层和多晶固体的侧壁围成位于I型多晶固体侧壁处的两个介质槽（18）；所述绝缘层为包括第一绝缘结构（13）、第二绝缘结构（14）的组合结构；本发明改善了器件内部两侧的介质槽生长介质时，介质厚度不均，厚度不容易控制，栅极与源极的漏电大的问题。

Description

一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法
技术领域
本发明涉及电子元器件领域，尤其是一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法。
背景技术
分离栅沟槽型Mosfet SGT通常采用接近于工艺限制的小尺寸沟槽结构（沟槽宽度和深度）以充分利用有源区面积和电流通路。首先，在外延层上刻蚀沟槽，随后是热生长一定厚度的二氧化硅于沟槽侧壁和底部；掺杂多晶填充并回刻至沟槽顶部硅面，剩余多晶伫立于沟槽内二氧化硅之间，形貌上类似于英文字母“I”，在左右两侧各做一个介质槽，填充多晶并回刻，最后是传导金属淀积等。
但未优化前的分离栅沟槽型Mosfet SGT，由于两测的介质槽生长介质时，介质厚度不均，介质形貌不容易控制，栅极与源极的漏电较大。
发明内容
本发明提出一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法，改善了器件内部两侧的介质槽生长介质时，介质厚度不均，厚度不容易控制，栅极与源极的漏电大的问题。
本发明采用以下技术方案。
一种具有低漏电高稳定性的沟槽型SGT-MOS器件，所述器件的外延层（1）处设有若干内置有多晶固体（15）的沟槽（12）；所述多晶固体呈I型结构；所述沟槽的底部及内侧壁处均设有与多晶固体贴合的绝缘层；所述沟槽内侧壁处的绝缘层的顶部低于外延层，使绝缘层、外延层和多晶固体的侧壁围成位于I型多晶固体侧壁处的两个介质槽（18）；所述绝缘层为包括第一绝缘结构（13）、第二绝缘结构（14）的组合结构。
所述介质槽的槽底向多晶固体倾斜，呈上窄下宽的斜面状或台阶状；所述介质槽内填充有栅极多晶（16）。
所述第一绝缘结构的绝缘介质、第二绝缘结构的绝缘介质均为二氧化硅。
所述第一绝缘结构、第二绝缘结构采用的成型工艺为热生长工艺或沉积工艺。
所述第一绝缘结构、第二绝缘结构采用不同的成型工艺，以使两者的介质生长方式、介质腐蚀速率不同。
所述沟槽内侧壁处的绝缘层的顶部低于外延层1.2µm-1.4µm。
所述多晶固体的顶面、多晶固体两侧的介质槽的顶面与外延面上表面齐平；所述外延层的厚度为D，D为大于零的值。
所述外延层上方设有传导金属层（17）；
一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法，用于制备以上所述的沟槽型SGT-MOS器件，所述方法包括以下步骤；
步骤S1：在外延层上沿横向间隔刻蚀形成若干个纵向的沟槽，所述沟槽自外延层的上表面向下延伸；
步骤S2：在每个沟槽的底部以及两内侧壁以热生长工艺或沉积工艺形成第一绝缘结构、第二绝缘结构；
步骤S3：在每个沟槽内淀积多晶固体并且回刻至外延层上表面平面；
步骤S4：刻蚀位于每个沟槽两侧壁的绝缘层，使得下部绝缘介质的上表面位于外延层上表面平面下方；
步骤S5：在每个介质槽内淀积栅极多晶并且回刻至外延层上表面平面；
步骤S6：在外延层的上表面淀积传导金属。
所述第一绝缘结构（13）、第二绝缘结构（14）均为层形结构；第一绝缘结构覆于第二绝缘结构上；所述步骤S1中，在外延层上覆有硅介质层（11），以干法刻蚀在外延层处形成沟槽。
与现有技术相比，本发明有以下有益效果：由于沟槽介质使用热生长与沉积的方式制作，使得介质在沟槽中填充的形貌更优，制作介质槽时，由于2种介质的生长方式不同，腐蚀速率不同，形貌容易稳定，靠近POLY侧的介质面积更大，厚度更优，栅极与源极之间的漏电更小，底部的填充厚度更厚，形貌更好，器件性能稳定性更好。
本发明由于采用不同的工艺成型两个绝缘介质层，因此使得介质槽形貌容易稳定，易于后续的多晶沉积。
本发明对沟槽内的介质进行优化，降低了栅极与源极之间的漏电，而且内部形貌容易制作，提升产品的稳定性。
附图说明
下面结合附图和具体实施方式对本发明进一步详细的说明：
附图1是本发明步骤S1沟槽刻蚀后的截面示意图；
附图2是本发明步骤S2在完成沟槽填充绝缘介质的晶胞示意图；
附图3是本发明步骤S3完成沟槽填充多晶固体并回刻的晶胞示意图；
附图4是本发明步骤S4完成沟槽侧壁绝缘层回刻后的晶胞示意图；
附图5是本发明步骤S5完成栅极多晶填充并回刻的晶胞示意图；
附图6是本发明步骤S6完成传导金属淀积后的晶胞示意图；
附图7是未采用本发明方案和采用本发明方案的产品对比示意图；
图中：1-外延层；11-硅介质层；12-沟槽；13-第一绝缘结构；14-第二绝缘结构；15-多晶固体；16-栅极多晶，18-介质槽；17-传导金属层。
具体实施方式
如图所示，一种具有低漏电高稳定性的沟槽型SGT-MOS器件，所述器件的外延层1处设有若干内置有多晶固体15的沟槽12；所述多晶固体呈I型结构；所述沟槽的底部及内侧壁处均设有与多晶固体贴合的绝缘层；所述沟槽内侧壁处的绝缘层的顶部低于外延层，使绝缘层、外延层和多晶固体的侧壁围成位于I型多晶固体侧壁处的两个介质槽18；所述绝缘层为包括第一绝缘结构13、第二绝缘结构14的组合结构。
所述介质槽的槽底向多晶固体倾斜，呈上窄下宽的斜面状或台阶状；所述介质槽内填充有栅极多晶16。
所述第一绝缘结构的绝缘介质、第二绝缘结构的绝缘介质均为二氧化硅。
所述第一绝缘结构、第二绝缘结构采用的成型工艺为热生长工艺或沉积工艺。
所述第一绝缘结构、第二绝缘结构采用不同的成型工艺，以使两者的介质生长方式、介质腐蚀速率不同。
所述沟槽内侧壁处的绝缘层的顶部低于外延层1.2µm-1.4µm。
所述多晶固体的顶面、多晶固体两侧的介质槽的顶面与外延面上表面齐平；所述外延层的厚度为D，D为大于零的值。
所述外延层上方设有传导金属层17；
一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法，用于制备以上所述的沟槽型SGT-MOS器件，所述方法包括以下步骤；
如图1所示，步骤S1：在外延层上沿横向间隔刻蚀形成若干个纵向的沟槽，所述沟槽自外延层的上表面向下延伸；
如图2所示，步骤S2：在每个沟槽的底部以及两内侧壁以热生长工艺或沉积工艺形成第一绝缘结构、第二绝缘结构；
如图3所示，步骤S3：在每个沟槽内淀积多晶固体并且回刻至外延层上表面平面；
如图4所示，步骤S4：刻蚀位于每个沟槽两侧壁的绝缘层，使得下部绝缘介质的上表面位于外延层上表面平面下方；
如图5所示，步骤S5：在每个介质槽内淀积栅极多晶并且回刻至外延层上表面平面；
如图6所示，步骤S6：在外延层的上表面淀积传导金属。
所述第一绝缘结构13、第二绝缘结构14均为层形结构；第一绝缘结构覆于第二绝缘结构上；所述步骤S1中，在外延层上覆有硅介质层11，以干法刻蚀在外延层处形成沟槽。
综上所述，本发明提供的具有低漏电高稳定性的沟槽型SGT MOS器件制造方法，通过沟槽介质使用热生长与沉积的方式制作，使得介质在沟槽中填充的形貌更优，制作介质槽时，由于两种介质的生长方式不同，沟槽侧壁与底部的介质厚度更均匀，腐蚀速率不同，形貌容易稳定，靠近POLY侧的介质面积更大，厚度更优，栅极与源极之间的漏电更小。
本发明提供的上列较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述器件的外延层（1）处设有若干内置有多晶固体（15）的沟槽（12）；所述多晶固体呈I型结构；所述沟槽的底部及内侧壁处均设有与多晶固体贴合的绝缘层；所述沟槽内侧壁处的绝缘层的顶部低于外延层，使绝缘层、外延层和多晶固体的侧壁围成位于I型多晶固体侧壁处的两个介质槽（18）；所述绝缘层为包括第一绝缘结构（13）、第二绝缘结构（14）的组合结构。
2.根据权利要求1所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述介质槽的槽底向多晶固体倾斜，呈上窄下宽的斜面状或台阶状；所述介质槽内填充有栅极多晶（16）。
3.根据权利要求2所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述第一绝缘结构的绝缘介质、第二绝缘结构的绝缘介质均为二氧化硅。
4.根据权利要求3所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述第一绝缘结构、第二绝缘结构采用的成型工艺为热生长工艺或沉积工艺。
5.根据权利要求4所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述第一绝缘结构、第二绝缘结构采用不同的成型工艺，以使两者的介质生长方式、介质腐蚀速率不同。
6.根据权利要求5所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述沟槽内侧壁处的绝缘层的顶部低于外延层1.2µm-1.4µm。
7.根据权利要求6所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述多晶固体的顶面、多晶固体两侧的介质槽的顶面与外延面上表面齐平；所述外延层的厚度为D，D为大于零的值。
8.根据权利要求6所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件，其特征在于：所述外延层上方设有传导金属层（17）。
9.一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法，用于制备权利要求8中所述的沟槽型SGT-MOS器件，其特征在于：所述方法包括以下步骤；
步骤S1：在外延层上沿横向间隔刻蚀形成若干个纵向的沟槽，所述沟槽自外延层的上表面向下延伸；
步骤S2：在每个沟槽的底部以及两内侧壁以热生长工艺或沉积工艺形成第一绝缘结构、第二绝缘结构；
步骤S3：在每个沟槽内淀积多晶固体并且回刻至外延层上表面平面；
步骤S4：刻蚀位于每个沟槽两侧壁的绝缘层，使得下部绝缘介质的上表面位于外延层上表面平面下方；
步骤S5：在每个介质槽内淀积栅极多晶并且回刻至外延层上表面平面；
步骤S6：在外延层的上表面淀积传导金属。
10.根据权利要求9所述的一种具有低漏电高稳定性的沟槽型SGT-MOS器件制造方法，其特征在于：所述第一绝缘结构（13）、第二绝缘结构（14）均为层形结构；第一绝缘结构覆于第二绝缘结构上；所述步骤S1中，在外延层上覆有硅介质层（11），以干法刻蚀在外延层处形成沟槽。
CN202110475043.5A 2021-04-29 2021-04-29 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法 Pending CN113224151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110475043.5A CN113224151A (zh) 2021-04-29 2021-04-29 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110475043.5A CN113224151A (zh) 2021-04-29 2021-04-29 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法

Publications (1)

Publication Number Publication Date
CN113224151A true CN113224151A (zh) 2021-08-06

Family

ID=77090314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110475043.5A Pending CN113224151A (zh) 2021-04-29 2021-04-29 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法

Country Status (1)

Country Link
CN (1) CN113224151A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496762A (zh) * 2022-04-13 2022-05-13 杭州芯迈半导体技术有限公司 一种制造沟槽mosfet的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法
CN110993693A (zh) * 2019-12-16 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet及其工艺方法
CN112435928A (zh) * 2019-08-26 2021-03-02 无锡先瞳半导体科技有限公司 一种屏蔽栅功率器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法
CN112435928A (zh) * 2019-08-26 2021-03-02 无锡先瞳半导体科技有限公司 一种屏蔽栅功率器件及其制备方法
CN110993693A (zh) * 2019-12-16 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet及其工艺方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496762A (zh) * 2022-04-13 2022-05-13 杭州芯迈半导体技术有限公司 一种制造沟槽mosfet的方法

Similar Documents

Publication Publication Date Title
US5635419A (en) Porous silicon trench and capacitor structures
US9991277B1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
CN111276394B (zh) 一种分离栅mosfet的制作方法
CN111403289B (zh) 一种分离栅mosfet的制作方法
CN113224151A (zh) 一种具有低漏电高稳定性的沟槽型sgt-mos器件制造方法
WO2022148067A1 (zh) 半导体结构及其制作方法
CN104517824B (zh) 沟槽型双层栅的制造方法
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN101866849B (zh) 在沟槽底部制备氧化膜的方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN109103253B (zh) Mos型功率器件及其制备方法
CN115376919A (zh) 一种增强型GaN功率器件及其制备方法
CN212587514U (zh) 一种Trench MOS功率器件
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
JP2023545549A (ja) スプリットゲート構造の半導体デバイス及びその製造方法
CN210926025U (zh) 具有底部厚氧化层的沟槽栅mos结构
CN215644506U (zh) 屏蔽栅沟槽器件
CN111341784A (zh) 三维存储器及其制作方法
WO2023231306A1 (zh) 场效应管、存储单元及存储单元的制造方法
CN111785627B (zh) 具有沟槽栅的igbt器件的制造方法
TW357456B (en) Method of manufacturing a trench storage capacitor embedded in a semiconductor substrate
CN113764353B (zh) 空气间隔层的形成方法及半导体结构
CN215988770U (zh) 电荷耦合mosfet器件
TW587305B (en) A method for controlling the upper width of a trench
CN219626666U (zh) 一种沟槽式mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806

RJ01 Rejection of invention patent application after publication