CN103132046A - 钨膜的成膜方法 - Google Patents

钨膜的成膜方法 Download PDF

Info

Publication number
CN103132046A
CN103132046A CN2012104855921A CN201210485592A CN103132046A CN 103132046 A CN103132046 A CN 103132046A CN 2012104855921 A CN2012104855921 A CN 2012104855921A CN 201210485592 A CN201210485592 A CN 201210485592A CN 103132046 A CN103132046 A CN 103132046A
Authority
CN
China
Prior art keywords
film
gas
tungsten film
tungsten
crystallinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104855921A
Other languages
English (en)
Other versions
CN103132046B (zh
Inventor
佐藤耕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103132046A publication Critical patent/CN103132046A/zh
Application granted granted Critical
Publication of CN103132046B publication Critical patent/CN103132046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种钨膜的成膜方法，形成与底层的密合性或电特性不会变差、电阻低的钨膜。在减压环境下对基板进行加热并且在基板的表面上形成钨膜时，隔着吹扫交替重复进行作为钨原料的WF6气体的供给、和作为还原气体的H2气体的供给，从而在基板的表面上形成初期钨膜，在初期钨膜的表面上吸附含有用于形成核的物质的气体，供给作为钨原料的WF6气体和作为还原气体的H2气体，形成阻断初期钨膜的结晶性的结晶性阻断钨膜，然后升高处理容器内的压力后，增多WF6气体的流量来供给WF6气体和H2气体，从而形成主钨膜。

Description

钨膜的成膜方法
技术领域
本发明涉及在基板上形成钨膜的成膜方法。
背景技术
在半导体装置的制造工序中，为了埋入布线间的凹部(导通孔)、基板接触用的凹部(接触孔)而使用钨(W)膜。
作为钨(W)膜的成膜方法，过去使用物理蒸镀(PVD物理气相沉积)，但是由于钨为高熔点金属、以及利用PVD时难以适应由于近年来装置的微细化所导致的高覆盖率等，因此，可以适应高覆盖范围且可以充分适应装置的微细化的化学蒸镀法(CVD化学气相沉积法)逐渐成为主流。
通过CVD将W膜埋入到导通孔、接触孔中时，从与硅层的密合性、反应抑制的观点考虑，在硅层上形成TiN膜作阻隔层，在其上形成钨膜。
在钨膜的成膜时，使用六氟化钨(WF6)作为钨原料，使用H2气体作为还原气体，通过WF6＋3H2→W＋6HF的反应进行主成膜，但是在最初的核生成(Nucleation)时，使用还原力比H2大的SiH4气体、B2H6气体作为还原气体(例如专利文献1、2)。
现有技术文献
专利文献
专利文献1：日本特开2003-193233号公报
专利文献2：日本特开2004-273764号公报
发明内容
发明要解决的问题
但是，使用SiH4气体、B2H6气体作为还原气体进行钨的核生成时，由于硅(Si)原子、硼(B)原子进入到钨膜中，因此与纯的钨膜相比，电阻高。随着近来的接触孔的微细化，要求电阻更低的W膜，使用SiH4气体、B2H6气体进行核生成时，日益不能满足要求。另外，使用B2H6气体作为还原气体时，与使用SiH4气体作为还原气体时相比，可以实现低电阻化，但是有可能由于B扩散的影响而造成与底层的密合性变差、或电特性变差等不良影响。
本发明是鉴于上述情况而提出的，其目的在于提供一种钨膜的成膜方法，可以形成与底层的密合性、电特性不会变差，且电阻低的钨膜。
用于解决问题的方案
为了解决上述问题，本发明的第一观点中，提供钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，其中，该钨膜的成膜方法具有如下工序：隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；在所述初期钨膜的表面上吸附含有用于形成核的物质的气体的工序；向所述处理容器内供给作为钨原料的WF6气体和作为还原气体的H2气体，形成阻断所述初期钨膜的结晶性的结晶性阻断钨膜的工序；和在所述结晶性阻断钨膜成膜结束后，停止WF6气体的供给，升高所述处理容器内的压力后，在与所述结晶性阻断钨膜的成膜时相比更高的压力下，与所述结晶性阻断钨膜的成膜时相比增多WF6气体的流量来供给WF6气体和H2气体，从而形成主钨膜的工序。
本发明的第二观点中，提供钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，其中，该钨膜的成膜方法具有如下工序：隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；向所述处理容器内供给作为钨原料的WF6气体和作为还原气体的H2气体，形成阻断所述初期钨膜的结晶性的结晶性阻断钨膜的工序；和在所述结晶性阻断钨膜成膜结束后，停止WF6气体的供给，升高所述处理容器内的压力后，在与所述结晶性阻断钨膜的成膜时相比更高的压力下，与所述结晶性阻断钨膜的成膜时相比增多WF6气体的流量来供给WF6气体和H2气体，从而形成主钨膜的工序。
本发明的第三观点中，提供钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，其中，该钨膜的成膜方法具有如下工序：隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；在所述初期钨膜的表面上吸附含有用于形成核的物质的气体的工序；和向所述处理容器内供给作为成膜原料的WF6气体和作为还原气体的H2气体，在吸附了所述含有用于形成核的物质的气体后的基板上形成主钨膜的工序。
上述第一、第二的观点中，所述结晶性阻断钨膜成膜结束后、直至所述主钨膜成膜为止的时间优选为20～270秒。另外，优选将所述结晶性阻断钨膜的膜厚制成0.5～11.5nm。进而，所述结晶性阻断钨膜的成膜优选是使处理容器内的压力为100～26667Pa、WF6气体的流量为5～200sccm(mL/分钟)、H2气体的流量为100～12000sccm(mL/分钟)来进行的。
上述第一、第三的观点中，所述吸附气体的工序可以通过供给作为硅化合物气体的SiH4气体和H2气体来进行。另外，所述吸附气体的工序优选进行10秒以上。
上述第一～第三的观点中，所述主钨膜的成膜优选是使处理容器内的压力为2666～26667Pa、WF6气体的流量为150～700sccm(mL/分钟)、H2气体的流量为1000～12000sccm(mL/分钟)来进行的。所述主钨膜的膜厚优选为25nm以上。
在所述主钨膜的成膜后，优选将所述基板退火。所述退火优选在700℃以上的温度下进行。通过该退火，无论膜厚为多少，电阻率均降低，但是其效果在膜厚处于10～25nm的范围时大。
另外，所述主钨膜的膜厚为10～25nm时，所述结晶性阻断钨膜的膜厚优选为3nm以下，更优选为1.5nm以下。另外，所述初期钨膜的成膜优选是使处理容器内的压力为100～8000Pa、WF6气体的流量为50～500sccm(mL/分钟)、H2气体的流量为500～12000sccm(mL/分钟)、每一个循环为4～20秒来进行的，将膜厚制成0.5～3.0nm。所述初期钨膜的成膜优选通过在吹扫时停止气体进行真空处理来实施。
进而，优选在所述初期钨膜的成膜之前，还具有进行用于在基板表面上形成Si的核的起始处理的工序。所述起始处理，可以供给SiH4气体来进行。
进而，另外，退火以外的所述各工序时用于支撑基板的载置台的温度优选为350～500℃。进而，另外，作为所述基板，可以使用在表面上形成有TiN膜的基板。
本发明的第四观点中，提供存储介质，其特征在于，其为存储用于在计算机上运行并控制成膜装置的程序的存储介质，其中，所述程序在执行时使计算机控制所述成膜装置以进行所述第一～第三的观点的钨膜的成膜方法。
发明的效果
根据本发明，使用H2气体作为还原气体通过原子层沉积(ALD、Atomic Layer Deposition)进行初期钨膜的成膜，经过含有能够形成核的物质的气体的吸附处理和/或结晶性阻断钨膜的成膜进行主钨膜的成膜，因此，可以得到杂质少、另外不会继承底层性质的大的晶粒，可以形成电阻率比以往低的钨膜。另外，由于成膜过程中未使用含有B的气体，不会由于B扩散的影响而造成与底层的密合性变差、或电特性变差等不良影响。
附图说明
图1为表示用于实施本发明涉及的钨膜的成膜方法的成膜装置的一例的剖视图。
图2为本发明的第一实施方式的第一例涉及的成膜方法的流程图。
图3为表示本发明的第一实施方式的第一例涉及的成膜方法的各工序的工序剖视图。
图4为表示初期钨膜的成膜时导入气体的时序的时序图。
图5为表示作为底层的TiN膜和形成在其上的初期钨膜的结晶性的示意图。
图6为表示进行了吸附处理的状态的示意图。
图7为表示结晶性阻断钨膜成膜和主钨膜成膜以及它们之间的压力变化和WF6的流量变化的图。
图8为本发明的第一实施方式的第二例涉及的成膜方法的流程图。
图9为本发明的第一实施方式的第三例涉及的成膜方法的流程图。
图10为表示本发明的钨膜和以往的初期成膜通过SiH4还原、B2H6还原来进行而得到的钨膜的结晶状态的扫描型电子显微镜(SEM)照片。
图11为表示本发明的钨膜和以往的初期成膜通过SiH4还原、B2H6还原来进行而得到的钨膜的膜厚与电阻率的关系的图。
图12为表示对于通过H2还原得到的初期钨膜、通过SiH4还原得到的初期钨膜、通过B2H6还原得到的初期钨膜的深度方向的杂质(F、Si、B)浓度，利用二次离子质谱(SIMS)测定得到的结果的图。
图13为表示吸附处理的时间与所得到的钨膜的电阻率的关系的图。
图14为表示结晶性阻断钨膜的膜厚与膜的电阻率及膜厚的关系的图。
图15为表示从结晶性阻断钨膜的结束直至主钨膜成膜开始为止的时间t(秒)与膜的电阻率及膜厚的关系的图。
图16为表示对在本发明中的最优条件下成膜而成的钨膜的电阻率，和以往的初期钨膜通过SiH4还原来进行而得到的钨膜的电阻率，和为了参考而在初期钨膜通过SiH4还原来进行后、进行吸附处理和结晶性阻断钨膜的成膜、然后形成主钨膜而形成的钨膜的电阻率进行比较的图。
图17为表示对于吸附处理、结晶性阻断钨膜的成膜中的任意一种或两种得以进行的情况(例子A～C)和均未得以进行的情况(例子D)，进行主钨膜的成膜时膜厚与电阻率的关系的图。
图18为表示在例子A～D中、改变主钨膜的膜厚时的X射线衍射的结果的图。
图19为表示对于例子A，在改变膜厚进行主钨膜的成膜的情况、以及在主钨膜的成膜后在N2气气氛中在800℃下实施了30分钟退火的情况，测定电阻率得到的结果的图。
图20为表示对于主钨膜的膜厚20nm和50nm的钨膜，刚成膜后(as depo)和退火后的X射线衍射的结果的图。
图21为本发明的第二实施方式涉及的成膜方法的流程图。
图22为表示对于主钨膜的膜厚为50nm的钨膜，使退火温度在500～800℃之间改变、在N2气气氛中进行退火，测定电阻率得到结果的图。
图23为表示对使退火的气氛为N2时、和使退货的气氛为H2时的电阻率进行比较的图。
图24为表示改变结晶性阻断钨膜的膜厚时的钨膜的膜厚与电阻率的关系的图。
图25为表示使Ar气体和N2气体发挥作为吹扫气体的功能来进行初期钨膜的成膜时的吹扫的情况(例子E)、和停止全部气体的供给进行真空处理的情况(例子F)中的膜厚与电阻率的关系的图。
图26为表示对于上述例子E及例子F，和对它们分别在N2气气氛中在800℃下实施了30分钟退火的情况(例子G、例子H)，膜厚与电阻率的关系的图。
图27为表示起始处理利用SiH4进行的情况(例子I)和利用B2H6进行的情况(例子J)中的膜厚与电阻率的关系的图。
附图标记说明
2处理容器
8载置台
30加热室
32加热灯
50真空泵
52排气管
60喷头
70气体供给部
90控制部
91控制器
92用户界面
93存储部(存储介质)
100成膜装置
101层间绝缘膜
102TiN膜
103核
104初期钨膜
105核
106结晶性阻断钨膜
107主钨膜
S半导体晶圆(基板)
具体实施方式
以下参照附图对本发明的实施方式进行具体说明。
<成膜装置>
图1为表示用于实施本发明涉及的钨膜的成膜方法的成膜装置的一例的剖视图。
如图1所示，成膜装置100具有例如通过铝、铝合金等成型为圆筒状或箱状的处理容器2。该处理容器2内，在由容器底部竖立的支柱4上介由截面L字状的保持构件6设置有用于载置作为被处理基板的半导体晶圆(以下仅称为晶圆)S的载置台8。该支柱4和保持构件6由热射线透过性的材料例如石英构成，另外，载置台8由厚度1mm左右的例如碳原材料、铝化合物等构成。
在该载置台8的下方设置多根例如3根的升降脚10(仅图示2根)，各升降脚10的基端部被圆弧状的支撑构件12支撑。在该支撑构件12上安装贯通容器底部设置的推升棒14，推升棒14通过制动器18而升降。于是，通过制动器18使推升棒14上下活动，从而介由支撑构件12使升降脚10上下活动，从而使升降脚10插通贯通设在载置台8上的销孔16而举起晶圆S。为了保持处理容器2内的气密状态，在推升棒14的贯穿容器底部下方的部分设置能够伸缩的波纹管20。
在载置台8的边缘部设置用于保持晶圆S的边缘部而将其固定到载置台8侧的陶瓷制的形成环状的夹紧环(clampring)22，该夹紧环22通过支撑棒24与升降脚10侧连接，从而与升降脚10一体性地升降。升降脚10和支撑棒24也由石英等热射线透过材料构成。
在载置台8的正下方的容器底部通过O型垫圈等密封构件28气密地设置由石英等热射线透过材料形成的透过窗26，在其下方以包围透过窗26的方式设置箱状的加热室30。在该加热室30内，将作为加热单元的多个加热灯32安装在兼具反射镜的旋转台34上，该旋转台34通过旋转电动机36而旋转。因此，通过加热灯32释放的热射线，能够透过透过窗26照射载置台8的下表面而对其进行加热。而且，作为加热设备，也可以使用埋入到载置台8中的电阻加热器来替代加热灯32。
在载置台8的外周侧，以在上下方向上被成型为环状的支撑柱42支撑的状态设置具有很多整流孔38的环状的整流板40。在整流板40的内周侧设置与夹紧环22的外周部接触而防止气体流通到其下方的环状的石英制配件44。
在整流板40的下方的底部设置排气口46，该排气口46与排气管52连接。在该排气管52的途中设置压力调整阀48、真空泵50。于是，通过真空泵50对处理容器2内进行真空处理，将处理容器2中维持在规定的压力。在处理容器2的侧壁设置用于从处理容器2内搬入、搬出晶圆S的开口54。该开口54通过闸门阀56而实现开闭。
另一方面，在处理容器2的顶部设置作为用于向其中导入规定的气体的气体导入单元喷头60。该喷头60例如由铝合金等成型为圆形箱状，在其顶部设置气体导入口61。在喷头60的下表面上均等地形成很多用于释放由气体导入口61供给到喷头60内部的气体的气体吐出孔62，从而对晶圆S的上方的处理空间均等地释放气体。在喷头60的内部配设具有很多气体分散孔64的扩散板65，从而将导入到喷头60内的气体扩散而更均等地将气体供给到晶圆表面上。
气体导入口61与气体供给部70的气体配管71连接。气体供给部70具有该气体配管71和由气体配管71分支的多个分支配管72，且具有与各分支配管72连接的ClF3气体源73、WF6气体源74、Ar气体源75、N2气体源76、SiH4气体源77、H2气体源78。由ClF3气体源73供给用于清洁的ClF3气体。另外，由WF6气体源74供给作为钨原料的WF6气体源。由Ar气体源75、N2气体源76供给用作吹扫气体、稀释气体的Ar气体、N2气体。作为吹扫气体、稀释气体，也可以使用其它的不活性气体。由SiH4气体源77供给用于起始处理及Si吸附处理的SiH4气体。进而，由H2气体源78供给H2气体作为WF6的还原气体。
在连接这些气体源的分支配管上分别设置质量流量控制器这样的流量控制器79和其前后的开闭阀80。而且，虽然未图示，在载置台8的下方的空间还设置了供给Ar气体作为背部气体(吹扫气体)的背部气体Ar管路。
该成膜装置100具有用于对成膜装置100的各构成部，例如制动器18、加热灯32的电源、真空泵50、质量流量控制器79、开闭阀80等进行控制的控制部90。该控制部90具有：包含执行各构成部的控制的微处理器(计算机)的控制器91，包含操作人员为了管理成膜装置100而进行指令的输入操作等的键盘、将成膜装置100的运转状况可视化显示的显示器等的用户界面92，和容纳用于通过控制器91的控制实现成膜装置100中执行的处理的控制程序、各种数据、以及用于对应于处理条件使处理装置的各构成部执行处理的程序即处理制程的存储部93。而且，用户界面92和存储部93与控制器91连接。
上述处理制程存储在存储部93中的存储介质中。存储介质可以为硬盘，也可以为CDROM、DVD、闪存等可移动的存储介质。另外，还可以由其它的装置例如通过专用线路适当传送制程。
于是，根据需要，通过来自用户界面92的指示等，由存储部93调用任意的制程，使控制器91执行，由此在控制器91的控制下，在成膜装置100中进行所需的处理。
<成膜方法>
接着对使用如上所述构成的成膜装置100进行的成膜方法的实施方式进行说明。
(第一实施方式)
第一例
图2为本发明的第一实施方式的第一例涉及的成膜方法的流程图，图3为表示各工序的工序剖视图。
首先最初准备如图3的(a)所示的在由SiO2等形成的层间绝缘膜101上形成了TiN膜102作为表面的阻隔层的晶圆S，搬入到处理容器2内(步骤1)。而且，在层间绝缘膜101上实际上形成有孔(接触孔或导通孔)，但是为了方便图3中省略了孔。
接着进行起始处理，即使处理容器2内为规定的减压气氛，利用加热灯32隔着载置台8加热晶圆S使得载置台温度为350～500℃例如410℃，同时向处理容器2内导入硅烷(SiH4)气体和H2气体等，在钨的核形成之前在晶圆S的表面上形成Si的核(步骤2)。起始处理为如图3的(b)所示按照能够均匀地进行W的核形成的方式在底层的TiN膜102的全部表面上形成Si等的核103的处理，其中，吸附SiH4形成Si的核。实际上SiH4热分解，以SiHx(x＜4)的方式吸附。
该起始处理的条件的优选范围如下所示。
·温度：350～500℃(载置台温度)
·处理容器内的压力：2666～20000Pa
·SiH4流量：300～800sccm(mL/分钟)
·H2流量：100～1000sccm(mL/分钟)
·时间：5～120秒
而且，作为起始处理中使用的气体，不限于SiH4气体，还可以使用Si2H6、SiH2Cl2、B2H6、H2、PH3等。使用B2H6、H2、PH3时，分别形成B、P、H作为核，但是优选使用SiH4、Si2H6、SiH2Cl2等形成Si的核。另外，起始处理并非必须。
接着，在维持载置台8的加热温度的状态下，进行用于钨的核生成(Nucleation)的初期钨膜104的成膜(步骤3、图3的(c))。初期钨膜的成膜，通过如图4所示那样隔着吹扫工序重复进行多次作为钨原料气体的WF6气体的供给和作为还原气体的H2气体的供给的原子层沉积(ALD、Atomic Layer Deposition)或连续式气流沉积(SFD、Sequential Flow Deposition)进行。初期钨膜的成膜期间可以流通规定量的Ar气体和N2气体中的一种或两种，此时，在吹扫工序中停止WF6气体和H2气体的供给，使Ar气体和/或N2气体发挥作为吹扫气体的功能。吹扫工序中，也可以不流通吹扫气体而仅进行真空处理。而且，图4中的表示吹扫工序的凸部，仅表示进行吹扫工序，并非表示气体的供给和停止(on-off)。即，如上所述，使Ar气体和/或N2气体发挥作为吹扫气体的功能时，这些气体在处理期间仍然流通，在仅进行真空处理时，在吹扫工序中未流通气体，但是作为工序存在，因此如此表示。
如此，通过使用氢气(H2气体)作为还原气体、使用ALD或SFD的方法，不会如使用SiH4、B2H6作为还原气体时那样在膜中混入硅(Si)、硼(B)，另外也可以减少所残留的氟(F)的量，因此可以形成杂质少的质量良好的初期钨膜。而且，对气体的导入顺序不特别限定，但是优选最初流通作为还原气体的H2气体。
该初期钨膜成膜的条件的优选范围如下所示。
·温度：350～500℃(载置台温度)
·压力：100～8000Pa
·每一个循环的时间：4～20秒
·重复次数：3～100次
·WF6流量：50～500sccm(mL/分钟)
·H2流量：500～12000sccm(mL/分钟)
·Ar流量：3000～14000sccm(mL/分钟)
·N2流量：0～4000sccm(mL/分钟)
·膜厚：0.5～3.0nm
这种初期钨膜的成膜后，进行吸附处理，即在将载置台8的温度维持在相同温度的状态下，在初期钨膜104的表面上吸附含有用于形成核的物质的气体，形成核105(步骤4、图3的(d))，进一步在相同的温度下形成阻断初期钨膜的结晶性的结晶性阻断钨膜106(步骤5、图3的(e))。然后在相同的温度下进行主钨膜107的成膜(步骤6、图3的(f))。
步骤4的吸附处理和步骤5的结晶性阻断钨膜的成膜，是为了不将初期钨膜的结晶性继承到主钨膜而进行的处理。
如图5所示，由于作为底层的TiN膜102的结晶为柱状晶，初期钨膜104受到TiN膜的结晶性的影响而形成柱状晶。若直接在初期钨膜104上形成主钨膜107则主钨膜107也会受到初期钨膜104的影响而形成柱状晶的结晶。对于柱状晶，晶界垂直存在，由于该晶界的存在而膜的电阻升高。因此，即使形成杂质少的膜作为初期钨膜，最终形成的钨膜的电阻也高。
因此，本例中，进行步骤4的吸附处理和步骤5的结晶性阻断钨膜的成膜，可以以不继承初期钨膜的结晶性的状态形成主钨膜，可以使主钨膜的结晶生长地充分大。由此，可以使钨膜的电阻极低。
步骤4的吸附处理中，向处理容器2内供给含有用于形成核的物质的吸附气体，如图6所示在作为柱状晶的初期钨膜104上吸附该气体形成核105，阻断初期钨膜104的结晶性。吸附处理的时间虽然取决于吸附气体的流量，但是优选为10秒以上。在本实施方式中，该吸附处理向处理容器2内供给作为Si化合物的SiH4气体作为吸附气体，在初期钨膜104的表面上吸附SiH4气体，形成Si的核105。此时，实际上SiH4热分解，以SiHx(x＜4)的方式吸附。此时，同时导入H2气体以使SiH4气体不会局部热分解。此时的SiH4气体的吸附可以极薄或单分子膜程度。因此，所吸附的Si的量极其微量，几乎不会升高钨膜的电阻。
使用SiH4气体作为吸附气体时的吸附处理的条件的优选范围如下所示。
·温度：350～500℃(载置台温度)
·处理容器内的压力：500～20000Pa
·SiH4流量：300～800sccm(mL/分钟)
·H2流量：100～1000sccm(mL/分钟)
·时间：10～120秒
作为具体的条件例，可以举出以下的例子。
·温度：410℃
·处理容器内的压力：1000Pa
·SiH4流量：700sccm(mL/分钟)
·H2流量：500sccm(mL/分钟)
·时间：20秒
而且，作为吸附处理中使用的吸附气体，不限于SiH4气体，还可以使用Si2H6、SiH2Cl2、B2H6、H2、PH3等。使用B2H6、H2、PH3作为吸附气体时，分别形成B、P、H作为核，但是优选使用SiH4、Si2H6、SiH2Cl2等硅化合物作为吸附气体来形成Si的核。
通过步骤5形成的结晶性阻断钨膜106，通过步骤4的吸附处理吸附气体而在表面上形成Si等的核，由此形成为不会继承初期钨膜104的结晶性的钨膜，具有使此后形成的主钨膜107的结晶性不受初期钨膜的结晶性的影响的作用。
该结晶性阻断钨膜的成膜通过将作为钨原料气体的WF6气体和作为还原气体的H2气体供给到处理容器2内、使它们在所加热的晶圆S上反应的CVD进行。此时，可以流通规定量的Ar气体和N2气体中的一种或两种。
该结晶性阻断钨膜106有必要形成更致密的膜以使阻断性高且主钨膜的结晶易生长，因此与主钨膜107的成膜时相比，减少作为钨原料的WF6气体的流量，使得压力为低压。另外，若结晶性阻断钨膜106的膜厚超过12nm则存在膜的电阻率升高的倾向，因此，结晶性阻断钨膜106的膜厚优选为11.5nm以下。另外，从进一步提高效果的观点考虑，结晶性阻断钨膜106的膜厚优选为0.5nm以上。
该结晶性阻断钨膜成膜的条件的优选范围如下所示。
·温度：350～500℃(载置台温度)
·压力：100～26667Pa
·WF6流量：5～200sccm(mL/分钟)
·H2流量：100～12000sccm(mL/分钟)
·Ar流量：1000～14000sccm(mL/分钟)
·N2流量：0～4000sccm(mL/分钟)
·膜厚：0.5～11.5nm
作为具体的条件例，可以举出以下的例子。
·温度：410℃(载置台温度)
·压力：1000Pa
·WF6流量：60sccm(mL/分钟)
·H2流量：4000sccm(mL/分钟)
·Ar流量：6000sccm(mL/分钟)
·N2流量：2000sccm(mL/分钟)
·膜厚：6nm
步骤6中成膜的主钨膜107，用于完全埋入接触孔、导通孔，与结晶性阻断钨膜106同样地，通过将作为钨原料气体的WF6气体和作为还原气体的H2气体供给到处理容器2内、使它们在所加热的晶圆S上反应的CVD进行。此时，可以流通规定量的Ar气体和N2气体中的一种或两种。该主钨膜107的成膜，为了以所需的生产量埋入接触孔、导通孔，与结晶性阻断钨膜106的成膜时相比，增多WF6气体的流量且在高压下进行。
该主钨膜107的成膜时，从使得该膜的电阻更低的观点考虑，优选与结晶性阻断钨膜106非连续地进行成膜。即，如图7所示，在结晶性阻断钨膜106的成膜后，升高到主钨膜107的成膜时的压力时，停止WF6气体。另外，从形成电阻更低的膜的观点考虑，优选从结晶性阻断钨膜106的成膜结束直至主钨膜107的成膜开始为止的时间t处于20～270秒的范围内。通过使得t处于该范围内，主钨膜的成膜速度稍微降低，由此存在主钨膜的电阻率随之降低的倾向。
该主钨膜成膜的条件的优选范围如下所示。
·温度：350～500℃(载置台温度)
·压力：2666～26667Pa
·WF6流量：150～700sccm(mL/分钟)
·H2流量：1000～12000sccm(mL/分钟)
·Ar流量：1000～14000sccm(mL/分钟)
·N2流量：0～4000sccm(mL/分钟)
作为具体的条件例，可以举出以下的例子。
·温度：410℃(载置台温度)
·压力：10666Pa
·WF6流量：250sccm(mL/分钟)
·H2流量：2200sccm(mL/分钟)
·Ar流量：4000sccm(mL/分钟)
·N2流量：2000sccm(mL/分钟)
另外，使压力从结晶性阻断钨膜成膜的压力升高至主钨膜成膜的压力时的条件的优选范围如下所示。
·H2流量：1000～12000sccm(mL/分钟)
·Ar流量：1000～14000sccm(mL/分钟)
·N2流量：0～4000sccm(mL/分钟)
·压力升高速度：35～1000Pa/秒
作为具体的条件例，可以举出以下的例子。
·H2流量：6000sccm(mL/分钟)
·Ar流量：7000sccm(mL/分钟)
·N2流量：2000sccm(mL/分钟)
·压力升高速度：950Pa/秒
如上所述，通过使用WF6气体和H2气体、利用ALD或SFD形成初期钨膜，由此防止Si、B混入到膜中，且由于吸附处理、结晶性阻断钨膜的存在，可以不受初期钨膜的结晶性的影响而使得主钨膜进行较大的晶粒成长，因此所形成的钨膜杂质少且具有大的晶粒，可以得到电阻率比以往显著小的钨膜。另外，由于未使用B2H6气体作为还原气体，不会由于B的扩散而产生与底层的密合性降低、或电特性变差的问题。
另外，通过与结晶性阻断钨膜非连续地形成主钨膜，使从结晶性阻断钨膜的成膜结束直至主钨膜的成膜开始为止的时间处于20～270秒的范围内，可以进一步降低膜的电阻率。具体地说，通过本实施方式可以将初期成膜通过SiH4还原而进行的、以往的W膜的膜厚为50nm、电阻率为28μΩcm左右的膜的电阻率显著降低为10μΩcm左右。
第二例
图8为本发明的第一实施方式的第二例涉及的成膜方法的流程图。本例与第一例的不同点在于，未进行第一例的步骤4的吸附处理，其它的工序与第一例同样地进行。即，将图3的(a)的结构的晶圆S搬入到处理容器2内(步骤1)，根据需要进行起始处理(步骤2)，形成初期钨膜(步骤3)，形成结晶性阻断钨膜(步骤5)，形成主钨膜(步骤6)。
这些步骤1、2、3、5、6与第一例同样地进行。另外，与第一例同样地，在主钨膜的成膜时，优选与结晶性阻断钨膜非连续地进行成膜，另外，从结晶性阻断钨膜的成膜结束直至主钨膜的成膜开始为止的时间优选处于20～270秒的范围内。
本例中，由于未进行吸附处理，与第一实施方式相比，使主钨膜的结晶性不受初期钨膜的结晶性的影响的效果稍微降低，但是通过结晶性阻断钨膜，该效果得以维持，因此可以得到电阻率比以往小的钨膜。具体地说，通过本实施方式可以将初期成膜通过SiH4还原来进行的、以往的W膜的膜厚为50nm、电阻率为28μΩcm左右的膜的电阻率显著降低至13μΩcm左右。
第三例
图9为本发明的第一实施方式的第三例涉及的成膜方法的流程图。本例与第一例的不同点在于，未进行第一例的步骤5的结晶性阻断钨膜的成膜，其它的工序与第一例同样地进行。即，将图3的(a)的结构的晶圆S搬入到处理容器2内(步骤1)，根据需要进行起始处理(步骤2)，形成初期钨膜(步骤3)，进行吸附处理(步骤4)，形成主钨膜(步骤6)。
这些步骤1、2、3、4、6与第一例同样地进行。另外，在主钨膜的成膜时，从吸附处理结束后直至主钨膜的成膜开始为止的时间优选处于20～270秒的范围内。由此，在该范围内成膜速度稍微降低，从而存在电阻率随之降低的趋势。
本例中，由于未进行结晶性阻断钨膜成膜，与第一例相比，使主钨膜的结晶性不受初期钨膜的结晶性的影响的效果稍微降低，但是由于吸附处理，该效果得以维持，因此可以得到电阻率比以往小的钨膜。具体地说，通过本实施方式可以将初期成膜通过SiH4还原来进行的、以往的W膜的膜厚为50nm、电阻率为28μΩcm左右的膜的电阻率降低至15μΩcm左右。
·第一实施方式中的实验结果
接着对第一实施方式的实验结果进行说明。
1.实验例1
其中，根据上述顺序，在形成在SiO2膜上的TiN膜上进行起始处理，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚10nm)，利用SiH4进行吸附处理(20秒)，使用WF6气体和H2气体进行结晶性阻断钨膜的成膜(压力：1000Pa、WF6流量：60sccm、H2流量：4000sccm、膜厚：6nm)，进而在结晶性阻断钨膜成膜结束后，70秒后使用WF6气体和H2气体形成主钨膜(压力：10666Pa、WF6流量：250sccm、H2流量：2200sccm)，制造钨膜(H2还原膜)。使此时的温度均为410℃。另外，为了进行比较，在通过ALD或SFD进行初期钨膜的成膜时，使用SiH4气体作为还原气体制造钨膜(SiH4还原膜)，以及在通过ALD或SFD进行初期钨膜的成膜时，使用B2H6气体作为还原气体制造钨膜(B2H6还原膜)。
对于这些钨膜，拍摄截面的扫描型电子显微镜(SEM)照片。其结果如图10所示。由它们所示可知，SiH4还原膜、B2H6还原膜中，钨膜的结晶均为柱状晶，与此相对地，H2还原膜中，晶粒生长大。
图11表示这些膜的膜厚与电阻率的关系，确认本发明的H2还原膜的电阻率最低。认为这是由于，H2还原膜中，钨膜的晶粒生长大。
接着，在形成在SiO2膜上的TiN膜上分别仅通过上述H2还原形成初期钨膜、仅通过SiH4还原形成初期钨膜、仅通过B2H6还原形成初期钨膜，制作样品，对于这些初期钨膜，利用二次离子质谱(SIMS)测定深度方向的杂质(F、Si、B)的浓度。其结果如图12所示。图12的(a)表示F浓度、(b)表示Si的二次离子强度、(c)表示B浓度。由它们所示可知，通过H2还原形成的初期钨膜，与其它的初期钨膜相比，杂质浓度低。另外确认，膜厚10nm下的电阻率，对于通过SiH4还原形成的初期钨膜来说为196μΩcm，对于通过B2H6还原形成的初期钨膜来说为151μΩcm，与此相对地，对于通过H2还原形成的初期钨膜来说为74μΩcm。由此确认由于杂质浓度低而电阻率降低。
2.实施例2
其中，在形成在SiO2膜上的TiN膜上，进行起始处理，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚2nm)后，分别进行利用SiH4的吸附处理0秒(无)、10秒、20秒、40秒(压力：1000Pa、SiH4流量：700sccm)，然后分别进行使用WF6气体和H2气体的结晶性阻断钨膜的成膜(压力：1000Pa、WF6流量：60sccm、H2流量：4000sccm、膜厚：6nm)，进而在结晶性阻断钨膜成膜结束后，70秒后使用WF6气体和H2气体形成主钨膜(压力：10666Pa、WF6流量：250sccm、H2流量：2200sccm)，制造膜厚约为50nm的钨膜。而且，使此时的温度在全部工序中为410℃。
对于如以上制造的钨膜，吸附处理时间与膜的电阻率的关系如图13所示。如该图所示确认，吸附处理进行0秒(无吸附处理)的情况下，电阻率为13μΩcm，而通过进行吸附处理，无论时间长短，电阻率均降低至10μΩcm左右。但是，即使是未进行吸附处理，也得到比以往低的电阻率。
3.实施例3
其中，在形成在SiO2膜上的TiN膜上，进行起始处理，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚2nm)后，进行利用SiH4的吸附处理20秒，进而分别以膜厚0nm(无)、3nm、6nm、12nm进行使用WF6气体和H2气体的结晶性阻断钨膜的成膜(压力：1000Pa、WF6流量：60sccm、H2流量：4000sccm)，然后分别在结晶性阻断钨膜成膜结束后，70秒后使用WF6气体和H2气体形成主钨膜(压力：10666Pa、WF6流量：250sccm、H2流量：2200sccm)，制造钨膜。而且，使此时的温度在全部工序中为410℃。
对于如以上制造的钨膜，结晶性阻断钨膜的膜厚与膜的电阻率及膜厚的关系如图14所示。如该图所示可知，结晶性阻断钨膜为0nm(无结晶性阻断钨膜)的情况下，电阻率为15μΩcm(但是由于膜厚较厚、为80nm，成为比膜厚50nm时更高的值)，而结晶性阻断钨膜为3nm、6nm时电阻率降低至10μΩcm左右。但是确认结晶性阻断钨膜为12nm时，电阻率反而升高、为20μΩcm。由此确认通过形成0.5～11.5nm左右的适当厚度的结晶性阻断钨膜，钨膜的电阻率降低。但是，即使是无结晶性阻断钨膜的情况下，也得到比以往低的电阻率。
4.实施例4
其中，在形成在SiO2膜上的TiN膜上，进行起始处理，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚2nm)后，进行利用SiH4的吸附处理20秒，进而使用WF6气体和H2气体进行结晶性阻断钨膜的成膜(压力：1000Pa、WF6流量：60sccm、H2流量：4000sccm、膜厚：6nm)，然后在结晶性阻断钨膜成膜结束后，分别在15秒后、70秒后、140秒后、280秒后使用WF6气体和H2气体形成主钨膜(压力：10666Pa、WF6流量：250sccm、H2流量：2200sccm)，制造钨膜。而且，使此时的温度在全部工序中为410℃。
对于如以上制造的钨膜，从结晶性阻断钨膜成膜结束直至主钨膜成膜开始为止的时间t(秒)与膜的电阻率及膜厚的关系如图15所示。如该图所示可知，在t为140秒之前，若延长时间t则主钨膜成膜时的成膜速度降低，存在电阻率降低的倾向。但是若t为280秒则存在电阻率升高的倾向。由此确认通过使得从结晶性阻断钨膜成膜结束直至主钨膜成膜开始为止的时间为20～270秒左右，可以进一步降低电阻率。
如上所述确认，使用H2气体作为初期钨膜的成膜的还原气体，然后在适当的条件下进行吸附处理及结晶性阻断钨膜的成膜，进一步使得从结晶性阻断钨膜成膜结束直至主钨膜成膜开始为止的时间最优化，来进行主钨膜的成膜，由此在膜厚50nm下得到10μΩcm的极低的电阻率。以往的初期钨膜成膜使用SiH4气体来进行的钨膜中，膜厚50nm下为28μΩcm，因此与以往相比电阻率降低65%。而且，为了进行参考，对于使用SiH4气体作为还原气体进行初期钨膜成膜，然后在适当条件下进行吸附处理及结晶性阻断钨膜的成膜，进而使得从结晶性阻断钨膜成膜结束直至主钨膜成膜开始为止的时间最优化，来进行主钨膜的成膜的情况，也测定电阻率，确认电阻率仅降低至20μΩcm。图16中比较示出它们在膜厚50nm时的电阻率的值。
(第二实施方式)
接着对第二实施方式进行说明。
首先对成为本实施方式的前提的实验结果进行说明。第一实施方式中，基于目标在于使主钨膜的膜厚为适于以往的布线、埋入层用途的50nm左右的实验结果，而最近也存在10～30nm左右的用途，因此掌握改变膜厚时的膜的电阻率。
其中，对于在形成在SiO2膜上的TiN膜上，进行起始处理，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚2nm)后，进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜的情况(例子A)，仅进行利用SiH4的吸附处理的情况(例子B)，仅进行结晶性阻断钨膜的成膜的情况(例子C)，这两者均未进行的情况(例子D)，在最终结束的70秒后改变膜厚来进行主钨膜的成膜。
而且温度均设为410℃，各处理的条件如下所述。
·利用SiH4进行的吸附处理
压力：1000Pa
SiH4流量：700sccm
时间：20秒
·结晶性阻断钨膜的成膜
压力：1000Pa
WF6流量：60sccm
H2流量：4000sccm
膜厚：6nm
·主钨膜的成膜
压力：10666Pa
WF6流量：250sccm
H2流量：2200sccm
图17表示如此形成的钨膜的膜厚与电阻率的关系。如图17所示判明，进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜两者的例子A中，膜厚为25nm以上时电阻率表现出低的值，但是膜厚为25nm以下、特别是10～25nm附近时，电阻率极端升高。对于均未进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜两者的情况，在同样的膜厚范围，发现电阻率稍微增加。
为了调查该原因而进行这些膜表面的X射线衍射。其结果如图18所示。结果在进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜两者的例子A中，在膜厚9.3nm、23.8nm下，除了表示α-W的峰之外，还观察到表示β-W的比较强的峰。另外，在未进行这两者的例子D中，在膜厚19.2nm下稍微观察到β-W的峰。
钨(W)存在α相(α-W)和β相(β-W)的两种结晶相，两者的不同在于电阻率。即，体材料的α-W的电阻率为5.33μΩcm(22℃)，与此相对地β-W较高、为300～1000μΩcm。因此，在膜厚10～25nm附近电阻率升高认为是由于存在β-W。另外，在进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜两者的例子A中，在膜厚50nm左右下，出现极强的α-W的峰，因此推测β-W的存在具有提高形成在其上的α-W的结晶性的作用。
作为消除这种β-W所导致的电阻率升高的方法，退火得到关注。图19为表示对于对进行利用SiH4的吸附处理和结晶性阻断钨膜的成膜的情况(上述例子A)，测定改变膜厚进行主钨膜的成膜的情况、以及在主钨膜的成膜后在N2气气氛中在800℃下实施了30分钟的退火的情况的电阻率而得到的结果的图。
如该图所示，通过成膜后进行退火，电阻率整体上降低，尤其是在膜厚处于10～25nm的范围内时，电阻率的降低率大。
接着，对膜厚20nm和50nm的膜，调查刚成膜后(as depo)和退火后的X射线衍射结果。其结果如图20所示。如该图所示确认，膜厚20nm下在as depo中确认β-W的峰，而通过退火，β-W的峰消失。这强力证明了通过结晶结构由β-W改变为α-W，电阻率降低。另外认为，膜厚50nm下，在退火前后都不存在β-W的峰，但是通过退火，无法由X射线衍射中检测的内部的β-W变为α-W，因此电阻率降低。另外，由图19确认，通过进行退火，膜厚为10nm以上的任意一种膜厚下，电阻率成为10μΩcm左右的极低的值，尤其是在膜厚为40nm以上时，成为8μΩcm以下的极低的值。
另外，对退火后的钨膜的表面及截面通过SEM进行观察，结果未发现由于退火所导致的表面状态的不同或体积变化等。
因此，本实施方式中，如上述第一实施方式的第一例～第三例那样形成主钨膜后，进行退火。具体地说，准备图3的(a)所示的结构的晶圆S、如图21所示将晶圆S搬入到处理容器2内(步骤1)，根据需要进行起始处理(步骤2)，形成初期钨膜(步骤3)，进行吸附处理(步骤4)，形成结晶性阻断钨膜(步骤5)，形成主钨膜(步骤6)，实施退火(步骤7)。步骤4和步骤5中的任意一个步骤也可以省略。
对于退火，在步骤6的主钨膜的成膜结束后，对处理容器2内进行吹扫，导入用于在处理容器2内形成退火气氛的气体，例如由N2气体源76导入N2气体并且利用加热灯32隔着载置台8对晶圆S进行加热。也可以在步骤6结束后，利用另外设置的退火装置进行退火。
对于此时的加热温度，主钨膜的膜厚为50nm的钨膜时，使退火温度在500～800℃之间改变在N2气气氛中进行退火，测定电阻率，结果如图22所示可知，退火温度在600℃之前，电阻率为与as depo大致相同的值，但是700℃以上时，电阻率降低。因此，退火温度优选为700℃以上。
另外，对于退火气氛，膜厚为50nm的钨膜时，退火的气氛在N2气气氛和H2气气氛之间改变在800℃下进行退火，结果如图23所示可知，电阻率的值大致相等，退火的效果不取决于气氛。因此，在退火时，也可以由H2气体源78将H2气体导入到处理容器2内来替代N2气体，也可以由Ar气体源75导入Ar气体来替代N2气体。还可以在退火用途中供给其它的气体。利用另外设置的退火装置进行退火时，导入适当的气体即可。
如上所述，本实施方式中，在通过使用作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜，利用SiH4进行吸附处理，使用WF6气体和H2气体进行结晶性阻断钨膜的成膜，以及主钨膜成膜之后，进行退火，由此，膜中的β-W改变为α-W而膜的电阻率降低。尤其是在β-W大量结晶析出而电阻率大幅升高的膜厚25nm以下时，发挥大的电阻率降低效果。另外，25nm以上的膜厚时，残留在内部的β-W变为α-W，从而可以进一步降低电阻率，可以得到8μΩcm以下的以往无法想象的低的值。
对根据本实施方式进行成膜及退火而得到的钨膜，和初期钨膜使用以往的SiH4气体或B2H6气体成膜后、形成主钨膜、进行退火而得到的钨膜的电阻率实际上进行比较，结果本实施方式中，为显著低的值、为7.3μΩcm(膜厚50nm)，与此相对地，初期钨膜的成膜使用SiH4气体的情况以及使用B2H6气体的情况下，虽然通过退火而电阻率降低，但是均为高于本实施方式的值，分别为18.4μΩcm、11.6μΩcm。
(第三实施方式)
接着对第三实施方式进行说明。
其中，基于对主钨膜的膜厚薄至25nm以下时的结晶性阻断钨膜的膜厚的影响进行研究而得到的结果。
图24为表示改变结晶性阻断钨膜的膜厚时的主钨膜的膜厚与电阻率的关系的图。
图24中，表示在TiN膜上，在以下的条件下进行起始处理、初期钨膜的成膜、利用SiH4的吸附处理、结晶性阻断钨膜的成膜(也包括无结晶性阻断钨膜的情况)、主钨膜的成膜的结果。
·利用SiH4的吸附处理
压力：10666Pa
SiH4流量：700sccm
时间：60秒
·结晶性阻断钨膜的成膜
压力：1000Pa
WF6流量：200sccm
H2流量：4000sccm
膜厚：0～4nm
·主钨膜的成膜
压力：10666Pa
WF6流量：250sccm
H2流量：2200sccm
·温度
在全部处理中为410℃
如图24所示可知，若主钨膜的膜厚为25nm以上则结晶性阻断钨膜在任意一种厚度下，电阻率与不设置结晶性阻断钨膜的情况相比均降低，但是主钨膜为25nm以下时，结晶性阻断钨膜的膜厚越厚则由于上述β-W所导致的电阻的升高越大。具体地说，结晶性阻断钨膜的膜厚为4nm时，在主钨膜的膜厚为25nm时，电阻率的升高已经开始，结晶性阻断钨膜的膜厚为3nm时，在主钨膜的膜厚为22nm左右时，电阻率开始升高，结晶性阻断钨膜的膜厚为1.5nm时，在主钨膜的膜厚为17nm左右时，电阻率开始升高，结晶性阻断钨膜的膜厚为1nm时，在主钨膜的膜厚为16nm左右时，电阻率开始升高。
由此，主钨膜的膜厚为25nm以上的情况下，若结晶性阻断钨膜的膜厚为0.5nm以上则有效，主钨膜的膜厚为25nm以下(10～25nm)的情况下，优选结晶性阻断钨膜的膜厚为3nm以下，更优选为1.5nm以下。另外，优选0.5～3nm的范围，进一步优选0.5～1.5nm的范围。而且，本实施方式中，即使不存在在初期钨膜的表面上吸附含有用于生成核的物质的气体的工序(利用SiH4的吸附处理)时，也可以得到相同的效果。另外，本实施方式的条件下成膜后可以与第二实施方式同样地进行退火。
(其它的实施方式)
·初期钨膜的成膜
在上述实施方式中，在初期钨膜的成膜时，作为钨原料气体的WF6气体的供给和作为还原气体的H2气体的供给之间的吹扫，使得Ar气体和/或N2气体发挥作为吹扫气体的功能来进行，但是也可以仅利用真空处理进行该吹扫，由此降低通过此后的吸附处理、结晶性阻断钨膜的成膜、主钨膜的成膜而形成的钨膜的电阻率。
这如图25所示，图25为表示使Ar气体和N2气体发挥作为吹扫气体的功能来进行初期钨膜的成膜时的吹扫的情况(例子E)、和停止全部气体的供给进行真空处理的情况(例子F)中的膜厚与电阻率的关系的图。而且，其中，一次的吹扫时间为1.5秒，作为钨原料气体的WF6气体的供给和作为还原气体的H2气体的供给重复进行27次，形成膜厚2nm的初期钨膜，对于吸附处理、结晶性阻断钨膜的成膜、主钨膜的成膜，条件与得到图17的结果的实验相同。而且，处理温度在全部处理中为410℃。
如图25所示确认，初期钨膜的成膜时的吹扫，通过停止全部气体进行真空处理来进行，与利用吹扫气体进行的吹扫相比，电阻率降低。推测这是由于，通过利用真空处理进行吹扫，膜中的氟(F)等杂质降低。另外，在膜厚10～25nm左右，电阻率均升高。
如此初期钨膜的吹扫通过真空处理进行时，成膜后的退火也是有效的。其结果如图26所示。图26为表示对于上述例子E及例子F，和对它们分别在N2气气氛中在800℃下实施了30分钟的退火的情况(例子G、例子H)，膜厚与电阻率的关系的图。
如图26所示，通过退火，初期钨膜形成时的吹扫通过吹扫气体进行的情况、通过真空处理进行的情况下，电阻率均降低，特别是在膜厚为10～25nm的电阻率高的部分中，该降低率大。另外，对于进行了退火的情况，吹扫通过真空处理进行的情况(例子H)下，表现出更低的电阻率。
·起始处理
在上述实施方式中，表示进行起始处理时使用SiH4气体的例子，但是使用B2H6气体也得到良好的结果。这如图27所示。图27为表示起始处理利用SiH4进行的情况(例子I)和利用B2H6进行的情况(例子J)中的膜厚与电阻率的关系的图。其中，在形成在SiO2膜上的TiN膜上进行的起始处理，在例子I中在压力：10666Pa、SiH4流量：700sccm、H2流量：500sccm的条件下进行，在例子J中在压力10666Pa、B2H6流量：35sccm、H2流量：1165sccm的条件下进行后，通过使用作为原料气体的WF6气体和作为还原气体的H2气体的ALD或SFD进行初期钨膜的成膜(膜厚2nm)，对于此后的吸附处理、结晶性阻断钨膜的成膜、主钨膜的成膜，条件与得到图17的结果的实验相同。而且，处理温度在全部处理中为410℃。
如图27所示，在膜厚薄的部分，电阻率均升高，在膜厚处于15～23nm的范围内时，利用B2H6进行起始处理的例子J中，电阻率更低，而处于比膜厚23nm厚的范围内时，均得到低的电阻值，利用SiH4进行起始处理的例子I，与利用B2H6进行处理的例子J相比，电阻率更低。
其中，对于主钨膜的膜厚为35nm的样品，利用电子背散射衍射(EB SD)观察表面的结晶状态。其结果确认，利用SiH4进行起始处理时，与利用B2H6进行处理时相比结晶粒径增大，另外，利用SiH4进行处理时，降低W的电阻率的(110)面的量也更多。由此可知，对于起始处理，与利用B2H6时相比，利用SiH4时，更有效。
虽然未表示结果，但是任意一种情况下通过在成膜后进行退火，电阻率降低，利用SiH4时表现出更低的电阻率。
<其它的适用>
以上对本发明的实施方式进行了说明，但是本发明不限于上述实施方式，可以进行各种变形。例如上述实施方式中，对在相同的温度下实施全部工序的例子进行了说明，但是也可以在每个工序中改变温度进行优化。另外，上述实施方式中，对使用在表面上形成有TiN膜的基板作为基板、在其上形成钨膜的例子进行了说明，但是不限于成膜在TiN膜上的情况。进而，作为被处理基板，以半导体晶圆为例进行了说明，半导体晶圆可以为硅或GaAs、SiC、GaN等化合物半导体，进一步不限于半导体晶圆，还可以在液晶显示装置等FPD(平板显示器)中使用的玻璃基板、陶瓷基板等中适用本发明。

Claims (22)

1.一种钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，该钨膜的成膜方法具有如下工序：
隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；
在所述初期钨膜的表面上吸附含有用于形成核的物质的气体的工序；
向所述处理容器内供给作为钨原料的WF6气体和作为还原气体的H2气体，形成阻断所述初期钨膜的结晶性的结晶性阻断钨膜的工序；和
在所述结晶性阻断钨膜成膜结束后，停止WF6气体的供给，升高所述处理容器内的压力后，在与所述结晶性阻断钨膜的成膜时相比更高的压力下，与所述结晶性阻断钨膜的成膜时相比增多WF6气体的流量来供给WF6气体和H2气体，从而形成主钨膜的工序。
2.一种钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，该钨膜的成膜方法具有如下工序：
隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；
向所述处理容器内供给作为钨原料的WF6气体和作为还原气体的H2气体，形成阻断所述初期钨膜的结晶性的结晶性阻断钨膜的工序；和
在所述结晶性阻断钨膜成膜结束后，停止WF6气体的供给，升高所述处理容器内的压力后，在与所述结晶性阻断钨膜的成膜时相比更高的压力下，与所述结晶性阻断钨膜的成膜时相比增多WF6气体的流量来供给WF6气体和H2气体，从而形成主钨膜的工序。
3.一种钨膜的成膜方法，其特征在于，其为在处理容器内、在减压环境下对基板进行加热并且在基板的表面上形成钨膜的成膜方法，该钨膜的成膜方法具有如下工序：
隔着所述处理容器内的吹扫而交替重复进行向所述处理容器内供给作为钨原料的WF6气体、和供给作为还原气体的H2气体，从而在基板的表面上形成用于生成钨的核的初期钨膜的工序；
在所述初期钨膜的表面上吸附含有用于形成核的物质的气体的工序；和
向所述处理容器内供给作为成膜原料的WF6气体和作为还原气体的H2气体，在吸附了所述含有用于形成核的物质的气体后的基板上形成主钨膜的工序。
4.根据权利要求1或权利要求2所述的钨膜的成膜方法，其特征在于，所述结晶性阻断钨膜成膜结束后、直至所述主钨膜成膜为止的时间为20～270秒。
5.根据权利要求1、权利要求2、权利要求4中任一项所述的钨膜的成膜方法，其特征在于，所述结晶性阻断钨膜的膜厚为0.5～11.5nm。
6.根据权利要求1、权利要求2、权利要求4、权利要求5中任一项所述的钨膜的成膜方法，其特征在于，所述结晶性阻断钨膜的成膜是使处理容器内的压力为100～26667Pa、WF6气体的流量为5～200sccm(mL/分钟)、H2气体的流量为100～12000sccm(mL/分钟)来进行的。
7.根据权利要求1或权利要求3所述的钨膜的成膜方法，其特征在于，所述吸附气体的工序通过供给作为硅化合物气体的SiH4气体和H2气体来进行。
8.根据权利要求1、权利要求3、权利要求7中任一项所述的钨膜的成膜方法，其特征在于，所述吸附气体的工序进行10秒以上。
9.根据权利要求1～权利要求8中任一项所述的钨膜的成膜方法，其特征在于，所述主钨膜的成膜是使处理容器内的压力为2666～26667Pa、WF6气体的流量为150～700sccm(mL/分钟)、H2气体的流量为1000～12000sccm(mL/分钟)来进行的。
10.根据权利要求1～权利要求9中任一项所述的钨膜的成膜方法，其特征在于，所述主钨膜的膜厚为25nm以上。
11.根据权利要求1～权利要求9中任一项所述的钨膜的成膜方法，其特征在于，在所述主钨膜成膜后，将所述基板退火。
12.根据权利要求11所述的钨膜的成膜方法，其特征在于，所述退火在700℃以上的温度下进行。
13.根据权利要求11或权利要求12所述的钨膜的成膜方法，其特征在于，所述主钨膜的膜厚为10～25nm。
14.根据权利要求1或权利要求2所述的钨膜的成膜方法，其特征在于，所述主钨膜的膜厚为10～25nm时，所述结晶性阻断钨膜的膜厚为3nm以下。
15.根据权利要求14所述的钨膜的成膜方法，其特征在于，所述结晶性阻断钨膜的膜厚为1.5nm以下。
16.根据权利要求1～权利要求15中任一项所述的钨膜的成膜方法，其特征在于，所述初期钨膜的成膜是使处理容器内的压力为100～8000Pa、WF6气体的流量为50～500sccm(mL/分钟)、H2气体的流量为500～12000sccm(mL/分钟)、每一个循环为4～20秒来进行的，将膜厚制成0.5～3.0nm。
17.根据权利要求1～权利要求16中任一项所述的钨膜的成膜方法，其特征在于，所述初期钨膜的成膜通过在吹扫时停止气体进行真空处理来实施。
18.根据权利要求1～权利要求17中任一项所述的钨膜的成膜方法，其特征在于，在所述初期钨膜的成膜之前，还具有进行用于在基板表面上形成核的起始处理的工序。
19.根据权利要求18所述的钨膜的成膜方法，其特征在于，所述起始处理通过供给SiH4气体来进行。
20.根据权利要求1～权利要求10中任一项所述的钨膜的成膜方法，其特征在于，所述各工序时用于支撑基板的载置台的温度为350～500℃。
21.根据权利要求1～权利要求20中任一项所述的钨膜的成膜方法，其特征在于，所述基板在表面上形成有TiN膜。
22.一种存储介质，其特征在于，其为存储用于在计算机上运行并控制成膜装置的程序的存储介质，所述程序在执行时使计算机控制所述成膜装置以进行权利要求1～权利要求21中任一项所述的钨膜的成膜方法。
CN201210485592.1A 2011-11-25 2012-11-23 钨膜的成膜方法 Active CN103132046B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011-258117 2011-11-25
JP2011258117 2011-11-25
JP2012-051018 2012-03-07
JP2012051018 2012-03-07
JP2012-183934 2012-08-23
JP2012183934A JP5959991B2 (ja) 2011-11-25 2012-08-23 タングステン膜の成膜方法

Publications (2)

Publication Number Publication Date
CN103132046A true CN103132046A (zh) 2013-06-05
CN103132046B CN103132046B (zh) 2016-06-08

Family

ID=48467269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210485592.1A Active CN103132046B (zh) 2011-11-25 2012-11-23 钨膜的成膜方法

Country Status (5)

Country Link
US (1) US8673778B2 (zh)
JP (1) JP5959991B2 (zh)
KR (1) KR101414358B1 (zh)
CN (1) CN103132046B (zh)
TW (1) TWI557255B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157607A (zh) * 2014-09-01 2014-11-19 上海先进半导体制造股份有限公司 钨淀积工艺的背面压力的优化方法
CN104975268A (zh) * 2015-06-03 2015-10-14 武汉新芯集成电路制造有限公司 一种金属钨薄膜的制备方法
CN105839068A (zh) * 2015-01-30 2016-08-10 东京毅力科创株式会社 钨膜的成膜方法
CN106011777A (zh) * 2015-03-27 2016-10-12 东京毅力科创株式会社 钨膜的成膜方法
WO2017000670A1 (zh) * 2015-07-02 2017-01-05 无锡华润上华科技有限公司 钨膜的沉积方法
CN107460449A (zh) * 2016-06-02 2017-12-12 朗姆研究公司 用于增强填充物和减少衬底撞击的原子层沉积
CN109563619A (zh) * 2016-07-26 2019-04-02 东京毅力科创株式会社 钨膜的成膜方法
CN110055511A (zh) * 2018-01-18 2019-07-26 东京毅力科创株式会社 钨膜的成膜方法和成膜系统
CN110310919A (zh) * 2013-12-27 2019-10-08 朗姆研究公司 实现低电阻率钨特征填充的钨成核工艺
CN110714189A (zh) * 2019-09-30 2020-01-21 长江存储科技有限责任公司 一种金属钨的沉积方法以及金属钨的沉积结构
CN116065139A (zh) * 2021-11-02 2023-05-05 东京毅力科创株式会社 成膜方法和成膜装置
US12002679B2 (en) 2020-04-07 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9875890B2 (en) 2015-03-24 2018-01-23 Lam Research Corporation Deposition of metal dielectric film for hardmasks
US20180312966A1 (en) * 2015-10-23 2018-11-01 Applied Materials, Inc. Methods For Spatial Metal Atomic Layer Deposition
JP6788545B2 (ja) * 2017-04-26 2020-11-25 東京エレクトロン株式会社 タングステン膜を形成する方法
KR102367848B1 (ko) * 2017-04-27 2022-02-25 주식회사 레이크머티리얼즈 저 불소 함량을 갖는 텅스텐 박막의 제조 방법
CN107527864B (zh) * 2017-08-31 2019-03-12 长江存储科技有限责任公司 一种存储器件、钨形核层及其制备方法
JP7072399B2 (ja) 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
KR102504958B1 (ko) 2018-04-02 2023-03-03 삼성전자주식회사 박막 증착 방법 및 박막 증착 장치
WO2020003803A1 (ja) * 2018-06-28 2020-01-02 東京エレクトロン株式会社 成膜方法、成膜システム、及び成膜装置
CN110923659B (zh) 2018-09-20 2022-07-08 东京毅力科创株式会社 成膜方法及基板处理系统
JP7296790B2 (ja) 2018-09-20 2023-06-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
KR20210077797A (ko) * 2018-12-19 2021-06-25 엔테그리스, 아이엔씨. 환원성 공-반응물의 존재 하에 텅스텐 또는 몰리브데넘 층을 증착시키는 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436876A (zh) * 2002-02-05 2003-08-20 台湾积体电路制造股份有限公司 钨金属化学气相沉积法中原子层沉积的方法
US6703296B1 (en) * 2003-04-17 2004-03-09 Macronix International Co. Ltd. Method for forming metal salicide
TW200626748A (en) * 2005-01-19 2006-08-01 Applied Materials Inc Methods for depositing tungsten layers employing atomic layer deposition techniques
US20060286810A1 (en) * 2005-06-01 2006-12-21 Annelies Delabie Atomic layer deposition (ALD) method and reactor for producing a high quality layer
CN101154576A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 形成具有低电阻的钨多金属栅极的方法
CN101213320A (zh) * 2005-07-01 2008-07-02 东京毅力科创株式会社 钨膜的形成方法、成膜装置、存储介质和半导体装置
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010710B2 (ja) * 1990-09-17 2000-02-21 ソニー株式会社 半導体装置の製造方法
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
JP3082683B2 (ja) * 1996-10-21 2000-08-28 日本電気株式会社 タングステンｃｖｄ成膜方法
TW581822B (en) * 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
JP4032872B2 (ja) * 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
KR100688652B1 (ko) * 2001-08-14 2007-03-02 동경 엘렉트론 주식회사 텅스텐막의 형성 방법
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
KR100830590B1 (ko) 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436876A (zh) * 2002-02-05 2003-08-20 台湾积体电路制造股份有限公司 钨金属化学气相沉积法中原子层沉积的方法
US6703296B1 (en) * 2003-04-17 2004-03-09 Macronix International Co. Ltd. Method for forming metal salicide
TW200626748A (en) * 2005-01-19 2006-08-01 Applied Materials Inc Methods for depositing tungsten layers employing atomic layer deposition techniques
US20060286810A1 (en) * 2005-06-01 2006-12-21 Annelies Delabie Atomic layer deposition (ALD) method and reactor for producing a high quality layer
CN101213320A (zh) * 2005-07-01 2008-07-02 东京毅力科创株式会社 钨膜的形成方法、成膜装置、存储介质和半导体装置
CN101899649A (zh) * 2005-07-01 2010-12-01 东京毅力科创株式会社 钨膜的形成方法
CN101154576A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 形成具有低电阻的钨多金属栅极的方法
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310919A (zh) * 2013-12-27 2019-10-08 朗姆研究公司 实现低电阻率钨特征填充的钨成核工艺
CN104157607B (zh) * 2014-09-01 2017-02-15 上海先进半导体制造股份有限公司 钨淀积工艺的背面压力的优化方法
CN104157607A (zh) * 2014-09-01 2014-11-19 上海先进半导体制造股份有限公司 钨淀积工艺的背面压力的优化方法
CN105839068A (zh) * 2015-01-30 2016-08-10 东京毅力科创株式会社 钨膜的成膜方法
CN105839068B (zh) * 2015-01-30 2018-09-21 东京毅力科创株式会社 钨膜的成膜方法
CN106011777A (zh) * 2015-03-27 2016-10-12 东京毅力科创株式会社 钨膜的成膜方法
CN106011777B (zh) * 2015-03-27 2019-04-12 东京毅力科创株式会社 钨膜的成膜方法
CN104975268A (zh) * 2015-06-03 2015-10-14 武汉新芯集成电路制造有限公司 一种金属钨薄膜的制备方法
WO2017000670A1 (zh) * 2015-07-02 2017-01-05 无锡华润上华科技有限公司 钨膜的沉积方法
CN107460449A (zh) * 2016-06-02 2017-12-12 朗姆研究公司 用于增强填充物和减少衬底撞击的原子层沉积
CN107460449B (zh) * 2016-06-02 2021-03-12 朗姆研究公司 用于增强填充物和减少衬底撞击的原子层沉积
CN109563619A (zh) * 2016-07-26 2019-04-02 东京毅力科创株式会社 钨膜的成膜方法
CN110055511A (zh) * 2018-01-18 2019-07-26 东京毅力科创株式会社 钨膜的成膜方法和成膜系统
CN110055511B (zh) * 2018-01-18 2021-10-22 东京毅力科创株式会社 钨膜的成膜方法和成膜系统
CN110714189A (zh) * 2019-09-30 2020-01-21 长江存储科技有限责任公司 一种金属钨的沉积方法以及金属钨的沉积结构
CN110714189B (zh) * 2019-09-30 2022-01-07 长江存储科技有限责任公司 一种金属钨的沉积方法以及金属钨的沉积结构
US12002679B2 (en) 2020-04-07 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
CN116065139A (zh) * 2021-11-02 2023-05-05 东京毅力科创株式会社 成膜方法和成膜装置

Also Published As

Publication number Publication date
KR101414358B1 (ko) 2014-07-01
JP5959991B2 (ja) 2016-08-02
KR20130058636A (ko) 2013-06-04
TWI557255B (zh) 2016-11-11
CN103132046B (zh) 2016-06-08
TW201331404A (zh) 2013-08-01
JP2013213274A (ja) 2013-10-17
US20130137262A1 (en) 2013-05-30
US8673778B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN103132046A (zh) 钨膜的成膜方法
JP4803578B2 (ja) 成膜方法
KR101312461B1 (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR101434342B1 (ko) 성막 방법 및 성막 장치
US9613823B2 (en) Etching method and storage medium
JP5207962B2 (ja) ルテニウム膜の成膜方法
WO2011152352A1 (ja) 半導体装置の製造方法及び基板処理装置
KR101217419B1 (ko) Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
CN110622283A (zh) 减少或消除钨膜中缺陷的方法
TW202104636A (zh) 成膜方法及成膜裝置
US7524766B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
KR102072272B1 (ko) 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체
KR101697076B1 (ko) 금속막의 성막 방법
WO2022080153A1 (ja) 基板処理方法および基板処理装置
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JP6220649B2 (ja) 金属膜の成膜方法
JP2013117067A (ja) 酸化ルテニウム膜の成膜方法
KR101211821B1 (ko) Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
JP7273168B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
JP2013199673A (ja) 酸化ルテニウム膜の成膜方法および酸化ルテニウム膜成膜用処理容器のクリーニング方法
JP2012172250A (ja) 成膜方法および記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant