KR102072272B1 - 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체 - Google Patents

붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체 Download PDF

Info

Publication number
KR102072272B1
KR102072272B1 KR1020170038357A KR20170038357A KR102072272B1 KR 102072272 B1 KR102072272 B1 KR 102072272B1 KR 1020170038357 A KR1020170038357 A KR 1020170038357A KR 20170038357 A KR20170038357 A KR 20170038357A KR 102072272 B1 KR102072272 B1 KR 102072272B1
Authority
KR
South Korea
Prior art keywords
boron
film
gas
silicon germanium
forming
Prior art date
Application number
KR1020170038357A
Other languages
English (en)
Other versions
KR20170113275A (ko
Inventor
미츠히로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170113275A publication Critical patent/KR20170113275A/ko
Application granted granted Critical
Publication of KR102072272B1 publication Critical patent/KR102072272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/108—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

하지의 상태에 따른 막 두께의 변동이 작고, 저온 성막 가능하고, 다결정 막으로서 형성할 수 있는 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치를 제공한다. 피처리체 표면의 하지(201) 상에 붕소 도프 실리콘 게르마늄막(203)을 형성함에 있어서, 하지 표면에 붕소 함유 가스를 흡착시켜서 시드층(202)을 형성하고, 그 후, 시드층(202)을 흡착한 하지(201) 표면에, 실리콘 원료 가스, 게르마늄 원료 가스 및 붕소 도프 가스를 사용해서 CVD법에 의해 붕소 도프 실리콘 게르마늄막(203)을 성막한다.

Description

붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체{METHOD AND APPARATUS FOR FORMING BORON-DOPED SILICON GERMANIUM FILM, AND STORAGE MEDIUM}
본 발명은 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체에 관한 것이다.
최근 들어, DRAM(Dynamic Random Access Memory)은 미세화가 진행되어, DRAM에 사용되는 캐패시터는, 보다 큰 용량을 얻기 위해서, 입체적인 실린더 구조로 되어 있다. 구체적으로는, 입체 형성된 하부 전극의 표면을 용량 절연막으로 덮고, 또한 용량 절연막의 표면을 상부 전극으로 덮음으로써 형성된다. 상부 전극을 형성한 단계에서는, 인접하는 캐패시터의 사이에 공극이 발생하기 때문에, 그 공극을 매립하는 도전체층으로서, 도전성이 높고 저온 성막이 가능한 붕소 도프 실리콘 게르마늄(B-SiGe)막이 사용되고 있다(예를 들어 특허문헌 1).
한편, B-SiGe막은 CVD(Chemical Vapor Deposition)법에 의해 성막되는데, 상부 전극 상에 B-SiGe막을 형성하면 막 두께 분포가 현저하게 악화되기 때문에, 특허문헌 1에서는, 상부 전극 상에 모노실란을 열분해한 성분을 흡착시켜서 표면 개질층(시드층)을 형성하고, 그 위에 B-SiGe막을 형성하는 것이 기재되어 있다.
또한, 특허문헌 2에는, 하지에 붕소 도프 실리콘막을 충분히 피복하고 나서 게르마늄막을 성막함으로써, 게르마늄이 균일하게 성장하는 것이 기재되어 있다.
일본 특허 공개 제2013-89889호 공보 일본 특허 공개 제2010-118643호 공보
그런데, DRAM은 새로운 미세화가 요구되고 있고, 그에 수반하여 B-SiGe막의 표면적이 증대하고 있어, 하지의 상태에 따른 막 두께의 변동을 더 억제하는 것이 요구되고 있지만, 특허문헌 1에 기재된 모노실란의 분해물로 이루어지는 시드층으로는 시드 효과가 충분한 것이라고는 할 수 없게 되어 있다. 또한, B-SiGe막의 성막 온도를 더욱 저온화하는 것도 요구되고 있다.
한편, DRAM에 사용되는 B-SiGe막은, 저온 성막이어도, 막 형성한 단계에서 다결정 상태로 되어 있을 필요가 있는데, 특허문헌 2에 기재된 바와 같이, 붕소 도프 실리콘막으로 피복한 후에 B-SiGe막을 형성하는 경우에는, B-SiGe막이 아몰퍼스의 막으로 되어버린다.
따라서, 본 발명은 하지의 상태에 따른 막 두께의 변동이 작고, 저온 성막 가능하며, 다결정 막으로서 형성할 수 있는 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치를 제공한다.
본 발명의 제1 관점은, 피처리체 표면의 하지 상에 붕소 도프 실리콘 게르마늄막을 형성하는 붕소 도프 실리콘 게르마늄막의 형성 방법이며, 상기 하지 표면에 붕소 함유 가스를 흡착시켜서 시드층을 형성하는 공정과, 그 후, 상기 시드층이 흡착된 상기 하지 표면에, 실리콘 원료 가스, 게르마늄 원료 가스, 및 붕소 도프 가스를 사용해서 CVD법에 의해 붕소 도프 실리콘 게르마늄막을 성막하는 공정을 가지는 붕소 도프 실리콘 게르마늄막의 형성 방법을 제공한다.
상기 제1 관점에서, 상기 피처리체는, 그 표면에 상기 하지를 구성하는 TiN막을 가지는 것이어도 된다.
상기 시드층을 형성할 때, 상기 염소를 포함하지 않는 붕소 함유 가스로서 디보란 가스를 사용할 수 있다. 상기 시드층을 형성할 때의 온도가 300℃ 이하, 나아가 250 내지 300℃가 바람직하다.
상기 붕소 도프 실리콘 게르마늄를 성막할 때, 상기 실리콘 원료 가스로서 실란계 화합물을 사용하고, 게르마늄 원료 가스로서 게르만계 화합물을 사용할 수 있다. 상기 실란계 화합물은, 모노실란 또는 디실란이 적합하고, 상기 게르만계 화합물은, 모노게르만 또는 디게르만이 적합하다. 상기 붕소 도프 가스로서는, 삼염화붕소 가스 또는 디보란 가스를 사용할 수 있다.
상기 붕소 도프 실리콘 게르마늄막을 성막할 때의 온도가, 450℃ 이하로 할 수 있고, 380 내지 430℃인 것이 바람직하다. 상기 붕소 도프 실리콘 게르마늄막을 성막할 때의 온도는, 380 내지 400℃의 범위의 저온으로 할 수도 있다.
상기 붕소 도프 실리콘 게르마늄막은, 게르마늄의 농도를 20 내지 90at％의 범위로 할 수 있다.
본 발명의 제2 관점은, 피처리체 표면의 하지 상에 붕소 도프 실리콘 게르마늄막을 형성하는 붕소 도프 실리콘 게르마늄막의 형성 장치이며, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 소정의 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 소정 온도로 제어하고, 상기 가스 공급부로부터 상기 처리 용기 내에 붕소 함유 가스를 공급시켜, 상기 하지 표면에 염소를 포함하지 않는 붕소 함유 가스를 흡착시켜서 시드층을 형성시키고, 상기 가스 공급부로부터, 실리콘 원료 가스, 게르마늄 원료 가스 및 붕소 도프 가스를 공급시켜, 상기 시드층이 흡착된 상기 하지 표면에, CVD법에 의해 붕소 도프 실리콘 게르마늄막을 성막시키는 붕소 도프 실리콘 게르마늄막의 형성 장치를 제공한다.
상기 제2 관점에서, 상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지도록 할 수 있다.
본 발명의 제3 관점은, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 제1 관점의 붕소 도프 실리콘 게르마늄막의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 하지에 디보란 가스와 같은 붕소 함유 가스를 흡착시킴으로써 시드층을 형성하므로, 시드 효과가 높고, 하지의 상태에 따른 막 두께의 변동을 작게 할 수 있다. 또한, 붕소 함유 가스를 흡착시켜서 시드층을 형성함으로써, 인큐베이션 타임을 단축할 수 있으므로 저온 성막 가능하다. 또한, 시드층을 흡착에 의해 형성하므로, 붕소 도프 실리콘 게르마늄막이 하지와 차단되지 않고 다결정 막으로서 형성할 수 있다. 또한, 붕소 함유 가스로서 B2H6 가스를 사용하면, 붕소 도프 실리콘 게르마늄막에 불순물을 도입하지 않아, 순도가 높은 막을 형성할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 B-SiGe막의 형성 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 관한 B-SiGe막의 형성 방법을 설명하기 위한 공정 단면도이다.
도 3은 본 발명의 B-SiGe막의 형성 방법의 실시에 사용할 수 있는 성막 장치의 일례를 도시하는 종단면도이다.
도 4는 도 3의 성막 장치에 의해 B-SiGe막을 성막할 때의 프로세스 시퀀스를 도시하는 도면이다.
도 5는 실험예에 있어서, 하지막으로서 TiN막 및 SiO2막을 사용하고, 그 위에 조건 1 내지 4에 의해 B-SiGe막을 형성했을 때의 B-SiGe막의 막 두께를 도시하는 도면이다.
도 6은 실험예에 있어서, 조건 1 내지 4에 의해 B-SiGe막을 형성했을 때의 웨이퍼간의 막 두께의 균일성을 도시하는 도면이다.
도 7은 실험예에 있어서, 조건 1 내지 4에 의해 B-SiGe막을 형성했을 때의 웨이퍼간의 비저항의 균일성을 도시하는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<B-SiGe막의 형성 방법>
본 발명에 따른 B-SiGe막의 형성 방법은, 하지 상에 시드층을 개재하여 B-SiGe막을 형성하는 것인데, 일 실시 형태로서, 반도체 기판, 전형적으로는 실리콘 기판 상에 형성된 하지막 상에 B-SiGe막을 형성하는 경우에 대해서 설명한다.
도 1은 본 발명의 일 실시 형태에 관한 B-SiGe막의 형성 방법을 나타내는 흐름도, 도 2는 그 공정 단면도이다.
먼저, 반도체 기판(200) 상에 하지막(201)이 형성된 피처리체를 준비한다(스텝 1, 도 2의 (a)). 예를 들어, 하지막(201)으로서는 DRAM의 캐패시터에 있어서의 상부 전극이 예시된다. 이 경우에는, 반도체 기판(200) 상에, 실린더 형상의 하부 전극과, 그 표면에 형성된 용량 절연막을 개재해서 하지막(201)이 되는 상부 전극이 형성되는데, 도 2의 (a)에서는 하지막(201)의 아래의 구조체는 생략하고 있다. 하지막(201)으로서 DRAM의 캐패시터의 상부 전극을 사용하는 경우에는, CVD법으로 형성된 TiN막이 예시된다. 하지막(201)은, SiO2막 등의 다른 막이어도 된다. 또한, 피처리체는 반도체 기판에 한정되지 않는다.
이어서, 피처리체에 염소를 포함하지 않는 붕소(B) 함유 가스인 B 시드 가스, 예를 들어 디보란(B2H6) 가스를 공급해서 하지막(201)의 표면에 흡착시켜, 시드층(202)을 형성한다(스텝 2, 도 2의 (b)).
이 공정은, 붕소(B)의 흡착이 목적이기 때문에, 예를 들어 B2H6이 자기분해하여, CVD 반응하지 않는 영역을 사용할 필요가 있다. 이 때문에, 이 공정은, 300℃ 이하의 저온에서 행하는 것이 바람직하다. 이러한 온도에서는, 공급된 B2H6 가스 등은 막으로서 성장되지 않는다. 이 공정의 압력은, 0.1 내지 5Torr(13.3 내지 667Pa)가 바람직하다.
B 시드 가스를 구성하는 염소를 포함하지 않는 B 함유 가스로서는, B2H6뿐만 아니라 B4H10, B5H9, B5H11, B6H10, B10H14 등의 다른 보란계 가스를 적합하게 사용할 수 있다. 보란계 가스는 B와 H의 화합물이며, 그 위에 성막되는 B-SiGe막에 대하여 불순물을 도입하지 않으므로 바람직하다. 이들 중에서는 B2H6 가스가 특히 바람직하다.
이어서, 시드층(202)이 흡착된 하지막(201) 상에 B-SiGe막(203)을 CVD법에 의해 성막한다(스텝 3, 도 2의 (c)). 이 B-SiGe막(203)은, 시드층(202)의 형성 후, in-situ로 실시된다.
B-SiGe막(203)의 성막은, 피처리체에 Si 원료 가스, Ge 원료 가스, B 도프 가스를 공급하여, CVD법에 의해 성막한다.
Si 원료 가스로서는, 예를 들어 모노실란(SiH4), 디실란(Si2H6) 등의 실란계 화합물을 적합하게 사용할 수 있다. 물론, 다른 실란계 화합물이어도 되고, 실란계 화합물 이외이어도 된다.
Ge 원료 가스로서는, 예를 들어 모노게르만(GeH4), 디게르만(Ge2H6) 등의 게르만계 화합물을 적합하게 사용할 수 있다. 물론, 다른 게르만계 화합물이어도 되고, 게르만계 화합물 이외이어도 된다.
B 도프 가스로서는, 예를 들어 삼염화붕소(BCl3), B2H6 등을 적합하게 사용할 수 있다. B2H6뿐만 아니라, B4H10, B5H9, B5H11, B6H10, B10H14 등의 다른 B 함유 가스이어도 된다.
B-SiGe막은 450℃ 이하에서 성막하는 것이 바람직하다. B-SiGe막은, 450℃ 이하의 저온에서 성막해도, 성막 단계에서 다결정 상태이며, 도전성을 가지는 도체이다. 본 실시 형태에서의 보다 바람직한 온도는 380 내지 430℃이다. 특히, 430℃보다 낮은, 예를 들어 380 내지 400℃와 같은 종래보다도 낮은 온도에서 성막할 수 있는 것이 특징이다. 이 공정의 압력은, 0.1 내지 5Torr(13.3 내지 667Pa)가 바람직하다.
B-SiGe막의 조성은, Ge의 농도가 20 내지 90at％인 것이 바람직하다. 또한, B의 농도가 0.1 내지 20at％인 것이 바람직하다.
이상과 같이, 하지막(201)의 표면에 B2H6 가스와 같은 붕소 시드 가스를 흡착시키고 나서 B-SiGe막을 형성함으로써, 붕소에 의한 높은 시드 효과를 얻을 수 있고, 하지막(201)의 표면 상태에 의하지 않고, 인큐베이션 타임을 일정하게 유지할 수 있어, B-SiGe막의 변동을 현저하게 작게 할 수 있다.
B-SiGe막을 TiN막 상에 형성하는 경우, TiN막은 산화 등에 의해 표면 상태의 경시 변화가 크고, TiN막을 형성하고 난 후의 시간에 의해 B-SiGe막의 막 두께가 변화한다. 또한, 하지막(201)의 재료가 상이한 경우에도 B-SiGe막의 막 두께가 변화한다. 이러한 B-SiGe막의 막 두께 변화는, 특허문헌 1과 같은 모노실란을 열분해한 성분에 의한 시드층에 의해 어느 정도 해소할 수 있지만, 한층 더한 미세화의 요구에 대해서는 충분하다고는 할 수 없다.
한편, 특허문헌 2에 나타낸 바와 같은 붕소 도프 실리콘막을 시드층으로서 사용한 경우에는, B-SiGe막이 아몰퍼스의 막으로 되어버린다.
이에 반해, 본 실시 형태와 같이, 하지막(201)의 표면에 B2H6 가스와 같은 B 시드 가스를 흡착시켜서 시드층(202)을 형성함으로써, 높은 시드 효과를 얻을 수 있어, 하지막(201) 표면의 상태가 변화해도, B-SiGe막의 막 두께의 변동을 작게 할 수 있다. 또한, 시드층(202)은 흡착에 의해 형성되어 있기 때문에, B-SiGe막은 하지의 결정성을 이어받아 다결정체로서 형성할 수 있다.
또한, 종래는, B-SiGe막의 성막 온도를 더욱 저온화하고자 하면, 인큐베이션 타임이 매우 길어져, 한층 더한 저온화가 곤란했지만, 본 실시 형태와 같이 B2H6 가스 등을 흡착시켜서 시드층(202)을 형성함으로써, 인큐베이션 타임을 단축할 수 있어, 종래에는 곤란했던 430℃보다 낮은 온도에서의 성막도 가능하게 되어, 380 내지 430℃의 범위에서 적합하게 성막할 수 있다. 그리고, 인큐베이션 타임이 단축됨으로써, 생산성도 향상된다.
또한, 상술한 바와 같이, B 시드 가스로서 B2H6 가스를 사용한 경우에는, B-SiGe막에 대하여 불순물을 도입하지 않아, 순도가 높은 막을 형성할 수 있다.
<B-SiGe막의 형성 장치의 일례>
이어서, 본 발명의 B-SiGe막의 형성 방법의 실시에 사용할 수 있는 B-SiGe막의 형성 장치의 일례에 대해서 설명한다. 도 3은, 그러한 B-SiGe막의 형성 장치의 일례인 성막 장치를 도시하는 종단면도이다.
성막 장치(1)는, 천장부를 구비한 통 형상의 단열체(3)와, 단열체(3)의 내주면에 설치된 히터(4)를 가지는 가열로(2)를 구비하고 있다. 가열로(2)는, 베이스 플레이트(5) 상에 설치되어 있다.
가열로(2) 내에는, 예를 들어 석영으로 이루어지는, 상단이 폐쇄되어 있는 외부관(11)과, 이 외부관(11) 내에 동심 형상으로 설치된 예를 들어 석영으로 이루어지는 내부관(12)을 가지는 2중관 구조를 이루는 처리 용기(10)가 삽입되어 있다. 그리고, 상기 히터(4)는, 처리 용기(10)의 외측을 둘러싸도록 설치되어 있다.
상기 외부관(11) 및 내부관(12)은, 각각 그 하단에서 스테인리스 등으로 이루어지는 통 형상의 매니폴드(13)에 유지되고 있고, 이 매니폴드(13)의 하단 개구부에는, 당해 개구를 기밀하게 밀봉하기 위한 캡부(14)가 개폐 가능하게 설치되어 있다.
캡부(14)의 중심부에는, 예를 들어 자기 시일에 의해 기밀한 상태에서 회전 가능한 회전축(15)이 삽입 관통되어 있고, 회전축(15)의 하단은, 승강 대(16)의 회전 기구(17)에 접속되고, 상단은 턴테이블(18)에 고정되어 있다. 턴테이블(18)에는, 보온통(19)을 개재해서 피처리체인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 유지하는 석영제의 웨이퍼 보트(20)가 적재된다. 이 웨이퍼 보트(20)는, 예를 들어 50 내지 150매의 웨이퍼(W)를 소정 간격의 피치로 적층해서 수용할 수 있도록 구성되어 있다.
그리고, 승강 기구(도시하지 않음)에 의해 승강 대(16)를 승강시킴으로써, 웨이퍼 보트(20)를 처리 용기(10) 내에 반입 및 반출(로드 및 언로드) 가능하게 되어 있다. 웨이퍼 보트(20)를 처리 용기(10) 내에 반입했을 때, 상기 캡부(14)가 매니폴드(13)에 밀접하여, 그 사이가 기밀하게 시일된다.
또한, 성막 장치(1)는, 처리 용기(10) 내에 Si 원료 가스를 도입하는 Si 원료 가스 공급 기구(21)와, 처리 용기(10) 내에 Ge 원료 가스를 도입하는 Ge 원료 가스 공급 기구(22)와, 처리 용기(10) 내에 B 도프 가스를 도입하는 B 도프 가스 공급 기구(23)와, 처리 용기(10) 내에 B 시드 가스를 도입하는 B 시드 가스 공급 기구(24)를 갖고 있다. 또한, 성막 장치(1)는, 처리 용기(10) 내에 불활성 가스 및 H2 가스를 도입하는 불활성 가스/H2 가스 공급 기구(44)를 갖고 있다. 이들 Si 원료 가스 공급 기구(21)와, Ge 원료 가스 공급 기구(22)와, B 도프 가스 공급 기구(23)와, B 시드 가스 공급 기구(24)와, 불활성 가스/H2 가스 공급 기구(44)는, 가스 공급부를 구성한다.
Si 원료 가스 공급 기구(21)는, Si 원료 가스 공급원(25)과, Si 가스 공급원(25)으로부터 성막 가스를 유도하는 Si 원료 가스 배관(26)을 갖고 있다. Si 원료 가스 배관(26)에는, 개폐 밸브(27) 및 매스 플로우 컨트롤러와 같은 유량 제어기(28)가 설치되어 있어, Si 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
Ge 원료 가스 공급 기구(22)는, Ge 원료 가스 공급원(29)과, Ge 가스 공급원(29)으로부터 Ge 원료 가스를 유도하는 Ge 원료 가스 배관(30)을 갖고 있다. Ge 원료 가스 배관(30)에는, 개폐 밸브(31) 및 매스 플로우 컨트롤러와 같은 유량 제어기(32)가 설치되어 있어, Ge 원료 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
B 도프 가스 공급 기구(23)는, B 도프 가스 공급원(33)과, B 도프 가스 공급원(33)으로부터 B 도프 가스를 유도하는 B 도프 가스 배관(34)을 갖고 있다. B 도프 배관(34)에는, 개폐 밸브(35) 및 매스 플로우 컨트롤러와 같은 유량 제어기(36)가 설치되어 있어, B 도프 가스를 유량 제어하면서 공급할 수 있게 되어 있다.
Si 원료 가스 배관(26), Ge 원료 가스 배관(30) 및 B 도프 가스 배관(34)은, 집적 배관(37)에 집적되어 있다. 또한, 집적 배관(37)으로부터는, 3개의 석영제의 분산 노즐(38a, 38b, 38c)이 분기하고 있다. 분산 노즐(38a, 38b, 38c)은, 매니폴드(13)의 측벽 하부를 관통해서 처리 용기(10)에 이르고, 처리 용기(10) 내에서 상측 방향으로 굴곡되어 웨이퍼 보트(20)를 따라 수직으로 연장되어 있다. 분산 노즐(38a)의 수직 부분에는, 웨이퍼 보트(20)의 상부에 대응하는 위치에 복수의 가스 토출 구멍이 형성되어 있다. 분산 노즐(38b)의 수직 부분에는, 웨이퍼 보트(20)의 중앙부에 대응하는 위치에 복수의 가스 토출 구멍이 형성되어 있다. 분산 노즐(38c)의 수직 부분에는, 웨이퍼 보트(20)의 하부에 대응하는 위치에 복수의 가스 토출 구멍이 형성되어 있다. 이에 의해, Si 원료 가스, Ge 원료 가스, B 도프 가스는, 집적 배관(37)에서 프리믹스된 후, 분산 노즐(38a, 38b, 38c)을 통해서, 웨이퍼 보트(20)의 상부, 중앙부, 하부의 웨이퍼(W)에 대하여 균일하게 공급되도록 되어 있다. 또한, 실제로는, 분산 노즐(38a, 38b, 38c)로부터의 Si 원료 가스, Ge 원료 가스, B 도프 가스의 토출 유량을 각각 독립적으로 제어할 수 있도록, 배관 접속되어 있다.
B 시드 가스 공급 기구(24)는, B 시드 가스 공급원(39)과, B 시드 가스 공급원(39)으로부터 B 시드 가스를 유도하는 B 시드 가스 배관(40)을 갖고 있다. B 시드 배관(40)에는, 개폐 밸브(41) 및 매스 플로우 컨트롤러와 같은 유량 제어기(42)가 설치되어 있어, B 시드 가스를 유량 제어하면서 공급할 수 있게 되어 있다. B 시드 배관(40)에는, 분산 노즐(43)이 접속되어 있다. 분산 노즐(43)은, 매니폴드(13)의 측벽 하부를 관통해서 처리 용기(10)에 이르고, 처리 용기(10) 내에서 상측 방향으로 굴곡되어 웨이퍼 보트(20)를 따라 수직으로 연장되어 있다. 분산 노즐(43)의 수직 부분에는, 웨이퍼 보트(20)의 웨이퍼(W)에 B 시드 가스를 토출하는 가스 토출 구멍을 갖고 있다.
불활성 가스/H2 가스 공급 기구(44)는, 불활성 가스 공급원(45)과, H2 가스 공급원(50)과, 불활성 가스 공급원(45)으로부터 불활성 가스를 유도하는 불활성 가스 배관(46)과, 불활성 가스 배관(46)에 접속되고, 매니폴드(13)의 측벽 하부를 관통해서 설치된 가스 노즐(54)과, H2 가스 공급원(50)으로부터 H2 가스를 유도하여, 가스 노즐(54)에 합류하는 H2 가스 배관(51)을 갖고 있다. 불활성 가스 배관(46) 및 H2 가스 배관(51)에는, 각각, 개폐 밸브(48 및 52), 및 매스 플로우 컨트롤러와 같은 유량 제어기(49 및 53)가 설치되어 있다.
Si 원료 가스 공급 기구(21)로부터 공급되는 Si 원료 가스는, 상술한 바와 같이, 다양한 것을 사용할 수 있지만, 여기에서는 SiH4 가스를 예시한다. Ge 원료 가스 공급 기구(22)로부터 공급되는 Ge 원료 가스도, 상술한 바와 같이, 다양한 것을 사용할 수 있지만, 여기에서는 GeH4 가스를 예시한다. B 도프 가스 공급 기구(23)로부터 공급되는 B 도프 가스도, 상술한 바와 같이, 다양한 것을 사용할 수 있지만, 여기에서는 BCl3 가스를 예시한다. 또한, B 시드 가스 공급 기구(24)로부터 공급되는 B 시드 가스도, 상술한 바와 같이, 다양한 것을 사용할 수 있지만, 여기에서는 B2H6 가스를 예시한다.
불활성 가스/H2 가스 공급 기구(44)로부터 공급되는 불활성 가스로서는, N2 가스나, Ar 가스와 같은 희가스를 사용할 수 있다. 여기에서는, 불활성 가스로서 N2 가스를 예시한다. 퍼지 시에는 불활성 가스가 사용되고, 승온할 때의 가스로서 H2 가스가 사용된다.
매니폴드(13)의 측벽 상부에는, 외부관(11)과 내부관(12)과의 간극으로부터 처리 가스를 배출하기 위한 배기관(55)이 접속되어 있다. 이 배기관(55)에는 처리 용기(10) 내를 배기하기 위한 진공 펌프(56)가 접속되어 있고, 또한 배기관(55)에는 압력 조정 밸브 등을 포함하는 압력 조정 기구(57)가 설치되어 있다. 그리고, 진공 펌프(56)로 처리 용기(10) 내를 배기하면서 압력 조정 기구(57)로 처리 용기(10) 내를 소정의 압력으로 조정하도록 되어 있다.
또한, 성막 장치(1)는 제어부(60)를 갖고 있다. 제어부(60)는, 성막 장치(1)의 각 구성부, 예를 들어 밸브류, 유량 제어기인 매스 플로우 컨트롤러, 히터 전원, 승강 기구 등의 구동 기구 등을 제어하는 CPU(컴퓨터)를 가지는 주 제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치를 갖고 있다. 제어부(60)의 주 제어부는, 기억 장치에 처리 레시피가 기억된 기억 매체를 세팅함으로써, 기억 매체로부터 호출된 처리 레시피에 기초하여 성막 장치(1)에 소정의 동작을 실행시킨다. 이에 의해, CPU(컴퓨터)의 제어 하에서, 성막 장치(1)에 의해 상술한 바와 같은 B-SiGe막의 형성 방법이 실시된다.
이어서, 이상과 같이 구성되는 성막 장치에 의해 상술한 바와 같은 B-SiGe막의 형성 방법을 실시할 때의 처리 동작에 대해서, 도 4의 프로세스 시퀀스도를 참조하여 설명한다. 이하의 처리 동작은 제어부(60)에서의 기억 장치의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
최초로, 피처리체로서, 상술한 바와 같은 반도체 기판 상에 하지막, 예를 들어 TiN막이 형성된 구조의 웨이퍼(W)를 웨이퍼 보트(20)에 예를 들어 50 내지 150매 탑재하고, 턴테이블(18)에 보온통(19)을 개재해서 웨이퍼(W)를 탑재한 웨이퍼 보트(20)를 적재하여, 승강 대(16)를 상승시킴으로써, 하방 개구부로부터 처리 용기(10) 내에 웨이퍼 보트(20)를 반입한다(로딩). 이때, 히터(4)의 출력을, 웨이퍼 보트(20)의 센터부(상하 방향의 중앙부)의 온도가 시드층 형성을 위한 온도인 300℃ 이하의 온도, 예를 들어 250℃가 되도록 세팅하고, 개폐 밸브(48)를 개방해서 N2 가스를 소정 유량으로 처리 용기(10) 내에 도입하여, 그 상태에서 소정 시간 대기한다(대기). 그 후, 개폐 밸브(48)를 폐쇄해서 N2 가스를 정지하고, 처리 용기(10) 내를 배기한다(배기). 그 후, 다시 개폐 밸브(48)를 개방해서 N2 가스를 소정 유량으로 처리 용기(10) 내에 공급해서 처리 용기(10) 내의 압력을 예를 들어 0.5Torr로 하고, 처리 용기(10) 내의 온도를 예를 들어 250℃로 안정화시킨다(온도 안정화).
처리 용기(10) 내의 온도가 250℃로 안정화되면, 개폐 밸브(48)를 폐쇄해서 N2 가스를 정지하고, 개폐 밸브(41)를 개방해서, B2H6 가스를 예를 들어 20(10％ B2H6)sccm의 유량으로 분산 노즐(43)로부터 처리 용기(10) 내의 웨이퍼 보트(20) 상의 웨이퍼(W)를 향해서 토출하여, 웨이퍼(W)의 하지막의 표면에 붕소를 흡착시켜 시드층을 형성한다(B 시드 형성).
소정 시간 경과 후, 개폐 밸브(41)를 폐쇄해서 B2H6 가스를 정지하고, 처리 용기(10) 내를 배기한다(배기). 그 후, 개폐 밸브(52)를 개방해서 H2 가스를 소정 유량으로 처리 용기(10) 내에 공급하고, 처리 용기(10) 내의 압력을 75Torr로 상승시키면서, 히터(4)의 출력을 상승시켜, 웨이퍼 보트(20)의 센터부(상하 방향의 중앙부)의 온도를, B-SiGe막 성막을 위한 450℃ 이하의 온도, 예를 들어 430℃로 램프 업한다(온도 상승). 그 후, 처리 용기(10) 내의 압력을 예를 들어 0.5Torr로 하고, 온도를 안정화시킨다(온도 안정화).
처리 용기(10) 내의 온도가 430℃로 안정화하면, 개폐 밸브(52)를 폐쇄해서 H2 가스를 정지하고, 개폐 밸브(27, 31, 35)를 개방하여, SiH4 가스, GeH4 가스, BCl3 가스를 분산 노즐(38a, 38b, 38c)로부터 처리 용기(10) 내의 웨이퍼 보트(20) 상의 웨이퍼를 향해서 토출하여, B-SiGe막을 성막한다(B-SiGe막 성막). 이때의 B-SiGe막의 조성은, 예를 들어 Ge: 10at％, B: 1at％, Si: 89at％이다. 이때의 각 가스의 유량 및 성막 시간은, 성막 온도, 및 얻고자 하는 막의 조성 및 막 두께에 따라서 적절히 설정된다. 성막 온도가 430℃일 때는, 예를 들어 분산 노즐(38a, 38b, 38c)로부터의 합계 유량이 SiH4 가스: 1140sccm, GeH4 가스: 3000sccm, BCl3 가스: 3705sccm이며, 성막 시간이 90min 정도이다.
소정 시간 경과 후, 개폐 밸브(27, 31, 35)를 폐쇄해서 SiH4 가스, GeH4 가스, BCl3 가스를 정지하고, 처리 용기(10) 내를 배기한다(배기). 그 후, 개폐 밸브(48)를 개방해서 N2 가스를 소정 유량으로 처리 용기(10) 내에 공급하여, 처리 용기(10) 내의 압력을 대기압으로 복귀시킨다(대기압). 그 후, 승강 대(16)를 하강시킴으로써, 웨이퍼 보트(20)를 처리 용기(10)의 하방으로 반출한다(언로딩).
<실험예>
다음으로 실험예에 대해서 설명한다.
여기에서는, BCl3 가스를 사용해서 CVD에 의해 B-Si 시드층을 형성한 후, 430℃에서 B-SiGe막을 형성하는 종래의 조건(조건 1), 및 250℃에서 B2H6 가스(10％ B2H6)를 흡착시켜 B2H6 시드층을 형성한 후, 430℃, 400℃, 380℃의 각 온도에서, B-SiGe막을 형성하는 본 발명의 조건(조건 2, 3, 4)을 사용해서 도 3의 장치에 의해 실험을 행하였다. 또한, 웨이퍼 보트 내의 웨이퍼 매수는 125매로 하고, B-SiGe막의 목표 조성은 Ge: 10at％, B: 1at％, Si: 89at％로 하였다.
하지막으로서 TiN막 및 SiO2막을 사용하고, 그 위에 상기 조건 1 내지 4에 의해 B-SiGe막을 형성했을 때의 B-SiGe막의 막 두께를 도 5에 도시한다.
도 5에 도시한 바와 같이, 종래 조건인 조건 1은, 하지막의 차이에 의해 큰 막 두께의 차가 발생하고 있는 것에 반해, 본 발명 조건 중 조건 1과 동일한 온도에서 B-SiGe막을 성막한 조건 2에서는 하지막에 의한 막 두께 차는 매우 작았다. 이로부터, 본 발명에 따라서 B2H6을 흡착시킨 시드층을 사용함으로써, 하지의 차이에 의한 B-SiGe막의 막 두께 차가 발생하기 어려운 것으로 확인되었다.
또한, 도 5에 도시한 바와 같이, 본 발명 조건 중 B-SiGe막의 성막 온도를 400℃, 380℃로 종래보다도 저하시킨 조건인 조건 3, 4에 대해서도, 하지의 차이에 의한 막 두께 차를 크게 하지 않고, 성막이 가능한 것으로 확인되었다.
이어서, 상기 조건 1 내지 4에서 B-SiGe막의 형성을 행한 경우의, 웨이퍼 보트 내의 웨이퍼간의 막 두께의 균일성을 파악하였다. 여기에서는, 웨이퍼 보트 내의 톱에서부터 보텀에 걸쳐 소정의 위치(A, B, C, D, E)의 5매를 추출하여, 막 두께를 구하였다. 그 결과를 도 6에 나타내었다.
도 6에 도시한 바와 같이, 동일한 성막 온도의 조건 1 및 조건 2를 비교하면, 웨이퍼간의 막 두께 균일성은 조건 2가 더 양호하였다. 또한, 성막 온도를 저하시킨 조건 3, 4에 대해서는, 보텀의 웨이퍼의 막 두께가 얇아지는 경향은 있지만, 큰 차이는 나타나지 않았다.
이어서, 상기 조건 1 내지 4에서 B-SiGe막의 형성을 행한 경우의, 웨이퍼 보트 내의 웨이퍼간의 비저항의 균일성을 파악하였다. 여기에서는, 상기 실험과 마찬가지로 웨이퍼 보트 내의 톱에서부터 보텀에 걸쳐 소정의 위치(A, B, C, D, E)의 5매를 추출하여, 비저항을 구하였다. 그 결과를 도 7에 나타내었다.
도 7에 도시한 바와 같이, 동일한 성막 온도의 조건 1 및 조건 2를 비교하면, 비저항의 값은 동등하고, 균일성도 동등하였다. 또한, 성막 온도를 저하시킨 조건 3, 4에 대해서는 약간 비저항이 상승하는 경향은 있지만, 그 값 및 변동은 허용 범위 내이었다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기의 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 하지막으로서 TiN막을 사용한 경우를 예시했지만, 이에 한정하지 않고, 다양한 하지에 B-SiGe막을 형성하는 경우에 적용 가능하다. 또한, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정하지 않고, 횡형의 뱃치식 장치나 매엽식 장치 등의 다른 다양한 성막 장치에 의해 실시할 수 있다.
1 ; 성막 장치 2 ; 가열로
4 ; 히터 10 ; 처리 용기
20 ; 웨이퍼 보트 21 ; Si 원료 가스 공급 기구
22 ; Ge 원료 가스 공급 기구 23 ; B 도프 가스 공급 기구
24 ; B 시드 가스 공급 기구 55 ; 배기관
56 ; 진공 펌프 60 ; 제어부
200 ; 반도체 기판 201 ; 하지막
202 ; 시드층 203 ; B-SiGe막
W ; 반도체 웨이퍼(피처리체)

Claims (15)

  1. 피처리체 표면의 하지 상에 다결정체인 붕소 도프 실리콘 게르마늄막을 형성하는 붕소 도프 실리콘 게르마늄막의 형성 방법이며,
    300℃ 이하의 온도에서, 상기 하지 표면에 디보란 가스를 흡착시켜서 시드층을 형성하는 공정과,
    그 후, 상기 시드층이 흡착된 상기 하지 표면에, 실리콘 원료 가스, 게르마늄 원료 가스 및 붕소 도프 가스를 사용해서 CVD법에 의해 다결정체인 붕소 도프 실리콘 게르마늄막을 성막하는 공정
    을 포함하는 붕소 도프 실리콘 게르마늄막의 형성 방법.
  2. 제1항에 있어서,
    상기 피처리체는, 그 표면에 상기 하지를 구성하는 TiN막을 포함하는, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 시드층을 형성할 때의 온도가 250 내지 300℃인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  6. 제1항에 있어서,
    상기 붕소 도프 실리콘 게르마늄를 성막할 때 상기 실리콘 원료 가스로서 실란계 화합물을 사용하고, 게르마늄 원료 가스로서 게르만계 화합물을 사용하는, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  7. 제6항에 있어서,
    상기 실란계 화합물은, 모노실란 또는 디실란이며, 상기 게르만계 화합물은, 모노게르만 또는 디게르만인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  8. 제1항에 있어서,
    상기 붕소 도프 가스는, 삼염화붕소 가스 또는 디보란 가스인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  9. 제1항에 있어서,
    상기 붕소 도프 실리콘 게르마늄막을 성막할 때의 온도가, 450℃ 이하인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  10. 제9항에 있어서,
    상기 붕소 도프 실리콘 게르마늄막을 성막할 때의 온도가, 380 내지 430℃인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  11. 제10항에 있어서,
    상기 붕소 도프 실리콘 게르마늄막을 성막할 때의 온도가, 380 내지 400℃인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  12. 제1항, 제2항 및 제5항 내지 제11항 중 어느 한 항에 있어서,
    상기 붕소 도프 실리콘 게르마늄막은, 게르마늄의 농도가 20 내지 90at％의 범위인, 붕소 도프 실리콘 게르마늄막의 형성 방법.
  13. 피처리 기판 표면의 하지 상에 다결정체인 붕소 도프 실리콘 게르마늄막을 형성하는 붕소 도프 실리콘 게르마늄막의 형성 장치이며,
    상기 피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 미리 정해진 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 배기 기구에 의해 상기 처리 용기 내를 미리 정해진 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 정해진 온도로 제어하고,
    300℃ 이하의 온도에서, 상기 가스 공급부로부터 상기 처리 용기 내에 디보란 가스를 공급시켜, 상기 하지 표면에 상기 디보란 가스를 흡착시켜서 시드층을 형성시키고,
    상기 가스 공급부로부터, 실리콘 원료 가스, 게르마늄 원료 가스 및 붕소 도프 가스를 공급시켜, 상기 시드층이 흡착된 상기 하지 표면에, CVD법에 의해 다결정체인 붕소 도프 실리콘 게르마늄막을 성막시키는 붕소 도프 실리콘 게르마늄막의 형성 장치.
  14. 제13항에 있어서,
    상기 처리 용기는, 상기 피처리 기판이 복수 유지된 기판 유지구가 수용되어, 복수의 기판에 대하여 처리가 행하여지는, 붕소 도프 실리콘 게르마늄막의 형성 장치.
  15. 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항, 제2항 및 제5항 내지 제11항 중 어느 한 항의 다결정체인 붕소 도프 실리콘 게르마늄막의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체.
KR1020170038357A 2016-03-30 2017-03-27 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체 KR102072272B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-069597 2016-03-30
JP2016069597A JP6624998B2 (ja) 2016-03-30 2016-03-30 ボロンドープシリコンゲルマニウム膜の形成方法および形成装置

Publications (2)

Publication Number Publication Date
KR20170113275A KR20170113275A (ko) 2017-10-12
KR102072272B1 true KR102072272B1 (ko) 2020-01-31

Family

ID=59961861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170038357A KR102072272B1 (ko) 2016-03-30 2017-03-27 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체

Country Status (3)

Country Link
US (1) US10529721B2 (ko)
JP (1) JP6624998B2 (ko)
KR (1) KR102072272B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102501287B1 (ko) * 2018-07-30 2023-02-21 어플라이드 머티어리얼스, 인코포레이티드 낮은 온도들에서의 선택적 규소 게르마늄 에피택시 방법
US11961739B2 (en) * 2020-10-05 2024-04-16 Applied Materials, Inc. Boron concentration tunability in boron-silicon films
CN113991017A (zh) * 2021-09-18 2022-01-28 长鑫存储技术有限公司 一种电容器阵列结构、及其制造方法及半导体存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050186750A1 (en) * 2004-02-24 2005-08-25 Taiwan Semiconductor Manufacturing Co. Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US20110269315A1 (en) * 2010-05-01 2011-11-03 Tokyo Electron Limited Thin film formation method and film formation apparatus
US20150072509A1 (en) * 2013-09-06 2015-03-12 Applied Materials, Inc. Pecvd microcrystalline silicon germanium (sige)
US20150263095A1 (en) * 2014-03-13 2015-09-17 International Business Machines Corporation Application of super lattice films on insulator to lateral bipolar transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053605A (ja) * 2006-08-28 2008-03-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び層生成制御方法
US7968434B2 (en) 2008-11-14 2011-06-28 Nec Corporation Method of forming of a semiconductor film, method of manufacture of a semiconductor device and a semiconductor device
JP2012186275A (ja) * 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP2013089889A (ja) * 2011-10-21 2013-05-13 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050186750A1 (en) * 2004-02-24 2005-08-25 Taiwan Semiconductor Manufacturing Co. Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US20110269315A1 (en) * 2010-05-01 2011-11-03 Tokyo Electron Limited Thin film formation method and film formation apparatus
US20150072509A1 (en) * 2013-09-06 2015-03-12 Applied Materials, Inc. Pecvd microcrystalline silicon germanium (sige)
US20150263095A1 (en) * 2014-03-13 2015-09-17 International Business Machines Corporation Application of super lattice films on insulator to lateral bipolar transistors

Also Published As

Publication number Publication date
US20170287914A1 (en) 2017-10-05
JP2017183551A (ja) 2017-10-05
JP6624998B2 (ja) 2019-12-25
KR20170113275A (ko) 2017-10-12
US10529721B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
US10312078B2 (en) Nitride film forming method and storage medium
US9613823B2 (en) Etching method and storage medium
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
KR101451716B1 (ko) 성막 방법 및 성막 장치
JP5815443B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5697849B2 (ja) 半導体装置の製造方法及び基板処理装置
US9293323B2 (en) Method of forming silicon film
JP5693348B2 (ja) 成膜方法および成膜装置
JP2010010513A (ja) 基板処理方法及び基板処理装置
KR102072272B1 (ko) 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체
US10854449B2 (en) Method and apparatus for forming silicon film
JP2012080035A (ja) 基板処理装置及び基板製造方法
US10781515B2 (en) Film-forming method and film-forming apparatus
US9552981B2 (en) Method and apparatus for forming metal oxide film
KR20210128475A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US20170256450A1 (en) Recess filling method and processing apparatus
US11373876B2 (en) Film forming method and film forming apparatus
KR20210123370A (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
US9721798B2 (en) Method and apparatus for depositing amorphous silicon film
KR102536220B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置
US20180090311A1 (en) Boron film, boron film forming method, hard mask, and hard mask manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right