KR101217419B1 - Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 - Google Patents

Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 Download PDF

Info

Publication number
KR101217419B1
KR101217419B1 KR1020117030107A KR20117030107A KR101217419B1 KR 101217419 B1 KR101217419 B1 KR 101217419B1 KR 1020117030107 A KR1020117030107 A KR 1020117030107A KR 20117030107 A KR20117030107 A KR 20117030107A KR 101217419 B1 KR101217419 B1 KR 101217419B1
Authority
KR
South Korea
Prior art keywords
film
raw material
gas
substrate
processing container
Prior art date
Application number
KR1020117030107A
Other languages
English (en)
Other versions
KR20110139322A (ko
Inventor
유미코 가와노
스스무 아리마
아키노부 가키모토
도시유키 히로타
다카카즈 기요무라
Original Assignee
엘피다 메모리 가부시키가이샤
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리 가부시키가이샤, 도쿄엘렉트론가부시키가이샤 filed Critical 엘피다 메모리 가부시키가이샤
Publication of KR20110139322A publication Critical patent/KR20110139322A/ko
Application granted granted Critical
Publication of KR101217419B1 publication Critical patent/KR101217419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)

Abstract

막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.2 이상 3 이하가 되도록 하여 성막한 후, 0.001 % 이상 80 % 이하의 O2를 함유하는 분위기 내에서 500 ℃ 이상으로 어닐링한다. 또한, SrO막 성막 단계 또는/및 TiO막 성막 단계가 복수 회 연속해서 수행되는 시퀀스를 포함하여 SrO막 성막 단계 및 TiO막 성막 단계를 복수 회 수행한다. 또한, Sr을 흡착시킨 후, Sr을 산화시킬 때에, 산화제로서 O3 및 H2O를 이용한다.

Description

Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체{METHOD FOR Sr-Ti-O-BASE FILM FORMATION AND RECORDING MEDIUM}
본 발명은 SrTiO3막 등의 Sr-Ti-O계 막을 성막하는 Sr-Ti-O막의 성막 방법 및 기억 매체에 관한 것이다.
반도체 디바이스에서는, 집적 회로의 고집적화가 점점 진행되고, DRAM에서도 메모리 셀의 면적을 작게 하고 기억 용량을 크게 하는 것이 요구되고 있다. 이 요구에 대하여, MIM(금속-절연체-금속) 구조의 커패시터가 주목받고 있다. 이러한 MIM 구조의 커패시터에는 절연막(유전체막)으로서 티탄산스트론튬(SrTiO3) 등의 고유전률 재료가 이용되고 있다.
DRAM 커패시터용의 SrTiO3막의 성막 방법으로서, 종래에는 유기 Sr 원료와 유기 Ti 원료를 이용하고, 산화제로서 O3 가스 등을 이용하여, ALD법으로 성막하는 방법이 다용되고 있다[예컨대, J.H.Lee 등의 "Plasma enhanced atomic layer deposition of SrTiO3 thin films with Sr(tmhd)2 and Ti(i-OPr)4" J. Vac. Scl. Technol. A20(5), Sep/Oct 2002].
그러나, 이러한 수법으로 얇은 막을 성막하고자 하는 경우, Sr:Ti=1:1의 화학 양론 조성으로도 기판의 종류에 따라서는 성막 후에 어닐링하더라도 쉽게 결정화되지 않는다고 하는 문제가 있다. Sr-Ti-O계 재료는 비정질 상태에서는 유전률이 낮기 때문에, 결정화되어 있는 것이 바람직하다.
한편, ALD법에 있어서는, Sr 원료-퍼지-산화제-퍼지를 수행하여 SrO를 성막하는 단계와, Ti 원료-퍼지-산화제-퍼지를 수행하여 TiO를 성막하는 단계를 교대로 반복함으로써 성막이 이루어지지만, 이 수법에서는 원료의 조합에 따라 흡착 저해 등이 발생하여, 성막 후의 조성이 원하는 조성이 되지 않는 경우가 있다.
또한, ALD법에서는, 각 원료 및 산화제의 공급 시간이 막 두께가 포화되는 시간으로 설정되지만, 산화제로서 O3를 이용한 경우에는, Sr 원료로서 이용하는 유기 Sr 화합물의 종류에 따라, 포화점에 이를 때까지 장시간이 걸리고, 포화되었을 때의 1사이클 당 막 두께가 0.3～0.4 nm으로 매우 두꺼워져, 원하는 SrO를 성막할 수 없는 경우가 있다고 하는 문제가 있다.
본 발명의 목적은 안정적으로 SrTiO3 결정을 정출시킬 수 있는 Sr-Ti-O계 막의 성막 방법을 제공하는 것이다.
본 발명의 다른 목적은 Sr과 Ti를 원하는 비율로 이용할 수 있는 Sr-Ti-O계 막의 성막 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 산화제가 신속히 공급 포화점에 도달할 수 있고, 원하는 SrO를 형성하여 양호한 Sr-Ti-O계 막을 얻을 수 있는 Sr-Ti-O계 막의 성막 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이들 방법을 실행시키는 프로그램이 기억된 기억 매체를 제공하는 것이다.
본 발명의 제1 관점에 따르면, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.2 이상 3 이하가 되도록, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것과, 성막 후의 기판을 0.001 % 이상 80 % 이하의 O2를 함유하는 분위기 내에서 500 ℃ 이상으로 어닐링하는 것을 포함하는 Sr-Ti-O계 막의 성막 방법이 제공된다.
상기 제1 관점에 있어서, 막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.4 이상 1.9 이하가 되도록 하여 성막하는 것이 바람직하다. 또한, 상기 Sr-Ti-O계 막의 성막 시에, 기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와, 기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를 복수 회씩 수행하도록 할 수 있다. 또한, 상기 SrO막 성막 단계와 상기 TiO막 성막 단계를, 상기 SrO막 성막 단계만 복수 회 연속해서 수행되는 시퀀스를 포함하여 복수 회 수행할 수 있다.
본 발명의 제2 관점에서는, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것을 포함하고, 상기 Sr-Ti-O계 막의 성막 시에, 기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와, 기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 상기 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를, SrO막 성막 단계만 또는 TiO막 성막 단계만 또는 이들 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하여 복수 회씩 수행하는 Sr-Ti-O계 막의 성막 방법이 제공된다.
상기 제2 관점에 있어서, 상기 SrO막 성막 단계를 복수 회 수행한 후, 상기 TiO막 성막 단계를 복수 회 수행하는 세트를 복수 회 반복할 수 있고, 예컨대 상기 SrO막 성막 단계를 2회 수행한 후, 상기 TiO막 성막 단계를 2회 수행하는 세트를 복수 회 반복할 수 있다.
본 발명의 제3 관점에 따르면, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것을 포함하고, 상기 Sr-Ti-O계 막의 성막 시에, 기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와, 기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를 복수 회씩 수행하며, 상기 산화제로서 O3 및 H2O를 이용하는 Sr-Ti-O계 막의 성막 방법이 제공된다.
상기 제3 관점에 있어서, 상기 Sr 원료로서, 시클로펜타디에닐기를 갖는 Sr 화합물, 전형적으로는 Sr(C5(CH3)5)2를 이용할 수 있다. 이 경우에, 상기 산화제 중에서, H2O는 Sr과 시클로펜타디에닐기를 절단하는 기능을 갖고, O3는 SrO를 형성하는 기능을 갖는 것일 수 있다.
본 발명의 제4 관점에 따르면, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 제어 프로그램은, 실행 시에, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.2 이상 3 이하가 되도록, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것과, 성막 후의 기판을 0.001 % 이상 80 % 이하의 O2를 함유하는 분위기 내에서 500 ℃ 이상으로 어닐링하는 것을 포함하는 Sr-Ti-O계 막의 성막 방법이 수행되도록, 컴퓨터에 상기 성막 장치를 제어시키는 것인 기억 매체가 제공된다.
본 발명의 제5 관점에 따르면, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 제어 프로그램은, 실행 시에, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것을 포함하고, 상기 Sr-Ti-O계 막의 성막 시에, 기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와, 기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 상기 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를, SrO막 성막 단계만 또는 TiO막 성막 단계만 또는 이들 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하여 복수 회씩 수행하는 Sr-Ti-O계 막의 성막 방법이 수행되도록, 컴퓨터에 상기 성막 장치를 제어시키는 것인 기억 매체가 제공된다.
본 발명의 제6 관점에 따르면, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 제어 프로그램은, 실행 시에, 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서, 처리 용기 내에 기판을 배치하는 것과, 기판을 가열하는 것과, 기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것을 포함하고, 상기 Sr-Ti-O계 막의 성막 시에, 기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와, 기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를 복수 회씩 수행하며, 상기 산화제로서 O3 및 H2O를 이용하는 Sr-Ti-O계 막의 성막 방법이 수행되도록, 컴퓨터에 상기 성막 장치를 제어시키는 것인 기억 매체가 제공된다.
본 발명에 따르면, 막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.2 이상 3 이하가 되도록 하여 성막한 후, 0.001 % 이상 80 % 이하의 O2를 함유하는 분위기 내에서 500 ℃ 이상으로 어닐링함으로써, 7～20 nm의 얇은 막에서도 안정하게 SrTiO3 결정을 정출시킬 수 있다. 즉, Sr이 풍부한 조성으로 성막한 후, O2 존재 하에서 어닐링함으로써, Ti가 표면으로 이동하여 SrTiO3 결정을 형성하기 때문에, 얇은 막에서도 결정화시킬 수 있다.
또한, 본 발명에 따르면, SrO막 성막 단계와 TiO막 성막 단계를, SrO막 성막 단계만 또는 TiO막 성막 단계만 또는 이들 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하여 복수 회 수행하기 때문에, 원료의 조합에 의해 흡착 저해가 발생하는 경우에도, 동일한 성막 단계가 반복되는 동안에는 이러한 흡착 저해를 피할 수 있어, 원하는 조성의 Sr-Ti-O계 막을 얻을 수 있다.
또한, 본 발명에 따르면, SrO막 성막 단계와 TiO막 성막 단계를 복수 회 수행하여 Sr-Ti-O계 막을 얻을 때에, 산화제로서 O3 및 H2O를 이용하기 때문에, 산화제를 빠르게 포화시킬 수 있어, 원하는 SrO를 형성하여 양호한 Sr-Ti-O계 막을 얻을 수 있다. 즉, 산화제로서 O3만을 이용하고, Sr 원료로서 특정 유기 Sr 화합물, 예컨대 Sr(C5(CH3)5)2를 이용한 경우에는, Sr 원료로서 이용하는 유기 Sr 화합물의 유기 부분의 결합을 낱낱이 절단한 후에 SrO를 형성하도록 작용하기 때문에, 절단이 포화될 때까지 시간이 걸렸지만, H2O를 병용함으로써, H2O가 유기 부분의 결합을 그다지 절단하지 않고서, 주로 Sr과 유기 부분의 절단에 기여하기 때문에 조기에 포화된다. 그리고, 그 후 O3를 작용시킴으로써 원하는 SrO를 형성할 수 있다. 또, 산화제로서 H2O만을 이용하면 Sr(OH)2가 형성되어 바람직하지 못한 결과를 초래하지만, H2O 후에 O3를 작용시킴으로써, 양호한 SrO를 얻을 수 있다.
도 1은 본 발명에 따른 Sr-Ti-O계 막의 성막 방법의 실시에 이용할 수 있는 성막 장치의 개략 구성을 나타내는 단면도이다.
도 2는 동일한 프로세스로 5 nm의 Sr-Ti-O계 막을 Si 기판 상에 그리고 Ru(50 nm)/TiN(30 nm)/Si 상에 성막하여, 어닐링했을 때의 X선 회절 패턴을 나타내는 도면이다.
도 3은 제조 조건을 조정하여 성막된 Sr/Ti가 0.7, 1.1, 2.4인 3 종류의 Sr-Ti-O계 막의 X선 회절 패턴을 나타내는 도면이다.
도 4는 Sr/Ti가 2.4가 되도록 하여 성막한 Sr-Ti-O계 막에 O2 농도가 10 %인 분위기에서 어닐링한 경우와 O2 농도가 10 ppm보다 낮은 분위기에서 어닐링한 경우에 대해 Sr-Ti-O계 막의 X선 회절 패턴을 비교하여 나타내는 도면이다.
도 5는 ALD법에 의한 성막의 시퀀스를 나타내는 도면이다.
도 6은 ALD 수법으로 Sr-Ti-O계 막을 성막한 경우의 시퀀스와 막 두께 및 Sr/Ti의 조성비를 나타내는 도면이다.
도 7은 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 이어서 스텝 5～8의 TiO막 성막 단계를 2회 반복하며, 이 세트를 20회 반복하여 Sr-Ti-O계 막을 성막한 경우의 시퀀스와 막 두께 및 Sr/Ti의 조성비를 나타내는 도면이다.
도 8은 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 이어서 스텝 5～8의 TiO막 성막 단계를 3회 반복하며, 이 세트를 20회 반복하여 Sr-Ti-O계 막으로 성막한 경우의 시퀀스와 막 두께 및 Sr/Ti의 조성비를 나타내는 도면이다.
도 9는 Sr 원료 및 Ti 원료의 도우즈 시간과, SrO막 및 TiO막의 단일막의 막 두께와의 관계를 나타내는 도면이다.
도 10은 O3 도우즈 시간과, SrO막 및 TiO막의 단일막의 막 두께와의 관계를 나타내는 도면이다.
도 11은 진공 퍼지를 행한 경우의 퍼지 시간과, SrO막 및 TiO막의 단일막의 막 두께와의 관계를 나타내는 도면이다.
도 12는 진공 퍼지도 추가한 O3 도우즈 시간과, SrO막 및 TiO막의 단일막의 막 두께와의 관계를 나타내는 도면이다.
도 13은 본 발명의 제3 실시 형태에서의 성막 시퀀스를 나타내는 도면이다.
도 14는 처리 가스 공급 기구의 다른 예를 나타내는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다.
도 1은 본 발명에 따른 Sr-Ti-O계 막의 성막 방법의 실시에 이용할 수 있는 성막 장치의 개략 구성을 나타내는 단면도이다. 도 1에 나타내는 성막 장치(100)는, 예컨대 알루미늄 등에 의해 원통형 혹은 상자형으로 성형된 처리 용기(1)를 갖고, 처리 용기(1) 내에는 피처리 기판인 반도체 웨이퍼(W)가 적재되는 적재대(3)가 설치된다. 적재대(3)는 두께 1 mm 정도의 예컨대 카본 소재, 질화알루미늄 등의 알루미늄 화합물 등으로 구성된다.
적재대(3)의 외주측에는, 처리 용기(1) 바닥부로부터 기립시킨 원통형의 예컨대 알루미늄으로 이루어지는 구획벽(13)이 형성되고, 그 상단을 예컨대 L자형으로 수평 방향으로 굴곡시켜 굴곡부(14)가 형성된다. 이와 같이, 원통형의 구획벽(13)을 마련함으로써, 적재대(3)의 이면측에 불활성 가스 퍼지실(15)이 형성된다. 굴곡부(14)의 상면은 적재대(3)의 상면과 실질적으로 동일한 평면 상에 있고, 적재대(3)의 외주로부터 이격되어 있으며, 이 간극에 연결봉(12)이 삽입 관통되어 있다. 적재대(3)는 구획벽(13)의 상부 내벽으로부터 연장되는 3개(도면에는 2개만 도시함)의 지지 아암(4)에 의해 지지된다.
적재대(3)의 아래쪽에는 복수 개, 예컨대 3개의 L자형 리프터 핀(5)(도면에는 2개만 도시함)이 링형의 지지 부재(6)로부터 위쪽으로 돌출되도록 설치된다. 지지 부재(6)는 처리 용기(1)의 바닥부로부터 관통하여 설치된 승강 로드(7)에 의해 승강 가능하게 구성되고, 승강 로드(7)는 처리 용기(1)의 아래쪽에 위치하는 액츄에이터(10)에 의해 상하 이동한다. 적재대(3)의 리프터 핀(5)에 대응하는 부분에는 적재대(3)를 관통하여 삽입 관통 구멍(8)이 형성되고, 액츄에이터(10)에 의해 승강 로드(7) 및 지지 부재(6)를 통해 리프터 핀(5)을 상승시킴으로써, 리프터 핀(5)을 이 삽입 관통 구멍(8)에 삽입 관통시켜 반도체 웨이퍼(W)를 들어 올리는 것이 가능하다. 승강 로드(7)의 처리 용기(1)로의 삽입 부분은 벨로우즈(bellows)(9)로 덮여 있어, 그 삽입 부분으로부터 처리 용기(1) 내에 외기가 침입하는 것이 방지된다.
적재대(3)의 주연부에는, 반도체 웨이퍼(W)의 주연부를 유지하여 이것을 적재대(3) 측에 고정하기 위해, 예컨대 원판형의 반도체 웨이퍼(W)의 윤곽 형상을 따른 대략 링형의 예컨대 질화알루미늄 등의 세라믹제 클램프 링 부재(11)가 설치된다. 클램프 링 부재(11)는 연결봉(12)을 통해 상기 지지 부재(6)에 연결되고, 리프터 핀(5)과 일체적으로 승강하도록 구성된다. 리프터 핀(5)이나 연결봉(12) 등은 알루미나 등의 세라믹스로 형성된다.
링형의 클램프 링 부재(11)의 내주측 하면에는, 주위 방향을 따라 대략 동일한 간격으로 배치된 복수의 접촉 돌기(16)가 형성되고, 클램프 시에는, 접촉 돌기(16)의 하단면이 반도체 웨이퍼(W)의 주연부의 상면과 접촉하여 이것을 압박하도록 되어 있다. 또, 접촉 돌기(16)의 직경은 1 mm 정도이고, 높이는 대략 50 ㎛ 정도이며, 클램프 시에는 이 부분에 링형의 제1 가스 퍼지용 간극(17)을 형성한다. 또, 클램프 시의 반도체 웨이퍼(W)의 주연부와 클램프 링 부재(11)의 내주측과의 오버랩 양[제1 가스 퍼지용 간극(17)의 유로 길이](L1)은 수 mm 정도이다.
클램프 링 부재(11)의 주연부는 구획벽(13)의 상단 굴곡부(14) 위쪽에 위치하고, 여기에 링형의 제2 가스 퍼지용 간극(18)이 형성된다. 제2 가스 퍼지용 간극(18)의 폭은 예컨대 500 ㎛ 정도이고, 제1 가스 퍼지용 간극(17)의 폭보다 10배 정도 큰 폭이 된다. 클램프 링 부재(11)의 주연부와 굴곡부(14)와의 오버랩 양[제2 가스 퍼지용 간극(18)의 유로 길이]은 예컨대 대략 10 mm 정도이다. 이에 따라, 불활성 가스 퍼지실(15) 내의 불활성 가스는 양 간극(17, 18)으로부터 처리 공간 측으로 유출될 수 있다.
처리 용기(1)의 바닥부에는 상기 불활성 가스 퍼지실(15)에 불활성 가스를 공급하는 불활성 가스 공급 기구(19)가 설치된다. 이 가스 공급 기구(19)는, 불활성 가스, 예컨대 Ar 가스를 불활성 가스 퍼지실(15)에 도입하기 위한 가스 노즐(20)과, 불활성 가스로서의 Ar 가스를 공급하기 위한 Ar 가스 공급원(21)과, Ar 가스 공급원(21)으로부터 가스 노즐(20)에 Ar 가스를 유도하는 가스 배관(22)을 갖는다. 또한, 가스 배관(22)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(23) 및 개폐 밸브(24, 25)가 설치된다. 불활성 가스로서 Ar 가스 대신에 He 가스 등을 이용할 수도 있다.
처리 용기(1) 바닥부의 적재대(3) 바로 아래의 위치에는 석영 등의 열선 투과 재료로 이루어지는 투과창(30)이 기밀하게 설치되고, 이 아래쪽에는 투과창(30)을 둘러싸도록 상자형의 가열실(31)이 설치된다. 이 가열실(31) 내에는 가열 수단으로서 복수 개의 가열 램프(32)가, 반사경도 겸하는 회전대(33)에 장착되어 있다. 회전대(33)는 회전축을 통해 가열실(31)의 바닥부에 설치된 회전 모터(34)에 의해 회전한다. 따라서, 가열 램프(32)로부터 방출된 열선이 투과창(30)을 투과하고 적재대(3)의 하면을 조사하여 이것을 가열한다.
또한, 처리 용기(1) 바닥부의 주연부에는 배기구(36)가 형성되고, 배기구(36)에는 도시하지 않는 진공 펌프에 접속된 배기관(37)이 접속된다. 그리고, 이 배기구(36) 및 배기관(37)을 통해 배기시킴으로써 처리 용기(1) 내부를 소정의 진공도로 유지할 수 있다. 또한, 처리 용기(1)의 측벽에는 반도체 웨이퍼(W)를 반입반출하는 반입반출구(39)와, 반입반출구(39)를 개폐하는 게이트 밸브(38)가 설치된다.
한편, 적재대(3)와 대향하는 처리 용기(1)의 천장부에는, 소스 가스 등을 처리 용기(1) 내로 도입하기 위해 샤워 헤드(40)가 설치된다. 샤워 헤드(40)는, 예컨대 알루미늄 등으로 구성되고, 내부에 공간(41a)을 갖는 원반 형상을 이루는 본체(41)를 갖는다. 본체(41)의 천장부에는 가스 도입구(42)가 형성된다. 가스 도입구(42)에는, SrTiO3막과 같은 Sr-Ti-O계 막의 성막에 필요한 처리 가스를 공급하는 처리 가스 공급 기구(50)가 그 배관(51)에 의해 접속된다. 헤드 본체(41)의 바닥부에는 헤드 본체(41) 내로 공급된 가스를 처리 용기(1) 내의 처리 공간으로 방출하기 위한 다수의 가스 분사 구멍(43)이 전체 면에 걸쳐 배치되어, 반도체 웨이퍼(W)의 전체 면에 가스를 방출할 수 있다. 또한, 헤드 본체(41) 내의 공간(41a)에는 다수의 가스 분산 구멍(45)을 갖는 확산판(44)이 배치되어, 반도체 웨이퍼(W)의 표면에 보다 균등하게 가스를 공급할 수 있다. 또한, 처리 용기(1)의 측벽 내, 및 샤워 헤드(40)의 측벽 내 및 가스 분사 구멍(43)이 배치된 웨이퍼 대향면 내에는 각각 온도 조정을 위한 카트리지 히터(46, 47)가 설치되어, 가스와 접촉하는 측벽이나 샤워 헤드부를 소정의 온도로 유지할 수 있다.
처리 가스 공급 기구(50)는 Sr 원료를 저류하는 Sr 원료 저류부(52)와, Ti 원료를 저류하는 Ti 원료 저류부(53)와, 산화제를 공급하는 산화제 공급원(54)과, 처리 용기(1) 내의 가스를 희석하기 위한 아르곤 가스 등의 희석 가스를 공급하는 희석 가스 공급원(55)을 갖는다.
샤워 헤드(40)에 접속되어 있는 배관(51)에는, Sr 원료 저류부(52)로부터 연장되는 배관(56), Ti 원료 저류부(53)로부터 연장되는 배관(57), 산화제 공급원(54)으로부터 연장되는 배관(58)이 접속되고, 배관(51)에는 상기 희석 가스 공급원(55)이 접속된다. 배관(51)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(60)와 그 전후의 개폐 밸브(61, 62)가 설치된다. 또한, 배관(58)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(63)와 그 전후의 개폐 밸브(64, 65)가 설치된다.
Sr 원료 저류부(52)에는 Ar 등의 버블링을 위한 캐리어 가스를 공급하는 캐리어 가스 공급원(66)이 배관(67)을 통해 접속된다. 배관(67)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(68)와 그 전후의 개폐 밸브(69, 70)가 설치된다. 또한, Ti 원료 저류부(53)에도, Ar 등의 캐리어 가스를 공급하는 캐리어 가스 공급원(71)이 배관(72)을 통해 접속된다. 배관(72)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(73)와 그 전후의 개폐 밸브(74, 75)가 설치된다. Sr 원료 저류부(52), Ti 원료 저류부(53)에는 각각 히터(76, 77)가 설치된다. 그리고, Sr 원료 저류부(52)에 저류된 Sr 원료 및 Ti 원료 저류부(53)에 저류된 Ti 원료는 이들 히터(76, 77)에 의해 가열된 상태로, 버블링에 의해 처리 용기(1)에 공급된다. 또, 도시하지는 않지만, Sr 원료나 Ti 원료를 기화한 상태로 공급하는 배관에도 히터가 설치된다.
처리 용기(1)의 측벽 상부에는 세정 가스인 NF3 가스를 도입하는 세정 가스 도입부(81)가 설치된다. 이 세정 가스 도입부(81)에는 NF3 가스를 공급하는 배관(82)이 접속되고, 이 배관(82)에는 리모트 플라즈마 발생부(83)가 설치된다. 그리고, 이 리모트 플라즈마 발생부(83)에 있어서 배관(82)을 통해 공급된 NF3 가스가 플라즈마화되어, 이것이 처리 용기(1) 내에 공급됨으로써 처리 용기(1) 내부가 세정된다. 또, 리모트 플라즈마 발생부를 샤워 헤드(40)의 바로 위에 설치하여, 세정 가스를 샤워 헤드(40)를 통해 공급할 수도 있다. 또한, NF3 대신에 F2를 이용할 수도 있고, 리모트 플라즈마를 사용하지 않고, ClF3 등에 의한 무플라즈마의 열세정을 수행할 수도 있다.
성막 장치(100)는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(90)를 갖고, 성막 장치(100)의 각 구성부가 이 프로세스 컨트롤러(90)에 접속되어 제어되도록 구성된다. 또한, 프로세스 컨트롤러(90)에는, 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 각 구성부의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(91)가 접속된다. 또한, 프로세스 컨트롤러(90)에는, 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(90)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램 즉 처리 레시피나, 각종 데이터베이스 등이 저장된 기억부(92)가 접속된다. 처리 레시피는 기억부(92) 내의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크 등 고정적으로 설치되는 것일 수도 있고, CD-ROM, DVD, 플래시 메모리 등의 가반성(可搬性)의 것일 수도 있다. 또한, 다른 장치로부터, 예컨대 전용 회선을 통해 처리 레시피를 적절하게 전송하게 할 수도 있다.
그리고, 필요에 따라, 사용자 인터페이스(91)로부터의 지시 등에 의해 임의의 처리 레시피를 기억부(92)로부터 호출하여 프로세스 컨트롤러(90)에 실행시킴으로써, 프로세스 컨트롤러(90)의 제어 하에서 성막 장치(100)에서의 원하는 처리가 이루어진다.
다음에, 이상과 같이 구성된 성막 장치를 이용하여 수행되는 성막 처리 방법의 실시 형태에 대해 설명한다.
<제1 실시 형태>
제1 실시 형태에서는, 먼저, 게이트 밸브(38)를 개방하고 반입반출구(39)로부터, 반도체 웨이퍼(W)를 처리 용기(1) 내에 반입하여, 적재대(3) 상에 적재한다. 적재대(3)는 미리 가열 램프(32)에 의해 방출되어 투과창(30)을 투과한 열선에 의해 가열되어 있고, 그 열로 반도체 웨이퍼(W)를 가열한다. 그리고, 희석 가스 공급원(55)으로부터 희석 가스로서 예컨대 Ar 가스를 100～800 mL/sec(sccm)의 유량으로 공급하면서, 도시하지 않는 진공 펌프에 의해 배기구(36) 및 배기관(37)을 통해 처리 용기(1) 내부를 배기시킴으로써 처리 용기(1) 내의 압력을 39～665 Pa 정도로 진공 배기한다. 이 때의 반도체 웨이퍼(W)의 가열 온도는 예컨대 200～400℃로 설정된다.
그리고, 희석용 가스, 예컨대 Ar 가스의 유량을 100～500 mL/sec(sccm)로 하면서, 처리 용기(1) 내의 압력을 성막 압력인 6～266 Pa로 제어하여, 실제 성막을 시작한다. 또, 처리 용기(1) 내의 압력 조정은 배기관(37)에 설치된 자동 압력 제어기(APC)에 의해 이루어진다.
본 실시 형태에서는, 실제 성막에 있어서, 처리 용기(1) 내에 Sr 원료를 공급하는 공정(스텝 1), 처리 용기(1) 내부를 퍼지하는 공정(스텝 2), 처리 용기(1) 내에 산화제를 공급하여 Sr 원료를 분해하고 산화시키는 공정(스텝 3), 처리 용기(1) 내부를 퍼지하는 공정(스텝 4)에 의해 얇은 SrO막을 형성하는 SrO막 성막 단계와, 처리 용기(1) 내에 Ti 원료를 공급하는 공정(스텝 5), 처리 용기(1) 내부를 퍼지하여 여분의 Ti 원료를 제거하는 공정(스텝 6), 처리 용기(1) 내에 산화제를 공급하여 Ti 원료를 분해하고 산화시키는 공정(스텝 7), 처리 용기(1) 내부를 퍼지하여 여분의 산화제를 제거하는 공정(스텝 8)에 의해 얇은 TiO막을 형성하는 TiO막 성막 단계를 복수 회 수행하고, 그 후 어닐링함으로써 Sr-Ti-O계 막을 성막하는데, 그 때의 성막 조건을 제어하여, 막 내의 Sr과 Ti의 비율(Sr/Ti)이 원자수비로 1.2 이상 3 이하가 되도록 하고, 성막 후 0.001 % 이상 80 % 이하의 O2를 함유하는 분위기 내에서 500 ℃ 이상의 조건으로 어닐링한다. 또, 상기 TiO막 성막 단계에서는, 실제로는 막 내의 산소량이 변동하여 TiOx(x는 1～2)가 되지만, 편의상, 「TiO막」이라고 표기한다.
사용하는 기판의 표면 상태 등에 따라서는, Sr-Ti-O계의 얇은 막을 성막할 때에, 화학 양론 조성으로 성막하더라도 결정화되지 않는 경우가 있다. 예컨대, 기판 표면이 Ru인 경우에는, 비교적 결정화되기 쉽지만, Si나 TiN 등의 금속 질화물막, Al2O3, ZrO2 등의 비정질 산화물막 상에서는 결정화되기 어렵다. 도 2는 동일한 프로세스로 5 nm의 Sr-Ti-O계 막을 Si 기판 상에 그리고 Ru(50 nm)/TiN(30 nm)/Si, 즉 Si 기판 상에 30 nm의 TiN막을 성막하고, 그 위에 50 nm의 Ru 막을 더 성막한 구조체 상에 성막하고, O2 함유량 0.001 % 미만의 N2 분위기에서 600 ℃, 120 min의 조건으로 어닐링했을 때의 X선 회절 패턴을 나타낸다. XRF(형광 X선법)에 의해 측정된 Si 상의 막의 Sr/Ti비는 1.35였다. 도 2에 따르면, Si 상의 Sr-Ti-O계 막에는 결정화를 시사하는 SrTiO3의 피크가 보이지 않지만, Ru 상의 Sr-Ti-O계 막에서는 32.5도 부근에, SrTiO3(110)의 피크를 얻을 수 있어, Sr-Ti-O계 막은 Ru 상에서 결정화되기 쉬움을 알 수 있다. 그러나, 본 발명과 같은 수법을 채용함으로써, 기판 표면이, Si나 TiN 등 Sr-Ti-O계 막이 결정화되기에 어려운 재료로 이루어지고 7～20 nm의 얇은 막이더라도 안정적으로 SrTiO3 결정을 정출시킬 수 있다. 즉, Sr이 풍부한 특정 조성으로 성막한 후, O2 존재 하에서 어닐링함으로써, Ti가 표면으로 이동하여 SrTiO3 결정을 형성하기 때문에, 얇은 막에서도 결정화시킬 수 있다.
여기서, Sr/Ti가 원자수비로 1.2 미만이면, 표면의 Ti가 지나치게 많아져 막의 표면에서 결정화가 일어나기 어려워지고, 3을 넘으면 Ti의 절대량이 지나치게 적어져 역시 결정화가 일어나기 어려워진다. Sr/Ti의 보다 바람직한 범위는 1.4 이상 1.9 이하이다.
도 3은, 제조 조건을 조정하여 Si 기판 상에 성막되고, XRF에 의해 측정된 Sr/Ti가 0.7, 1.1, 2.4인 3 종류의 Sr-Ti-O계 막의 X선 회절 패턴을 나타내는 도면이다. 또, 이들 막에 대해서는 성막 후, O2 농도 10 %의 분위기에서 600 ℃로 어닐링했다. 도 3에 나타내는 바와 같이, Sr/Ti가 상기 범위를 만족하는 2.4의 막에 대해서는, SrTiO3 결정을 나타내는 피크가 존재하여, SrTiO3의 결정이 정출되는 것이 확인되었다. 이에 대하여, Sr/Ti가 상기 범위에서 벗어나는 0.7, 1.1의 막에 대해서는 명확한 피크가 존재하지 않아, 막이 결정화되지 않는 것이 확인되었다. 또, Sr/Ti가 0.7, 1.1, 2.4인 3 종류의 Sr-Ti-O계 막의 막 두께는 각각 5.5 nm, 6.6 nm, 8.2 nm이었다.
성막 후의 어닐링시의 분위기 내의 O2 함유량을 0.001 % 이상 80 % 이하로 한 것은, 0.001 % 미만이면, 막 내의 산소가 부족하여 SrTiO3 결정이 발생하기 어려워지고, 80 %를 넘으면 산소가 지나치게 많아 Sr-Ti-O계 막의 기초가 되는 Ru, TiN, Si 등을 현저히 산화시키기 때문이다. 또한, 온도를 500 ℃ 이상으로 한 것은 결정화에 필요한 열 에너지를 부여하기 위함이다.
도 4는 XRF에 의해 Sr/Ti를 측정하여 2.4가 되도록 하여 Si 상에 성막한 Sr-Ti-O계 막에 O2 농도가 10 %인 분위기에서 어닐링한 경우와 O2 농도가 3 ppm보다 낮은 분위기에서 어닐링한 경우에 대해 Sr-Ti-O계 막의 X선 회절 패턴을 비교하여 나타내는 도면이다. 도 4에 나타내는 바와 같이, O2 농도가 10 %인 분위기에서는 SrTiO3 결정을 나타내는 피크가 존재하여, SrTiO3의 결정이 정출되는 것이 확인되었다. 이에 대하여, O2 농도가 3 ppm보다 낮은 분위기에서는 명확한 피크가 존재하지 않아, 막이 결정화되지 않는 것이 확인되었다.
다음에, 구체적인 제조 조건에 대해 설명한다.
성막 시에 Sr/Ti를 적절한 값으로 하기 위해서는, Sr 원료, Ti 원료, 산화제의 선정, 유량, 공급 시간, 시퀀스 중 적어도 하나를 조정하는 것을 들 수 있다.
시퀀스에 관해서는, 전형적으로는 도 5에 나타내는 바와 같은, SrO막 성막 단계와 TiO막 성막 단계를 교대로 반복하는 ALD 수법이 채용된다. 단, 본 실시 형태에서는 Sr이 풍부한 조성을 형성해야 하기 때문에, 상기 SrO막 성막 단계를 연속해서 복수 회 반복하는 것도 유효하다.
스텝 1에서는, 히터(76)에 의해 150～230 ℃ 정도로 가열된 Sr 원료 저류부(52)로부터 버블링에 의해 Sr 원료가 샤워 헤드(40)를 통해 처리 용기(1) 내에 공급된다. Sr 원료로서는, 종래 이 종류의 원료로서 이용되는 유기 Sr 화합물을 이용할 수 있으며, 예컨대 Sr(DPM)2나 Sr(C5(CH3)5)2 등을 적합하게 이용할 수 있다. 이들 중에서는, 증기압이 낮고 취급이 용이한 Sr(C5(CH3)5)2를 적합하게 이용할 수 있다. Sr 원료를 공급할 때에는, 희석 가스 공급원(55)으로부터 희석 가스로서, 예컨대 Ar 가스를 100～500 mL/min(sccm) 정도의 유량으로 흘리고, 캐리어 가스 공급원(66)으로부터 캐리어 가스로서, 예컨대 Ar 가스를 50～500 mL/min(sccm) 정도의 유량으로 흘린다. 또한, Sr 원료의 공급(스텝 1)은 예컨대 0.1～20 sec 정도의 기간 동안 이루어진다.
스텝 3의 Sr 원료를 산화시키는 공정에서는, 산화제 공급원(54)으로부터 샤워 헤드(40)를 통해 산화제가 처리 용기(1) 내에 공급된다. 이에 따라, 반도체 웨이퍼(W)의 표면에 흡착되어 있는 Sr 원료가 분해되고 산화되어, SrO막이 성막된다. 산화제의 공급(스텝 3)은 희석 가스 공급원(55)으로부터 희석 가스, 예컨대 Ar 가스를 100～500 mL/min(sccm) 정도 흘린 상태에서, 예컨대 0.1～20 sec 정도의 기간 동안 이루어진다. 산화제로서는, O3 가스, O2 가스, H2O나 O2 가스의 플라즈마를 적합하게 이용할 수 있다. 산화제로서 O3 가스를 이용하는 경우에는, 산화제 공급원(54)으로서 오존 발생기를 이용하여, 50～200 g/Nm3 정도의 유량으로 공급한다. 이 때에 O2 가스를 병용할 수 있고, 그 때의 O2 가스의 유량은 100～1000 mL/min(sccm) 정도이다. 산화제로서 H2O를 이용하는 경우에는, 그 유량은 2～50 mL/min(sccm) 정도로 하는 것이 바람직하다.
스텝 5에서는, 히터(77)에 의해 가열된 Ti 원료 저류부(53)로부터 버블링에 의해 Ti 원료가 샤워 헤드(40)를 통해 처리 용기(1) 내에 공급된다. Ti 원료로서는, Ti(OiPr)4나 Ti(OiPr)2(DPM)2 등을 적합하게 이용할 수 있다. 이 경우에, Ti 원료 저류부(53)의 가열 온도는 Ti(OiPr)4의 경우 50～70 ℃ 정도, Ti(OiPr)2(DPM)2의 경우 150～230 ℃ 정도이다. Ti 원료를 공급할 때에는, 희석 가스 공급원(55)으로부터 희석 가스로서, 예컨대 Ar 가스를 100～500 mL/min(sccm) 정도의 유량으로 흘리고, 캐리어 가스 공급원(71)으로부터 캐리어 가스로서, 예컨대 Ar 가스를 100～500 mL/min(sccm) 정도의 유량으로 흘린다. 또한, Ti 원료의 공급(스텝 5)은 예컨대 0.1～20 sec 정도의 기간 동안 이루어진다.
Ti 원료 공급 후의 산화 공정(스텝 7)은 스텝 3과 동일한 조건으로, 희석 가스 공급원(55)으로부터 희석 가스를 흘린 상태에서, 산화제 공급원(54)으로부터 산화제를 샤워 헤드(40)를 통해 처리 용기(1) 내에 공급한다. 이에 따라, Ti 원료가 분해되고 산화되어, TiO막이 형성된다.
스텝 2, 4, 6, 8의 퍼지 공정은, 종전의 Sr 원료 가스, Ti 원료 가스, 또는 산화제의 공급을 정지하고, 희석 가스 공급원(55)으로부터의 희석 가스, 예컨대 Ar 가스를 처리 용기 내에 공급함으로써 이루어질 수 있다. 이 때에, 가스 유량은 200～1000 mL/min(sccm) 정도로 한다. 또한, 가스를 흘리지 않고 진공으로 할 수도 있다. 이 공정은 예컨대 0.1～20 sec 정도의 기간 동안 이루어진다.
스텝 1～4의 SrO막 성막 단계와 스텝 5～8의 TiO막 성막 단계를 20회 이상, 예컨대 100회 반복하여 Sr/Ti가 원자수비로 1.2 이상 3 이하가 되도록 하여 Sr-Ti-O계 막을 소정의 두께로 성막한다.
이와 같이 막을 형성한 후, 산화제 공급원(54)으로부터 예컨대 O2 가스를 소정 유량으로 공급하여, 막을 확실하게 산화시킨 후, 모든 가스를 정지하고, 처리 용기 내부를 진공화하여, 그 후, 반송 아암에 의해 처리 용기(1) 내의 반도체 웨이퍼(W)를 반출한다.
그 후, 반도체 웨이퍼(W)에 대하여, 전술한 바와 같은 조건의 O2 분위기에서 어닐링한다. 어닐링은, RTA(Rapid Thermal Anneal)나 통상의 가열로를 이용하여 이루어질 수 있다.
이상의 시퀀스에서의 밸브나 매스 플로우 컨트롤러 등의 제어는 기억부(92)에 기억되어 있는 레시피에 기초하여 프로세스 컨트롤러(90)에 의해 이루어진다.
다음에, 본 실시 형태에 기초하여 실제로 성막한 실시예에 대해 나타낸다.
상기 도 1의 장치에 있어서, 램프 파워를 조절하여, 적재대의 온도를 성막 온도인 320℃로 설정하고, 반송 로봇의 아암을 이용하여 처리 용기 내에 200 mm의 Si 웨이퍼를 반입하여, Sr-Ti-O계 막을 성막했다. Sr 원료로서는 Sr(C5(CH3)5)2를 이용하고, 이것을 160℃로 가열된 용기에 유지하며, Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. Ti 원료로서는 Ti(OiPr)4를 이용하여, 이것을 45℃로 가열된 용기에 유지하며, 마찬가지로 Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. 또한, 산화제로서는, O2 가스 500 mL/min(sccm), N2 가스 0.5 mL/min(sccm)을 오존 발생기에 통과시킴으로써 생성된 180 g/m3 농도의 O3를 이용했다.
그리고, Si 웨이퍼를 아암에 의해 적재대에 설치한 후, 희석 Ar 가스를 300 mL/min(sccm)의 유량으로 30 sec 흘리면서 133 Pa(1 Torr)의 압력으로 Si 웨이퍼를 성막 온도로 승온한 후, 전술한 스텝 1～8에 따라 성막하였다. 또, 웨이퍼 온도는 290℃로 하였다.
스텝 1의 Sr 원료 공급 공정은 캐리어 Ar 가스의 유량을 50 mL/min(sccm),희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 2의 퍼지는 진공 상태[가스를 통류하지 않고 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태]로 하여 10 sec의 기간 동안 이루어졌다.
스텝 3의 Sr 원료의 산화 공정은 산화제로서 상기 O3 가스를 이용하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌다. 스텝 4의 퍼지는 진공 상태로 하여 10 sec의 기간 동안 아루어졌다.
스텝 5의 Ti 원료 공급 공정은 캐리어 Ar 가스의 유량을 200 mL/min(sccm), 희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 6의 퍼지는 스텝 2와 마찬가지로 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 7의 Ti 원료의 산화 공정과 스텝 8의 퍼지는 스텝 3 및 스텝 4와 완전히 동일한 조건에서 이루어졌다.
스텝 1～8에 있어서, 처리 용기(1)의 압력 제어 기구를 완전히 개방하지만, 처리 용기 내의 압력은 통류되는 가스의 유무와, 유량에 따라 다르고, 일례로서 스텝 1은 0.36 Torr, 스텝 2, 4, 6, 8은 0 Torr, 스텝 3은 0.52 Torr, 스텝 5는 0.39 Torr이였다.
그리고, 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 이어서 스텝 5～8의 TiO막 성막 단계를 2회 반복하는 시퀀스를 25회 반복한 후, O2 가스를 300 mL/min(sccm)의 유량으로 10 sec 흘리면서, 압력을 40 Pa(0.3 Torr)로 제어하고, 그 후 가스를 정지한 상태에서 100 sec 동안, 처리 용기 내부를 진공 상태로 유지하며, 그 후 Si 웨이퍼를 처리 용기로부터 반출했다.
이상과 같은 시퀀스에 의해 형성된 Sr-Ti-O막의 두께를 측정한 바, 13 nm이었다. 이 막을 XRD(X선 회절법)에 의해 측정한 바, 결정을 나타내는 피크는 보이지 않았다. 이 막의 조성을 XRF(형광 X선법)로 측정한 바, Sr/Ti비는 원자수비로 2.2였다.
계속해서, 상기 Sr-Ti-O계 막이 형성된 Si 기판을 RTA 장치에 반입하고, 0.2 %의 O2 가스를 함유하는 N2 가스 상압 분위기에서 600 ℃의 RTA를 실시하며, 그 후, XRD(X선 회절법)에 의해 측정한 바, SrTiO3의 결정 피크가 보여, SrTiO3의 결정이 정출되고 있는 것이 확인되었다.
<제2 실시 형태>
제2 실시 형태에서도, 제1 실시 형태와 마찬가지로, 먼저, 게이트 밸브(38)를 개방하여 반입반출구(39)로부터, 반도체 웨이퍼(W)를 처리 용기(1) 내에 반입하여, 미리 가열 램프(32)에 의해 가열된 적재대(3) 상에 적재하며, 반도체 웨이퍼(W)를 소정 온도, 예컨대 200～400℃로 가열한다. 그리고, 희석 가스 공급원(55)으로부터 희석 가스로서 예컨대 Ar 가스를 100～800 mL/sec(sccm)의 유량으로 공급하면서, 도시하지 않는 진공 펌프에 의해 배기구(36) 및 배기관(37)을 통해 처리 용기(1) 내부를 배기시킴으로써 처리 용기(1) 내의 압력을 6～665 Pa 정도로 진공 배기한다. 그리고, 희석용 가스, 예컨대 Ar 가스의 유량을 100～500 mL/sec(sccm)로 하면서, 처리 용기(1) 내의 압력을 성막 압력인 13～266 Pa로 제어하여, 실제 성막을 시작한다.
본 실시 형태에서는, 실제 성막에 있어서, 처리 용기(1) 내에 Sr 원료를 공급하는 공정(스텝 1), 처리 용기(1) 내부를 퍼지하는 공정(스텝 2), 처리 용기(1) 내에 산화제를 공급하여 Sr 원료를 분해하고 산화시키는 공정(스텝 3), 처리 용기(1) 내부를 퍼지하는 공정(스텝 4)에 의해 얇은 SrO막을 형성하는 SrO막 성막 단계와, 처리 용기(1) 내에 Ti 원료를 공급하는 공정(스텝 5), 처리 용기(1) 내부를 퍼지하는 공정(스텝 6), 처리 용기(1) 내에 산화제를 공급하여 Ti 원료를 분해하고 산화시키는 공정(스텝 7), 처리 용기(1) 내부를 퍼지하는 공정(스텝 8)에 의해 얇은 TiO막을 형성하는 TiO막 성막 단계를 복수 회 수행하여 Sr-Ti-O계 막을 성막하는데, SrO막 성막 단계만 또는 TiO막 성막 단계만 또는 이들 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하도록 한다.
전술한 ALD법에서는, 원료의 조합에 따라서는 흡착 저해 등이 발생하여, 성막 후의 조성이 원하는 조성이 되지 않는 경우가 있지만, 이러한 시퀀스를 채용함으로써, SrO막 성막 단계만 또는 TiO막 성막 단계만 반복하는 동안에는, 흡착 저해를 피할 수 있어, 원하는 조성에 가까운 조성으로 하는 것이 가능하다. 또한, 이러한 수법을 채용함으로써, Sr이 풍부한 조성부터 Ti이 풍부한 조성까지, 원하는 조성의 Sr-Ti-O계 막을 성막하는 것이 가능하다.
Sr 원료로서 Sr(C5(CH3)5)2를 이용하고, Ti 원료로서는 Ti(OiPr)4를 이용하여, 도 6에 나타내는 바와 같이, 종래의 ALD 수법으로, 상기 스텝 1～4의 SrO막 성막 단계와, 상기 스텝 5～8의 TiO막 성막 단계를 교대로 20회 반복하여 Sr-Ti-O계 막을 성막한 바(SrO:TiO=1:1), 막 두께가 4.5 nm, Sr/Ti의 조성비가 원자수비로 0.4가 되어, Sr가 적은 결과가 되었다. 즉, Sr 원료의 흡착 저해가 발생하였다.
이에 대하여, 동일한 원료를 이용하여, 도 7에 나타내는 바와 같이, 상기 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 계속해서 상기 스텝 5～8의 TiO막 성막 단계를 2회 반복하며, 이 세트를 20회 반복하여 Sr-Ti-O계 막을 성막한 바(SrO:TiO=2:2), 막 두께가 8.7 nm, Sr/Ti의 조성비가 원자수비로 1.0이 되어, 거의 화학 양론 조성이 되었다. 이로부터, 동일한 원료의 성막 단계를 복수 회 반복함으로써, 이러한 성막 저해가 해소되는 것이 확인되었다.
또한, 도 8에 나타내는 바와 같이, 상기 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 계속해서 상기 스텝 5～8의 TiO막 성막 단계를 3회 반복하며, 이 세트를 20회 반복하여 Sr-Ti-O계 막을 성막한 바(SrO:TiO=2:3), 막 두께가 8.6 nm, Sr/Ti의 조성비가 원자수비로 0.7가 되어, 동일한 원료의 성막 단계의 반복 수를 변화시킴으로써, 원하는 조성비를 얻을 수 있는 것이 확인되었다.
스텝 1～8의 구체적인 내용에 관해서는 제1 실시 형태와 동일하다. 그리고, 전술한 바와 같이 하여 SrO막 성막 단계 및/또는 TiO막 성막 단계를 연속해서 복수 회 반복하는 시퀀스를 채용하여 Sr-Ti-O계 막을 성막한 후, 산화제 공급원(54)으로부터 예컨대 O2 가스를 소정 유량으로 공급하여, 막을 확실하게 산화시킨다. 그 후, 모든 가스를 정지하고, 처리 용기 내부를 진공화한 후, 반송 아암에 의해 처리 용기(1) 내의 반도체 웨이퍼(W)를 반출한다.
이상의 시퀀스에서의 밸브나 매스 플로우 컨트롤러 등의 제어는, 제1 실시 형태와 같이 기억부(92)에 기억되어 있는 레시피에 기초하여 프로세스 컨트롤러(90)에 의해 이루어진다.
다음으로, 본 실시 형태에 기초하여 실제로 성막한 실시예에 대해 개시한다.
상기 도 1의 장치에 있어서, 램프 파워를 조절하여, 적재대의 온도를 성막 온도인 320℃로 설정하고, 반송 로봇의 아암을 이용하여 처리 용기 내에 200 mm의 Si 웨이퍼를 반입하여, Sr-Ti-O계 막을 성막했다. Sr 원료로서는 Sr(C5(CH3)5)2를 이용하여, 이것을 160℃로 가열된 용기에 유지하고, Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. Ti 원료로서는 Ti(OiPr)4를 이용하여, 이것을 45℃로 가열된 용기에 유지하고, 마찬가지로 Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. 또한, 산화제로서는, O2 가스 500 mL/min(sccm), N2 가스 0.5 mL/min(sccm)을 오존 발생기에 통과시킴으로써 생성된 180 g/m3 농도의 O3를 이용했다.
그리고, Si 웨이퍼를 아암에 의해 적재대에 설치한 후, 희석 Ar 가스를 300 mL/min(sccm)의 유량으로 30 sec 흘리면서 133 Pa(1 Torr)의 압력으로 Si 웨이퍼를 성막 온도로 승온한 후, 전술한 스텝 1～8에 따라 성막하였다. 또, 웨이퍼 온도는 290℃로 했다.
스텝 1의 Sr 원료 공급 공정은 캐리어 Ar 가스의 유량을 50 mL/min(sccm), 희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 2의 퍼지에서는 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 3의 Sr 원료의 산화 공정은 산화제로서 상기 O3 가스를 이용하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌다. 스텝 4의 퍼지는 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 5의 Ti 원료 공급 공정은 캐리어 Ar 가스의 유량을 200 mL/min(sccm), 희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 6의 퍼지는 스텝 2와 마찬가지로 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 7의 Ti 원료의 산화 공정과 스텝 8의 퍼지는 스텝 3 및 스텝 4와 완전히 동일한 조건에서 이루어졌다.
그리고, 스텝 1～4의 SrO막 성막 단계와, 스텝 5～8의 TiO막 성막 단계를 교대로 20회 반복한 후, 압력을 40 Pa(0.3 Torr)로 유지하면서, O2 가스를 300 mL/min(sccm)의 유량으로 20 sec 흘리고, 그 후 가스를 정지한 상태로 20 sec 동안, 처리 용기 내부를 진공 상태로 유지하며, 그 후 Si 웨이퍼를 처리 용기로부터 반출했다.
이상과 같은 시퀀스에 의해 형성된 Sr-Ti-O막의 두께를 측정한 바, 4 nm이었다. 이 막의 조성을 XRF(형광 X선법)로 측정한 바, Sr/Ti비는 원자수비로 0.5였다.
한편, 스텝 1～4의 SrO막 성막 단계를 2회 반복하고, 이어서 스텝 5～8의 TiO막 성막 단계를 2회 반복하는 시퀀스를 10회 반복한 후, O2 가스를 300 mL/min(sccm)의 유량으로 10 sec 흘리면서, 압력을 40 Pa(0.3 Torr)로 제어하며, 그 후 가스를 정지한 상태로 100 sec 동안, 처리 용기 내부를 진공 상태로 유지하고, 그 후 Si 웨이퍼를 처리 용기로부터 반출했다. 형성된 Sr-Ti-O막의 두께를 측정한 바, 5 nm이었다. 이 막의 조성을 XRF(형광 X선법)로 측정한 바, Sr/Ti비는 원자수비로 1.0이었다.
이와 같이, 본 발명에 따라, 동일한 성막 단계를 연속해서 반복하는 시퀀스를 채용함으로써, 흡착 저해의 영향을 받지 않고 원하는 조성의 Sr-Ti-O계 막을 얻을 수 있는 것이 확인되었다.
<제3 실시 형태>
제3 실시 형태에서도, 제1 실시 형태와 마찬가지로, 먼저, 게이트 밸브(38)를 개방하여 반입반출구(39)로부터, 반도체 웨이퍼(W)를 처리 용기(1) 내에 반입하여, 미리 가열 램프(32)에 의해 가열된 적재대(3) 상에 적재하고, 반도체 웨이퍼(W)를 소정 온도, 예컨대 200～400℃로 가열한다. 그리고, 희석 가스 공급원(55)으로부터 희석 가스로서 예컨대 Ar 가스를 100～800 mL/sec(sccm)의 유량으로 공급하면서, 도시하지 않는 진공 펌프에 의해 배기구(36) 및 배기관(37)을 통해 처리 용기(1) 내부를 배기시킴으로써 처리 용기(1) 내의 압력을 39～665 Pa 정도로 진공 배기한다. 그리고, 희석용 가스, 예컨대 Ar 가스의 유량을 100～500 mL/sec(sccm)로 하면서, 처리 용기(1) 내의 압력을 성막 압력인 39～266 Pa로 제어하여, 실제 성막을 시작한다.
본 실시 형태에서는, 실제 성막에 있어서, 처리 용기(1) 내에 Sr 원료를 공급하는 공정(스텝 1), 처리 용기(1) 내부를 퍼지하는 공정(스텝 2), 처리 용기(1) 내에 산화제를 공급하여 Sr 원료를 분해하고 산화시키는 공정(스텝 3), 처리 용기(1) 내부를 퍼지하는 공정(스텝 4)에 의해 얇은 SrO막을 형성하는 SrO막 성막 단계와, 처리 용기(1) 내에 Ti 원료를 공급하는 공정(스텝 5), 처리 용기(1) 내부를 퍼지하는 공정(스텝 6), 처리 용기(1) 내에 산화제를 공급하여 Ti 원료를 분해하고 산화시키는 공정(스텝 7), 처리 용기(1) 내부를 퍼지하는 공정(스텝 8)에 의해 얇은 TiO막을 형성하는 TiO막 성막 단계를 복수 회 수행하여 Sr-Ti-O계 막을 성막하는데, 산화제로서 O3 및 H2O를 이용한다.
ALD법에서는, 각 원료 및 산화제의 공급 시간이 막 두께가 포화되는 시간으로 설정되지만, 산화제로서 O3를 이용한 경우, Sr 원료로서 이용하는 유기 Sr 화합물의 종류에 따라서는 포화점에 이를 때까지 장시간이 걸리고, 포화했을 때의 1 사이클 당 막 두께가 0.3～0.4 nm으로 매우 두꺼워져, 원하는 SrO를 성막할 수 없는 경우가 있다. 즉, 산화제로서 O3만을 이용하고, Sr 원료로서 특정 유기 Sr 화합물, 예컨대 Sr(C5(CH3)5)2를 이용한 경우에는, Sr 원료로서 이용하는 유기 Sr 화합물의 유기 부분 중의 결합을 절단한 후에 SrO를 형성하도록 작용하기 때문에, 절단이 포화될 때까지 시간이 걸린다.
이에 대하여, 산화제로서 H2O를 이용함으로써, 유기 부분 중의 결합을 그다지 절단하지 않고, 주로 Sr과 유기 부분의 절단에 기여하기 때문에 조기에 포화된다. 그러나, 산화제로서 H2O만을 이용하면 Sr(OH)2가 형성되어 바람직하지 못한 결과를 초래한다. 그래서, 본 실시 형태에서는, H2O에 의해 Sr과 유기 부분을 절단한 후, O3를 작용시켜 SrO를 형성함으로써, 양호한 SrO막을 얻는다.
이하, 이 점에 대해 상세히 설명한다.
도 9는 Sr 원료로서 Sr(C5(CH3)5)2를 이용하고, Ti 원료로서 Ti(OiPr)4를 이용한 경우에, 각 원료의 도우즈 시간과, SrO막 및 TiO막의 단일막의 두께와의 관계를 나타내는 도면이다. 도 9에 나타내는 바와 같이, 각 원료는 5 sec 정도에서 포화되지만, 막 두께는 TiO막보다 SrO막 쪽이 두꺼워진다. 또, 이 때의 웨이퍼 온도는 290℃로 했다.
도 10은 산화제로서 O3를 이용한 경우에, O3의 도우즈 시간과, SrO막 및 TiO막의 단일막의 두께와의 관계를 나타내는 도면이다. 도 10에 나타내는 바와 같이, TiO막은 단시간에 포화되지만, SrO막은 60 sec에서도 포화되지 않는다. 또, 이 때의 Sr 원료 및 Ti 원료의 도우즈 시간은 10 sec, 웨이퍼 온도는 290℃로 했다.
도 11은 퍼지를 진공으로 한 경우에, 퍼지 시간과, SrO막 및 TiO막의 단일막의 두께와의 관계를 나타내는 도면이다. 도 11에 나타내는 바와 같이, 퍼지를 진공으로 하더라도 퍼지 시간의 증가와 함께 SrO막의 막 두께가 두꺼워진다. 그리고, 진공 퍼지를 행한 경우의 결과도 추가했을 때의 O3의 도우즈 시간과, SrO막 및 TiO막의 단일막의 두께와의 관계를 도 12에 나타내지만, 퍼지 방법을 변경하더라도 O3 도우즈 시간에 수반하는 SrO막의 증막(增膜)은 억제할 수 없는 것이 확인되었다.
이와 같이 증막되는 것은 산화 시간이 길어지면, 유기 Sr 원료를 O3로 산화시킬 때에, 유기 Sr 원료에 존재하는 유기 부분, 예컨대(C5(CH3)5)2가 신속하게 Sr로부터 분리되지 않고, 이 유기 부분의 분해가 진행되어, 다음번 Sr 원료의 도우즈 시에 Sr 원료가 보다 많이 흡착되기 때문이라고 생각된다.
그래서, 본 실시 형태에서는, 산화제로서, Sr과 유기 부분의 결합을 우선적으로 절단할 수 있는 H2O를 이용하여, 어느 정도 유기 부분이 분리되고 나서, O3를 공급하여 산화를 진행시킨다.
다음에, 구체적인 제조 조건에 대해 설명한다.
*시퀀스에 관해서는, 전형적으로는 SrO막 성막 단계와 TiO막 성막 단계를 교대로 반복하는 ALD 수법이 채용된다.
스텝 1～8의 구체적인 내용에 관해서는, 스텝 3의 산화 공정에서의 산화제 및 산화 공정의 순서가 다른 것 외에는, 제1 실시 형태와 동일하다.
본 실시 형태에서는, Sr 원료를 산화시키는 스텝 3은 최초에 산화제로서 H2O 증기를 이용한 산화 처리를 실시하고(스텝 3-1), 계속해서 O3를 이용한 산화 처리를 실시한다(스텝 3-2). 스텝 3-1은 예컨대 H2O의 유량을 2～50 mL/min(sccm) 정도로 해서 0.1～5 sec 정도 이루어진다. 스텝 3-2에서는 예컨대 산화제 공급원(54)으로서 오존 발생기를 이용하여, 50～200 g/Nm3 정도의 유량으로 공급한다. 이 때에 O2 가스를 병용할 수 있고, 그 때의 O2 가스의 유량은 100～1000 mL/min(sccm) 정도이다. 이 스텝 3-2는 0.1～10 sec 정도 이루어진다. H2O와 O3를 동시에 흘릴 수도 있고, O2의 노점을 0～40℃로 조정하여 오존 발생기에 통류시킬 수도 있다. 또한, H2와 O2를 리모트 플라즈마에 통류시킨 것을 산소원으로서 이용할 수도 있다.
본 실시 형태의 구체적인 시퀀스는 도 13에 나타내는 바와 같이 이루어진다.
그리고, 전술한 바와 같이 하여 SrO막 성막 단계 및 TiO막 성막 단계를 교대로 반복하여 Sr-Ti-O계 막을 성막한 후, 산화제 공급원(54)으로부터 예컨대 O2 가스를 소정 유량으로 공급하여, 막을 확실하게 산화시킨다. 그 후, 모든 가스를 정지하고, 처리 용기 내부를 진공화한 후, 반송 아암에 의해 처리 용기(1) 내의 반도체 웨이퍼(W)를 반출한다.
이상의 시퀀스에서의 밸브나 매스 플로우 컨트롤러 등의 제어는 제1 실시 형태와 마찬가지로 기억부(92)에 기억되어 있는 레시피에 기초하여 프로세스 컨트롤러(90)에 의해 이루어진다.
다음으로, 본 실시 형태에 기초하여 실제로 성막한 실시예에 대해 개시한다.
상기 도 1의 장치에 있어서, 램프 파워를 조절하여, 적재대의 온도를 성막 온도인 320℃로 설정하고, 반송 로봇의 아암을 이용하여 처리 용기 내에 200 mm의 Si 웨이퍼를 반입하여, Sr-Ti-O계 막을 성막했다. Sr 원료로서는 Sr(C5(CH3)5)2를 이용하여, 이것을 160℃로 가열된 용기에 유지하고, Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. Ti 원료로서는 Ti(OiPr)4을 이용하여, 이것을 40℃로 가열된 용기에 유지하고, 마찬가지로 Ar 가스를 캐리어 가스로서 이용하여 버블링법으로 처리 용기에 공급했다. 또한, 산화제로서는, H2O를 40℃로 가열하고, 50℃로 가열된 고온 매스 플로우 컨트롤러로 유량 제어한 것과, O2 가스 500 mL/min(sccm), N2 가스 0.5 mL/min(sccm)을 오존 발생기에 통과시킴으로써 생성된 180 g/m3 농도의 O3를 이용했다.
그리고, Si 웨이퍼를 아암에 의해 적재대에 설치한 후, 희석 Ar 가스를 300 mL/min(sccm)의 유량으로 30 sec 흘리면서 133 Pa(1 Torr)의 압력으로 Si 웨이퍼를 성막 온도로 승온한 후, 전술한 스텝 1～8에 따라 성막하였다. 또, 웨이퍼 온도는 290℃로 했다.
스텝 1의 Sr 원료 공급 공정은 캐리어 Ar 가스의 유량을 50 mL/min(sccm), 희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 2의 퍼지는 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 3의 Sr 원료를 산화시키는 공정은, 먼저, 스텝 3-1로서 H2O 증기를 흘리는 처리를 3 sec 실시하고, 계속해서, 스텝 3-2로서 O3를 흘리는 처리를 5 sec의 기간 동안 실시하였다. 이들 공정은 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 이루어졌다. 스텝 4의 퍼지는 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 5의 Ti 원료 공급 공정은 캐리어 Ar 가스의 유량을 200 mL/min(sccm), 희석 Ar 가스의 유량을 200 mL/min(sccm)으로 하고, 처리 용기(1)의 압력 제어 기구를 완전히 개방하여 배기시키는 상태로 하여 10 sec의 기간 동안 이루어졌고, 스텝 6의 퍼지는 스텝 2와 마찬가지로 진공 상태로 하여 10 sec의 기간 동안 이루어졌다.
스텝 7의 Ti 원료의 산화 공정은 산화제로서 상기 O3 가스를 이용하고, 처리 용기 내부를 진공 상태로 하여 10 sec의 기간 동안 이루어졌다. 스텝 8의 퍼지는 스텝 4와 완전히 동일한 조건에서 이루어졌다.
그리고, 스텝 1～4의 SrO막 성막 단계와, 스텝 5～8의 TiO막 성막 단계를 교대로 50회 반복한 후, O2 가스를 300 mL/min(sccm)의 유량으로 20 sec 흘려 압력을 40 Pa(0.3 Torr)로 제어하고, 그 후 가스를 정지한 상태로 20 sec 동안, 처리 용기 내부를 진공 상태로 유지하며, 그 후 Si 웨이퍼를 처리 용기로부터 반출했다. 형성된 Sr-Ti-O막의 두께를 측정한 바, 12 nm이었다. X선 광전자 분광 분석(XPS)으로 막의 C양을 측정한 바, 검출 한계(1 %) 이하였다. 즉, Sr 원료의 유기 부분이 산화제에 의해 거의 분해되지 않은 것이 확인되었다.
또, 본 발명은 상기 실시 형태에 한정되지 않고 여러가지로 한정 가능하다.
예컨대, 이상의 성막 장치에서는, 버블링으로 원료를 공급하는 처리 가스 공급 기구(50)를 이용했지만, 그 대신에 도 14에 나타내는 바와 같은 기화기를 이용하여 원료를 공급하는 처리 가스 공급 기구(50')를 이용할 수도 있다. 처리 가스 공급 기구(50')는 Sr 원료를 용제에 용해시킨 상태로 저류하는 Sr 원료 저류부(52')와, Ti 원료를 용제에 용해시킨 상태로 저류하는 Ti 원료 저류부(53')와, 산화제를 공급하는 산화제 공급원(54')과, Sr 원료 및 Ti 원료를 기화시키는 기화기(101)를 갖는다. Sr 원료 저류부(52')로부터 기화기(101)까지는 배관(102)이 설치되고, Ti 원료 저류부(53')로부터 기화기(101)까지는 배관(103)이 설치된다. Sr 원료 저류부(52') 및 Ti 원료 저류부(53')로부터 액체가 압송 가스 또는 펌프 등에 의해 기화기(101)에 공급된다. 배관(102)에는 유량 제어기로서의 액체 매스 플로우 컨트롤러(LMFC)(104)와 그 전후의 개폐 밸브(105, 106)가 설치된다. 또한, 배관(103)에는 액체 매스 플로우 컨트롤러(LMFC)(107)와 그 전후의 개폐 밸브(108, 109)가 설치된다. Sr 원료 저류부(52'), Ti 원료 저류부(53')에는, 각각 히터(76', 77')가 설치된다. 그리고, Sr 원료 저류부(52')에 저류되며, 용매에 용해된 상태의 Sr 원료 및 Ti 원료 저류부(53')에 저류되며, 용매에 용해된 상태의 Ti 원료는 이들 히터(76', 77')에 의해 소정 온도로 가열되어, 펌프나 가스 압송 등에 의해 액체 상태로 기화기(101)에 공급된다. 또, 도시하지 않지만, Sr 원료나 Ti 원료가 통류하는 배관에도 히터가 설치된다.
기화기(101)에는 샤워 헤드(40)에 이르는 상기 배관(51')이 접속된다. 기화기(101)에는 Ar 가스 등의 캐리어 가스를 공급하는 캐리어 가스 공급원(110)으로부터 연장되는 배관(111)이 접속되어 있어, 캐리어 가스를 기화기(101)에 공급하여, 기화기(101) 내에서 예컨대 100～200℃로 가열되어 기화된 Sr 원료 및 Ti 원료를 배관(51') 및 샤워 헤드(40)를 통해 처리 용기(1) 내에 유도할 수 있다. 배관(111)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(112)와 그 전후의 개폐 밸브(113, 114)가 설치된다. 산화제 공급원(54')으로부터 배관(51')까지는 배관(115)이 설치되어, 산화제를 배관(115)으로부터 배관(51') 및 샤워 헤드(40)를 거쳐 처리 용기(1) 내로 유도할 수 있다. 배관(115)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(116)와 그 전후의 개폐 밸브(117, 118)가 설치된다. 가스 공급 기구(50')는 또한 처리 용기(1) 내의 가스를 희석하기 위한 아르곤 가스 등의 희석 가스를 공급하는 희석 가스 공급원(55')을 갖는다. 이 희석 가스 공급원(55')에는 배관(51')에 이르는 배관(119)이 설치되어, 희석용 아르곤 가스를 배관(119)으로부터 배관(51') 및 샤워 헤드(40)를 거쳐 처리 용기(1) 내로 유도할 수 있다. 배관(119)에는 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(120)와 그 전후의 개폐 밸브(121, 122)가 설치된다.
가스 공급 기구(50')를 이용하여 Sr-Ti-O계 막을 성막하는 경우에는, 상기 스텝 1의 Sr 원료 공급 및 스텝 5의 Ti 원료 공급이 다른 것 이외에는, 기본적으로 상기 시퀀스와 마찬가지로 하여 성막 처리가 실시된다.
스텝 1의 Sr 원료 공급에 있어서는, Sr 원료 저류부(52')에서, Sr 원료를 옥탄이나 시클로헥산 등의 용매에 용해시킨다. 이 때의 농도는 바람직하게는 0.05～1 mol/L이다. 이것을 100～200℃로 가열된 기화기(101)에 공급하여 기화시킨다. 이 때의 희석 가스 공급원(55')으로부터의 희석 가스, 예컨대 Ar 가스의 유량은 100～500 mL/min(sccm), 캐리어 가스 공급원(110)으로부터의 캐리어 가스, 예컨대 Ar 가스의 유량은 100～500 mL/min(sccm) 정도이다. 그리고, 이 공정을 상기 버블링 공급의 경우와 동일한 정도의 기간 동안 실시한다.
스텝 1의 Ti 원료 공급에 있어서는, Ti 원료 저류부(53')에서, Ti 원료를 옥탄이나 시클로헥산 등의 용매에 용해시켜 150～230℃로 가열된 기화기(101)에 반송하여 기화시킨다. 이 때의 농도는 바람직하게는 0.05～1 mol/L이다. 이 때의 희석 가스 공급원(55')으로부터의 희석 가스, 예컨대 Ar 가스의 유량은 100～500 mL/min(sccm), 캐리어 가스 공급원(110)으로부터의 캐리어 가스, 예컨대 Ar 가스의 유량은 100～500 mL/min(sccm) 정도이다. 그리고, 이 공정을 상기 버블링 공급의 경우와 동일한 정도의 기간 동안 실시한다.
또한, 상기 실시 형태에서는, 성막 장치로서 램프 가열로 피처리 기판을 가열하는 것을 개시하였지만, 저항 가열 히터로 가열하는 것일 수도 있다. 또한, 상기 실시 형태에서는 피처리 기판으로서 반도체 웨이퍼를 이용한 경우를 개시하였지만, 반도체 웨이퍼에 한정되지 않고, FPD용 유리 기판 등의 다른 기판을 이용할 수도 있다.
또한, 상기 실시 형태에서는, 성막 중에 처리 용기의 압력 제어 기구를 완전히 개방하여 배기시키는 예를 다수 개시하였지만, 압력 제어 기구를 작동시켜 13～266 Pa의 범위 내의 원하는 압력으로 유지할 수도 있다. 또한, 퍼지 시에 가스를 흘리지 않는 진공 상태로 하는 예를 개시하였지만, 100～1000 mL/min(sccm) 정도의 불활성 가스, 예컨대 Ar 가스를 통류시킨 상태에서 압력 제어 기구를 완전히 개방하여 배기시키거나 20～266 Pa로 압력을 유지할 수도 있다.
또한, 상기 각 실시 형태를 적절하게 조합해서 실시하여도 본 발명의 범위 내에 있는 것은 물론이다.
본 발명에 따른 Sr-Ti-O계 막은 MIM 구조의 커패시터에서의 전극으로서 유효하다.
W: 반도체 웨이퍼 100: 성막 장치
1: 처리 용기 3: 적재대
10: 액추에이터 15: 불활성 가스 퍼지실
40: 샤워 헤드 42: 가스 도입구
44: 확산판 50: 처리 가스 공급 기구
54: 산화제 공급원 55: 희석 가스 공급원
66: 캐리어 가스 공급원 71: 캐리어 가스 공급원
83: 리모트 플라즈마 발생부 90: 프로세스 컨트롤러
91: 사용자 인터페이스 92: 기억부

Claims (4)

  1. 기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서,
    처리 용기 내에 기판을 배치하는 것과,
    기판을 가열하는 것과,
    기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것
    을 포함하고,
    상기 Sr-Ti-O계 막의 성막 시에,
    기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와,
    기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 상기 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를,
    SrO막 성막 단계끼리 그리고 TiO막 성막 단계끼리의 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하여, 복수 회씩 수행하는 것인 Sr-Ti-O계 막의 성막 방법.
  2. 제1항에 있어서, 상기 SrO막 성막 단계를 복수 회 수행한 후, 상기 TiO막 성막 단계를 복수 회 수행하는 세트를 복수 회 반복하는 것인 Sr-Ti-O계 막의 성막 방법.
  3. 제2항에 있어서, 상기 SrO막 성막 단계를 2회 수행한 후, 상기 TiO막 성막 단계를 2회 수행하는 세트를 복수 회 반복하는 것인 Sr-Ti-O계 막의 성막 방법.
  4. 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 제어 프로그램이 기억된 기억 매체에 있어서,
    상기 제어 프로그램은, 실행 시에,
    기판 상에 Sr-Ti-O계 막을 성막하는 Sr-Ti-O계 막의 성막 방법으로서,
    처리 용기 내에 기판을 배치하는 것과,
    기판을 가열하는 것과,
    기판을 가열한 상태에서, 상기 처리 용기 내에 기체형 Ti 원료, 기체형 Sr 원료 및 기체형 산화제를 도입하여 기판 상에 Sr-Ti-O계 막을 성막하는 것
    을 포함하고,
    상기 Sr-Ti-O계 막의 성막 시에,
    기체형 Sr 원료를 상기 처리 용기 내에 도입하여 기판 상에 Sr을 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Sr을 산화시키는 것과, 이들 후에 처리 용기 내부를 퍼지하는 것을 포함하는 SrO막 성막 단계와,
    기체형 Ti 원료를 상기 처리 용기 내에 도입하여 기판 상에 Ti를 흡착시키는 것과, 기체형 산화제를 상기 처리 용기 내에 도입하여 Ti막을 산화시키는 것과, 이들 후에 상기 처리 용기 내부를 퍼지하는 것을 포함하는 TiO막 성막 단계를,
    SrO막 성막 단계끼리 그리고 TiO막 성막 단계끼리의 양쪽이 복수 회 연속해서 수행되는 시퀀스를 포함하여, 복수 회씩 수행하는 것인 Sr-Ti-O계 막의 성막 방법이 수행되도록, 컴퓨터에 상기 성막 장치를 제어시키는 것인, 제어 프로그램이 기억된 기억 매체.
KR1020117030107A 2007-09-04 2008-09-02 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 KR101217419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007228745 2007-09-04
JPJP-P-2007-228745 2007-09-04
PCT/JP2008/065706 WO2009041219A1 (ja) 2007-09-04 2008-09-02 Ｓｒ－Ｔｉ－Ｏ系膜の成膜方法および記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002918A Division KR101200577B1 (ko) 2007-09-04 2008-09-02 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Publications (2)

Publication Number Publication Date
KR20110139322A KR20110139322A (ko) 2011-12-28
KR101217419B1 true KR101217419B1 (ko) 2013-01-02

Family

ID=40511111

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117030107A KR101217419B1 (ko) 2007-09-04 2008-09-02 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
KR1020107002918A KR101200577B1 (ko) 2007-09-04 2008-09-02 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020107002918A KR101200577B1 (ko) 2007-09-04 2008-09-02 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Country Status (6)

Country Link
US (1) US8679913B2 (ko)
JP (1) JP5678252B2 (ko)
KR (2) KR101217419B1 (ko)
CN (1) CN101971303B (ko)
TW (1) TWI492301B (ko)
WO (1) WO2009041219A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202808B2 (en) * 2009-06-03 2012-06-19 Intermolecular, Inc. Methods of forming strontium titanate films
JP5761724B2 (ja) * 2012-01-24 2015-08-12 文彦 廣瀬 薄膜形成方法および装置
CN103839875B (zh) * 2012-11-21 2017-08-22 北京北方微电子基地设备工艺研究中心有限责任公司 一种衬底处理系统
JP5956972B2 (ja) * 2012-12-21 2016-07-27 東京エレクトロン株式会社 成膜方法
JP2020122206A (ja) * 2019-01-31 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理装置
JP7454915B2 (ja) 2019-04-11 2024-03-25 東京エレクトロン株式会社 処理装置および処理方法
KR102639298B1 (ko) * 2020-10-30 2024-02-20 삼성에스디아이 주식회사 유기금속 화합물을 포함하는 박막 증착용 조성물, 박막 증착용 조성물을 이용한 박막의 제조 방법, 박막 증착용 조성물로부터 제조된 박막, 및 박막을 포함하는 반도체 소자
WO2024081135A1 (en) * 2022-10-10 2024-04-18 Lam Research Corporation Purging toxic and corrosive material from substrate processing chambers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079799A (ko) * 1998-09-11 2001-08-22 추후제출 바륨 및 스트론튬을 함유하는 산화 박막을 성장시키는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060219157A1 (en) * 2001-06-28 2006-10-05 Antti Rahtu Oxide films containing titanium
JP2003059921A (ja) * 2001-07-30 2003-02-28 Applied Materials Inc 絶縁体膜の形成方法、及び、キャパシタ部材の製造方法
US7416994B2 (en) * 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds
JP4803578B2 (ja) * 2005-12-08 2011-10-26 東京エレクトロン株式会社 成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079799A (ko) * 1998-09-11 2001-08-22 추후제출 바륨 및 스트론튬을 함유하는 산화 박막을 성장시키는 방법

Also Published As

Publication number Publication date
CN101971303B (zh) 2013-05-01
JP5678252B2 (ja) 2015-02-25
US20110014797A1 (en) 2011-01-20
JPWO2009041219A1 (ja) 2011-01-20
TWI492301B (zh) 2015-07-11
US8679913B2 (en) 2014-03-25
KR20100035176A (ko) 2010-04-02
WO2009041219A1 (ja) 2009-04-02
CN101971303A (zh) 2011-02-09
TW200933738A (en) 2009-08-01
KR20110139322A (ko) 2011-12-28
KR101200577B1 (ko) 2012-11-12

Similar Documents

Publication Publication Date Title
KR101217419B1 (ko) Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
JP4803578B2 (ja) 成膜方法
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5207962B2 (ja) ルテニウム膜の成膜方法
TWI524424B (zh) 膜沉積方法及膜沉積裝置
KR101156305B1 (ko) ＳｒＴｉＯ3막의 성막 방법 및 기억 매체
KR101171558B1 (ko) 성막 방법 및 기억 매체
JP5095230B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
KR101197817B1 (ko) Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
KR20130049743A (ko) 산화 루테늄 막의 성막 방법 및 기억매체
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置
KR20230072480A (ko) 성막 방법
Kawano et al. Method for forming SrTiO 3 film

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee