KR101211821B1 - Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 - Google Patents

Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 Download PDF

Info

Publication number
KR101211821B1
KR101211821B1 KR1020127014233A KR20127014233A KR101211821B1 KR 101211821 B1 KR101211821 B1 KR 101211821B1 KR 1020127014233 A KR1020127014233 A KR 1020127014233A KR 20127014233 A KR20127014233 A KR 20127014233A KR 101211821 B1 KR101211821 B1 KR 101211821B1
Authority
KR
South Korea
Prior art keywords
film
forming
raw material
based film
gas
Prior art date
Application number
KR1020127014233A
Other languages
English (en)
Other versions
KR20120082464A (ko
Inventor
유미코 가와노
스스무 아리마
아키노부 가키모토
도시유키 히로타
다카카즈 기요무라
Original Assignee
엘피다 메모리 가부시키가이샤
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리 가부시키가이샤, 도쿄엘렉트론가부시키가이샤 filed Critical 엘피다 메모리 가부시키가이샤
Publication of KR20120082464A publication Critical patent/KR20120082464A/ko
Application granted granted Critical
Publication of KR101211821B1 publication Critical patent/KR101211821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Sr-Ti-O계 막의 성막 방법은 처리용기내에 Ru막이 형성된 기판을 배치하고, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입해서 Ru막 상에 두께 10㎚ 이하의 제 1 Sr-Ti-O계 막을 성막하는 것과, 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것과, 제 1 Sr-Ti-O계 막의 위에, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 처리용기내에 도입하고 그 위에 제 2 Sr-Ti-O계 막을 성막하는 것과, 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것을 포함한다.

Description

Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체{METHOD FOR SR-TI-O-BASE FILM FORMATION AND RECORDING MEDIUM}
본 발명은 SrTiO3막 등의 Sr-Ti-O계 막을 성막하는 Sr-Ti-O막의 성막 방법 및 기억 매체에 관한 것이다．
반도체 디바이스에 있어서는 집적 회로의 고집적화가 더욱 진행되어, DRAM에 있어서도 메모리 셀의 면적을 작게 하고 또한 기억 용량을 크게 하는 것이 요구되고 있다. 이러한 요구에 대해, MIM(금속-절연체-금속) 구조의 캐패시터가 주목받고 있다. 이와 같은 MIM 구조의 캐패시터로서는 절연막(유전체막)으로서 티탄산 스트론튬(SrTiO3) 등의 고유전율 재료가 이용되고 있다.
DRAM 캐패시터용의 SrTiO3막의 성막 방법으로서, 종래부터 PVD가 이용되어 왔지만, 양호한 스텝 커버리지를 얻기 어렵기 때문에, 근래에는, 유기금속 화합물 원료로서 유기Sr 원료와 유기Ti 원료를 이용하고, 산화제로서 O3 가스 등을 이용하여, ALD법에 의해 성막하는 방법이 많이 이용되고 있다(예를 들면, J. H. Lee 등의 “Plasma enhanced atomic layer deposition of SrTiO3 thin films with Sr(tmhd)2 and Ti(i-OPr)4” J. Vac. Sc1. Technol. A20(5), Sep/Oct 2002).
그러나, ALD법에 의해 SrTiO3막을 성막하는 경우에는 PVD에 의해 성막하는 경우보다도, 어닐에 의해 결정화하기 어렵고, PVD에 의한 성막 후에는 결정화 가능한 열 부하(온도×시간)라도 ALD법에 의해 성막한 후에는 결정화하기 어렵다고 하는 문제가 있다. Sr-Ti-O계 재료는 비정질 상태에서는 유전율이 낮기 때문에 결정화되어 있을 것이 요망된다.
본 발명의 목적은 안정하게 SrTiO3 결정을 정출(晶出)시켜, 유전율이 높은 Sr-Ti-O계 막을 얻을 수 있는 Sr-Ti-O계 막의 성막 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 방법을 실행시키는 프로그램이 기억된 기억 매체를 제공하는 것에 있다.
본 발명에 의하면, 처리용기내에 Ru막이 형성된 기판을 배치하고, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입해서 Ru막 상에 두께 10㎚ 이하의 제 1 Sr-Ti-O계 막을 성막하는 것과, 상기 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것과, 상기 제 1 Sr-Ti-O계 막을 형성한 후, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입하고 그 위에 제 2 Sr-Ti-O계 막을 성막하는 것과, 상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것을 포함하는 Sr-Ti-O계 막의 성막 방법이 제공된다.
본 발명에 있어서, 상기 제 2 Sr-Ti-O계 막을 어닐한 후에, 실질적으로 결정화되어 있지 않은 제 3 Sr-Ti-O계 막을 성막하는 것을 더 포함하는 것이 바람직하다. 이 경우에, 상기 제 3 Sr-Ti-O계 막은 막 중의 Sr과 Ti의 비율 Sr/Ti가 원자수 비로 1보다 작아지도록 해서 성막하는 것이 바람직하다.
또한, 상기 제 2 Sr-Ti-O계 막을 어닐한 후에, 제 3 Sr-Ti-O계 막을 성막하는 대신에, 실질적으로 결정화되어 있지 않은 산화막을 성막하는 것을 더 포함하도록 할 수 있다. 상기 산화막으로서, TiO2막, Al2O3막, La2O3막 중의 어느 하나를 이용할 수 있다.
또한, 상기 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것 및 상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것은 비산화성 분위기에서 500～750℃의 온도 범위에서 실행하는 것이 바람직하다.
또한, 상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시킨 후, 산화성 분위기에서 막 중에 산소를 도입하기 위한 큐어 처리를 실행해도 좋다. 이 경우에, 상기 큐어 처리는 350～500℃의 온도 범위에서 실행하는 것이 바람직하고, 더욱 바람직하게는 400～450℃의 온도 범위이다.
또한, 상기 제 1 Sr-Ti-O계 막 및/또는 상기 제 2 Sr-Ti-O계 막을 성막할 때에, 기체상의 Sr 원료를 상기 처리용기내에 도입하여 기판상에 Sr을 흡착시키는 것과, 기체상의 산화제를 상기 처리용기내에 도입해서 Sr를 산화시키는 것과, 이들 후에 처리용기내를 퍼지하는 것을 갖는 SrO막 성막단계와, 기체상의 Ti 원료를 상기 처리용기내에 도입해서 기판상에 Ti를 흡착시키는 것과, 기체상의 산화제를 상기 처리용기내에 도입해서 Ti막을 산화시키는 것과, 이들 후에 처리용기내를 퍼지하는 것을 갖는 TiO막 성막단계를 복수회 실행하도록 할 수 있다. 이 경우에, 상기 SrO막 성막단계와 상기 TiO막 성막단계를, 상기 SrO막 성막단계끼리 및/또는 상기 TiO막 성막단계끼리가 복수회 계속해서 실행되는 것과 같은 시퀀스를 포함하도록 해서 복수회 실행하는 것이 바람직하다.
상기 Sr 원료로서는 시클로펜타디에닐 화합물이 바람직하다. 또한, 상기 Ti 원료로서는 알콕시드를 이용하는 것이 바람직하다, 상기 산화제로서 O3 또는 O2를 이용하는 것이 바람직하다.
상기 제 1 Sr-Ti-O계 막의 형성 및 상기 제 2 Sr-Ti-O계 막의 형성은 형성되는 막의 막 중의 Sr과 Ti의 비율 Sr/Ti가 원자수 비로 0.9～1.4로 되도록 하는 조건에서 실행되는 것이 바람직하다.
또한, 본 발명의 다른 관점에 의하면, 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 제어 프로그램은 실행시에, 처리용기내에 Ru막이 형성된 기판을 배치하고, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입해서 Ru막 상에 두께 10㎚ 이하의 제 1 Sr-Ti-O계 막을 성막하는 것과, 상기 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것과, 상기 제 1 Sr-Ti-O계 막을 형성한 후, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입해서 그 위에 제 2 Sr-Ti-O계 막을 성막하는 것과, 상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것을 포함하는 Sr-Ti-O계 막의 성막 방법이 실행되도록, 컴퓨터에게 상기 성막 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 따르면, 하부 전극 등에 이용되는 하지의 Ru막의 위에, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 처리용기내에 도입해서 두께 10㎚ 이하의 제 1 Sr-Ti-O계 막을 성막하고, 어닐해서 결정화시킨 후, 마찬가지로 해서 제 2 Sr-Ti-O계 막을 성막하고, 어닐해서 결정화시키는 것에 의해, 높은 유전율을 얻을 수 있다.
즉, 본 발명자들은 일반적으로 얇은 Sr-Ti-O계 막은 결정화되기 어렵지만, 하지가 Ru인 경우에는 ALD 방법을 이용하여 성막한 Sr-Ti-O계 막은 그 두께가 10㎚ 이하라도 결정화되기 쉽다는 것, 또한 이와 같은 제 1 Sr-Ti-O계 막을 어닐에 의해 결정화시킨 후, 그 위에 성막한 제 2 Sr-Ti-O계 막은 Ru상에 직접 성막한 제 1 Sr-Ti-O계 막보다도 결정화하기 쉽고, 또한 제 1 Sr-Ti-O계 막의 결정과 제 2 Sr-Ti-O계 막의 결정이 막두께방향으로 연결되어, 막두께방향으로 한입자로 결정화된 큰 SrTiO3 결정립이 안정하게 형성되어, 높은 유전율이 얻어진다는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
또, 이와 같이 막두께방향으로 한입자로 결정화된 SrTiO3 결정은 리크 전류가 커질 염려가 있지만, 제 2 Sr-Ti-O계 막을 어닐한 후에, 그 위에 결정화하기 어려운 제 3 Sr-Ti-O계 막을 성막하는 것, 또는 실질적으로 결정화되어 있지 않은 TiO2막, Al2O3막, La2O3막과 같은 다른 산화막을 성막하는 것에 의해, 입계(粒界)가 차단되어 리크 전류를 생기기 어렵게 할 수 있다.
본 발명에 의하면, 안정하게 SrTiO3 결정을 정출(晶出)시켜, 유전율이 높은 Sr-Ti-O계 막을 얻을 수 있는 Sr-Ti-O계 막의 성막 방법을 제공할 수 있다.
도 1은 본 발명에 따른 Sr-Ti-O계 막의 성막 방법의 실시에 이용할 수 있는 성막 장치의 개략 구성을 나타내는 단면도.
도 2는 본 발명의 성막 방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 성막 방법에서 얻어지는 Sr-Ti-O계 막을 나타내는 주사형 전자 현미경 사진.
도 4는 본 발명의 성막 방법의 성막 시퀀스를 나타내는 도면.
도 5는 Sr-Ti-O계 막에 있어서의 원자수 비로의 Sr/Ti비와, 어닐한 후에 있어서의 XRD에 의한 SrTiO3 결정의 (110) 피크 높이의 관계를 나타내는 도면.
도 6은 처리 가스 공급 기구의 다른 예를 나타내는 도면.
이하, 첨부 도면을 참조해서 본 발명의 실시형태에 대해 설명한다.
도 1은 본 발명에 따른 성막 방법의 실시에 이용할 수 있는 성막 장치의 개략 구성을 나타내는 단면도이다. 도 1에 나타내는 성막 장치(100)는, 예를 들면, 알루미늄 등에 의해 원통형상 혹은 상자형상으로 성형된 처리용기(1)를 갖고 있고, 처리용기(1)내에는 피처리 기판인 반도체 웨이퍼 W가 탑재되는 탑재대(3)가 마련되어 있다. 탑재대(3)는 두께 1㎜ 정도의 예를 들면 카본 소재, 질화 알루미늄 등의 알루미늄 화합물 등에 의해 구성된다.
탑재대(3)의 외주측에는 처리용기(1) 바닥부로부터 기립시킨 원통체형상의, 예를 들면, 알루미늄으로 이루어지는 구획 벽(13)이 형성되어 있고, 그 상단을, 예를 들면, L자형상으로 수평방향으로 굴곡시켜 굴곡부(14)를 형성하고 있다. 이와 같이, 원통체형상의 구획 벽(13)을 마련하는 것에 의해, 탑재대(3)의 이면측에 불활성 가스 퍼지실(15)이 형성된다. 굴곡부(14)의 상면은 탑재대(3)의 상면과 실질적으로 동일한 평면상에 있고, 탑재대(3)의 외주로부터 이간되어 있으며, 이 간극에 연결봉(12)이 삽입 통과되어 있다. 탑재대(3)는 구획 벽(13)의 상부 내벽으로부터 연장하는 3개(도시 예에서는 2개만 나타냄)의 지지 암(4)에 의해 지지되어 있다.
탑재대(3)의 아래쪽에는 복수개, 예를 들면, 3개의 L자형상의 리프터 핀(5)(도시 예에서는 2개만 나타냄)이 링형상의 지지 부재(6)로부터 위쪽으로 돌출하도록 마련되어 있다. 지지 부재(6)는 처리용기(1)의 바닥부로부터 관통해서 마련된 승강 로드(7)에 의해 승강 가능하게 되어 있고, 승강 로드(7)는 처리용기(1)의 아래쪽에 위치하는 액추에이터(10)에 의해 상하 이동된다. 탑재대(3)의 리프터 핀(5)에 대응하는 부분에는 탑재대(3)를 관통해서 삽입 통과 구멍(8)이 마련되어 있고, 액추에이터(10)에 의해 승강 로드(7) 및 지지 부재(6)를 거쳐서 리프터 핀(5)을 상승시키는 것에 의해, 리프터 핀(5)을 이 삽입 통과 구멍(8)에 삽입 통과시켜 반도체 웨이퍼 W를 들어 올리는 것이 가능하게 되어 있다. 승강 로드(7)의 처리용기(1)로의 삽입 부분은 벨로우즈(9)로 덮여 있고, 그 삽입 부분으로부터 처리용기(1)내에 외기가 침입하는 것을 방지하고 있다.
탑재대(3)의 둘레가장자리부에는 반도체 웨이퍼 W의 둘레가장자리부를 유지해서 이것을 탑재대(3)측에 고정시키기 위해, 예를 들면, 원판형상의 반도체 웨이퍼 W의 윤곽형상을 따른 대략 링형상의, 예를 들면, 질화 알루미늄 등의 세라믹제의 클램프 링 부재(11)가 마련되어 있다. 클램프 링 부재(11)는 연결봉(12)을 거쳐서 상기 지지 부재(6)에 연결되어 있고, 리프터 핀(5)과 일체적으로 승강하도록 되어 있다. 리프터 핀(5)이나 연결봉(12) 등은 알루미나 등의 세라믹스에 의해 형성된다.
링형상의 클램프 링 부재(11)의 내주측의 하면에는 둘레방향을 따라 대략 등간격으로 배치된 복수의 접촉 돌기(16)가 형성되어 있고, 클램프시에는 접촉 돌기(16)의 하단면이 반도체 웨이퍼 W의 둘레가장자리부의 상면과 맞닿아 이것을 가압하도록 되어 있다. 또, 접촉 돌기(16)의 직경은 1㎜ 정도이고, 높이는 대략 50㎛ 정도이며, 클램프시에는 이 부분에 링형상의 제 1 가스 퍼지용 간극(17)을 형성한다. 또, 클램프시의 반도체 웨이퍼 W의 둘레가장자리부와 클램프 링 부재(11)의 내주측의 오버랩량(제 1 가스 퍼지용 간극(17)의 유로길이) L1은 수 ㎜정도이다.
클램프 링 부재(11)의 둘레가장자리부는 구획 벽(13)의 상단 굴곡부(14)의 위쪽에 위치되고, 여기에 링형상의 제 2 가스 퍼지용 간극(18)이 형성된다. 제 2 가스 퍼지용 간극(18)의 폭(높이)은, 예를 들면, 500㎛ 정도이며, 제 1 가스 퍼지용 간극(17)의 폭보다도 10배 정도 큰 폭으로 한다. 클램프 링 부재(11)의 둘레가장자리부와 굴곡부(14)의 오버랩량(제 2 가스 퍼지용 간극(18)의 유로길이)은, 예를 들면, 대략 10㎜ 정도이다. 이것에 의해, 불활성 가스 퍼지실(15)내의 불활성 가스는 양 간극(17, 18)으로부터 처리공간측으로 유출할 수 있도록 되어 있다.
처리용기(1)의 바닥부에는 상기 불활성 가스 퍼지실(15)에 불활성 가스를 공급하는 불활성 가스 공급 기구(19)가 마련되어 있다. 이 가스 공급 기구(19)는 불활성 가스, 예를 들면, Ar 가스를 불활성 가스 퍼지실(15)에 도입하기 위한 가스 노즐(20)과, 불활성 가스로서의 Ar 가스를 공급하기 위한 Ar 가스 공급원(21)과, Ar 가스 공급원(21)으로부터 가스 노즐(20)에 Ar 가스를 도입하는 가스 배관(22)을 갖고 있다. 또한, 가스 배관(22)에는 유량 제어기로서의 매스플로우 컨트롤러(23) 및 개폐 밸브(24, 25)가 마련되어 있다. 불활성 가스로서 Ar 가스 대신에 He 가스 등의 다른 희가스를 이용해도 좋다.
처리용기(1)의 바닥부의 탑재대(3)의 바로 아래 위치에는 석영 등의 열선 투과 재료로 이루어지는 투과창(30)이 기밀하게 마련되어 있고, 이 아래쪽에는 투과창(30)을 둘러싸도록 상자형상의 가열실(31)이 마련되어 있다. 이 가열실(31)내에는 가열 수단으로서 복수개의 가열 램프(32)가 반사경도 겸하는 회전대(33)에 부착되어 있다. 회전대(33)는 회전축을 거쳐서 가열실(31)의 바닥부에 마련된 회전 모터(34)에 의해 회전된다. 따라서, 가열 램프(32)로부터 방출된 열선이 투과창(30)을 투과해서 탑재대(3)의 하면을 조사하여 이것을 가열한다.
또한, 처리용기(1) 바닥부의 둘레가장자리부에는 배기구(36)가 마련되고, 배기구(36)에는 도시하지 않은 진공 펌프에 접속된 배기관(37)이 접속되어 있다. 그리고, 이 배기구(36) 및 배기관(37)을 거쳐서 배기하는 것에 의해 처리용기(1)내를 소정의 진공도로 유지할 수 있도록 되어 있다. 또한, 처리용기(1)의 측벽에는 반도체 웨이퍼 W를 반입 반출하는 반입출구(39)와, 반입출구(39)를 개폐하는 게이트밸브(38)가 마련된다.
한편, 탑재대(3)와 대향하는 처리용기(1)의 천장부에는 소스 가스 등을 처리용기(1)내에 도입하기 위해 샤워헤드(40)가 마련되어 있다. 샤워헤드(40)는, 예를 들면, 알루미늄 등에 의해 구성되고, 내부에 공간(41a)을 갖는 원반형상을 이루는 헤드 본체(41)를 갖고 있다. 헤드 본체(41)의 천장부에는 가스 도입구(42)가 마련되어 있다. 가스 도입구(42)에는 SrTiO3막과 같은 Sr-Ti-O계 막의 성막에 필요한 처리 가스를 공급하는 처리 가스 공급 기구(50)가 그 배관(51)에 의해 접속되어 있다. 헤드 본체(41)의 바닥부에는 헤드 본체(41)내에 공급된 가스를 처리용기(1)내의 처리 공간으로 방출하기 위한 다수의 가스 분사 구멍(43)이 전면에 걸쳐 배치되어 있고, 반도체 웨이퍼 W의 전면에 가스를 방출하도록 되어 있다. 또한, 헤드 본체(41)내의 공간(41a)에는 다수의 가스 분산 구멍(45)을 갖는 확산판(44)이 배치되어 있고, 반도체 웨이퍼 W의 표면에 더욱 균등하게 가스를 공급 가능하게 되어 있다. 또한, 처리용기(1)의 측벽내 및 샤워헤드(40)의 측벽내 및 가스 분사 구멍(43)이 배치된 웨이퍼 대향면 내에는 각각 온도조정을 위한 카트리지 히터(46, 47)가 마련되어, 가스와 접촉하는 측벽이나 샤워헤드부를 소정의 온도로 유지할 수 있도록 되어 있다.
처리 가스 공급 기구(50)는 Sr 원료를 저장하는 Sr 원료 저장부(52)와, Ti 원료를 저장하는 Ti 원료 저장부(53)와, 산화제를 공급하는 산화제 공급원(54)과, 처리용기(1)내의 가스를 희석하기 위한 아르곤 가스 등의 희석 가스를 공급하는 희석 가스 공급원(55)을 갖고 있다.
샤워헤드(40)에 접속되어 있는 배관(51)에는 Sr 원료 저장부(52)로부터 연장하는 배관(56), Ti 원료 저장부(53)로부터 연장하는 배관(57), 산화제 공급원(54)으로부터 연장되는 배관(58)이 접속되어 있고, 배관(51)에는 상기 희석 가스 공급원(55)이 접속되어 있다. 배관(51)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(60)와 그 전후의 개폐 밸브(61, 62)가 마련되어 있다. 또한, 배관(58)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(63)와 그 전후의 개폐 밸브(64, 65)가 마련되어 있다.
Sr 원료 저장부(52)에는 Ar 등의 버블링을 위한 캐리어 가스를 공급하는 캐리어 가스 공급원(66)이 배관(67)을 거쳐서 접속되어 있다. 배관(67)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(68)와 그 전후의 개폐 밸브(69, 70)가 마련되어 있다. 또한, Ti 원료 저장부(53)에도 Ar 등의 캐리어 가스를 공급하는 캐리어 가스 공급원(71)이 배관(72)을 거쳐서 접속되어 있다. 배관(72)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(73)와 그 전후의 개폐 밸브(74, 75)가 마련되어 있다. Sr 원료 저장부(52), Ti 원료 저장부(53)에는 각각 히터(76, 77)가 마련되어 있다. 그리고, Sr 원료 저장부(52)에 저장된 Sr 원료 및 Ti 원료 저장부(53)에 저장된 Ti 원료는 이들 히터(76, 77)로 가열된 상태에서, 버블링에 의해 처리용기(1)에 공급되도록 되어 있다. 또, 도시하지 않았지만, Sr 원료나 Ti 원료를 기화한 상태에서 공급하는 배관에도 히터가 마련되어 있다.
처리용기(1)의 측벽 상부에는 클리닝 가스인 NF3 가스를 도입하는 클리닝 가스 도입부(81)가 마련되어 있다. 이 클리닝 가스 도입부(81)에는 NF3 가스를 공급하는 배관(82)이 접속되어 있고, 이 배관(82)에는 원격 플라즈마 발생부(83)가 마련되어 있다. 그리고, 이 원격 플라즈마 발생부(83)에 있어서 배관(82)을 거쳐서 공급된 NF3 가스가 플라즈마화되고, 이것이 처리용기(1)내에 공급되는 것에 의해 처리용기(1)내가 클리닝된다. 또, 원격 플라즈마 발생부를 샤워헤드(40)의 바로 위에 마련하고, 클리닝 가스를 샤워헤드(40)를 거쳐서 공급하도록 해도 좋다. 또한, NF3 대신에 F2를 이용해도 좋고, 원격 플라즈마를 사용하지 않고, ClF3 등에 의한 플라즈마레스(plasmaless)의 열 클리닝을 실행하도록 해도 좋다.
성막 장치(100)는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(90)를 갖고 있으며, 성막 장치(100)의 각 구성부가 프로세스 컨트롤러(90)에 접속되어 제어되는 구성으로 되어 있다. 또한, 프로세스 컨트롤러(90)에는 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 성막 장치(100)의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(91)가 접속되어 있다. 또한, 프로세스 컨트롤러(90)에는 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(90)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램, 즉, 레시피(recipe)나, 각종 데이타베이스 등이 저장된 기억부(92)가 접속되어 있다. 레시피는 기억부(92) 중의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크 등의 고정적으로 마련되어 있는 것이어도 좋고, CDROM, DVD, 플래시메모리 등의 휴대형의 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면, 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 유저 인터페이스(91)로부터의 지시 등으로 임의의 레시피를 기억부(92)로부터 호출하여 프로세스 컨트롤러(90)에 실행시킴으로써, 프로세스 컨트롤러(90)의 제어 하에서 성막 장치(100)에서의 원하는 처리가 실행된다.
다음으로, 이상과 같이 구성된 성막 장치를 이용해서 실행되는 성막 처리 방법의 실시형태에 대해 도 2의 공정 단면도를 참조해서 설명한다.
여기서는 도 2의 (a)에 나타내는 바와 같이 Si 기판(201)상에 필요에 따라 TiN막 등(도시하지 않음)을 거쳐서 형성된 하부 전극으로서의 Ru막(202)을 형성한 반도체 웨이퍼 W를 이용하여, Ru막(202)의 위에 Sr-Ti-O막을 성막한다.
Sr-Ti-O막을 성막할 때에는 우선, Sr 원료, Ti 원료, 산화제를 희석 가스에 의한 퍼지를 사이에 행하면서 처리용기(1)내에 도입하는 것에 의해, 도 2 의 (b)에 나타내는 바와 같이 두께 2～10㎚의 얇은 제 1 Sr-Ti-O막(203)을 성막한다(제 1 공정).
다음에, N2 분위기와 같은 비산화성 분위기의 어닐 노(爐)에 의해 바람직하게는 500～750℃의 범위, 예를 들면, 600℃에서 어닐하여, 도 2의 (c)에 나타내는 바와 같이, 제 1 Sr-Ti-O막(203)을 결정화한다(제 2 공정).
다음에, 마찬가지로 Sr 원료, Ti 원료, 산화제를 퍼지를 행하면서 처리용기(1)내에 도입하는 것에 의해, 도 2의 (d)에 나타내는 바와 같이, 제 1 Sr-Ti-O막(203)의 위에 두께 5～20㎚의 제 2 Sr-Ti-O막(204)을 성막한다(제 3 공정).
다음에, 예를 들면, N2 분위기와 같은 비산화성 분위기의 노(爐)에서 바람직하게는, 500～750℃의 범위, 예를 들면, 600℃에서 어닐하고, 제 2 Sr-Ti-O막(204)을 결정화한다(제 4 공정).
제 4 공정의 어닐은 RTA(Rapid Thermal Anneal)나 통상의 가열노를 이용해서 실행할 수 있다. 가열노의 경우에는 가열 온도에서의 유지 시간은 5～200min이 바람직하다. RTA의 경우에는 10～600sec의 조건이 바람직하다. 실제로, 가열 노에서 N2 분위기, 600℃에서 10min 및 120min 유지해서 어닐한 결과, SiO2 용량 환산 막두께(EOT)는 0.55㎚ 및 0.52㎚라는 결과로 되었다. 또한, RTA에 의해 N2 분위기 500℃에서 1min간 어닐을 실행한 결과, EOT는 0.54㎚라는 결과로 되었다. 또, 상기 제 2 공정의 어닐도 마찬가지의 조건이 바람직하다.
제 2 Sr-Tl-O막(204)은 결정화된 제 1 Sr-Ti-O막(203)의 위에 성막되기 때문에 결정화하기 쉽고, 제 4 공정의 어닐을 실행한 후에는 도 2의 (e)에 나타내는 바와 같이, 제 1 Sr-Ti-O계 막의 결정과 제 2 Sr-Ti-O계 막의 결정이 막두께방향으로 연결되어, 막두께방향으로 한입자로 결정화된 큰 SrTiO3 결정립(205)이 안정하게 형성된 일체화된 층(206)이 형성된다. 그리고, 이와 같은 큰 결정립(205)이 형성되는 것에 의해, 높은 유전율이 얻어진다. 일체화된 층(206)의 실제의 주사형 전자 현미경(SEM) 사진을 도 3에 나타낸다.
상술한 바와 같이 제 2 Sr-Ti-O막(204)은 결정화하기 쉽지만, 특히, 성막시에, 통상 290℃ 정도의 성막온도를 300℃ 이상, 예를 들면, 345℃의 고온으로 하면, 어닐하지 않고 as depo 상태에서도 결정화된다. 실제로, 제 1 Sr-Ti-O막(203)을 성막해서 어닐한 후에 XRD(X선 회절 장치)에 의해 SrTiO3 결정의 (110) 피크 강도(cps)를 측정한 결과 32.5이었던 것에 반해, 345℃에서 제 2 Sr-Ti-O막(204)을 성막한 직후의 피크 강도는 39이며, 제 2 Sr-Ti-O막(204)을 고온에서 성막하면 as depo의 상태에서도 결정화되는 것이 확인되었다. 단, 확실하게 결정화시키는 관점에서, 제 4 공정의 어닐은 필요하다.
제 4 공정의 어닐 후, 필요에 따라 산화성 분위기에서의 열처리인 큐어 처리를 실행한다(제 5 공정). 이 큐어 처리는 결정화된 후의 제 2 Sr-Ti-O막(204)의 산소 결손을 수복하고, 전기 특성(SiO2 용량 환산 막두께(EOT) 및 리크 전류)을 향상시키는 기능을 갖는다. 큐어 처리의 온도는 제 4 공정의 어닐보다도 낮은 온도, 바람직하게는 350～500℃의 범위, 더욱 바람직하게는 400～450℃의 범위, 예를 들면, 420℃가 바람직하고, 유지 시간은 3min 이상이 바람직하다. 전기 특성의 개선에는 어느 정도 이상의 온도와 분위기 O2 농도가 필요하지만, 고온, 고O2 농도는 Sr-Ti-O막의 하부 전극, 예를 들면, Ru 등에 손상을 준다. 따라서 O2 농도를 20% 이상으로 하면, 큐어 온도는 420℃ 이하로 하는 것이 바람직하고, 큐어 온도 425℃를 이용하는 경우에는 O2 농도는 5% 이하가 바람직하다.
큐어에 의한 전기 특성 개선 효과는 Sr/Ti비 1.26, 두께 5㎚의 단층Sr-Ti-O막에서는 N2 분위기에서의 로의 어닐을 600℃에서 2시간 실행한 후에, 420℃ O2 농도 20%에서 처리 시간 10min의 큐어를 실시함으로써, SiO2 용량 환산 막두께(EOT)가 0.74㎚에서 0.53㎚로 저감하고, 리크 전류도 5×10-4A/㎠(at 1V)에서 5×10-5A/㎠(at 1V))로 저감하였다.
또한, 제 1 Sr-Ti-O막을 5㎚ 성막한 후, N2 분위기에서의 노의 어닐을 600℃에서 2시간 실행하고, 제 2 Sr-Ti-O막을 마찬가지로 5㎚ 성막한 후, N2 분위기중에서 600℃로 2시간의 어닐을 실행한 후, 420℃에서 O2 농도 20%, 처리 시간 10min의 큐어를 실시함으로써, SiO2 용량 환산 막두께(EOT)로서 0.50㎚, 리크 전류로서 2.3×10-5A/㎠(at 1V)가 얻어졌다.
이상과 같이 형성된 Sr-Ti-O막은 막두께방향으로 한개의 결정 입자가 형성되면 입계가 막두께방향을 따라 형성되기 때문에, 리크 전류가 염려된다. 이 때문에, 리크 전류를 가능한 작게 하고싶은 용도의 경우에는 도 2의 (f)에 나타내는 바와 같이, 일체화된 층(206)의 위에, 실질적으로 결정화되어 있지 않은 제 3 Sr-Ti-O막(207)을 성막한다(제 6 공정). 이와 같이 실질적으로 결정화되어 있지 않은 Sr-Ti-O막이 형성되는 것에 의해, 일체화된 층(206)에 존재하는 개방된 입계를 막을 수 있고, 리크 전류를 극력 억제할 수 있다. 또, 제 3 Sr-Ti-O막(207)은 입계를 막을 수 있으면 다소 결정화되어 있어도 좋다. 또한, 실질적으로 결정화되어 있지 않은 제 3 Sr-Ti-O막(207)의 막두께가 너무 크면, 유전율이 저하하기 때문에, 제 3 Sr-Ti-O막(207)의 막두께는 1～5㎚가 바람직하다.
이 제 6 공정에서는 제 3 Sr-Ti-O막(207) 대신에, 다른 실질적으로 결정화되어 있지 않은 산화막을 성막하도록 해도 좋다. 이와 같은 산화막으로서는 TiO2막, Al2O3 막, La2O3막을 들 수 있다. 이 경우의 막두께는 0.3～2㎚가 바람직하다.
다음에, 성막 장치(100)에 있어서의 성막 처리의 상세한 조건에 대해 설명한다.
우선, 게이트밸브(38)를 열고 반입출구(39)로부터 반도체 웨이퍼 W를 처리용기(1)내에 반입하여, 탑재대(3)상에 탑재한다. 탑재대(3)는 미리 가열 램프(32)로부터 방출되어 투과창(30)을 투과한 열선에 의해 가열되어 있고, 그 열에 의해 반도체 웨이퍼 W를 가열한다. 그리고, 희석 가스 공급원(55)으로부터 희석 가스로서, 예를 들면, Ar 가스를 100～800mL/sec(sccm)의 유량으로 공급하면서, 도시하지 않은 진공 펌프에 의해 배기구(36) 및 배기관(37)을 거쳐서 처리용기(1)내를 배기하는 것에 의해 처리용기(1)내의 압력을 39～665Pa 정도로 진공 배기한다. 이 때의 반도체 웨이퍼 W의 가열 온도는, 예를 들면, 200～400℃로 설정된다.
그리고, 희석용 가스, 예를 들면, Ar 가스의 유량을 100～500mL/sec(sccm)로 하면서, 처리용기(1)내의 압력을 성막압력인 6～266Pa로 제어한다. 또, 처리용기(1)내의 압력조정은 배기관(37)에 마련된 자동 압력 제어기(APC)에 의해 이루어진다.
그리고, 이 상태로부터 실제의 성막이 시작된다.
실제의 성막시에는 도 4에 나타내는 바와 같이, 처리용기(1)내에 Sr 원료를 공급하는 공정(스텝 1), 처리용기(1)내를 퍼지하는 공정(스텝 2), 처리용기(1)내에 산화제를 공급해서 Sr 원료를 분해하는 동시에 산화하는 공정(스텝 3), 처리용기(1)내를 퍼지하는 공정(스텝 4)에 의해 얇은 SrO막을 형성하는 SrO막 성막단계와, 처리용기(1)내에 Ti 원료를 공급하는 공정(스텝 5), 처리용기(1)내를 퍼지해서 여분의 Ti 원료를 제거하는 공정(스텝 6), 처리용기(1)내에 산화제를 공급해서 Ti 원료를 분해하는 동시에 산화하는 공정(스텝 7), 처리용기(1)내를 퍼지해서 여분의 산화제를 제거하는 공정(스텝 8)에 의해 얇은 TiO막을 형성하는 TiO막 성막단계를 복수회 실행한다. 이들 SrO막 성막단계와 TiO막 성막단계를 교대로 반복하는 것에 의해, 통상의 ALD법의 성막을 실행할 수 있다. 또한, Sr/Ti비를 제어할 필요가 있는 경우에는 SrO막 성막단계끼리 또는 TiO막 성막단계끼리 또는 이들 양쪽을 복수회 계속해서 실행되는 시퀀스를 포함하도록 해도 좋다. 또, 상기 TiO막 성막단계에 있어서는 실제로는 막 중의 산소량이 변동해서 TiOx(x는 1～2)이 되지만, 편의상 「TiO막」으로 표기한다.
제 1 공정 및 제 3 공정의 제 1 및 제 2 Sr-Ti-O막 형성 공정은 결정화시킬 필요가 있기 때문에, 결정화하기 쉬운 조건에서 성막하고, 제 5 공정의 제 3 Sr-Ti-O막 형성 공정은 실질적으로 결정화하지 않는 조건에서 성막한다.
Sr-Ti-O막의 결정화의 용이함 정도는 Sr/Ti비에 따라 변화하고, 원자수 비로 Sr/Ti<1 경우에는 어닐해도 결정화하기 어렵다. 이것을 도 5를 참조해서 설명한다. 도 5는 횡축에 원자수 비로의 Sr/Ti비를, 종축에 어닐한 후에 있어서의 XRD에 의한 SrTiO3 결정의 (110) 피크 높이를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 원자수 비로 Sr/Ti<1인 경우에는 어닐해도 결정의 피크가 보이지 않고, 실질적으로 결정화하지 않는 것을 알 수 있다. 이 때문에, 도 5로부터 판단하면, 제 1 및 제 2 Sr-Ti-O막 형성 공정은 막의 조성이 원자수 비로 Sr/Ti≥1로 되도록 하는 조건에서 성막을 실행하는 것이 바람직한 것으로 된다. 단, 실제로는 결정화하는 원자수 비는 조건에 따라 변동하고, Sr/Ti이 0.9 정도에서도 결정화되는 경우가 있다. 한편, Sr/Ti가 1.4를 초과하면, 전기 특성이 저하하는 경향이 있다. 이 때문에, 제 1 및 제 2 Sr-Ti-O막 형성 공정은 막 중의 Sr/Ti가 원자수 비로 0.9～1.4로 되도록 하는 조건에서 실행되는 것이 바람직하고, 1.1～1.3이 더욱 바람직하다.
또한, 제 3 Sr-Ti-O막 형성 공정은 반대로 실질적으로 결정화하지 않을 것이 요구되기 때문에, 원자수 비로 Sr/Ti<1로 되도록 하는 조건에서 성막을 실행하는 것이 바람직하다.
이와 같은 Sr/Ti비의 조정은, 예를 들면, SrO막 성막단계 및 TiO막 성막단계의 반복 수를 조정하는 등에 의해 실행할 수 있다. 또, Sr/Ti<1은 0도 포함하는 것이며, Sr/Ti=0의 경우는 실질적으로 티타니아(TiO2)로 된다.
다음으로, 성막시의 스텝 1～8에 대해 설명한다.
스텝 1에 있어서, Sr 원료가 히터(76)에 의해 150～230℃ 정도로 가열된 Sr 원료 저장부(52)로부터 버블링에 의해 샤워헤드(40)를 거쳐서 처리용기(1)내에 공급된다. Sr 원료로서는 종래 이러한 종류의 원료로서 이용되고 있는 유기 Sr 화합물을 이용할 수 있고, 예를 들면, Sr(DPM)2:비스(디피바로일메타네이트)스트론튬:Bis(dipivaloylmethanato) strontium이나 Sr(C5(CH3)5)2: 비스(펜타메틸시클로펜타디에닐)스트론튬:Bis(pentamethylcyclopentadienyl)strontium 등을 바람직하게 이용할 수 있다. 이들 중에서는 저증기압 재료 중에서는 비교적 증기압이 높고, 취급이 용이한 Sr(C5(CH3)5)2를 바람직하게 이용할 수 있다. Sr 원료를 공급할 때에는 희석 가스 공급원(55)으로부터 희석 가스로서, 예를 들면, Ar 가스를 100～500mL/min(sccm) 정도의 유량으로 흘리고, 캐리어 가스 공급원(66)으로부터 캐리어 가스로서, 예를 들면, Ar 가스를 50～500mL/min(sccm) 정도의 유량으로 흘린다. 또한, Sr 원료의 공급(스텝 1)은, 예를 들면, 0.1～20sec 정도의 기간 실행한다.
스텝 3의 Sr 원료를 산화하는 공정에 있어서, 산화제는 산화제 공급원(54)으로부터 샤워헤드(40)를 거쳐서 처리용기(1)내에 공급된다. 이것에 의해, 반도체 웨이퍼 W의 표면에 흡착되어 있는 Sr 원료가 분해되는 동시에 산화되고, SrO막이 성막된다. 산화제의 공급(스텝 3)시에는 희석 가스 공급원(55)으로부터 희석 가스, 예를 들면, Ar 가스를 100～500mL/min(sccm) 정도 흘린 상태에서, 예를 들면, 0.1～20sec정도의 기간 실행한다. 산화제로서는 O3 가스, O2 가스, H2O나, O2 가스의 플라즈마를 바람직하게 이용할 수 있다. 산화제로서 O3 가스를 이용하는 경우에는 산화제 공급원(54)으로서 오조나이저(ozonizer)를 이용하여, 50～200g/㎥N 정도의 유량으로 공급한다. 이 때에 O2 가스를 병용할 수 있고, 그 때의 O2 가스의 유량은 100～1000mL/min(sccm) 정도이다. 산화제로서 H2O를 이용하는 경우에는 그 유량은 2～50mL/min(sccm) 정도로 하는 것이 바람직하다.
스텝 5에 있어서는 Ti 원료는 히터(77)에 의해 가열된 Ti 원료 저장부(53)로부터 버블링에 의해 Ti 원료를 샤워헤드(40)를 거쳐서 처리용기(1)내에 공급된다. Ti 원료로서는 Ti(OiPr)4:테트라(이소프로폭시)티탄:Titanium(Ⅳ)iso-propoxide나 Ti(OiPr)2(DPM)2: 디이소프로폭시 비스(디피바로일메타네이트)티탄: Di iso-propoxy Bis(dipivaloylmethanato) Titanium 등을 바람직하게 이용할 수 있다. 이 경우에, Ti 원료 저장부(53)의 가열 온도는 Ti(OiPr)4에서는 40～70℃ 정도, Ti(OiPr)2(DPM)2에서는 150～230℃ 정도로 한다. Ti 원료를 공급할 때에는 희석 가스 공급원(55)으로부터 희석 가스로서, 예를 들면, Ar 가스를 100～500mL/min(sccm) 정도의 유량으로 흘리고, 캐리어 가스 공급원(71)으로부터 캐리어 가스로서, 예를 들면, Ar 가스를 100～500mL/min(sccm) 정도의 유량으로 흘린다. 또한, Ti 원료의 공급(스텝 5)은, 예를 들면, 0.1～20sec 정도의 기간 실행한다.
Ti 원료 공급후의 산화 공정(스텝 7)은 스텝 3과 마찬가지의 조건에서, 희석 가스 공급원(55)으로부터 희석 가스를 흘린 상태에서, 산화제 공급원(54)으로부터 산화제를 샤워헤드(40)를 거쳐서 처리용기(1)내에 공급한다. 이것에 의해, Ti 원료가 분해되는 동시에 산화되어, TiO막이 형성된다.
스텝 2, 4, 6, 8의 퍼지 공정에 있어서는 종전의 Sr 원료 가스, Ti 원료 가스, 또는 산화제의 공급을 정지시키고, 희석 가스 공급원(55)으로부터의 희석 가스, 예를 들면, Ar 가스를 처리용기내에 공급하는 것에 의해 실행할 수 있다. 이 때에, 가스 유량은 200～1000mL/min(sccm) 정도로 한다. 또한, 가스를 흘리지 않고 처리용기(1)의 압력 제어기구를 완전개방하여 배기하는 상태(이하 인절 상태라고 함)로 해도 좋다. 이 공정은, 예를 들면, 0.1～20sec 정도의 기간 실행한다.
스텝 1～4의 SrO막 성막단계와 스텝 5～8의 TiO 성막단계는 원하는 Sr/Ti비에 따라, SrO막 성막단계와 TiO 성막단계를 교대로 반복하거나, 또는 SrO 성막단계끼리를 소정회 반복한 후, TiO 성막단계끼리를 소정회 반복하는 사이클을 소정 회수 반복하는 것에 의해 Sr-Ti-O계 막을 소정의 두께로 성막한다.
이와 같이 막을 형성한 후, 희석 가스 공급원(55)으로부터의 희석 가스를 소정 유량으로 공급한 후, 모든 가스를 정지시키고, 처리용기내를 진공배기하고, 그 후, 반송 암에 의해 처리용기(1)내의 반도체 웨이퍼 W를 반출한다.
이상의 시퀀스에 있어서의 밸브나 매스플로우 컨트롤러 등의 제어는 기억부(92)에 기억되어 있는 레시피에 의거하여 프로세스 컨트롤러(90)에 의해 실행된다.
다음에, 본 실시형태에 의거하여 실제로 성막한 실시예에 대해 나타낸다.
(실시예 1)
상기 도 1의 성막 장치에 있어서, 램프 파워를 조절해서, 탑재대의 온도를 300℃로 설정하고, 성막시의 압력에서 200㎜ Si 웨이퍼가 290℃가 되도록 하고, 반송 로봇의 암을 이용해서 처리용기내에 하부 전극인 Ru막을 성막한 Si 웨이퍼를 반입하고, Sr-Ti-O계 막을 성막하였다. Sr 원료로서는 Sr(C5(CH3)5)2를 이용하고, 이것을 160℃로 가열한 용기에 유지하고, Ar 가스를 캐리어 가스로 해서 버블링법으로 처리용기에 공급하였다. Ti 원료로서는 Ti(OiPr)4를 이용하고, 이것을 45℃로 가열한 용기에 유지하고, 마찬가지로 Ar 가스를 캐리어 가스로 해서 버블링법으로 처리용기에 공급하였다. 또한, 산화제로서는 O2 가스를 500mL/min(sccm), N2 가스를 0.5mL/min(sccm)을 오조나이저에 통과시키는 것에 의해서 생성된 180g/㎥N의 농도의 O3을 이용하였다.
그리고, Si 웨이퍼를 암에 의해 탑재대에 설치한 후, 희석 Ar 가스를 300mL/min (sccm)의 유량으로 흘리면서 60sec로 처리용기내를 133Pa(1Torr)의 압력으로 해서 Si 웨이퍼를 290℃의 성막온도로 승온하고, 그 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 흘린 채, 10sec 동안 처리용기내를 40Pa(0.3Torr)로 하고, 이하의 조건의 스텝 1～8을 이하의 패턴으로 반복하는 것에 의해 제 1 Sr-Ti-O막의 성막을 실행하였다.
스텝 1의 Sr 원료 공급 공정은 캐리어 Ar 가스의 유량을 50mL/min(sccm), 희석 가스의 유량을 200mL/min(sccm)으로 하고, 처리용기(1)의 압력 제어 기구를 전개로서 배기하는 상태로 해서 10sec의 기간 실행하고, 스텝 2의 퍼지에서는 인절 상태로 해서 10sec의 기간 실행하였다.
스텝 3의 Sr 원료의 산화 공정은 산화제로서 상기 O3 가스를 이용하고, 처리용기(1)의 압력 제어 기구를 완전개방해서 배기하는 상태로 해서 2sec의 기간 실행하였다. 스텝 4의 퍼지는 인절 상태로 해서 10sec의 기간 실행하였다.
스텝 5의 Ti 원료 공급 공정은 캐리어 Ar 가스 가스의 유량을 100mL/min(sccm), 희석 Ar 가스의 유량을 200mL/min(sccm)으로 하고, 처리용기(1)의 압력 제어 기구를 완전개방으로 해서 배기하는 상태로 해서 10sec의 기간 실행하고, 스텝 6의 퍼지는 스텝 2와 마찬가지로 인절 상태로 해서 10sec의 기간 실행하였다.
스텝 7의 Ti 원료의 산화 공정은 산화 시간을 5sec로 하는 것 이외는 스텝 3과 완전히 마찬가지의 조건에서 실행하고, 스텝 8의 퍼지는 스텝 4와 완전히 마찬가지의 조건에서 실행하였다.
스텝 1～8을 통해, 처리용기(1)의 압력 제어 기구를 완전개방으로 하고 있지만, 처리용기내의 압력은 통류되는 가스의 유무, 유량에 따라 다르며, 일예로서 스텝 1은 0.36Torr, 스텝 2, 4, 6, 8은 0Torr, 스텝 3은 0.52Torr, 스텝 5는 0.39Torr로 되었다.
그리고, 스텝 1～4의 SrO막 성막단계를 2회 반복하고, 다음에 스텝 5～8의 TiO막 성막단계를 2회 반복하고, 다음에 스텝 1～4를 2회 반복하고, 또한 스텝 5～8을 1회 실행하는 시퀀스를 1사이클로 해서 11회 반복한 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 처리용기(1)의 압력 제어 기구를 전개로서 배기하는 상태로 해서 30sec 동안 흘리고, 그 후 Si 웨이퍼를 처리용기로부터 반출하였다.
반출한 웨이퍼를 관찰한 결과, 하부 전극인 Ru막 상에 Sr-Ti-O계 막이 형성되어 있는 것이 확인되고, 그 두께를 측정한 결과 5㎚이었다. 또한, 이 막의 조성을 XRF(형광 X선 분석 장치)로 측정한 결과, 원자수 비로 나타나는 Sr/Ti비는 1.2이었다.
그 후, 이 Si 웨이퍼를 어닐 노에 넣고, 600℃의 N2 분위기에서 120min 어닐하고, 제 1 Sr-Ti-O막을 SrTiO3에 결정화시켰다.
그 후, 이 Si 웨이퍼를 재차 도 1의 성막 장치에 반입하고, Si 웨이퍼를 암에 의해 탑재대에 설치한 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 흘리면서 60sec로 처리용기내를 133Pa(1Torr)의 압력으로 해서 Si 웨이퍼를 290℃의 성막온도로 승온하고, 그 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 흘린 채, 10sec 동안 처리용기내를 40Pa(0.3Torr)로 하고, 스텝 1～4의 SrO막 성막단계를 2회 반복하고, 다음에 스텝 5～8을 2회 반복하고, 다음에 스텝 1～4를 2회 반복하고, 또한 스텝 5～8을 1회 실행하는 시퀀스를 1사이클로 해서 15회 반복한 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 처리용기(1)의 압력 제어 기구를 전개로서 배기하는 상태로 해서 30sec 동안 흘리고, 그 후 Si 웨이퍼를 처리용기로부터 반출하였다.
반출한 웨이퍼를 관찰한 결과, 제 1 Sr-Ti-O계 막의 위에 제 2 Sr-Ti-O계 막이 형성되어 있는 것이 확인되고, 제 1 및 제 2 Sr-Ti-O계 막의 합친 두께가 12㎚이었다. 또한, 이 막의 조성을 XRF(형광 X선 분석 장치)로 측정한 결과, 원자수 비로 나타나는 Sr/Ti비는 1.2이었다.
그 후, 이 Si 웨이퍼를 어닐노에 넣고, 600℃의 N2 분위기에서 120min 어닐하고, 제 2 Sr-Ti-O막을 SrTiO3에 결정화시켰다. 그 결과, 제 1 Sr-Ti-O계 막의 결정과 제 2 Sr-Ti-O계 막의 결정이 막두께방향으로 연결되어, 막두께방향으로 1립으로 결정화된 큰 SrTiO3 결정립이 형성된 일체화된 층으로 되어 있는 것이 확인된다(도 3 참조).
그 후, 이 Si 웨이퍼를 재차 도 1의 성막 장치에 반입하고, Si 웨이퍼를 암에 의해 탑재대에 설치한 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 흘리면서 60sec로 처리용기내를 133Pa(1Torr)의 압력으로 해서 Si 웨이퍼를 290℃의 성막온도로 승온하고, 그 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 흘린 채, 10sec 동안 처리용기내를 40Pa(0.3Torr)로 하고, 스텝 1～4의 SrO막 성막단계를 2회 반복하고, 다음에 스텝 5～8을 2회 반복하고, 다음에 스텝 1～4를 2회 반복하고, 다음에 스텝 5～8을 2회 반복하고, 다음에 스텝 1～4를 1회 실행하고, 또한 스텝 5～8을 2회 반복하는 시퀀스를 1사이클로 해서 4회 반복한 후, 희석 Ar 가스를 300mL/min(sccm)의 유량으로 처리용기(1)의 압력 제어 기구를 전개로 해서 배기하는 상태로 해서 30sec 동안 흘리고, 그 후 Si 웨이퍼를 처리용기로부터 반출하였다. 또, 이 때 O3의 농도는 제 1 및 제 2 Sr-Ti-O막의 성막시와는 달리, 100g/㎥N으로 하였다.
반출한 웨이퍼를 관찰한 결과, 상기 일체화된 층의 위에 제 3 Sr-Ti-O계 막이 형성되어 있는 것이 확인되고, 제 3 Sr-Ti-O계 막까지의 합계의 두께는 14㎚이었다. 또한, 제 3 Sr-Ti-O계 막의 조성을 XRF(형광X선 분석 장치)로 측정한 결과, 원자수 비로 나타나는 Sr/Ti비는 0.7이었다.
그 후, 이 Si 웨이퍼를 어닐로에 장입하고, 600℃의 N2 분위기에서 120min 어닐하였다. 또, 어닐 후에도 제 3 Sr-Ti-O계 막은 결정화하고 있지 않고, 제 1 및 제 2 Sr-Ti-O계 막이 일체화된 층의 입계를 막는 상태로 형성되어 있었다.
이와 같이 해서 형성한 Sr-Ti-O계 막에 대해, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 1.2㎚, 2×10-6A/㎠(at 1V)이며, 비유전률은 44이었다.
(실시예 2)
여기서는 도 1의 성막 장치를 이용해서, 실시예 1과 마찬가지의 온도 조건, 성막원료, 및 산화제를 이용해서 Sr-Ti-O계 막을 성막하였다. 우선, 제 1 Sr-Ti-O막의 성막 및 어닐에 대해서는 O3의 농도를 100g/㎥N으로 하고, 시퀀스를 스텝 1～4의 SrO막 성막단계를 3회, 스텝 5～8의 TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 1회 반복하는 시퀀스를 1사이클로 해서 7사이클 반복하는 것 이외는 실시예 1과 동일 조건에서 실행하였다. 이것에 의해 두께 5㎚의 제 1 Sr-Ti-O막이 성막되었다. 다음에, 제 2 Sr-Ti-O막의 성막에 대해서는 O3의 농도를 100g/㎥N으로 하고, 시퀀스를 상기 제 1 Sr-Ti-O막의 성막과 마찬가지로 한 것 이외는 실시예 1과 동일 조건에서 실행하였다. 또, 제 2 Sr-Ti-O막의 두께는 10㎚, 토털 두께 15㎚이었다. 그 후, 실시예 1과 동일 조건에서 어닐 처리를 실행한 결과, 제 1 Sr-Ti-O계 막의 결정과 제 2 Sr-Ti-O계 막의 결정이 막두께방향으로 연결되어, 막두께방향으로 1립으로 결정화된 큰 SrTiO3 결정립이 형성된 일체화된 층으로 되어 있는 것이 확인되었다.
이와 같이 해서 형성한 Sr-Ti-O계 막에 대해, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 1.7㎚, 2.5×10-4A/㎠(at 1 V)이었다.
(실시예 3)
여기서는 제 2 Sr-Ti-O막의 성막시에, 산화제인 O3의 농도를 180g/㎥N으로 하고, 제 2 Sr-Ti-O막의 성막의 시퀀스를 스텝 1～4의 STO막 성막단계를 2회, 스텝 5～8의 TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 1회 반복하는 시퀀스를 1사이클로 해서 22사이클 반복한 것 이외는 실시예 2와 마찬가지로 해서 Sr-Ti-O계 막의 성막 처리 및 어닐 처리를 실행하였다. 그 결과, 실시예 2와 동일한 두께 및 동일한 결정 상태의 Sr-Ti-O계 막이 얻어졌다.
이와 같이 해서 형성한 Sr-Ti-O계 막에 대해, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 1.5㎚, 3.0×10-6A/㎠(at 1 V)이며, 리크 전류값이 실시예 2보다 저하하였다.
(실시예 4)
여기서는 실시예 3과 마찬가지로 해서 Sr-Ti-O계 막을 형성하고, 어닐 처리를 실행한 후, 결정화하고 있지 않은 TiO2막을 1㎚의 두께로 형성하였다. 그 때의 성막 조건은 다음과 같이 하였다.
실시예 3과 마찬가지의 성막 장치, 온도 조건, 성막원료, 산화제, 및 그 농도를 이용하고, 스텝 5～8의 TiO막 성막단계를 20회 반복하였다.
이와 같이 해서 형성한 Sr-Ti-O계 막에 대해, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 1.5㎚, 8.0×10-7A/㎠(at 1 V)이며, 리크 전류가 실시예 3보다 더욱 저하하고 있는 것이 확인되었다.
(실시예 5)
여기서는 도 1의 성막 장치를 이용하여, 실시예 1과 마찬가지의 온도 조건, 성막원료, 및 산화제를 이용하여, Sr-Ti-O계 막을 성막하였다. 우선, 제 1 Sr-Ti-O막의 성막 및 어닐에 대해서는 O3의 농도를 180g/㎥N으로 하고, 시퀀스를 스텝 1～4의 SrO막 성막단계를 2회, 스텝 5～8의 TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 2회, SrO막 성막단계를 2회, TiO막 성막단계를 1회 반복하는 시퀀스를 1사이클로 해서 7사이클 반복하는 것으로 하고, 어닐의 시간을 10min으로 한 것 이외는 실시예 1과 동일 조건에서 실행하였다. 이것에 의해 두께 5㎚의 제 1 Sr-Ti-O막이 성막되고, 어닐되었다. 다음에 제 2 Sr-Ti-O막의 성막에 대해서는 상기 제 1 Sr-Ti-O막과 동일 조건에서 실행하였다. 제 2 Sr-Ti-O막의 두께는 5㎚이고, 2층의 Sr-Ti-O막 토털의 두께는 10㎚로 되었다. 그 후, 상기 제 1 Sr-Ti-O막과 동일 조건에서 어닐 처리를 실행하고, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 0.49㎚, 1.7×10-4/㎠(at 1V)이며, 제 2 Sr-Ti-O막의 어닐 후에 또한 산화성 분위기에서의 열처리인 큐어 처리를 O2 농도 20%, 온도 420℃에서 처리 시간 10min 실행하면, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)는 각각, 0.50㎚, 2.3×10-5A/㎠(at 1V)로 되었다.
(실시예 6)
여기서는 제 1 Sr-Ti-O막의 성막 및 어닐, 제 2 Sr-Ti-O막의 성막 및 어닐과 큐어 처리에 대해서는 실시예 5와 동일한 조건에서 실행하였다. 그 후, 제 3 층으로서 Al2O3를 TMA(트리메틸 알루미늄)과 O3를 원료로 하는 ALD법에 의해 1㎚의 두께로 성막하였다. 적층막의 토털의 두께는 11㎚로 되었다. 그 후, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각 0.52㎚, 1.7×10-6A/㎠(at 1V)로 되었다.
(실시예 7)
여기서는 제 1 Sr-Ti-O막의 성막 및 어닐, 제 2 Sr-Ti-O막의 성막 및 어닐과 큐어 처리에 대해서는 실시예 5와 동일한 조건에서 실행하였다. 그 후, 제 3 층으로서, 스텝 5～8의 TiO막 성막단계를 18회 반복하는 것에 의해 TiO를 1㎚의 두께로 성막하였다. 적층막의 토털의 두께는 11㎚ 되었다. 그 후, SiO2 용량 환산 막두께(EOT) 및 리크 전류(Jg)를 측정한 결과, 각각, 0.51㎚, 2×10-6A/㎠(at 1V)로 되었다.
또, 본 발명은 상기 실시형태에 한정되지 않고 다양하게 한정 가능하다.
예를 들면, 이상의 성막 장치에 있어서는 버블링에 의한 원료 공급을 실행하는 처리 가스 공급 기구(50)를 이용했지만, 그 대신에 도 6에 나타내는 바와 같은 기화기를 이용한 원료 공급을 실행하는 처리 가스 공급 기구(50′)를 이용할 수도 있다. 처리 가스 공급 기구(50′)는 Sr 원료를 용제에 용해시킨 상태에서 저장하는 Sr 원료 저장부(52′)와, Ti 원료를 용제에 용해시킨 상태에서 저장하는 Ti 원료 저장부(53′)와, 산화제를 공급하는 산화제 공급원(54′)과, Sr 원료 및 Ti 원료를 기화시키는 기화기(101)를 갖고 있다. Sr 원료 저장부(52′)에서 기화기(101)까지는 배관(102)이 마련되어 있고, Ti 원료 저장부(53′)에서 기화기(101)까지는 배관(103)이 마련되어 있다. Sr 원료 저장부(52′) 및 Ti 원료 저장부(53′)로부터 액체가 압송 가스 또는 펌프 등에 의해서 기화기(101)에 공급된다. 배관(102)에는 유량 제어기로서의 액체 매스플로우 컨트롤러(LMFC)(104)와 그 전후의 개폐 밸브(105, 106)가 마련되어 있다. 또한, 배관(103)에는 액체 매스플로우 컨트롤러(LMFC)(107)와 그 전후의 개폐 밸브(108, 109)가 마련되어 있다. Sr 원료 저장부(52′), Ti 원료 저장부(53′)에는 각각 히터(76′, 77′)가 마련되어 있다. 그리고, Sr 원료 저장부(52′)에 저장되고, 용매에 용해된 상태의 Sr 원료, 및 Ti 원료 저장부(53′)에 저장되고, 용매에 용해된 상태의 Ti 원료는 이들 히터(76′, 77′)에 의해 소정의 온도로 가열되고, 펌프나 가스 압송 등에 의해 액체의 상태에서 기화기(101)에 공급되도록 되어 있다. 또, 도시하고는 있지 않지만, Sr 원료나 Ti 원료를 통류하는 배관에도 히터가 마련되어 있다.
기화기(101)에는 샤워헤드(40)에 이르는 상기 배관(51′)이 접속되어 있다. 기화기(101)에는 Ar 가스 등의 캐리어 가스를 공급하는 캐리어 가스 공급원(110)으로부터 연장하는 배관(111)이 접속되어 있고, 캐리어 가스를 기화기(101)에 공급해서, 기화기(101)내에서, 예를 들면, 100～200℃로 가열되어 기화된 Sr 원료 및 Ti 원료를 배관(51′) 및 샤워헤드(40)를 거쳐서 처리용기(1)내에 보내도록 되어 있다. 배관(111)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(112)와 그 전후의 개폐 밸브(113, 114)가 마련되어 있다. 산화제 공급원(54′)에서 배관(51′)까지는 배관(115)이 마련되어 있고, 산화제를 배관(115)으로부터 배관(51′) 및 샤워헤드(40)를 경유해서 처리용기(1)내에 보내도록 되어 있다. 배관(115)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(116)와 그 전후의 개폐 밸브(117, 118)가 마련되어 있다. 가스 공급 기구(50′)는 또한, 처리용기(1)내의 가스를 희석하기 위한 아르곤 가스 등의 희석 가스를 공급하는 희석 가스 공급원(55′)을 갖고 있다. 이 희석 가스 공급원(55′)에는 배관(51′)에 이르는 배관(119)이 마련되어 있고, 희석용 아르곤 가스를 배관(119)으로부터 배관(51′) 및 샤워 헤드(40)를 경유해서 처리용기(1)내에 보내도록 되고 있다. 배관(119)에는 유량 제어기로서의 매스플로우 컨트롤러(MFC)(120)와 그 전후의 개폐 밸브(121, 122)가 마련되어 있다.
가스 공급 기구(50′)를 이용하여 Sr-Ti-O계 막을 성막하는 경우에는 상기 스텝 1의 Sr 원료 공급 및 스텝 5의 Ti 원료 공급이 다른 것 이외는 기본적으로 상기 시퀀스와 마찬가지로 해서 성막 처리가 실시된다.
스텝 1의 Sr 원료 공급에 있어서는 Sr 원료 저장부(52′)에 있어서, Sr 원료를 옥탄이나 시클로헥산이나 톨루엔 등의 용매에 용해시킨다. 이 때의 농도는 바람직하게는 0.05～1mol/L이다. 이것을 100～300℃로 가열한 기화기(101)에 공급하고 기화시킨다. 이 때의 희석 가스 공급원(55′)으로부터의 희석 가스 예를 들면 Ar 가스의 유량은 100～500mL/min(sccm), 캐리어 가스 공급원(110)으로부터의 캐리어 가스 예를 들면 Ar 가스의 유량은 100～500mL/min(sccm) 정도이다. 그리고, 이 공정을 상기 버블링 공급의 경우와 동일 정도의 기간 실행한다.
스텝 5의 Ti 원료 플로에 있어서는 Ti 원료 저장부(53′)에 있어서, Ti 원료를 옥탄이나 시클로헥산이나 톨루엔 등의 용매에 용해시켜 100～200℃로 가열한 기화기(101)에 반송하여 기화시킨다. 이 때의 농도는 바람직하게는 0.05～1mol/L이다. 이 때의 희석 가스 공급원(55′)으로부터의 희석 가스 예를 들면 Ar 가스의 유량은 100～500mL/min(sccm), 캐리어 가스 공급원(110)으로부터의 캐리어 가스 예를 들면 Ar 가스의 유량은 100～500mL/min(sccm) 정도이다. 혹은 액체 Ti 원료 그 자체를, 가열한 기화기(101)에 반송하여 기화시켜도 좋다. 그리고, 이 공정을 상기 버블링 공급의 경우와 동일 정도의 기간 실행한다.
또한, 상기 실시형태에서는 성막 장치로서 램프 가열로 피처리 기판을 가열하는 것을 나타냈지만, 저항 가열 히터로 가열하는 것이라도 좋다. 또한, 상기 실시형태에서는 피처리 기판으로서 반도체 웨이퍼를 이용한 경우를 나타냈지만, 반도체 웨이퍼에 한정되지 않고, FPD용 유리 기판 등의 다른 기판을 이용해도 좋다.
또한, 상기 실시형태에서는 성막 중, 처리용기의 압력 제어 기구를 전개로서 배기하는 예를 많이 나타냈지만, 압력 제어 기구를 작용시켜 13～266Pa의 범위내의 원하는 압력으로 유지해도 좋다. 또한, 퍼지시에 가스를 흘리지 않고 압력제어기구를 전개 상태로 하는 예를 나타냈지만, 100～1000mL/min(sccm)정도의 불활성 가스 예를 들면 Ar 가스를 통류시킨 상태에서 압력 제어 기구를 전개로서 배기하거나, 20～266Pa로 압력 유지해도 좋다.
본 발명에 관한 Sr-Ti-O계 막은 MIM 구조의 캐패시터에 있어서의 전극으로서 유효하다.

Claims (13)

  1. 처리용기내에 Ru막이 형성된 기판을 배치하고, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입해서 Ru막 상에 두께 10㎚ 이하의 제 1 Sr-Ti-O계 막을 성막하는 것과,
    상기 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것과,
    상기 제 1 Sr-Ti-O계 막을 형성한 후, 기체상의 Ti 원료와, 기체상의 Sr 원료와, 기체상의 산화제를 상기 처리용기내에 도입하고 그 위에 제 2 Sr-Ti-O계 막을 성막하는 것과,
    상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것을 포함하는 Sr-Ti-O계 막의 성막 방법으로서,
    상기 제 1 Sr-Ti-O계 막의 형성 및 상기 제 2 Sr-Ti-O계 막의 형성은 형성되는 막의 막 중의 Sr과 Ti의 비율 Sr/Ti가 원자수 비로 0.9～1.4로 되도록 하는 조건에서 실행되는 Sr-Ti-O계 막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 제 2 Sr-Ti-O계 막을 어닐한 후에, 실질적으로 결정화되어 있지 않은 제 3 Sr-Ti-O계 막을 성막하는 것을 더 포함하는 Sr-Ti-O계 막의 성막 방법.
  3. 제 2 항에 있어서,
    상기 제 3 Sr-Ti-O계 막은 막 중의 Sr과 Ti의 비율 Sr/Ti가 원자수 비로 1보다 작아지도록 해서 성막하는 Sr-Ti-O계 막의 성막 방법.
  4. 제 1 항에 있어서,
    상기 제 2 Sr-Ti-O계 막을 어닐한 후에, 실질적으로 결정화되어 있지 않은 산화막을 성막하는 것을 더 포함하는 Sr-Ti-O계 막의 성막 방법.
  5. 제 4 항에 있어서,
    상기 산화막은 TiO2막, Al2O3막, L2O3막 중의 어느 하나인 Sr-Ti-O계 막의 성막 방법.
  6. 제 1 항에 있어서,
    상기 제 1 Sr-Ti-O계 막을 어닐해서 결정화시키는 것 및 상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시키는 것은 비산화성 분위기에서 500～750℃의 온도 범위에서 실행하는 Sr-Ti-O계 막의 성막 방법.
  7. 제 1 항에 있어서,
    상기 제 2 Sr-Ti-O계 막을 어닐해서 결정화시킨 후, 산화성 분위기에서 막 중에 산소를 도입하기 위한 큐어 처리를 실행하는 Sr-Ti-O계 막의 성막 방법.
  8. 제 7 항에 있어서,
    상기 큐어 처리는 350～500℃의 온도 범위에서 실행하는 Sr-Ti-O계 막의 성막 방법.
  9. 제 1 항에 있어서,
    상기 제 1 Sr-Ti-O계 막, 상기 제 2 Sr-Ti-O계 막, 또는 이들 모두를 성막할 때에,
    기체상의 Sr 원료를 상기 처리용기내에 도입하고 기판상에 Sr을 흡착시키는 것과, 기체상의 산화제를 상기 처리용기내에 도입해서 Sr을 산화시키는 것과, 이들 후에 처리용기내를 퍼지하는 것을 갖는 SrO막 성막단계와,
    기체상의 Ti 원료를 상기 처리용기내에 도입해서 기판상에 Ti를 흡착시키는 것과, 기체상의 산화제를 상기 처리용기내에 도입해서 Ti막을 산화시키는 것과, 이들 후에 처리용기내를 퍼지하는 것을 갖는 TiO막 성막단계
    를 복수회 실행하는 Sr-Ti-O계 막의 성막 방법.
  10. 제 9 항에 있어서,
    상기 SrO막 성막단계와 상기 TiO막 성막단계를, 상기 SrO막 성막단계끼리, 상기 TiO막 성막단계끼리, 또는 이들 모두가 복수회 계속해서 실행되는 시퀀스를 포함하도록 해서 복수회 실행하는 Sr-Ti-O계 막의 성막 방법.
  11. 제 1 항에 있어서,
    상기 Sr 원료는 사이클로펜타다이에닐 화합물인 Sr-Ti-O계 막의 성막 방법.
  12. 제 1 항에 있어서,
    상기 Ti 원료는 알콕사이드인 Sr-Ti-O계 막의 성막 방법.
  13. 제 1 항에 있어서,
    상기 산화제는 O3 또는 O2인 Sr-Ti-O계 막의 성막 방법.
KR1020127014233A 2008-02-19 2009-02-18 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체 KR101211821B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-037564 2008-02-19
JP2008037564 2008-02-19
PCT/JP2009/052728 WO2009104621A1 (ja) 2008-02-19 2009-02-18 Ｓｒ－Ｔｉ－Ｏ系膜の成膜方法および記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021022A Division KR101197817B1 (ko) 2008-02-19 2009-02-18 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Publications (2)

Publication Number Publication Date
KR20120082464A KR20120082464A (ko) 2012-07-23
KR101211821B1 true KR101211821B1 (ko) 2012-12-12

Family

ID=40985499

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107021022A KR101197817B1 (ko) 2008-02-19 2009-02-18 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
KR1020127014233A KR101211821B1 (ko) 2008-02-19 2009-02-18 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107021022A KR101197817B1 (ko) 2008-02-19 2009-02-18 Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체

Country Status (6)

Country Link
US (1) US20110036288A1 (ko)
JP (1) JPWO2009104621A1 (ko)
KR (2) KR101197817B1 (ko)
CN (1) CN102089871A (ko)
TW (1) TWI453824B (ko)
WO (1) WO2009104621A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343839B2 (en) 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229472A (ja) * 1989-03-02 1990-09-12 Seiko Epson Corp 強誘電体記憶装置
JPH05347391A (ja) * 1992-06-16 1993-12-27 Seiko Epson Corp 強誘電体記憶装置
JP3173451B2 (ja) * 1998-02-25 2001-06-04 日本電気株式会社 半導体装置及びその製造方法
KR100421036B1 (ko) * 2001-03-13 2004-03-03 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
JP3670628B2 (ja) * 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法
JP2004023041A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法
US8945675B2 (en) * 2008-05-29 2015-02-03 Asm International N.V. Methods for forming conductive titanium oxide thin films

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
'Dielectirc Properties of SrTiO3 Thin Films at Low temperature', IEEE Trans. on Applied Superconductivity, Vol.3, No.1(1993.03)

Also Published As

Publication number Publication date
KR20100115376A (ko) 2010-10-27
JPWO2009104621A1 (ja) 2011-06-23
TW201001545A (en) 2010-01-01
KR20120082464A (ko) 2012-07-23
WO2009104621A1 (ja) 2009-08-27
CN102089871A (zh) 2011-06-08
TWI453824B (zh) 2014-09-21
KR101197817B1 (ko) 2012-11-05
US20110036288A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP5207962B2 (ja) ルテニウム膜の成膜方法
JP5678252B2 (ja) Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法
JP5248025B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
KR101171558B1 (ko) 성막 방법 및 기억 매체
JP5095230B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
KR101211821B1 (ko) Ｓｒ-Ｔｉ-Ｏ계 막의 성막 방법 및 기억 매체
KR101493130B1 (ko) 산화루테늄막의 성막 방법 및 기억 매체
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee