TWI453824B - Sr-Ti-O film forming method and memory medium - Google Patents

Sr-Ti-O film forming method and memory medium Download PDF

Info

Publication number
TWI453824B
TWI453824B TW098105287A TW98105287A TWI453824B TW I453824 B TWI453824 B TW I453824B TW 098105287 A TW098105287 A TW 098105287A TW 98105287 A TW98105287 A TW 98105287A TW I453824 B TWI453824 B TW I453824B
Authority
TW
Taiwan
Prior art keywords
film
gas
processing container
raw material
crystallized
Prior art date
Application number
TW098105287A
Other languages
English (en)
Other versions
TW201001545A (en
Inventor
Yumiko Kawano
Susumu Arima
Akinobu Kakimoto
Toshiyuki Hirota
Takakazu Kiyomura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201001545A publication Critical patent/TW201001545A/zh
Application granted granted Critical
Publication of TWI453824B publication Critical patent/TWI453824B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

Sr-Ti-O系膜之成膜方法及記憶媒體
本發明係關於一種將SrTiO3 膜等Sr-Ti-O系膜進行成膜的Sr-Ti-O膜之成膜方法及記憶媒體。
在半導體元件中，積體電路的高積體化日益發展，在DRAM中亦被要求減小記憶體單元的面積，而且加大記憶容量。對於該要求，MIM(金屬-絕緣體-金屬)構造的電容器備受矚目。以如上所示之MIM構造的電容器而言，係使用鈦酸鍶(SrTiO3 )等高介電常數材料來作為絕緣膜(介電質膜)。
以DRAM電容器用之SrTiO3 膜之成膜方法而言，自以往以來係採用PVD，但是由於難以獲得良好的階梯覆蓋，因此近年來大多採用的方法係使用有機Sr原料及有機Ti原料，使用O3 氣體等作為氧化劑，且藉由ALD法進行成膜(例如J.H.Lee等，“Plasma enhanced atomic layer deposition of SrTiO3 thin films with Sr(tmhd)2 and Ti(i-opr)4 ”J.Vac.Scl.Technol.A20(5)，Sep/Oct 2002)。
但是，在藉由ALD法而將SrTiO3 膜進行成膜時，相較於藉由PVD進行成膜的情形，其難以藉由退火而結晶化，且在藉由PVD所進行的成膜後，即使為可結晶化的熱負荷(溫度×時間)，亦會有在藉由ALD法進行成膜後難以結晶化的問題。Sr-Ti-O系材料因在非晶質狀態下介電常數較低，因此被期望結晶化。
本發明的目的在於提供一種穩定地使SrTiO3 結晶晶出，而可獲得介電常數高的Sr-Ti-O系膜的Sr-Ti-O系膜之成膜方法。
本發明之其他目的在於提供一種記憶有使用以達成上述目的之方法執行的程式的記憶媒體。
根據本發明，提供一種Sr-Ti-O系膜之成膜方法，其特徵為包含有：在處理容器內配置形成有Ru膜的基板，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在Ru膜上形成厚度10nm以下的第1Sr-Ti-O系膜；將前述第1Sr-Ti-O系膜進行退火而使其結晶化；在形成前述第1Sr-Ti-O系膜後，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在其上形成第2Sr-Ti-O系膜；及將前述第2Sr-Ti-O系膜進行退火而使其結晶化。
在本發明中，最好另外包含有：在將前述第2Sr-Ti-O系膜進行退火之後，形成實質上未結晶化的第3Sr-Ti-O系膜。此時，最好前述第3Sr-Ti-O系膜係以使膜中之Sr與Ti的比率Sr/Ti以原子數比小於1的方式進行成膜。
此外，在前述第2Sr-Ti-O系膜進行退火之後，可取代形成第3Sr-Ti-O系膜，而另外包含有：形成實質上未結晶化的氧化膜。以前述氧化膜而言，可使用TiO2 膜、Al2 O3 膜、La2O3膜之任一者。
此外，將前述第1Sr-Ti-O系膜進行退火而使其結晶化、以及將前述第2Sr-Ti-O系膜進行退火而使其結晶化，最好係在非氧化性環境下在500至750℃的溫度範圍進行。
此外，在使前述第2Sr-Ti-O系膜進行退火而使其結晶化之後，亦可在氧化性環境下進行用以在膜中導入氧的硬化(cure)處理。此時，前述硬化處理係以在350至500℃的溫度範圍進行為佳，更好為400至450℃的溫度範圍。
此外，最好在將前述第1Sr-Ti-O系膜及/或前述第2Sr-Ti-O系膜進行成膜時，進行複數次：SrO膜成膜階段，具有：將氣體狀的Sr原料導入至前述處理容器內而使Sr吸附在基板上；將氣體狀的氧化劑導入至前述處理容器內而使Sr氧化；以及在該等之後，將處理容器內進行沖洗；及TiO膜成膜階段，具有：將氣體狀的Ti原料導入至前述處理容器內而使Ti吸附在基板上；將氣體狀的氧化劑導入至前述處理容器內而使Ti膜氧化；及在該等之後，將處理容器內進行沖洗。此時，最好將前述SrO膜成膜階段與前述TiO膜成膜階段，包含持續進行複數次前述SrO膜成膜階段彼此及/或前述TiO膜成膜階段彼此的順序而進行複數次。
以前述Sr原料而言，係以環戊二烯基(Cyclopentadienyl)化合物為佳。此外，以前述Ti原料而言，係以使用烷氧化合物(alkoxide)為佳，以使用O3 或O2 作為前述氧化劑為佳。
前述第1Sr-Ti-O系膜的形成及前述第2Sr-Ti-O系膜的形成，最好係以所形成之膜在膜中之Sr與Ti的比率Sr/Ti以原子數比為0.9至1.4的條件來進行。
此外，根據本發明之其他觀點，提供一種記憶媒體，係記憶有在電腦上動作，用以控制成膜裝置之程式的記憶媒體，其特徵為：前述控制程式在執行時，以進行包含以下步驟之Sr-Ti-O系膜之成膜方法的方式來使電腦控制前述成膜裝置：在處理容器內配置形成有Ru膜的基板，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在Ru膜上形成厚度10nm以下的第1Sr-Ti-O系膜；將前述第1Sr-Ti-O系膜進行退火而使其結晶化；在形成前述第1Sr-Ti-O系膜後，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在其上形成第2Sr-Ti-O系膜；及將前述第2Sr-Ti-O系膜進行退火而使其結晶化。
根據本發明，在下部電極等所使用之基層之Ru膜之上，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至處理容器內而形成厚度10nm以下的第1Sr-Ti-O系膜，在進行退火而使其結晶化之後，同樣地形成第2Sr-Ti-O系膜，進行退火而使其結晶化，藉此可獲得較高的介電常數。
亦即，本發明人等發現：一般而言較薄的Sr-Ti-O系膜雖難以結晶化，但是若基層為Ru時，使用ALD的手法而成膜的Sr-Ti-o系膜即使其厚度為10nm以下亦易於結晶化；此外，將如上所示之第1Sr-Ti-O系膜進行退火而使其結晶化之後，在其上成膜的第2Sr-Ti-O系膜係比直接成膜在Ru上的第1Sr-Ti-O系膜更容易結晶化，而且第1Sr-Ti-O系膜的結晶與第2Sr-Ti-O系膜的結晶在膜厚方向相連，穩定形成在膜厚方向結晶化成一粒之較大的SrTiO3 結晶粒而獲得較高的介電常數，而完成本發明。
此外，如上所示在膜厚方向結晶化成一粒之SrTiO3 結晶雖會有漏電流變大之虞，但是在將第2Sr-Ti-O系膜進行退火之後，藉由在其上形成難以結晶化的第3Sr-Ti-O系膜；或者形成實質上未結晶化之TiO2 膜、Al2 O3 膜、La2 O3 膜之其他氧化膜，可將粒界閉塞而難以產生漏電流。
以下參照所附圖示，針對本發明之實施形態加以說明。
第1圖係顯示可用於實施本發明之Sr-Ti-O系膜之成膜方法的成膜裝置的概略構成的剖面圖。第1圖所示之成膜裝置100係具有例如藉由鋁等而成形為圓筒狀或箱狀的處理容器1，在處理容器1內係設有供載置作為被處理基板之半導體晶圓W的載置台3。載置台3係藉由厚度1mm左右之例如碳素材、氮化鋁等鋁化合物等所構成。
在載置台3的外周側係形成有由處理容器1底部豎立之圓筒體狀之由例如鋁所構成的區隔壁13，使其上端以例如L字狀朝水平方向彎曲而形成彎曲部14。如上所示，藉由設置圓筒體狀的區隔壁13，在載置台3的背面側形成惰性氣體沖洗室15。彎曲部14的上面係位於與載置台3的上面實質上相同的平面上，與載置台3的外周分離，在該間隙插通有連結棒12。載置台3係藉由由區隔壁13之上部內壁延伸的3支(在圖示例中僅記載2支)支持臂4予以支持。
在載置台3的下方，以由環狀的支持構件6朝上方突出的方式設有複數支，例如3支L字形的頂料銷5(lifter pin)(在圖示例中僅記載2支)。支持構件6係可藉由由處理容器1的底部貫穿而設的升降桿7作升降，升降桿7係藉由位於處理容器1下方的致動器10而上下移動。在載置台3之與頂料銷5相對應的部分係貫穿載置台3設有插通孔8，藉由致動器10，經由升降桿7及支持構件6而使頂料銷5上升，藉此使頂料銷5插通在該插通孔8而可上舉半導體晶圓W。升降桿7插入處理容器1的插入部分係被波紋管9所覆蓋，防止外氣由該插入部分侵入至處理容器1內。
在載置台3的周緣部，為了保持半導體晶圓W的周緣部且將其固定在載置台3側，設有沿著例如圓板狀半導體晶圓W之輪廓形狀的大致環狀之例如氮化鋁等陶瓷製的夾持環構件11。夾持環構件11係透過連結棒12而與上述支持構件6相連結，形成為與頂料銷5一體升降。頂料銷5或連結棒12等係藉由氧化鋁等陶瓷所形成。
在環狀夾持環構件11之內周側的下面係形成有沿著圓周方向以大致等間隔配置的複數個接觸突起16，在夾持時，接觸突起16的下端面會與半導體晶圓W之周緣部的上面相抵接而將其按壓。其中，接觸突起16的直徑為1mm左右，高度為大約50μm左右，在夾持時，在該部分形成環狀之第1氣體沖洗用間隙17。其中，夾持時之半導體晶圓W的周緣部與夾持環構件11的內周側的重疊量(第1氣體沖洗用間隙17的流路長度)L1為數mm左右。
夾持環構件11的周緣部係位於區隔壁13之上端彎曲部14的上方，在此形成有環狀的第2氣體沖洗用間隙18。第2氣體沖洗用間隙18的寬幅(高度)為例如500μm左右，形成為比第1氣體沖洗用間隙17的寬幅大10倍左右的寬幅。夾持環構件11的周緣部與彎曲部14的重疊量(第2氣體沖洗用間隙18的流路長度)為例如大約10mm左右。藉此，惰性氣體沖洗室15內的惰性氣體係可由兩間隙17、18朝向處理空間側流出。
在處理容器1的底部係設有對上述惰性氣體沖洗室15供給惰性氣體的惰性氣體供給機構19。該氣體供給機構19係具有：用以將惰性氣體(例如Ar氣體)導入至惰性氣體沖洗室15的氣體噴嘴20；用以供給作為惰性氣體的Ar氣體的Ar氣體供給源21；及由Ar氣體供給源21對氣體噴嘴20導引Ar氣體的氣體配管22。此外，在氣體配管22係設有作為流量控制器的質量流量控制器23及開閉閥24、25。以惰性氣體而言，亦可使用He氣體等其他稀有氣體來取代Ar氣體。
在處理容器1之底部之載置台3的正下方位置係以氣密式設有由石英等熱線透過材料所構成的透過窗30，在該下方係以包圍透過窗30的方式設有箱狀的加熱室31。在該加熱室31內，係將作為加熱手段的複數個加熱燈32安裝在亦兼為反射鏡的旋轉台33。旋轉台33係藉由透過旋轉軸而設在加熱室31底部的旋轉馬達34予以旋轉。因此，由加熱燈32所釋放出的熱線會透過透過窗30而照射載置台3的下面而將其加熱。
此外，在處理容器1底部的周緣部設有排氣口36，在排氣口36連接有與未圖示的真空泵相連接的排氣管37。接著，透過該排氣口36及排氣管37進行排氣，藉此可將處理容器1內維持在預定的真空度。此外，在處理容器1的側壁設有：用以搬入搬出半導體晶圓W的搬入搬出口39；及用以開閉搬入搬出口39的閘閥38。
另一方面，在與載置台3相對向的處理容器1的頂棚部係設有用以將來源氣體等導入至處理容器1內的淋洗頭40。淋洗頭40係藉由例如鋁等所構成，具有在內部具有空間41a之呈圓盤狀的頭本體41。在頭本體41的頂棚部設有氣體導入口42。在氣體導入口42係將用以供給如SrTiO3 膜般之Sr-Ti-O系膜之成膜所需處理氣體的處理氣體供給機構50藉由其配管51予以連接。在頭本體41的底部，係遍及全面配置有用以將被供給至頭本體41內的氣體朝向處理容器1內的處理空間釋放出的多數氣體噴射孔43，以在半導體晶圓W的全面釋放出氣體。此外，在頭本體41內的空間41a配設有具有多數氣體分散孔45的擴散板44，在半導體晶圓W表面可更加均等地供給氣體。此外，在處理容器1的側壁內及淋洗頭40的側壁內及配置有氣體噴射孔43的晶圓對向面內分別設有用以進行溫度調整的插裝加熱器(cartridge heater)46、47，可將亦與氣體接觸的側壁或淋洗頭部保持在預定的溫度。
處理氣體供給機構50係具有：貯留Sr原料的Sr原料貯留部52；貯留Ti原料的Ti原料貯留部53；供給氧化劑的氧化劑供給源54；及供給用以將處理容器1內的氣體稀釋的氬氣等稀釋氣體的稀釋氣體供給源55。
在與淋洗頭40相連接的配管51係連接有：由Sr原料貯留部52延伸的配管56、由Ti原料貯留部53延伸的配管57、及由氧化劑供給源54延伸的配管58，在配管51係連接有上述稀釋氣體供給源55。在配管51設有作為流量控制器的質量流量控制器(MFC)60及其前後的開閉閥61、62。此外，在配管58係設有作為流量控制器的質量流量控制器(MFC)63及其前後的開閉閥64、65。
在Sr原料貯留部52係透過配管67連接有供給Ar等供起泡(bubbling)之用之載體氣體的載體氣體供給源66。在配管67設有作為流量控制器的質量流量控制器(MFC)68及其前後的開閉閥69、70。此外，在Ti原料貯留部53亦透過配管72連接有供給Ar等載體氣體的載體氣體供給源71。在配管72設有作為流量控制器的質量流量控制器(MFC)73及其前後的開閉閥74、75。在Sr原料貯留部52、Ti原料貯留部53分別設有加熱器76、77。接著，被貯留在Sr原料貯留部52的Sr原料及被貯留在Ti原料貯留部53的Ti原料係在由該等加熱器76、77加熱的狀態下，藉由起泡而被供給至處理容器1。其中，雖未圖示，但在將Sr原料或Ti原料在經氣化後的狀態下進行供給的配管亦設有加熱器。
在處理容器1的側壁上部設有導入作為清淨氣體之NF3 氣體的清淨氣體導入部81。在該清淨氣體導入部81連接有供給NF3 氣體的配管82，在該配管82設有遠距離電漿發生部83。接著，在該遠距離電漿發生部83中，透過配管82所被供給的NF3 氣體會被電漿化，且其被供給至處理容器1內，藉此洗淨處理容器1內。其中，亦可將遠距離電漿發生部設在淋洗頭40的正上方，透過淋洗頭40來供給清淨氣體。此外，可使用F2 來取代NF3 ，亦可未使用遠距離電漿，而藉由ClF3 等進行無電漿的熱清淨。
成膜裝置100係具有由微處理器(電腦)所構成的製程控制器90，成膜裝置100的各構成部係形成為與該製程控制器90相連接而受到控制的構成。此外，在製程控制器90係連接有由操作人員為了管理成膜裝置100的各構成部而進行指令之輸入操作等的鍵盤、或將成膜裝置100之各構成部的運轉狀況可視化予以顯示的顯示器等所構成的使用者介面91。此外，在製程控制器90係連接有儲放有：用以利用製程控制器90的控制來實現成膜裝置100所執行之各種處理的控制程式、或按照處理條件而使成膜裝置100的各構成部執行預定處理的控制程式亦即處方(recipe)、或各種資料庫等的記憶部92。處方係被記憶在記憶部92中的記憶媒體。記憶媒體可為硬碟等固定設置者，亦可為CDROM、DVD、快閃記憶體等可搬性者。此外，亦可由其他裝置，經由例如專用線路而適當傳送處方。
接著，視需要，利用來自使用者介面91的指示等，由記憶部92叫出任意處方而使製程控制器90執行，藉此在製程控制器90的控制下，進行在成膜裝置100之所希望的處理。
接著，參照第2圖的工程剖面圖，說明使用如以上所示所構成的成膜裝置所進行的成膜處理方法的實施形態。
在此，如第2圖(a)所示，使用在Si基板201上形成有視需要隔著TiN膜等(未圖示)所形成之作為下部電極的Ru膜202的半導體晶圓W，在Ru膜202之上形成Sr-Ti-O膜。
在進行Sr-Ti-O膜之成膜時，首先，將Sr原料、Ti原料、氧化劑夾著藉由稀釋氣體所進行的沖洗而導入至處理容器1內，藉此如第2圖(b)所示形成厚度2至10nm之較薄的第1Sr-Ti-O膜203(第1工程)。
接著，利用如N2 環境般的非氧化性環境的退火爐，最好在500至750℃的範圍內，例如600℃進行退火，如第2圖(c)所示，將第1Sr-Ti-O膜203結晶化(第2工程)。
接著，同樣地，將Sr原料、Ti原料、氧化劑夾著沖洗而導入至處理容器1內，藉此如第2圖(d)所示，在第1Sr-Ti-O膜203之上形成厚度5至20nm的第2Sr-Ti-O膜204(第3工程)。
接著，利用例如N2 環境般之非氧化性環境的爐，最好在500至750℃的範圍內，例如600℃進行退火，將第2Sr-Ti-O膜204結晶化(第4工程)。
第4工程的退火係可使用RTA(Rapid Thermal Anneal)或一般的加熱爐來進行。若為加熱爐，加熱溫度的保持時間係以5至200min為佳。若為RTA，以10至600sec的條件為佳。實際上，利用加熱爐，在N2 環境、600℃下保持10min及120min而進行退火，結果SiO2 容量換算膜厚(EOT)為0.55nm及0.52nm。此外，藉由RTA，在N2 環境500℃下進行1min的退火，結果EOT為0.54nm。其中，上述第2工程的退火亦以相同條件為佳。
第2Sr-Ti-O膜204由於形成在經結晶化之第1Sr-Ti-O膜203之上，因此易於結晶化，在進行第4工程的退火之後，如第2圖(e)所示，第1Sr-Ti-O系膜的結晶與第2Sr-Ti-O系膜的結晶在膜厚方向相連，形成穩定形成有在濃厚方向結晶化成一粒之較大的SrTiO3 結晶粒205之經一體化的層206。接著，藉由形成如上所示之較大的結晶粒205，獲得較高的介電常數。將經一體化之層206之實際的掃描型電子顯微鏡(SEM)照片顯示於第3圖。
如上所述，第2Sr-Ti-O膜204雖易於結晶化，但是尤其在成膜時，通常將290℃左右的成膜溫度形成為高溫，為300℃以上，例如345℃時，未進行退火而在as depo的狀態下亦結晶化。實際上，經確認在將第1Sr-Ti-O膜203進行成膜而在退火後，藉由XRD(X線繞射裝置)，測定出SrTiO3 結晶之(110)峰值強度(cps)，結果為32.5，相對於此，在345℃下形成第2Sr-Ti-O膜204之瞬後的峰值強度為39，在高溫下形成第2Sr-Ti-O膜204時，即使在as depo的狀態下亦結晶化。但是，由確實地進行結晶化的觀點來看，第4工程的退火乃為必要。
在第4工程的退火之後，視需要，進行氧化性環境下之屬於熱處理的硬化處理(第5工程)。該硬化處理係具有修復結晶化後之第2Sr-Ti-O膜204的氧缺損，提升電氣特性(SiO2 容量換算膜厚(EOT)及漏電流)的功能。硬化處理的溫度係低於第4工程的退火的溫度，最好在350至500℃的範圍，更好在400至450℃的範圍，例如以420℃為佳，保持時間係以3min以上為佳。在改善電氣特性方面，雖然需要在某程度以上的溫度及環境O2 濃度，但是高溫、高O2 濃度會對Sr-Ti-O膜的下部電極，例如Ru等造成損傷。因此若將O2 濃度形成為20%以上，硬化溫度係以420℃以下為宜，若使用硬化溫度425℃時，O2 濃度係以5%以下為宜。
藉由硬化所達成之電氣特性改善效果在Sr/Ti比1.26、厚度5nm的單層Sr-Ti-O膜中，係在600℃進行2小時之N2 環境下之爐的退火之後，在420℃、O2 濃度20%下施行處理時間10min的硬化，藉此SiO2 容量換算膜厚(EOT)由0.74nm減低至0.53nm，漏電流亦由5×10-4 A/cm2 (at 1V)減低至5×10-5 A/cm2 (at 1V)。
此外，在將第1Sr-Ti-O膜進行5nm成膜之後，將N2 環境下之爐的退火在600℃下進行2小時，將第2Sr-Ti-O膜同樣地成膜5nm之後，在N2 環境中以600℃進行2小時的退火之後，藉由在420℃下施行O2 濃度20%處理時間10min的硬化，可獲得0.50nm作為SiO2 容量換算膜厚(EOT)，2.3×10-5 A/cm2 (at 1V)作為漏電流。
如以上所示所形成的Sr-Ti-O膜係若在膜厚方向形成有一粒的結晶粒，則沿著膜厚方向形成有粒界，因此會有漏電流之虞慮。因此，當在欲極力減小漏電流之用途時，如第2圖(f)所示，在經一體化之層206之上，形成實質上未結晶化之第3Sr-Ti-O膜207(第6工程)。由於形成有如上所示實質上未結晶化的Sr-Ti-O膜，因此可閉塞存在於經一體化之層206的開放的粒界，而可極力抑制漏電流。其中，第3Sr-Ti-O膜207若可閉塞粒界，則亦可稍微結晶化。此外，若實質上未結晶化的第3Sr-Ti-O膜207的膜厚過大時，由於介電常數降低，因此第3Sr-Ti-O膜207的膜厚係以1至5nm為佳。
在該第6工程中，亦可將其他實質上未結晶化的氧化膜進行成膜，來取代第3Sr-Ti-O膜207。以如上所示之氧化膜而言，可列舉TiO2 膜、Al2 O3 膜、La2 O3 膜。此時的膜厚係以0.3至2nm為佳。
接著說明成膜裝置100中之成膜處理的詳細條件。
首先，將閘閥38形成為開而將半導體晶圓W由搬入搬出口39搬入至處理容器1內，且載置於載置台3上。載置台3係預先藉由被加熱燈32釋放出且透過透過窗30的熱線而被加熱，藉由該熱來加熱半導體晶圓W。接著，一面由稀釋氣體供給源55，以100至800mL/sec(sccm)的流量供給作為稀釋氣體之例如Ar氣體，一面藉由未圖示的真空泵，經由排氣口36及排氣管37而在處理容器1內排氣，藉此將處理容器1內的壓力進行真空排氣在39至665Pa左右。此時的半導體晶圓W的加熱溫度係被設定在例如200至400℃。
接著，一面將稀釋用氣體、例如Ar氣體的流量形成為100至500mL/sec(sccm)，一面將處理容器1內的壓力控制在作為成膜壓力的6至266Pa，而開始實際的成膜。其中，處理容器1內的壓力調整係藉由設在排氣管37的自動壓力控制器(APC)來進行。
接著，由該狀態開始實際的成膜。
在實際成膜時，如第4圓所示，進行複數次：藉由在處理容器1內供給Sr原料的工程(步驟1)、沖洗處理容器1內的工程(步驟2)、在處理容器1內供給氧化劑而將Sr原料進行分解並且氧化的工程(步驟3)、及沖洗處理容器1內的工程(步驟4)而形成較薄之SrO膜的SrO膜成膜階段；及藉由在處理容器1內供給Ti原料的工程(步驟5)、沖洗處理容器1內而將多餘的Ti原料去除的工程(步驟6)、在處理容器1內供給氧化劑而將Ti原料進行分解並且氧化的工程(步驟7)、沖洗處理容器1內而將多餘的氧化劑去除的工程(步驟8)而形成較薄的TiO膜的TiO膜成膜階段。藉由交替反覆該等SrO膜成膜階段及TiO膜成膜階段，可進行一般的ALD法的成膜。此外，當必須控制Sr/Ti比時，亦可包含持續進行複數次之SrO膜成膜階段彼此或TiO膜成膜階段彼此或該等雙方之類的順序(sequency)。其中，在上述TiO膜成膜階段中，實際上膜中之氧量會變動而成為TiOx(x為1至2)，但為方便起見，標記為「TiO膜」。
第1工程及第3工程的第1及第2Sr-Ti-O膜形成工程係必須進行結晶化，因此以易於結晶化的條件進行成膜，第5工程的第3Sr-Ti-O膜形成工程係以實質上未結晶化的條件進行成膜。
Sr-Ti-O膜之結晶化的難易度係依Sr/Ti比而改變，在原子數比為Sr/Ti<1時，即使進行退火，亦難以結晶化。此係參照第5圖加以說明。第5圖係在橫軸取原子數比的Sr/Ti比，在縱軸取退火後藉由XRD所得之SrTiO3 結晶的(110)峰值高度，顯示該等關係的圖。如該圖所示，原子數比為Sr/Ti<1時，即使進行退火，亦未見結晶的峰值，可知實質上未結晶化。因此，若由第5圖加以判斷，第1及第2Sr-Ti-O膜形成工程係以膜的組成在原子數比為Sr/Ti≧1的條件下進行成膜為佳。但是，實際上結晶的原子數比係依條件而變動，會有即使Sr/Ti為0.9左右亦進行結晶化的情形。另一方面，若Sr/Ti超過1.4，會有電氣特性降低的傾向。因此，第1及第2Sr-Ti-O膜形成工程係以在膜中之Sr/Ti在原子數比為0.9至1.4的條件下進行為佳，以1.1至1.3為更佳。
此外，第3Sr-Ti-O膜形成工程係相反地謀求實質上未結晶化，因此以原子數比為Sr/Ti<1的條件下進行成膜為佳。
如上所示之Sr/Ti比的調整係可藉由調整例如SrO膜成膜階段及TiO膜成膜階段的反覆數等來進行。其中，Sr/Ti<1係亦包含零的情形，當Sr/Ti=0時，實質上係成為二氧化鈦(TiO2 )。
接著說明成膜時的步驟1至8。
在步驟1中，Sr原料係由藉由加熱器76被加熱至150至230℃左右的Sr原料貯留部52，藉由起泡而將Sr原料經由淋洗頭40而被供給至處理容器1內。以Sr原料而言，係可使用以往作為該類原料所被使用的有機Sr化合物，例如可適於使用Sr(DPM)2 ：雙(二-三甲基乙醯甲烷根合)鍶：Bis(dipivaloymethanato)strontium或Sr(C5 (CH3 )5 )2 ：雙(五甲基環戊二烯基)鍶：Bis(pentamethylcyclopentadienyl)strontium等。在該等之中，在低蒸氣壓材料之中，係可適於使用蒸氣壓較高、處理較為容易的Sr(C5 (CH3 )5 )2 。在供給Sr原料時，係由稀釋氣體供給源55以100至500mL/min(sccm)左右的流量流通例如Ar氣體作為稀釋氣體，由載體氣體供給源66以50至500mL/min(sccm)左右的流量流通例如Ar氣體作為載體氣體。此外，Sr原料的供給(步驟1)係以例如0.1至20sec左右的期間進行。
在將步驟3之Sr原料氧化的工程中，氧化劑係由氧化劑供給源54經由淋洗頭40而被供給至處理容器1內。藉此，被吸附在半導體晶圓W表面的Sr原料會被分解並且氧化，而形成有SrO膜。在供給氧化劑(步驟3)時，係由稀釋氣體供給源55，將稀釋氣體、例如Ar氣體流通100至500mL/min(sccm)左右的狀態下，進行例如0.1至20sec左右的期間。以氧化劑而言，係適於使用O3 氣體、O2 氣體、H2 O或、O2 氣體的電漿。當使用O3 氣體作為氧化劑時，使用臭氧產生器作為氧化劑供給源54，以50至200g/m3 N左右的流量進行供給。此時可併用O2 氣體，此時的O2 氣體的流量為100至1000mL/min(sccm)左右。當使用H2 O作為氧化劑時，其流量係以2至50mL/min(sccm)左右為佳。
在步驟5中，Ti原料係由藉由加熱器77而被加熱的Ti原料貯留部53，藉由起泡而將Ti原料經由淋洗頭40而供給至處理容器1內。以Ti原料而言，係可適於使用Ti(OiPr)4 ：四(異丙氧基)鈦：Titanium(IV)iso-propoxide或Ti(OiPr)2 (DPM)2 ：二異丙氧基雙(二-三甲基乙醯甲烷根合)鈦：Di iso-propoxy Bis(dipivaloymethanato)Titanium等。此時，Ti原料貯留部53的加熱溫度，若為Ti(Oipr)4 ，係為40至70℃左右，若為Ti(Oipr)2 (DPM)2 ，則係為150至230℃左右。在供給Ti原料時，由稀釋氣體供給源55，以100至500mL/min(sccm)左右的流量流通例如Ar氣體作為稀釋氣體，由載體氣體供給源71，以100至500mL/min(sccm)左右的流量流通例如Ar氣體作為載體氣體。此外，Ti原料的供給(步驟5)係進行例如0.1至20sec左右的期間。
Ti原料供給後的氧化工程(步驟7)係以與步驟3相同的條件，在由稀釋氣體供給源55流通稀釋氣體的狀態下，由氧化劑供給源54將氧化劑經由淋洗頭40供給至處理容器1內。藉此，Ti原料會被分解並且氧化，而形成有TiO膜。
在步驟2、4、6、8的沖洗工程中，停止供給從前的Sr原料氣體、Ti原料氣體、或氧化劑，可藉由將來自稀釋氣體供給源55的稀釋氣體，例如Ar氣體供給至處理容器內來進行。此時，氣體流量係設為200至1000mL/min(sccm)左右。此外，亦可形成為未流通氣體而完全吸引的狀態(未流通氣體而將處理容器1的壓力控制機構形成為全開而進行排氣的狀態)。該工程係進行例如0.1至20sec左右的期間。
步驟1至4的SrO膜成膜階段與步驟5至8的TiO成膜階段係對應所希望的Sr/Ti比，交替反覆SrO膜成膜階段與TiO成膜階段，或反覆預定次數的SrO成膜階段彼此之後，藉由反覆預定次數之反覆預定次數之TiO成膜階段彼此的週期，將Sr-Ti-O系膜以預定厚度進行成膜。
在如上所示形成膜之後，以預定流量供給來自稀釋氣體供給源55的稀釋氣體之後，停止所有的氣體，將處理容器內進行真空抽吸，之後，藉由搬送臂，搬出處理容器1內的半導體晶圓W。
以上順序中之閥或質量流量控制器等的控制係根據記憶在記憶部92的處方，藉由製程控制器90來進行。
接著顯示根據本實施形態而實際進行成膜的實施例。
(實施例1)
在上述第1圖的成膜裝置中，調節燈功率，將載置台的溫度設定為300℃，以成膜時的壓力200mmSi晶圓為290℃，使用搬送機器人的臂部，將形成有作為下部電極之Ru膜的Si晶圓搬入至處理容器內，而形成Sr-Ti-O系膜。使用Sr(C5 (CH3 )5 )2 作為Sr原料，將其保持在已加熱至160℃的容器，將Ar氣體作為載體氣體，以起泡法供給至處理容器。使用Ti(OiPr)4 作為Ti原料，將其保持在已加熱至45℃的容器，同樣地，將Ar氣體作為載體氣體，以起泡法供給至處理容器。此外，以氧化劑而言，係使用藉由將500mL/min(sccm)的O2 氣體、0.5mL/min(sccm)的N2 氣體通至臭氧產生器而生成的180g/m3 N的濃度的O3 。
接著，將Si晶圓藉由臂部設置在載置台之後，一面使稀釋Ar氣體以300mL/min(sccm)的流量流通，一面以60sec將處理容器內形成為133Pa(1Torr)的壓力而將Si晶圓升溫至290℃的成膜溫度，之後在以300mL/min(sccm)的流量流通稀釋Ar氣體的情形下直接在10sec間將處理容器內形成為40Pa(0.3Torr)，以下列模式反覆以下條件的步驟1至8，藉此進行第1Sr-Ti-O膜的成膜。
步驟1的Sr原料供給工程係將載體Ar氣體的流量設為50mL/min(sccm)，將稀釋Ar氣體的流量設為200mL/min(sccm)，形成為將處理容器1的壓力控制機構設為全開而進行排氣的狀態，進行10sec的期間，在步驟2的沖洗中，形成為完全吸引狀態，進行10sec的期間。
步驟3的Sr原料的氧化工程係使用上述O3 氣體作為氧化劑，形成為將處理容器1的壓力控制機構設為全開而進行排氣的狀態，進行2sec的期間。步驟4的沖洗係形成為完全吸引狀態，進行10sec的期間。
步驟5的Ti原料供給工程係將載體Ar氣體的流量設為100mL/min(sccm)，將稀釋Ar氣體的流量設為200mL/min(sccm)，形成為將處理容器1的壓力控制機構形成為全開而進行排氣的狀態，進行10sec的期間，步驟6的沖洗係與步驟2相同，形成為完全吸引狀態，進行10sec的期間。
步驟7的Ti原料的氧化工程係除了將氧化時間設為5sec以外，以與步驟3完全相同的條件進行，步驟8的沖洗係以與步驟4完全相同的條件進行。
通過步驟1至8，將處理容器1的壓力控制機構形成為全開，但是處理容器內的壓力係依所流通氣體之有無、流量而異，以一例而言，步驟1為0.36Torr、步驟2、4、6、8為0Torr、步驟3為0.52Torr、步驟5為0.39Torr。
接著，反覆2次步驟1至4的SrO膜成膜階段，接著反覆2次步驟5至8的TiO膜成膜階段。接著反覆2次步驟1至4，另外以進行1次步驟5至8的順序為1週期而反覆11次之後，將稀釋Ar氣體以300mL/min(sccm)的流量形成為將處理容器1的壓力控制機構形成為全開而進行排氣的狀態而流通30sec，之後將Si晶圓由處理容器搬出。
經觀察所被取出之晶圓，確認出在作為下部電極的Ru膜上形成有Sr-Ti-O系膜，經測定其厚度為5nm。此外，經以XRF(螢光X線分析裝置)測定該膜的組成，以原子數比表示的Sr/Ti比為1.2。
之後，將該Si晶圓裝入至退火爐，在600℃的N2 環境下進行120min退火，使第1Sr-Ti-O膜結晶化成SrTiO3 。
之後，將該Si晶圓再次搬入至第1圖的成膜裝置，將Si晶圓藉由臂部設置在載置台後，一面使稀釋Ar氣體以300mL/min(sccm)的流量流動，一面以60sec將處理容器內形成為133Pa(1Torr)的壓力而將Si晶圓升溫至290℃的成膜溫度，之後，在以300mL/min(sccm)的流量流通稀釋Ar氣體的情形下直接以10sec期間將處理容器內形成為40Pa(0.3Torr)，以反覆2次步驟1至4的SrO膜成膜階段，接著反覆2次步驟5至8，接著反覆2次步驟1至4，另外進行1次步驟5至8的順序作為1週期而反覆15次之後，將稀釋Ar氣體以300mL/min(sccm)的流量形成為將處理容器1的壓力控制機構形成為全開而進行排氣的狀態而流通30sec期間，之後將Si晶圓由處理容器搬出。
經觀察所被取出的晶圓，確認出在第1Sr-Ti-O系膜之上形成有第2Sr-Ti-O系膜，第1及第2Sr-Ti-O系膜合計厚度為12nm。此外，經以XRF(螢光X線分析裝置)測定該膜的組成的結果，以原子數比表示的Sr/Ti比為1.2。
之後，將該Si晶圓裝入至退火爐，在600℃的N2 環境下進行120min退火，使第2Sr-Ti-O膜結晶化成SrTiO3 。結果，確認出第1Sr-Ti-O系膜的結晶與第2Sr-Ti-O系膜的結晶在膜厚方向相連，形成為形成有在膜厚方向結晶化成一粒之較大的SrTiO3 結晶粒之經一體化的層(參照第3圖)。
之後，將該Si晶圓再次搬入至第1圖的成膜裝置，藉由臂部將Si晶圓設置在載置台之後，一面使稀釋Ar氣體以300mL/min(sccm)的流量流動，一面以60sec將處理容器內形成為133Pa(1Torr)的壓力而將Si晶圓升溫至290℃的成膜溫度，之後，在以300mL/min(sccm)的流量流通稀釋Ar氣體的情形下，直接以10sec期間將處理容器內形成為40Pa(0.3Torr)，以反覆2次步驟1至4的Sro膜成膜階段，接著反覆2次步驟5至8，接著反覆2次步驟1至4，接著反覆2次步驟5至8，接著進行1次步驟1至4，另外反覆2次步驟5至8的順序為1週期而反覆4次之後，將稀釋Ar氣體以300mL/min(sccm)的流量形成為將處理容器1的壓力控制機構形成為全開而進行排氣的狀態而流通30sec期間，之後將Si晶圓由處理容器搬出。此外此時O3 的濃度係與第1及第2Sr-Ti-O膜成膜時不同，為100g/m3 N。
經觀察所被取出的晶圓，確認出在上述經一體化之層上形成有第3Sr-Ti-O系膜，至第3Sr-Ti-O系膜的合計厚度為14nm。此外，經以XRF(螢光X線分析裝置)測定第3Sr-Ti-O系膜的組成，以原子數比表示的Sr/Ti比為0.7。
之後，將該Si晶圓裝入至退火爐，在600℃的N2 環境下退火120min。其中，在退火後，第3Sr-Ti-O系膜亦未結晶化，在閉塞經一體化之層的粒界的狀態下形成第1及第2Sr-Ti-O系膜。
關於如上所形成的Sr-Ti-O系膜，經測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為1.2nm、2×10-6 A/cm2 (at 1V)，比介電常數為44。
(實施例2)
在此，使用第1圖的成膜裝置，使用與實施例1相同的溫度條件、成膜原料、及氧化劑，形成Sr-Ti-O系膜。首先，針對第1Sr-Ti-O膜的成膜及退火，除了將O3 濃度設為100g/m3 N，將順序以反覆3次步驟1至4的SrO膜成膜階段、反覆2次步驟5至8的TiO膜成膜階段、反覆2次SrO膜成膜階段、反覆2次TiO膜成膜階段、反覆2次SrO膜成膜階段、反覆1次TiO膜成膜階段之順序為1週期而反覆7週期以外，係以與實施例1相同的條件來進行。藉此形成有厚度5nm之第1Sr-Ti-O膜。接著，針對第2Sr-Ti-O膜的成膜，除了將O3 濃度設為100g/m3 N，將順序形成為與上述第1Sr-Ti-O膜的成膜相同以外，係以與實施例1相同的條件來進行。其中，第2Sr-Ti-O膜的厚度為10nm，合計厚度15nm。之後，經以與實施例1相同的條件進行退火處理，確認出第1Sr-Ti-O系膜的結晶與第2Sr-Ti-O系膜的結晶在膜厚方向相連，形成為形成有在膜厚方向結晶化成一粒之較大的SrTiO3 結晶粒之經一體化的層。
關於如上所形成的Sr-Ti-O系膜，經測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為1.7nm、2.5×10-4 A/cm2 (at 1V)。
(實施例3)
在此，在第2Sr-Ti-O膜成膜時，除了將作為氧化劑的O3 濃度設為180g/m3 N，將第2Sr-Ti-O膜的成膜順序以反覆2次步驟1至4的SrO膜成膜階段，反覆2次步驟5至8的TiO膜成膜階段，反覆2次SrO膜成膜階段，反覆1次TiO膜成膜階段的順序為1週期而反覆22週期以外，係與實施例2相同地進行Sr-Ti-O系膜的成膜處理及退火處理。結果，獲得與實施例2相同厚度及相同結晶狀態的Sr-Ti-O系膜。
關於如上所形成的Sr-Ti-O系膜，經測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為1.5nm、3.0×10-6 A/cm2 (at 1V)，漏電流值低於實施例2。
(實施例4)
在此，與實施例3同樣地形成Sr-Ti-O系膜，在進行退火處理之後，以1nm的厚度形成未結晶化的TiO2 膜。此時的成膜條件係如以下所示。
使用與實施例3同樣的成膜裝置、溫度條件、成膜原料、氧化劑、及其濃度，反覆20次步驟5至8的TiO膜成膜階段。
關於如上所形成的Sr-Ti-O系膜，經測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為1.5nm、8.0×10-7 A/cm2 (at 1V)，確認出漏電流值比實施例3更為降低。
(實施例5)
在此，使用第1圖的成膜裝置，使用與實施例1相同的溫度條件、成膜原料、及氧化劑，將Sr-Ti-O系膜進行成膜。首先，針對第1Sr-Ti-O膜的成膜及退火，除了將O3 濃度設為180g/m3 N，將順序以反覆2次步驟1至4的SrO膜成膜階段，反覆2次步驟5至8的TiO膜成膜階段，反覆2次SrO膜成膜階段，反覆2次TiO膜成膜階段，反覆2次SrO膜成膜階段，反覆2次TiO膜成膜階段，反覆2次SrO膜成膜階段，反覆1次TiO膜成膜階段的順序為1週期而反覆7週期，且將退火時間設為10min以外，係以與實施例1相同的條件來進行。藉此形成厚度5nm的第1Sr-Ti-O膜且予以退火。接著針對第2Sr-Ti-O膜的成膜，係以與上述第1Sr-Ti-O膜相同的條件來進行。第2Sr-Ti-O膜的厚度為5nm，2層Sr-Ti-O膜合計厚度為10nm。之後以與上述第1Sr-Ti-O膜相同的條件進行退火處理，經測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為0.49nm、1.7×10-4 /cm2 (at 1V)，在第2Sr-Ti-O膜退火後若另外將在氧化性環境下屬於熱處理的硬化處理，以O2 濃度20%、溫度420℃進行處理時間10min，SiO2 容量換算膜厚(EOT)及漏電流(Jg)係分別為0.50nm、2.3×10-5 A/cm2 (at 1V)。
(實施例6)
在此，針對第1Sr-Ti-O膜的成膜及退火、第2Sr-Ti-O膜的成膜及退火與硬化處理，係以與實施例5相同的條件來進行。之後，以第3層而言，將Al2 O3 藉由以TMA(三甲基鋁)與O3 為原料的ALD法以1nm的厚度進行成膜。層積膜的合計厚度為11nm。之後，測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為0.52nm、1.7×10-6 A/cm2 (at 1V)。
(實施例7)
在此，針對第1Sr-Ti-O膜的成膜及退火、第2Sr-Ti-O膜的成膜及退火與硬化處理，係以與實施例5相同的條件來進行。之後，以第3層而言，藉由反覆18次步驟5至8的TiO膜成膜階段，以1nm的厚度將TiO進行成膜。層積膜的合計厚度為11nm。之後，測定SiO2 容量換算膜厚(EOT)及漏電流(Jg)的結果，分別為0.51nm、2×10-6 A/cm2 (at 1V)。
其中，本發明可為各種限定，而非限定於上述實施形態。
例如，在以上之成膜裝置中，係使用藉由起泡進行原料供給的處理氣體供給機構50，但是亦可使用如第6圖所示之使用氣化器進行原料供給的處理氣體供給機構50’來取代之。處理氣體供給機構50’係具有：使Sr原料在溶解在溶劑的狀態下予以貯留的Sr原料貯留部52’；使Ti原料在溶解在溶劑的狀態下予以貯留的Ti原料貯留部53’；供給氧化劑的氧化劑供給源54’；及使Sr原料及Ti原料氣化的氣化器101。由Sr原料貯留部52’至氣化器101係設有配管102，由Ti原料貯留部53’至氣化器101係設有配管103。由Sr原料貯留部52’及Ti原料貯留部53’，藉由壓送氣體或泵等將液體供給至氣化器101。在配管102設有作為流量控制器的液體質量流量控制器(LMFC)104及其前後的開閉閥105、106。此外，在配管103係設有液體質量流量控制器(LMFC)107及其前後的開閉閥108、109。在Sr原料貯留部52’、Ti原料貯留部53’係分別設有加熱器76’、77’。接著，貯留在Sr原料貯留部52’之已溶解在溶媒之狀態的Sr原料、及貯留在Ti原料貯留部53’之己溶解在溶媒之狀態的Ti原料係以該等加熱器76，、77’被加熱至預定溫度，藉由泵或氣體壓送等，以液體的狀態被供給至氣化器101。其中，雖未圖示，在流通Sr原料或Ti原料的配管亦設有加熱器。
在氣化器101係連接有到達淋洗頭40的前述配管51’。在氣化器101係連接有由供給Ar氣體等載體氣體的載體氣體供給源110延伸的配管111，將載體氣體供給至氣化器101，將在氣化器101內被加熱至例如100至200℃而氣化的Sr原料及Ti原料經由配管51’及淋洗頭40而導引至處理容器1內。在配管111係設有作為流量控制器的質量流量控制器(MFC)112及其前後的開閉閥113、114。由氧化劑供給源54’至配管51’係設有配管115，將氧化劑由配管115經由配管51’及淋洗頭40而導引至處理容器1內。在配管115係設有作為流量控制器的質量流量控制器(MFC)116及其前後的開閉閥117、118。氣體供給機構50’係另外具有供給用以稀釋處理容器1內之氣體之氬氣等稀釋氣體的稀釋氣體供給源55’。在該稀釋氣體供給源55’係設有至配管51’的配管119，將稀釋用氬氣由配管119經由配管51’及淋洗頭40而導引至處理容器1內。在配管119設有作為流量控制器的質量流量控制器(MFC)120及其前後的開閉閥121、122。
在使用氣體供給機構50’來進行Sr-Ti-O系膜之成膜時，除了上述步驟1之Sr原料供給及步驟5之Ti原料供給不同以外，基本上與上述順序相同地實施成膜處理。
在步驟1的Sr原料供給中，係在Sr原料貯留部52’中，使Sr原料溶解在辛烷、環己烷或甲苯等溶媒。此時的濃度係以0.05至1mol/L為佳。將其供給至已加熱至100至300℃之氣化器101而使其氣化。此時之來自稀釋氣體供給源55’的稀釋氣體，例如Ar氣體的流量為100至500mL/min(sccm)，來自載體氣體供給源110的載體氣體，例如Ar氣體的流量為100至500mL/min(sccm)左右。接著，以與上述起泡供給的情形相同程度的期間進行該工程。
在步驟5的Ti原料流中，係在Ti原料貯留部53’中，使Ti原料溶解在辛烷或環己烷或甲苯等溶媒，搬送至已加熱至100至200℃的氣化器101而使其氣化。此時的濃度最好為0.05至1mol/L。此時之來自稀釋氣體供給源55’的稀釋氣體，例如Ar氣體的流量為100至500mL/min(sccm)，來自載體氣體供給源110的載體氣體，例如Ar氣體的流量為100至500mL/min(sccm)左右。或者亦可將液體Ti原料本身搬送至經加熱的氣化器101而使其氣化。接著，將該工程進行與上述起泡供給的情形相同程度的期間。
此外，在上述實施形態中，係顯示以燈加熱將被處理基板加熱者作為成膜裝置，但是亦可為利用電阻加熱器來加熱者。此外，在上述實施形態中，係顯示使用半導體晶圓作為被處理基板的情形，但是並非侷限於半導體晶圓，亦可使用FPD用玻璃基板等其他基板。
此外，在上述實施形態中，係大多顯示在成膜中，將處理容器的壓力控制機構形成為全開而進行排氣之例，但是亦可使壓力控制機構作動而保持在13至266Pa之範圍內的所希望的壓力。此外，雖顯示在沖洗時形成為未流通氣體之完全吸引狀態之例，但是亦可在使100至1000mL/min(sccm)左右的惰性氣體、例如Ar氣體流通的狀態下將壓力控制機構形成為全開而進行排氣，或壓力保持在20至266Pa。
(產業上利用可能性)
本發明之Sr-Ti-O系膜係有效作為MIM構造之電容器中的電極。
1．．．處理容器
3．．．載置台
4．．．支持臂
5．．．頂料銷
6．．．支持構件
7．．．升降桿
8．．．插通孔
9．．．波紋管
10．．．致動器
11．．．夾持環構件
12．．．連結棒
13．．．區隔壁
14．．．彎曲部
15．．．惰性氣體沖洗室
16．．．接觸突起
17．．．第1氣體沖洗用間隙
18．．．第2氣體沖洗用間隙
19．．．氣體供給機構
20．．．氣體噴嘴
21．．．Ar氣體供給源
22．．．氣體配管
23．．．質量流量控制器
24．．．開閉閥
25．．．開閉閥
30．．．透過窗
31．．．加熱室
32．．．加熱燈
33．．．旋轉台
34．．．旋轉馬達
36．．．排氣口
37．．．排氣管
38．．．閘閥
39．．．搬入搬出口
40．．．淋洗頭
41．．．頭本體
41a．．．空間
42．．．氣體導入口
43．．．氣體噴射孔
44．．．擴散板
45．．．氣體分散孔
46．．．插裝加熱器
47．．．插裝加熱器
50．．．處理氣體供給機構
50’．．．處理氣體供給機構
51．．．配管
51’．．．配管
52．．．Sr原料貯留部
52’．．．Sr原料貯留部
53．．．Ti原料貯留部
53’．．．Ti原料貯留部
54．．．氧化劑供給源
54’．．．氧化劑供給源
55．．．稀釋氣體供給源
55’．．．稀釋氣體供給源
56．．．配管
57．．．配管
58．．．配管
60．．．質量流量控制器(MFC)
61．．．開閉閥
62．．．開閉閥
63．．．質量流量控制器(MFC)
64．．．開閉閥
65．．．開閉閥
66．．．載體氣體供給源
67．．．配管
68．．．質量流量控制器(MFC)
69．．．開閉閥
70．．．開閉閥
71．．．載體氣體供給源
72．．．配管
73．．．質量流量控制器(MFC)
74．．．開閉閥
75．．．開閉閥
76．．．加熱器
76’．．．加熱器
77．．．加熱器
77’．．．加熱器
81．．．清淨氣體導入部
82．．．配管
83．．．遠距離電漿發生部
90．．．製程控制器
91．．．使用者介面
92．．．記憶部
100．．．成膜裝置
101．．．氣化器
102．．．配管
103．．．配管
104．．．液體質量流量控制器(LMFC)
105．．．開閉閥
106．．．開閉閥
107．．．液體質量流量控制器(LMFC)
108．．．開閉閥
109．．．開閉閥
110．．．載體氣體供給源
111．．．配管
112．．．質量流量控制器(MFC)
113．．．開閉閥
114．．．開閉閥
115．．．配管
116．．．質量流量控制器(MFC)
117．．．開閉閥
118．．．開閉閥
119．．．配管
120．．．質量流量控制器(MFC)
121．．．開閉閥
122．．．開閉閥
201．．．Si基板
202．．．Ru膜
203．．．第1Sr-Ti-O膜
204‧‧‧第2Sr-Ti-O膜
205‧‧‧SrTiO3 結晶粒
206‧‧‧經一體化的層
207‧‧‧第3Sr-Ti-O膜
W‧‧‧半導體晶圓
第1圖係顯示可用在實施本發明之Sr-Ti-O系膜之成膜方法之成膜裝置的概略構成的剖面圖。
第2圖係用以說明本發明之成膜方法的工程剖面圖。
第3圖係顯示以本發明之成膜方法所得之Sr-Ti-O系膜的掃描型電子顯微鏡照片。
第4圖係顯示本發明之成膜方法之成膜順序圖。
第5圖係顯示Sr-Ti-O系膜中以原子數比的Sr/Ti比、及退火後藉由XRD所得之SrTiO3 結晶之(110)峰值高度的關係圖。
第6圖係顯示處理氣體供給機構之其他例圖。
201．．．Si基板
202．．．Ru膜
203．．．第1Sr-Ti-O膜
204．．．第2Sr-Ti-O膜
205．．．SrTiO結晶粒
206．．．經一體化的層
207．．．第3Sr-Ti-O膜

Claims (5)

  1. 一種Sr-Ti-O系膜之成膜方法，其特徵為包含有：在處理容器內配置形成有Ru膜的基板，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在Ru膜上形成厚度10nm以下的第1Sr-Ti-O系膜；將前述第1Sr-Ti-O系膜進行退火而使其結晶化；在形成前述第1Sr-Ti-O系膜後，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在其上形成第2Sr-Ti-O系膜；及將前述第2Sr-Ti-O系膜進行退火而使其結晶化，另外包含有：在將前述第2Sr-Ti-O系膜進行退火之後，形成實質上未結晶化的第3Sr-Ti-O系膜，前述第3Sr-Ti-O系膜係以使膜中之Sr與Ti的比率Sr/Ti以原子數比小於1的方式進行成膜。
  2. 一種Sr-Ti-O系膜之成膜方法，其特徵為包含有：在處理容器內配置形成有Ru膜的基板，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在Ru膜上形成厚度10nm以下的第1Sr-Ti-O系膜；將前述第1Sr-Ti-O系膜進行退火而使其結晶化；在形成前述第1Sr-Ti-O系膜後，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在其上形成第2Sr-Ti-O系膜；及 將前述第2Sr-Ti-O系膜進行退火而使其結晶化，在使前述第2Sr-Ti-O系膜進行退火而使其結晶化之後，在氧化性環境下進行用以在膜中導入氧的硬化處理。
  3. 如申請專利範圍第2項之Sr-Ti-O系膜之成膜方法，其中，前述硬化處理係在350至500℃的溫度範圍進行。
  4. 一種Sr-Ti-O系膜之成膜方法，其特徵為包含有：在處理容器內配置形成有Ru膜的基板，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在Ru膜上形成厚度10nm以下的第1Sr-Ti-O系膜；將前述第1Sr-Ti-O系膜進行退火而使其結晶化；在形成前述第1Sr-Ti-O系膜後，將氣體狀的Ti原料、氣體狀的Sr原料、及氣體狀的氧化劑導入至前述處理容器內而在其上形成第2Sr-Ti-O系膜；及將前述第2Sr-Ti-O系膜進行退火而使其結晶化，在將前述第1Sr-Ti-O系膜及/或前述第2Sr-Ti-O系膜進行成膜時，進行複數次：SrO膜成膜階段，具有：將氣體狀的Sr原料導入至前述處理容器內而使Sr吸附在基板上；將氣體狀的氧化劑導入至前述處理容器內而使Sr氧化；以及在該等之後，將處理容器內進行沖洗；及TiO膜成膜階段，具有：將氣體狀的Ti原料導入至前述處理容器內而使Ti吸附在基板上；將氣體狀的氧化劑 導入至前述處理容器內而使Ti膜氧化；及在該等之後，將處理容器內進行沖洗。
  5. 如申請專利範圍第4項之Sr-Ti-O系膜之成膜方法，其中，將前述SrO膜成膜階段與前述TiO膜成膜階段，包含持續進行複數次前述SrO膜成膜階段彼此及/或前述TiO膜成膜階段彼此的順序而進行複數次。
TW098105287A 2008-02-19 2009-02-19 Sr-Ti-O film forming method and memory medium TWI453824B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008037564 2008-02-19

Publications (2)

Publication Number Publication Date
TW201001545A TW201001545A (en) 2010-01-01
TWI453824B true TWI453824B (zh) 2014-09-21

Family

ID=40985499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105287A TWI453824B (zh) 2008-02-19 2009-02-19 Sr-Ti-O film forming method and memory medium

Country Status (6)

Country Link
US (1) US20110036288A1 (zh)
JP (1) JPWO2009104621A1 (zh)
KR (2) KR101211821B1 (zh)
CN (1) CN102089871A (zh)
TW (1) TWI453824B (zh)
WO (1) WO2009104621A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343839B2 (en) 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243177A (ja) * 1998-02-25 1999-09-07 Nec Corp 半導体装置及びその製造方法
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP2004023041A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229472A (ja) * 1989-03-02 1990-09-12 Seiko Epson Corp 強誘電体記憶装置
JPH05347391A (ja) * 1992-06-16 1993-12-27 Seiko Epson Corp 強誘電体記憶装置
KR100421036B1 (ko) * 2001-03-13 2004-03-03 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
JP3670628B2 (ja) * 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法
US8945675B2 (en) * 2008-05-29 2015-02-03 Asm International N.V. Methods for forming conductive titanium oxide thin films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243177A (ja) * 1998-02-25 1999-09-07 Nec Corp 半導体装置及びその製造方法
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP2004023041A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2009104621A1 (ja) 2009-08-27
TW201001545A (en) 2010-01-01
KR101211821B1 (ko) 2012-12-12
KR101197817B1 (ko) 2012-11-05
KR20100115376A (ko) 2010-10-27
US20110036288A1 (en) 2011-02-17
CN102089871A (zh) 2011-06-08
KR20120082464A (ko) 2012-07-23
JPWO2009104621A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5207962B2 (ja) ルテニウム膜の成膜方法
US20110003482A1 (en) Method of manufacturing semiconductor device and substrate processing system
TWI492301B (zh) Sr-Ti-O film forming method
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
JP5248025B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP5751754B2 (ja) 成膜方法および記憶媒体
JP2004079687A (ja) キャパシタ構造、成膜方法及び成膜装置
JP5095230B2 (ja) ＳｒＴｉＯ３膜の成膜方法およびコンピュータ読取可能な記憶媒体
TWI453824B (zh) Sr-Ti-O film forming method and memory medium
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
JP2004530294A (ja) 薄膜形成方法および薄膜形成装置
JP2010225989A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees