CN112928063B - 互连结构及其制备方法 - Google Patents

互连结构及其制备方法 Download PDF

Info

Publication number
CN112928063B
CN112928063B CN201911244975.8A CN201911244975A CN112928063B CN 112928063 B CN112928063 B CN 112928063B CN 201911244975 A CN201911244975 A CN 201911244975A CN 112928063 B CN112928063 B CN 112928063B
Authority
CN
China
Prior art keywords
layer
barrier layer
interconnection
forming
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911244975.8A
Other languages
English (en)
Other versions
CN112928063A (zh
Inventor
韦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911244975.8A priority Critical patent/CN112928063B/zh
Publication of CN112928063A publication Critical patent/CN112928063A/zh
Application granted granted Critical
Publication of CN112928063B publication Critical patent/CN112928063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种互连结构及其制备方法；包括如下步骤：提供介质层；于介质层内形成互连通孔；于互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对阻挡层表面进行预处理；于阻挡层的表面形成浸润层；于浸润层的表面形成成核层；于互连通孔内形成导电层，以形成互连结构。上述互连结构的制备方法中，在形成浸润层之前先使用氢等离子体对阻挡层表面进行预处理，可以去除阻挡层表面自然形成的氧化层，可以有效促进浸润层及成核层成核，减少成核时间；可以有效避免成核层的剥落；可以有效降低接触电阻，提高产品的良率。

Description

互连结构及其制备方法
技术领域
本申请涉及半导体器件制造技术领域，特别是涉及一种互连结构及其制备方法。
背景技术
钨(W)具有低的电阻率、抗电子迁移能力强、熔点高等优点，且使用化学气相沉积(CVD)工艺沉积的薄膜具有很好的填洞能力，故钨在集成电路中广泛用于互连结构(Contact或Via)，用于金属互连。
目前钨化学气相沉积工艺主要由六氟化钨(WF6)与氢气(H2)或硅烷(SiH4)反应形成钨薄膜，导致钨薄膜中存在氟(F)的残留，氟的存在一方面会增加电阻，另一方面，在后续处理的过程中，氟会扩散至用于形成互连结构的介质层的界面上进一步腐蚀，使得器件产生漏电、击穿电压(Break Voltage)异常甚至导致器件损坏。现有的一个解决方案为在沉积钨薄膜之前，先沉积阻挡层/粘附层氮化钛层(TiN)，氮化钛层一方面可以阻挡氟对介质层的侵蚀，另一方面也可以防止形成的钨剥落。但氮化钛层表面易氧化形成氧化层，氮化钛层表面氧化层的出现会导致如下问题：第一，抑制钨成核，造成成核速率不一致，容易在形成的互连结构内形成空洞(Void)；第二造成钨薄膜粘附性下降，容易造成钨薄膜剥落，造成产品良率的下降；第三，增加接触电阻，造成电阻电容时间信号的延迟。
发明内容
基于此，有必要针对采用现有技术形成互连结构存在上述问题，提供一种互连结构及其制备方法。
为了实现上述目的，一方面，本发明提供了一种互连结构的制备方法，包括如下步骤：
提供介质层；
于所述介质层内形成互连通孔；
于所述互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对所述阻挡层表面进行预处理；
于所述阻挡层的表面形成浸润层；
于所述浸润层的表面形成成核层；
于所述互连通孔内形成导电层，以形成互连结构。
上述互连结构的制备方法中，在形成浸润层之前先使用氢等离子体对阻挡层表面进行预处理，可以去除阻挡层表面自然形成的氧化层，可以有效促进浸润层及成核层成核，减少成核时间；可以有效避免成核层的剥落；可以有效降低接触电阻，提高产品的良率。
在其中一个实施例中，所述预处理的过程中，产生所述氢等离子体的氢气的流量为500sccm～5000sccm，预处理的时间为10s～60s；预处理的压力为2torr～60torr，预处理的温度为200℃～500℃。
在其中一个实施例中，所述预处理之后还包括如下步骤：对预处理之后的所述阻挡层进行吹扫；对预处理之后的所述阻挡层进行吹扫的时间为1s～5s。
在其中一个实施例中，所述阻挡层的表面形成所述浸润层包括如下步骤：
向所述阻挡层的表面同时提供氢等离子体及还原气体，以对所述阻挡层的表面进行浸润；
向浸润后的所述阻挡层的表面提供反应前驱体，以于所述阻挡层的表面形成所述浸润层。
在其中一个实施例中，向所述阻挡层的表面提供所述氢等离子体的时间小于或等于向所述阻挡层的表面提供所述还原气体的时间；对所述阻挡层的表面进行浸润的时间为5s～10s；向浸润后的所述阻挡层的表面提供所述反应前驱体的时间为0.2s～5s。
在其中一个实施例中，对所述阻挡层的表面进行浸润之后还包括如下步骤：对浸润后的所述阻挡层的表面进行吹扫，对浸润后的所述阻挡层的表面进行吹扫的时间为1s～5s；形成所述浸润层之后还包括如下步骤：对所述浸润层的表面进行吹扫；对所述浸润层的表面进行吹扫的时间为1s～10s。
在其中一个实施例中，于所述浸润层的表面形成所述成核层包括如下步骤：于所述浸润层的表面执行多个成核生长周期，各所述成核生长周期均包括如下步骤：
向所述互连通孔内同时提供氢等离子体及还原性气体；
向所述互连通孔内提供反应前驱体。
上述互连结构的制备方法中，执行多个成核生长周期以形成成核层，可以提高成核速率，减小成核时间。
在其中一个实施例中，于所述浸润层的表面执行的所述成核生长周期的周期数为2个～16个；各所述成核生长周期内，向所述互连通孔内同时提供所述氢等离子体及所述还原性气体的时间为1s～5s，且向所述互连通孔内提供所述氢等离子体的时间小于或等于向所述互连通孔内提供所述还原性气体的时间；向所述互连通孔内提供所述反应前驱体的时间为0.2s～5s；形成所述氢等离子体的氢气的流量为500sccm～5000sccm，所述还原性气体的流量为100sccm～600sccm，所述反应前驱体的流量为100sccm～500sccm；成核生长的压力为20torr～60torr，成核生长的温度为200℃～500℃；所述还原性气体及所述反应前躯体的载气为氩气。
在其中一个实施例中，各所述成核生长周期内，向所述互连通孔内同时提供所述氢等离子体及所述还原性气体之后，且向所述互连通孔内提供所述反应前驱体之前还包括如下步骤：对所述互连通孔进行第一次吹扫，所述第一次吹扫的时间为1s～10s；向所述互连通孔内提供所述反应前驱体之后还包括如下步骤：对所述互连通孔进行第二次吹扫；所述第二次吹扫的时间为1s～10s。
在其中一个实施例中，于所述互连结构内形成所述导电层包括如下步骤：以脉冲的方式向所述成核层的表面同时提供氢等离子体及反应前驱体，以于所述互连通孔内形成所述导电层。
上述互连结构的制备方法中，以脉冲的方式向所述成核层的表面同时提供氢等离子体及反应前驱体形成所述导电层，可以有效降低所述导电层内氟的浓度，同时，可以提高所述导电层的填孔能力，避免导电层内形成空洞。
在其中一个实施例中，形成所述导电层的过程中，各所述脉冲的时间为0.2s～20s，相邻所述脉冲的时间间隔为1s～10s；形成所述氢等离子体的氢气的流量为500sccm～5000sccm，所述反应前驱体的流量为100sccm～500sccm；形成所述导电层的压力为20torr～60torr，形成所述导电层的温度为200℃～500℃；所述反应前躯体的载气为氩气。
本发明还提供一种互连结构，所述互连结构采用上述任一种互连结构的制备方法制备而得到。
附图说明
图1为本发明一个实施例中互连结构的制备方法的流程图；
图2为本发明一个实施例中互连结构的制备方法中预处理、形成浸润层及形成成核层各阶段中氢等离子体、还原性气体及反应前驱体的时序图；
图3为本发明一个实施例中互连结构的制备方法中形成导电层过程中还原性气体及反应前驱体的时序图；
图4至图10为本发明一个实施例中互连结构的制备方法中各步骤所得结构的截面结构示意图。
附图标记说明：
10 介质层
11 导电结构
12 互连通孔
13 阻挡层
14 氧化层
15 浸润层
16 成核层
17 导电层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1至图3所示，本发明一种互连结构的制备方法，包括以下步骤：
S11：提供介质层；
S12：于介质层内形成互连通孔；
S13：于互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对阻挡层表面进行预处理；
S14：于阻挡层的表面形成浸润层；
S15：于浸润层的表面形成成核层；
S16：于互连通孔内形成导电层，以形成互连结构。
上述互连结构的制备方法中，在形成浸润层之前先使用氢等离子体对阻挡层表面进行预处理，可以去除阻挡层表面自然形成的氧化层，可以有效促进浸润层及成核层成核，减少成核时间；可以有效避免成核层的剥落；可以有效降低接触电阻，提高产品的良率。
在一个示例中，步骤S11中的介质层10可以包括氧化硅层、氮化硅层或氮氧化硅层等等，优选地，本实施例中，介质层10为氧化硅层。
在一个可选的示例中，如图4所示，介质层10位于一衬底(未示出)上，衬底上形成有导电结构11，介质层10位于导电结构11上。导电结构11可以包括导线结构、焊盘结构或互连结构等等。导电结构11可以包括铜导电结构。
在一个示例中，步骤S12中，可以采用光刻刻蚀工艺对介质层10进行刻蚀以形成互连通孔12。互连通孔12沿厚度方向贯穿介质层10，以暴露出导电结构11的上表面，如图5所示。
在一个示例中，步骤S13中，可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等于互连通孔12的侧壁及互连通孔12的底部形成阻挡层13。阻挡层13可以仅覆盖互连通孔12的侧壁及互连通孔12的底部，阻挡层13还可以覆盖介质层10的上表面，如图6所示。
在一个示例中，阻挡层13可以包括但不仅限于氮化钛层。
在一个示例中，阻挡层13的表面可以自然形成有氧化层14，氧化层14可以包括氧化钛层。
在一个示例中，步骤S13中，使用氢等离子体对阻挡层13进行预处理，以去除氧化层14；去除氧化层14后所得结构的截面结构示意图如图7所示。在形成浸润层15之前先使用氢等离子体对阻挡层13进行预处理，可以去除阻挡层14表面自然形成的氧化层13，可以有效促进浸润层15及成核层16成核，减少成核时间；可以有效避免成核层16的剥落；可以有效降低接触电阻，提高产品的良率。
在一个示例中，预处理的过程中，产生氢等离子体的氢气的流量为500sccm(标准毫升每分钟)～5000sccm，譬如，可以为500sccm、1000sccm、2000sccm、3000sccm、4000sccm或500sccm等等；预处理的时间为10s(秒)～60s，譬如，可以为10s、20s、30s、40s、50s或60s等等；预处理的压力为2torr(托)～60torr，譬如，可以为2torr、10torr、20torr、30torr、40torr、50torr或60torr等等；预处理的温度为200℃(摄氏度)～500℃，譬如，可以为200℃、300℃、400℃或500℃等等。
在一个示例中，步骤S13中，可以将阻挡层13置于一处理腔室内对阻挡层13表面使用氢等离子体进行预处理。后续步骤S14～步骤S16的所有步骤均可以置于处理腔室内执行。
在一个示例中，预处理之后还包括如下步骤：对预处理之后的阻挡层13进行吹扫；对预处理之后的阻挡层13进行吹扫的时间为1s～5s，譬如，可以为1s、2s、3s、4s或5s等等。具体的，可以使用氢等离子体或氢气对阻挡层13的表面进行吹扫。
在一个示例中，步骤S14中，于阻挡层13的表面形成浸润层15包括如下步骤：
S141：向阻挡层13的表面同时提供氢等离子体及还原气体，以对阻挡层13的表面进行浸润；
S142：向浸润后的阻挡层13的表面提供反应前驱体，以于阻挡层13的表面形成浸润层15，如图8所示。
在一个示例中，步骤S141中，向阻挡层13的表面提供氢等离子体的时间小于或等于向阻挡层13的表面提供还原气体的时间；对阻挡层13的表面进行浸润的时间为5s～10s，譬如，可以为5s、6s、7s、8s、9s或10s等等。步骤S152中，向浸润后的阻挡层13的表面提供反应前驱体的时间为0.2s～5s，譬如，0.2s、1s、2s、3s、4s或5s等等。
在一个示例中，对阻挡层13的表面进行浸润之后还包括如下步骤：对浸润后的阻挡层13的表面进行吹扫，对浸润后的阻挡层13的表面进行吹扫的时间为1s～5s，譬如，1s、2s、3s、4s或5s。形成浸润层15之后还包括如下步骤：对浸润层15的表面进行吹扫；对浸润层15的表面进行吹扫的时间为1s～10s，譬如，1s、5s或10s等等。
在一个示例中，步骤S15中，于浸润层15的表面形成成核层16包括如下步骤：于浸润层15的表面执行多个成核生长周期，各成核生长周期均包括如下步骤：
向互连通孔12内同时提供氢等离子体及还原性气体；
向互连通孔12内提供反应前驱体。
形成成核层16后所得结构的截面结构示意图如图9所示；上述互连结构的制备方法中，执行多个成核生长周期以形成成核层16，可以提高成核速率，减小成核时间。
在一个示例中，于浸润层15的表面执行的成核生长周期的周期数为2个～16个，譬如，2个、5个、10个或16个等等；各成核生长周期内，向互连通孔12内同时提供氢等离子体及还原性气体的时间为1s～5s(譬如，1s、2s、3s、4s或5s等等)，且向互连通孔12内提供氢等离子体的时间小于或等于向互连通孔12内提供还原性气体的时间；向互连通孔12内提供反应前驱体的时间为0.2s～5s，譬如，0.2s、1s、2s、3s、4s或5s；形成氢等离子体的氢气的流量为500sccm～5000sccm，譬如，500sccm、1000sccm、2000sccm、3000sccm、4000sccm或5000sccm；还原性气体的流量为100sccm～600sccm，譬如，100sccm、200sccm、300sccm、400sccm、500sccm或600sccm；反应前驱体的流量为100sccm～500sccm，平日，100sccm、200sccm、300sccm、400sccm或500sccm；成核生长的压力为20torr～60torr，譬如，20torr、30torr、40torr、50torr或60torr；成核生长的温度为200℃～500℃，譬如，200℃、300℃、400℃或500℃；还原性气体及反应前躯体的载气为氩气。
在一个示例中，各成核生长周期内，向互连通孔12内同时提供氢等离子体及还原性气体之后，且向互连通孔12内提供反应前驱体之前还包括如下步骤：对互连通孔12进行第一次吹扫，第一次吹扫的时间为1s～10s，譬如，1s、5s或10s；向互连通孔12内提供反应前驱体之后还包括如下步骤：对互连通孔12进行第二次吹扫；第二次吹扫的时间为1s～10s，譬如，1s、5s或10s。
在一个示例中，在步骤S16中，于互连通孔12内形成导电层17包括如下步骤：以脉冲的方式向成核层16的表面同时提供氢等离子体及反应前驱体，以于互连通孔12内形成导电层17，如图10所示。
上述互连结构的制备方法中，以脉冲的方式向成核层16的表面同时提供氢等离子体及反应前驱体形成导电层17，可以有效降低导电层17内氟的浓度，同时，可以提高导电层17的填孔能力，避免导电层17内形成空洞。
在一个示例中，形成导电层17的过程中，各脉冲的时间为0.2s～20s，譬如，0.2s、5s、10s、15s或20s等等；相邻脉冲的时间间隔为1s～10s，譬如，1s、5s或10s等等；形成氢等离子体的氢气的流量为500sccm～5000sccm，譬如，500sccm、1000sccm、2000sccm、3000sccm、4000sccm或5000sccm等等；反应前驱体的流量为100sccm～500sccm，譬如，100sccm、200sccm、300sccm、400sccm或500sccm；形成导电层17的压力为20torr～60torr，譬如，20torr、30torr、40torr、50torr或60torr；形成导电层17的温度为200℃～500℃，譬如，200℃、300℃、400℃或500℃；反应前躯体的载气为氩气。
在上述示例中，还原气体可以包括硅烷或硼乙烷(B2H6)，反应前驱体可以包括六氟化钨。
在另一个实施例中，本发明还提供一种互连结构，互连结构采用上述互连结构的制备方法而得到。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种互连结构的制备方法，其特征在于，包括如下步骤：
提供介质层；
于所述介质层内形成互连通孔；
于所述互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对所述阻挡层表面进行预处理；
于所述阻挡层的表面形成浸润层，包括：向所述阻挡层的表面同时提供氢等离子体及还原气体，以对所述阻挡层的表面进行浸润；向浸润后的所述阻挡层的表面提供反应前驱体，以于所述阻挡层的表面形成所述浸润层；
于所述浸润层的表面形成成核层；
于所述互连通孔内形成导电层，以形成互连结构。
2.根据权利要求1所述的互连结构的制备方法，其特征在于，所述预处理的过程中，产生所述氢等离子体的氢气的流量为500sccm~5000sccm，预处理的时间为10s~60s；预处理的压力为2torr~60torr，预处理的温度为200℃~500℃。
3.根据权利要求2所述的互连结构的制备方法，其特征在于，所述预处理之后还包括如下步骤：对预处理之后的所述阻挡层进行吹扫；对预处理之后的所述阻挡层进行吹扫的时间为1s~5s。
4.根据权利要求1所述的互连结构的制备方法，其特征在于，向所述阻挡层的表面提供所述氢等离子体的时间小于或等于向所述阻挡层的表面提供所述还原气体的时间；对所述阻挡层的表面进行浸润的时间为5s~10s；向浸润后的所述阻挡层的表面提供所述反应前驱体的时间为0.2s~5s。
5.根据权利要求1或4所述的互连结构的制备方法，其特征在于，对所述阻挡层的表面进行浸润之后还包括如下步骤：对浸润后的所述阻挡层的表面进行吹扫，对浸润后的所述阻挡层的表面进行吹扫的时间为1s~5s；形成所述浸润层之后还包括如下步骤：对所述浸润层的表面进行吹扫；对所述浸润层的表面进行吹扫的时间为1s~10s。
6.根据权利要求1所述的互连结构的制备方法，其特征在于，于所述浸润层的表面形成所述成核层包括如下步骤：于所述浸润层的表面执行多个成核生长周期，各所述成核生长周期均包括如下步骤：
向所述互连通孔内同时提供氢等离子体及还原性气体；
向所述互连通孔内提供反应前驱体。
7.根据权利要求6所述的互连结构的制备方法，其特征在于，于所述浸润层的表面执行的所述成核生长周期的周期数为2个~16个；各所述成核生长周期内，向所述互连通孔内同时提供所述氢等离子体及所述还原性气体的时间为1s~5s，且向所述互连通孔内提供所述氢等离子体的时间小于或等于向所述互连通孔内提供所述还原性气体的时间；向所述互连通孔内提供所述反应前驱体的时间为0.2s~5s；形成所述氢等离子体的氢气的流量为500sccm~5000sccm，所述还原性气体的流量为100sccm~600sccm，所述反应前驱体的流量为100sccm~500sccm；成核生长的压力为20torr~60torr，成核生长的温度为200℃~500℃；所述还原性气体及所述反应前驱体的载气为氩气。
8.根据权利要求6或7所述的互连结构的制备方法，其特征在于，各所述成核生长周期内，向所述互连通孔内同时提供所述氢等离子体及所述还原性气体之后，且向所述互连通孔内提供所述反应前驱体之前还包括如下步骤：对所述互连通孔进行第一次吹扫，所述第一次吹扫的时间为1s~10s；向所述互连通孔内提供所述反应前驱体之后还包括如下步骤：对所述互连通孔进行第二次吹扫；所述第二次吹扫的时间为1s~10s。
9.根据权利要求1所述的互连结构的制备方法，其特征在于，于所述互连结构内形成所述导电层包括如下步骤：以脉冲的方式向所述成核层的表面同时提供氢等离子体及反应前驱体，以于所述互连通孔内形成所述导电层。
10.根据权利要求9所述的互连结构的制备方法，其特征在于，形成所述导电层的过程中，各所述脉冲的时间为0.2s~20s，相邻所述脉冲的时间间隔为1s~10s；形成所述氢等离子体的氢气的流量为500sccm~5000sccm，所述反应前驱体的流量为100sccm~500sccm；形成所述导电层的压力为20torr~60torr，形成所述导电层的温度为200℃~500℃；所述反应前驱体的载气为氩气。
11.一种互连结构，其特征在于，所述互连结构采用如权利要求1至10中任一项所述的互连结构的制备方法制备而得到。
CN201911244975.8A 2019-12-06 2019-12-06 互连结构及其制备方法 Active CN112928063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911244975.8A CN112928063B (zh) 2019-12-06 2019-12-06 互连结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911244975.8A CN112928063B (zh) 2019-12-06 2019-12-06 互连结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112928063A CN112928063A (zh) 2021-06-08
CN112928063B true CN112928063B (zh) 2023-05-23

Family

ID=76162035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911244975.8A Active CN112928063B (zh) 2019-12-06 2019-12-06 互连结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112928063B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN106910709A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613818B2 (en) * 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN106910709A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN112928063A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
JP4674061B2 (ja) 薄膜形成方法
US7157798B1 (en) Selective refractory metal and nitride capping
US8278216B1 (en) Selective capping of copper
US20050124154A1 (en) Method of forming copper interconnections for semiconductor integrated circuits on a substrate
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
US20160300758A1 (en) Method for forming cobalt barrier layer and metal interconnection process
CN112928063B (zh) 互连结构及其制备方法
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
US7790590B2 (en) Selective W-CVD method and method for forming multi-layered Cu electrical interconnection
JP7471286B2 (ja) ライナーレス連続アモルファス金属膜
JP2002026017A (ja) 半導体素子の金属配線形成方法
JP2002356775A (ja) ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法
JP2004179605A (ja) アルミニウム金属配線形成方法
KR20120012319A (ko) 원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법
US6812144B2 (en) Method for forming metal wiring in a semiconductor device
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
CN103021935A (zh) 局部空气隙的形成方法
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
US20230274932A1 (en) Selective inhibition for selective metal deposition
US6509268B1 (en) Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics
KR100640956B1 (ko) 확산 방지막의 형성방법
KR101098275B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant