JP3651638B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3651638B2 JP3651638B2 JP17532497A JP17532497A JP3651638B2 JP 3651638 B2 JP3651638 B2 JP 3651638B2 JP 17532497 A JP17532497 A JP 17532497A JP 17532497 A JP17532497 A JP 17532497A JP 3651638 B2 JP3651638 B2 JP 3651638B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- polysilicon
- wiring layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体製造方法に関するもので、特に下層膜からのハレーションによるヒューズ配線層の線幅の細りを有効に防ぐことを目的とする。
【０００２】
【従来技術】
ある種の半導体装置では、第１のポリシリコン膜と、この膜上に形成された酸化シリコン膜と、これらの膜の側壁を覆うスペーサとから成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜、酸化シリコン膜、窒化シリコン膜及びBPSG膜が順次積層され、最後に、最上層のBPSG膜上にフォトリソグラフィーの手法を用いてヒューズ配線層を形成される。
【０００３】
すなわち、まず、図３の（Ａ）に示すように、シリコン半導体基板201 の上に厚さ1000〜2000Åのポリシリコン膜202'、厚さ3000〜4000Åの酸化膜203'が形成される。次に、図３の（Ｂ）に示すように、ポリシリコン膜202'と酸化膜203'に対してシリコン基板201 が露出するまでエッチングが行われ、５μｍ〜10μｍの幅の第１のポリシリコン膜202 と酸化膜203 とが形成される。次に、第１のポリシリコン膜202 と酸化膜203 の側壁とこの側壁に隣接するシリコン基板201 の表面とを覆うようにスペーサ204 が形成される。
【０００４】
次に、厚さ500 Å〜1000Åのポリシリコン膜205'が全面に形成され、引き続き、図３の（Ｃ）に示すように、上記エッチングにより露出されたシリコン基板201 の表面と、スペーサ204 と、酸化膜203 の端部の上だけに第２のポリシリコン膜205 が形成されるように、ポリシリコン膜205'の他の部分がエッチングによって除去される。続いて、素子の全面に酸化膜206 と窒化膜208 とが順次形成される。続いて、図３の（Ｄ）に示すように、窒化膜208 の全面に厚手のＢＰＳＧ膜109 が形成されたのち、このＢＰＳＧ膜209 の全面に第１配線層 (ヒューズ配線層を形成するためのTiW 層210 ’が形成される。
【０００５】
引き続き、第１の配線層形成用のTiW 層210 ’上にフォトレジストが塗布されたのち、フォトマスクを通しての選択的な露光と現像とにより、実線で示すような未露光のフォトレジストＲが形成される。この未露光のフォトレジストＲを用いて最上層のTiW 層210 ’がエッチングされ、第１の配線層201 が形成される。
【０００６】
【発明が解決しようとする課題】
上記ヒューズ配線層210 の形成に使用するフォトレジストＲを形成するための露光の際に、図３の（Ｄ）に示すように、ＢＰＳＧ膜209 とTiW 層210 ’の段差の部分で反射光ｒが発生する。この反射光ｒは、フォトレジストの直下に形成されるはずの遮光箇所に入射し、本来未感光の状態で保たれるはずの遮光箇所が感光してしまう。この結果、実線で示すフォトレジストＲの横幅が、点線で示す本来の横幅の０％〜５０％以下の値になってしまう。このようにフォトレジストＲをマスクとして作成した第１配線層210 の横幅も、当然に細くなり、極端な場合には断線に到るという問題がある。
【０００７】
【課題を解決するための手段】
上述した従来技術の課題を解決するための本発明に係わる半導体装置の製造方法は、第１のポリシリコン膜(102) , この膜上に形成された酸化シリコン膜(103) 及びこれらの膜の側壁を覆うスペーサ(104) から成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜(105) , 酸化シリコン膜(106) , 第３のポリシリコン膜(107) , 窒化シリコン膜(108) , BPSG膜(109) 及びヒューズ配線層(110) を順次形成することと、前記第３のポリシリコン膜(107) の一部をエッチング除去することなどにより前記スペーサ(104) の間にのみ形成することを特徴とする。この結果、BPSG膜(109) の平坦度が改良され、この上に形成されるヒューズ配線層(110) に対する下層膜からのハレーションによる線幅の細りが軽減される。
【０００８】
【実施例】
まず、図１の（Ａ）に示すように、シリコン基板101 の上に厚さ1000Å〜2000Åのポリシリコン膜102'と厚さ3000Å〜4000Åの酸化膜103'とを順次形成する。次に、図１の（Ｂ）に示すように、上記ポリシリコン膜102'と酸化膜103'をシリコン基板101 が露出するまでエッチングすることにより５μｍ〜10μｍの幅の第１のポリシリコン膜102 と酸化シリコン膜103 との積層構造を形成する。この第１のポリシリコン膜102 と酸化膜103 の積層構造の側壁とこの側壁に隣接するシリコン基板101 の表面を覆うようにスペーサ104 を形成する。
【０００９】
続いて、図１の（Ｂ）に示すように、厚さ500 Å〜1000Åのポリシリコン膜105 ’を全面に形成した後、上記エッチングにより露出された半導体基板101 の表面、スペーサ104 及び酸化膜103 の端部の上だけに、図１の（Ｃ）に示すような第２のポリシリコン膜105 が形成されるように、他の部分をエッチングによって除去する。続いて、素子の全面に酸化膜106 を形成し、更にこの酸化膜106 の全面にポリシリコン膜107 ’を形成する。
【００１０】
次に、図１の（Ｄ）に示すように、最上層のポリシリコン膜107 ’をエッチングすることにより、スペーサ104 間にわたって形成された第３のポリシリコン層107 を形成する。続いて、素子の全面に窒化膜108 を形成する。引き続き、図２の（Ａ）に示すように、窒化膜108 の全面に厚手のＢＰＳＧ膜109 を形成したのち、このＢＰＳＧ膜109 の全面に第１配線層（ヒューズ配線層）形成用のTiW 層110 ’を形成する。
【００１１】
こののち、第１の配線層形成用のTiW 層110 ’上にフォトレジストを塗布し、フォトマスクを通して選択的に露光し、現像することにより、実線で示すような未露光のレジストＲを形成する。上記露光の際、第３のポリシリコン膜107 の追加によってＢＰＳＧ膜109 の表面とこの表面に形成されるTiW 層110 ’の表面の平坦度が改善されている。このため、それぞれの表面からの反射光の光量が低減され、下層からの反射光が全く存在しない点線で示す理想的な状態から10％程度細い状態に抑えることができる。
【００１２】
上記上記レジストＲをエッチングマスクとして最上層のTiW 層110 ’をエッチングして不要部分を除去したのち、レジストＲを融解して除去することにより、図２の（Ｂ）に示すようなヒューズ配線層110 が形成される。
【００１３】
【発明の効果】
以上詳細に説明したように、本発明の製造方法は、酸化シリコン膜(106) と窒化シリコン膜(108) との間に第３のポリシリコン膜(107) を形成して前記BPSG膜(109) の表面の平坦度を改良する構成であるから、下層膜の段差部分からのハレーションによるヒューズ配線層(110) の線幅の細りを１０％程度以下に軽減できる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造方法の前半の工程を示す素子断面図である。
【図２】上記実施例の半導体装置の製造方法の後半の工程を示す素子断面図である。
【図３】従来技術による半導体装置の製造方法の工程を示す素子断面図である。
【符号の説明】
101 シリコン基板
102 第１のポリシリコン膜
103 酸化シリコン膜
104 スペーサ
105 第２のポリシリコン膜
106 酸化シリコン膜
107 第３のポリシリコン膜
108 窒化シリコン膜
109 BPSG膜
110 ヒューズ配線層
【産業上の利用分野】
本発明は半導体製造方法に関するもので、特に下層膜からのハレーションによるヒューズ配線層の線幅の細りを有効に防ぐことを目的とする。
【０００２】
【従来技術】
ある種の半導体装置では、第１のポリシリコン膜と、この膜上に形成された酸化シリコン膜と、これらの膜の側壁を覆うスペーサとから成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜、酸化シリコン膜、窒化シリコン膜及びBPSG膜が順次積層され、最後に、最上層のBPSG膜上にフォトリソグラフィーの手法を用いてヒューズ配線層を形成される。
【０００３】
すなわち、まず、図３の（Ａ）に示すように、シリコン半導体基板201 の上に厚さ1000〜2000Åのポリシリコン膜202'、厚さ3000〜4000Åの酸化膜203'が形成される。次に、図３の（Ｂ）に示すように、ポリシリコン膜202'と酸化膜203'に対してシリコン基板201 が露出するまでエッチングが行われ、５μｍ〜10μｍの幅の第１のポリシリコン膜202 と酸化膜203 とが形成される。次に、第１のポリシリコン膜202 と酸化膜203 の側壁とこの側壁に隣接するシリコン基板201 の表面とを覆うようにスペーサ204 が形成される。
【０００４】
次に、厚さ500 Å〜1000Åのポリシリコン膜205'が全面に形成され、引き続き、図３の（Ｃ）に示すように、上記エッチングにより露出されたシリコン基板201 の表面と、スペーサ204 と、酸化膜203 の端部の上だけに第２のポリシリコン膜205 が形成されるように、ポリシリコン膜205'の他の部分がエッチングによって除去される。続いて、素子の全面に酸化膜206 と窒化膜208 とが順次形成される。続いて、図３の（Ｄ）に示すように、窒化膜208 の全面に厚手のＢＰＳＧ膜109 が形成されたのち、このＢＰＳＧ膜209 の全面に第１配線層 (ヒューズ配線層を形成するためのTiW 層210 ’が形成される。
【０００５】
引き続き、第１の配線層形成用のTiW 層210 ’上にフォトレジストが塗布されたのち、フォトマスクを通しての選択的な露光と現像とにより、実線で示すような未露光のフォトレジストＲが形成される。この未露光のフォトレジストＲを用いて最上層のTiW 層210 ’がエッチングされ、第１の配線層201 が形成される。
【０００６】
【発明が解決しようとする課題】
上記ヒューズ配線層210 の形成に使用するフォトレジストＲを形成するための露光の際に、図３の（Ｄ）に示すように、ＢＰＳＧ膜209 とTiW 層210 ’の段差の部分で反射光ｒが発生する。この反射光ｒは、フォトレジストの直下に形成されるはずの遮光箇所に入射し、本来未感光の状態で保たれるはずの遮光箇所が感光してしまう。この結果、実線で示すフォトレジストＲの横幅が、点線で示す本来の横幅の０％〜５０％以下の値になってしまう。このようにフォトレジストＲをマスクとして作成した第１配線層210 の横幅も、当然に細くなり、極端な場合には断線に到るという問題がある。
【０００７】
【課題を解決するための手段】
上述した従来技術の課題を解決するための本発明に係わる半導体装置の製造方法は、第１のポリシリコン膜(102) , この膜上に形成された酸化シリコン膜(103) 及びこれらの膜の側壁を覆うスペーサ(104) から成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜(105) , 酸化シリコン膜(106) , 第３のポリシリコン膜(107) , 窒化シリコン膜(108) , BPSG膜(109) 及びヒューズ配線層(110) を順次形成することと、前記第３のポリシリコン膜(107) の一部をエッチング除去することなどにより前記スペーサ(104) の間にのみ形成することを特徴とする。この結果、BPSG膜(109) の平坦度が改良され、この上に形成されるヒューズ配線層(110) に対する下層膜からのハレーションによる線幅の細りが軽減される。
【０００８】
【実施例】
まず、図１の（Ａ）に示すように、シリコン基板101 の上に厚さ1000Å〜2000Åのポリシリコン膜102'と厚さ3000Å〜4000Åの酸化膜103'とを順次形成する。次に、図１の（Ｂ）に示すように、上記ポリシリコン膜102'と酸化膜103'をシリコン基板101 が露出するまでエッチングすることにより５μｍ〜10μｍの幅の第１のポリシリコン膜102 と酸化シリコン膜103 との積層構造を形成する。この第１のポリシリコン膜102 と酸化膜103 の積層構造の側壁とこの側壁に隣接するシリコン基板101 の表面を覆うようにスペーサ104 を形成する。
【０００９】
続いて、図１の（Ｂ）に示すように、厚さ500 Å〜1000Åのポリシリコン膜105 ’を全面に形成した後、上記エッチングにより露出された半導体基板101 の表面、スペーサ104 及び酸化膜103 の端部の上だけに、図１の（Ｃ）に示すような第２のポリシリコン膜105 が形成されるように、他の部分をエッチングによって除去する。続いて、素子の全面に酸化膜106 を形成し、更にこの酸化膜106 の全面にポリシリコン膜107 ’を形成する。
【００１０】
次に、図１の（Ｄ）に示すように、最上層のポリシリコン膜107 ’をエッチングすることにより、スペーサ104 間にわたって形成された第３のポリシリコン層107 を形成する。続いて、素子の全面に窒化膜108 を形成する。引き続き、図２の（Ａ）に示すように、窒化膜108 の全面に厚手のＢＰＳＧ膜109 を形成したのち、このＢＰＳＧ膜109 の全面に第１配線層（ヒューズ配線層）形成用のTiW 層110 ’を形成する。
【００１１】
こののち、第１の配線層形成用のTiW 層110 ’上にフォトレジストを塗布し、フォトマスクを通して選択的に露光し、現像することにより、実線で示すような未露光のレジストＲを形成する。上記露光の際、第３のポリシリコン膜107 の追加によってＢＰＳＧ膜109 の表面とこの表面に形成されるTiW 層110 ’の表面の平坦度が改善されている。このため、それぞれの表面からの反射光の光量が低減され、下層からの反射光が全く存在しない点線で示す理想的な状態から10％程度細い状態に抑えることができる。
【００１２】
上記上記レジストＲをエッチングマスクとして最上層のTiW 層110 ’をエッチングして不要部分を除去したのち、レジストＲを融解して除去することにより、図２の（Ｂ）に示すようなヒューズ配線層110 が形成される。
【００１３】
【発明の効果】
以上詳細に説明したように、本発明の製造方法は、酸化シリコン膜(106) と窒化シリコン膜(108) との間に第３のポリシリコン膜(107) を形成して前記BPSG膜(109) の表面の平坦度を改良する構成であるから、下層膜の段差部分からのハレーションによるヒューズ配線層(110) の線幅の細りを１０％程度以下に軽減できる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造方法の前半の工程を示す素子断面図である。
【図２】上記実施例の半導体装置の製造方法の後半の工程を示す素子断面図である。
【図３】従来技術による半導体装置の製造方法の工程を示す素子断面図である。
【符号の説明】
101 シリコン基板
102 第１のポリシリコン膜
103 酸化シリコン膜
104 スペーサ
105 第２のポリシリコン膜
106 酸化シリコン膜
107 第３のポリシリコン膜
108 窒化シリコン膜
109 BPSG膜
110 ヒューズ配線層
Claims (2)
- 第１のポリシリコン膜(102) , この膜上に形成された酸化シリコン膜(103) 及びこれらの膜の側壁を覆うスペーサ(104) から成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜(105) , 酸化シリコン膜(106) , 第３のポリシリコン膜(107) , 窒化シリコン膜(108) , BPSG膜(109) 及びヒューズ配線層(110) が順次形成されることと、
前記第３のポリシリコン膜(107) が前記スペーサ(104) の間にのみ形成されていることとを特徴とする半導体装置の製造方法。 - 第１のポリシリコン膜(102) 、この膜上に形成された酸化シリコン膜(103) 及びこれらの膜の側壁を覆うスペーサ(104) から成る積層構造の間のシリコン基板の表面上に、第２のポリシリコン膜(105) 、酸化シリコン膜(106) 、第３のポリシリコン膜（107), 窒化シリコン膜(108）及び BPSG 膜(109) が順次形成されることと、
前記最上層のBPSG膜(109) 上にヒューズ配線層(110) を形成する際に、前記第３のポリシリコン膜（107)が前記スペーサ(104) の間の部分だけを残してエッチングによって除去されることとを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17532497A JP3651638B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17532497A JP3651638B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118245A JPH118245A (ja) | 1999-01-12 |
| JP3651638B2 true JP3651638B2 (ja) | 2005-05-25 |
Family
ID=15994096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17532497A Expired - Fee Related JP3651638B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651638B2 (ja) |
-
1997
- 1997-06-16 JP JP17532497A patent/JP3651638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118245A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| TW455945B (en) | Semiconductor device and manufacturing method thereof | |
| JPH07201980A (ja) | 集積回路装置の製造方法 | |
| JPH05347389A (ja) | 半導体記憶装置の製造方法 | |
| JP2010118529A (ja) | 半導体素子の製造方法 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| JP3651638B2 (ja) | 半導体装置の製造方法 | |
| JP2006245198A (ja) | 半導体装置の製造方法 | |
| JP3585039B2 (ja) | ホール形成方法 | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| JP2771057B2 (ja) | 半導体装置の製造方法 | |
| JPH06216006A (ja) | 半導体装置の製造方法 | |
| JP2773074B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3425581B2 (ja) | 半導体装置のゲート電極の形成方法 | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05129549A (ja) | 半導体装置およびその製造方法 | |
| JP2001326287A (ja) | 半導体装置の製造方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| JP3651645B2 (ja) | 半導体装置の製造方法 | |
| JPH1197440A (ja) | 半導体装置の製造方法 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| JPH03239332A (ja) | 半導体装置の製造方法 | |
| KR100956596B1 (ko) | 반도체 소자의 미세 게이트 형성방법 | |
| JP3505584B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| LAPS | Cancellation because of no payment of annual fees |