JP3651645B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3651645B2 JP3651645B2 JP28377097A JP28377097A JP3651645B2 JP 3651645 B2 JP3651645 B2 JP 3651645B2 JP 28377097 A JP28377097 A JP 28377097A JP 28377097 A JP28377097 A JP 28377097A JP 3651645 B2 JP3651645 B2 JP 3651645B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- pattern
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトリソグラフィとエッチングとにより、ウエハ上に積層された連続する複数の薄膜に対してそれぞれ異なるパターンを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来技術の一例であって、ボンディングパット部を有する配線層をウエハ上に形成する方法を、図３に基づいて工程順に説明する。
【０００３】
先ず、図３（ａ）に示すように、ウエハ表面に形成されたシリコン酸化膜（ＳｉＯ2 ）１上に、下部バリア層２としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を、配線材料膜３としてアルミニウム（Ａｌ）合金膜を、反射防止膜４としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を、この順に積層する。次に、図３（ｂ）に示すように、反射防止膜４の上にレジスト膜５Ａを形成し、幅Ａの配線パターン６１を有する配線パターン用マスク６を用いて、このレジスト膜５Ａを露光する。
【０００４】
その後、現像を行うことにより、図３（ｃ）に示すように、配線パターン６１に応じたレジストパターン５０Ａを形成する。次に、このレジストパターン５０Ａをマスクとしてエッチングすることにより、図３（ｄ）に示すように、下部バリア層２と配線材料膜３と反射防止膜４に、配線パターン６１に応じた同じパターン３１，２４，４０を形成する。
【０００５】
次に、図３（ｅ）に示すように、再び反射防止膜４０の上にレジスト膜５Ｂを形成し、幅Ｂ（＜Ａ）のパッド隙間７１を有するボンディングパットパターン用マスク７を用いて、このレジスト膜５Ｂを露光する。その後、現像を行うことにより、図３（ｆ）に示すように、ボンディングパットパターンに応じたレジストパターン５０Ｂを形成する。
【０００６】
次に、このレジストパターン５０Ｂをマスクとして反射防止膜４０をエッチングすることにより、図３（ｇ）に示すように、配線パターン３１の幅方向両端の上部にパッド端部４３を形成する。これにより、配線パターン３１の表面にボンディングパッド部８が形成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の方法は工程数が多いため、工程数の少ない方法が求められていた。
【０００８】
本発明は、フォトリソグラフィとエッチングにより、ウエハ上に連続的に積層された複数の薄膜に対してそれぞれ異なるパターンを形成する工程を含む半導体装置の製造方法において、工程数の少ない方法を提供することを課題とする。
【００１０】
フォトリソグラフィとエッチングとにより、ウエハ上に連続的に積層された複数の薄膜に対して異なるパターンを形成する工程の具体例としては、ボンディングパット部を有する配線層をウエハ上に形成する工程や、ウエハ上にキャパシタと抵抗を形成する工程がある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明は、ボンディングパット部を有する配線層をウエハ上に形成する工程を含む半導体装置の製造方法において、ウエハ上に、配線材料からなる配線材料膜と反射防止膜材料からなる反射防止膜とをこの順に積層する成膜工程と、この反射防止膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、配線パターン用マスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、ボンディングパットパターン用マスクを用いてレジスト膜に所定照度（例えば第１露光工程よりも低い照度）で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、配線パターンとボンディングパットパターンの両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして配線材料膜および反射防止膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、請求項２に係る発明は、ウエハ上にキャパシタと抵抗とを形成する工程を含む半導体装置の製造方法において、ウエハ上に、導電性材料からなる下側導電膜、絶縁性材料からなる絶縁膜、および導電性材料からなる上側導電膜をこの順に積層する成膜工程と、上側導電膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、下側導電膜に形成する第１パターンに応じた第１のマスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、絶縁膜および上側導電膜に形成する第２パターンに応じた第２のマスクを用いてレジスト膜に所定照度（例えば第１露光工程よりも低い照度）で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、第１および第２の両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして下側導電膜、絶縁膜、および上側導電膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法を提供する。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図１は、本発明の第一実施形態の方法を工程順に説明するための、ウエハの部分断面図である。ここでは、図１（ｅ）に示すような、ボンディングパット部８を有する配線層をウエハ上に形成する工程を示す。
【００１４】
先ず、図１（ａ）に示すように、表面にシリコン酸化膜（ＳｉＯ2 ）１が形成されているウエハ上に、下部バリア層２としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を６０ｎｍ、配線材料膜３としてアルミニウム合金（Ｓｉを１ａｔ％、Ｃｕを０．５ａｔ％含有）膜を８００ｎｍ、反射防止膜４としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を４０ｎｍ、この順に積層する。これが請求項２の成膜工程に相当する。
【００１５】
次に、図１（ｂ）に示すように、反射防止膜４の上に、東京応化（株）製のポジ形レジスト「ＴＳＭＲ ＣＲ５０ｉ−１５」を塗布することにより２０００ｎｍのレジスト膜５を形成し、幅Ａの配線パターン６１を有する配線パターン用マスク６を用いて、このレジスト膜５を照度３０００Ｊ／ｍ2 で露光する。これが請求項２の第１露光工程に相当する。この第１露光工程により、レジスト膜５に露光部分５１と未露光部分５２が生じ、露光部分５１はレジスト膜５の厚さ方向全体が露光されている。
【００１６】
次に、レジスト膜５の現像を行わずに、図１（ｃ）に示すように、幅Ｂ（＜Ａ）のパッド隙間７１を有するボンディングパットパターン用マスク７を用いた露光を行う。すなわち、パッド隙間７１が第１露光工程での未露光部分５２に合うように、ボンディングパットパターン用マスク７をレジスト膜５の上方に配置して、照度７６０Ｊ／ｍ2 で露光する。これが請求項２の第２露光工程に相当する。この第２露光工程により、レジスト膜５の第１露光工程での未露光部分５２のうち、上側から所定厚さの部分５２ａが露光される。
【００１７】
その後、このレジスト膜５を現像すると、図１（ｄ）に示すように、配線パターンとボンディングパットパターンの両パターンに対応する、一つのレジストパターン５０が形成される。すなわち、このレジストパターン５０の幅はＡであり、上部に幅Ｂの凹部５３を有する。これが請求項２のレジストパターン形成工程に相当する。ここでは、第２露光工程後のレジスト膜５に対してポストエクスポージャーベーク（ＰＥＢ）を１１０℃で４分間行った後、現像液として東京応化（株）製の「ＭＮＤ−３」を用いて６０秒間現像し、その後、ポストベークを１１０℃で４分間行った。
【００１８】
次に、レジストパターン５０をマスクとして、下記の条件によりドライエッチングを行う。これにより、配線材料膜３については、レジストパターン５０の下側部分３１が配線パターンとして残るが、それ以外の部分３２は除去される。反射防止膜４は、レジストパターン５０の下側でない部分４１と、レジストパターン５０の凹部５３の下側となる部分４２が除去されて、両者の間の部分４３がパッド形成部として残る。なお、下部バリア層２は、配線材料膜３と同様に、レジストパターン５０の下側部分２１が配線パターン３１と同じパターンで残り、それ以外の部分２２は除去される。
＜エッチング条件＞
第１ステップ
エッチングガス組成：ＢＣｌ3 ／ＳＦ6
エッチングガス流量：ＢＣｌ3 ３０ＳＣＣＭ、ＳＦ6 ４０ＳＣＣＭ
高周波パワー：３０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：１２秒
第２ステップ
エッチングガス組成：ＢＣｌ3 ／Ｃｌ2
エッチングガス流量：ＢＣｌ3 ６０ＳＣＣＭ、Ｃｌ2 ９０ＳＣＣＭ
高周波パワー：９０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：９０秒
第３ステップ
エッチングガス組成：ＢＣｌ3 ／ＳＦ6
エッチングガス流量：ＢＣｌ3 ３０ＳＣＣＭ、ＳＦ6 ４０ＳＣＣＭ
高周波パワー：３０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：１５秒
次に、下記の条件によるアッシングを行うことにより、レジストパターン５０を除去する。その結果、図１（ｅ）に示すように、配線パターン３１と、その幅方向両端の上部のパッド端部４３と、配線パターン３１と同一のバリヤ層パターン２１とが同時に形成される。また、配線パターン３１の表面の両パッド端部４３の間が、ボンディングパッド部８となる。
＜アッシング条件＞
アッシングガス組成：Ｏ2 ／ＣＦ4
アッシングガス流量：Ｏ2 ４００ＳＣＣＭ、ＣＦ4 ２０ＳＣＣＭ
圧力：１．４Ｔｏｒｒ
アッシング時間：５０秒
以上のように、この第一実施形態の方法によれば、２回の露光で形成された一つのレジストパターン５０により、反射防止膜４と配線材料膜３と下部バリヤ層２に対するエッチングを行う。これにより、現像工程およびエッチング工程がそれぞれ一回で済むため、従来の方法よりも工程数が少なくなる。
【００１９】
図２は、本発明の第二実施形態の方法を工程順に説明するための、ウエハの部分断面図である。ここでは、図２（ｅ）に示すような、ウエハ上にキャパシタＣと抵抗Ｒを有する半導体装置を形成する工程を示す。
【００２０】
先ず、図２（ａ）に示すように、表面にシリコン酸化膜（ＳｉＯ2 ）１が形成されているウエハ上に、下側導電膜１１としてポリシリコン膜を２００ｎｍ、絶縁膜１２としてシリコン酸化膜（ＳｉＯ2 ）を３０ｎｍ、上側導電膜１３としてポリシリコン膜を３５０ｎｍ、この順に積層する。これが請求項３の成膜工程に相当する。
【００２１】
次に、図２（ｂ）に示すように、上側導電膜１３の上に、東京応化（株）製のポジ形レジスト「ＴＳＭＲ ８９００ ＭＤ２」を塗布することにより１３００ｎｍのレジスト膜１５を形成し、下側導電膜１１に形成するキャパシタ用パターン１６ａおよび抵抗用パターン１６ｂを有する第１のマスク１６を用いて、このレジスト膜１５を照度２１００Ｊ／ｍ2 で露光する。これが請求項３の第１露光工程に相当する。この第１露光工程により、レジスト膜１５に露光部分１５ａと未露光部分１５ｂ，１５ｃが生じ、露光部分１５ａはレジスト膜１５の厚さ方向全体が露光されている。
【００２２】
次に、レジスト膜１５の現像を行わずに、図２（ｃ）に示すように、抵抗幅に応じた隙間１７ａを有する第２のマスク１７を用いた露光を行う。すなわち、隙間１７ａが第１露光工程での抵抗形成側の未露光部分１５ｃに合うように、第２のマスク１７をレジスト膜１５の上方に配置して、照度６９０Ｊ／ｍ2 で露光する。これが請求項３の第２露光工程に相当する。この第２露光工程により、レジスト膜１５の第１露光工程での未露光部分１５ｃのうち、上側から所定厚さの部分１５ｄが露光される。
【００２３】
その後、このレジスト膜１５を現像すると、図２（ｄ）に示すように、キャパシタＣおよび抵抗Ｒの両パターンに対応する、一つのレジストパターン５００が形成される。すなわち、このレジストパターン５００は、塗布厚と同じ厚さで残存するキャパシタ側部分５００Ａと、塗布厚より薄い所定厚さで残存する抵抗側部分５００Ｂとを有する。これが請求項３のレジストパターン形成工程に相当する。ここでは、第２露光工程後のレジスト膜１５に対してポストエクスポージャーベーク（ＰＥＢ）を１１０℃で４分間行った後、現像液として東京応化（株）製の「ＭＮＤ−３」を用いて５０秒間現像し、その後、ポストベークを１１０℃で４分間行った。
【００２４】
次に、レジストパターン５００をマスクとして、下記の条件によりドライエッチングを行う。これにより、下側導電膜１１については、レジストパターンのキャパシタ側部分５００Ａおよび抵抗側部分５００Ｂの下側部分１１ａ，１１ｂは残り、それ以外の部分１１ｃは除去される。絶縁膜１２および上側導電膜１３は、レジストパターンのキャパシタ側部分５００Ａの下側部分１２ａ，１３ａのみが残り、それ以外の部分１２ｂ，１３ｂは除去される。
＜エッチング条件＞
第１ステップ
エッチングガス組成：Ｃｌ2
エッチングガス流量：４０ＳＣＣＭ
高周波パワー：４０Ｗ
圧力：５ｍＴｏｒｒ
エッチング時間：１０秒
第２ステップ
エッチングガス組成：Ｃｌ2 ／Ｏ2
エッチングガス流量：Ｃｌ2 ３６ＳＣＣＭ、Ｏ2 ４ＳＣＣＭ
高周波パワー：４０Ｗ
圧力：５ｍＴｏｒｒ
エッチング時間：１２５秒
次に、下記の条件によりアッシングを行うことによりレジストパターン５００を除去する。その結果、図２（ｅ）に示すように、ウエハ表面のシリコン酸化膜１上に、導電膜１１ａ，１３ａと絶縁膜１２ａとで構成されるキャパシタＣ、および下側導電膜１１ｂで構成される抵抗Ｒを有する半導体装置が形成される。
＜アッシング条件＞
第１ステップ
アッシングガス組成：Ｏ2 ／ＣＨＦ3
アッシングガス流量：Ｏ2 ３００ＳＣＣＭ、ＣＨＦ3 ３０ＳＣＣＭ
圧力：１．４Ｔｏｒｒ
アッシング時間：６０秒
第２ステップ
アッシングガス組成：Ｏ2
アッシングガス流量：８００ＳＣＣＭ
高周波パワー：９００Ｗ
圧力：０．８５Ｔｏｒｒ
アッシング時間：６０分
以上のように、この第二実施形態の方法によれば、２回の露光で形成された一つのレジストパターン５００により、上側導電膜１３と絶縁１２と下側導電膜１１に対するエッチングを行う。これにより、現像工程およびエッチング工程がそれぞれ一回で済むため、従来の方法よりも工程数が少なくなる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、従来よりも少ない工程で、ウエハ上に連続的に積層された複数の薄膜に対してそれぞれ異なるパターンを形成することができる。その結果、半導体装置の製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の方法を工程順に説明するための、ウエハの部分断面図である。
【図２】本発明の第二実施形態の方法を工程順に説明するための、ウエハの部分断面図である。
【図３】ボンディングパット部を有する配線層をウエハ上に形成する従来の方法を工程順に説明するための、ウエハの部分断面図である。
【符号の説明】
１ シリコン酸化膜
２ 下部バリア層
３ 配線材料膜
４ 反射防止膜
５ レジスト膜
６ 配線パターン用マスク
７ ボンディングパットパターン用マスク
８ ボンディングパット部
１１ 下部導電膜
１２ 絶縁膜
１３ 上部導電膜
１５ レジスト膜
１６ 第１のマスク
１７ 第２のマスク
３１ 配線パターン
５０ レジストパターン
５００ レジストパターン
Ｃ キャパシタ
Ｒ 抵抗
【発明の属する技術分野】
本発明は、フォトリソグラフィとエッチングとにより、ウエハ上に積層された連続する複数の薄膜に対してそれぞれ異なるパターンを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来技術の一例であって、ボンディングパット部を有する配線層をウエハ上に形成する方法を、図３に基づいて工程順に説明する。
【０００３】
先ず、図３（ａ）に示すように、ウエハ表面に形成されたシリコン酸化膜（ＳｉＯ2 ）１上に、下部バリア層２としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を、配線材料膜３としてアルミニウム（Ａｌ）合金膜を、反射防止膜４としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を、この順に積層する。次に、図３（ｂ）に示すように、反射防止膜４の上にレジスト膜５Ａを形成し、幅Ａの配線パターン６１を有する配線パターン用マスク６を用いて、このレジスト膜５Ａを露光する。
【０００４】
その後、現像を行うことにより、図３（ｃ）に示すように、配線パターン６１に応じたレジストパターン５０Ａを形成する。次に、このレジストパターン５０Ａをマスクとしてエッチングすることにより、図３（ｄ）に示すように、下部バリア層２と配線材料膜３と反射防止膜４に、配線パターン６１に応じた同じパターン３１，２４，４０を形成する。
【０００５】
次に、図３（ｅ）に示すように、再び反射防止膜４０の上にレジスト膜５Ｂを形成し、幅Ｂ（＜Ａ）のパッド隙間７１を有するボンディングパットパターン用マスク７を用いて、このレジスト膜５Ｂを露光する。その後、現像を行うことにより、図３（ｆ）に示すように、ボンディングパットパターンに応じたレジストパターン５０Ｂを形成する。
【０００６】
次に、このレジストパターン５０Ｂをマスクとして反射防止膜４０をエッチングすることにより、図３（ｇ）に示すように、配線パターン３１の幅方向両端の上部にパッド端部４３を形成する。これにより、配線パターン３１の表面にボンディングパッド部８が形成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の方法は工程数が多いため、工程数の少ない方法が求められていた。
【０００８】
本発明は、フォトリソグラフィとエッチングにより、ウエハ上に連続的に積層された複数の薄膜に対してそれぞれ異なるパターンを形成する工程を含む半導体装置の製造方法において、工程数の少ない方法を提供することを課題とする。
【００１０】
フォトリソグラフィとエッチングとにより、ウエハ上に連続的に積層された複数の薄膜に対して異なるパターンを形成する工程の具体例としては、ボンディングパット部を有する配線層をウエハ上に形成する工程や、ウエハ上にキャパシタと抵抗を形成する工程がある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明は、ボンディングパット部を有する配線層をウエハ上に形成する工程を含む半導体装置の製造方法において、ウエハ上に、配線材料からなる配線材料膜と反射防止膜材料からなる反射防止膜とをこの順に積層する成膜工程と、この反射防止膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、配線パターン用マスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、ボンディングパットパターン用マスクを用いてレジスト膜に所定照度（例えば第１露光工程よりも低い照度）で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、配線パターンとボンディングパットパターンの両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして配線材料膜および反射防止膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、請求項２に係る発明は、ウエハ上にキャパシタと抵抗とを形成する工程を含む半導体装置の製造方法において、ウエハ上に、導電性材料からなる下側導電膜、絶縁性材料からなる絶縁膜、および導電性材料からなる上側導電膜をこの順に積層する成膜工程と、上側導電膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、下側導電膜に形成する第１パターンに応じた第１のマスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、絶縁膜および上側導電膜に形成する第２パターンに応じた第２のマスクを用いてレジスト膜に所定照度（例えば第１露光工程よりも低い照度）で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、第１および第２の両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして下側導電膜、絶縁膜、および上側導電膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法を提供する。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図１は、本発明の第一実施形態の方法を工程順に説明するための、ウエハの部分断面図である。ここでは、図１（ｅ）に示すような、ボンディングパット部８を有する配線層をウエハ上に形成する工程を示す。
【００１４】
先ず、図１（ａ）に示すように、表面にシリコン酸化膜（ＳｉＯ2 ）１が形成されているウエハ上に、下部バリア層２としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を６０ｎｍ、配線材料膜３としてアルミニウム合金（Ｓｉを１ａｔ％、Ｃｕを０．５ａｔ％含有）膜を８００ｎｍ、反射防止膜４としてモリブデンシリサイド（ＭｏＳｉ2 ）膜を４０ｎｍ、この順に積層する。これが請求項２の成膜工程に相当する。
【００１５】
次に、図１（ｂ）に示すように、反射防止膜４の上に、東京応化（株）製のポジ形レジスト「ＴＳＭＲ ＣＲ５０ｉ−１５」を塗布することにより２０００ｎｍのレジスト膜５を形成し、幅Ａの配線パターン６１を有する配線パターン用マスク６を用いて、このレジスト膜５を照度３０００Ｊ／ｍ2 で露光する。これが請求項２の第１露光工程に相当する。この第１露光工程により、レジスト膜５に露光部分５１と未露光部分５２が生じ、露光部分５１はレジスト膜５の厚さ方向全体が露光されている。
【００１６】
次に、レジスト膜５の現像を行わずに、図１（ｃ）に示すように、幅Ｂ（＜Ａ）のパッド隙間７１を有するボンディングパットパターン用マスク７を用いた露光を行う。すなわち、パッド隙間７１が第１露光工程での未露光部分５２に合うように、ボンディングパットパターン用マスク７をレジスト膜５の上方に配置して、照度７６０Ｊ／ｍ2 で露光する。これが請求項２の第２露光工程に相当する。この第２露光工程により、レジスト膜５の第１露光工程での未露光部分５２のうち、上側から所定厚さの部分５２ａが露光される。
【００１７】
その後、このレジスト膜５を現像すると、図１（ｄ）に示すように、配線パターンとボンディングパットパターンの両パターンに対応する、一つのレジストパターン５０が形成される。すなわち、このレジストパターン５０の幅はＡであり、上部に幅Ｂの凹部５３を有する。これが請求項２のレジストパターン形成工程に相当する。ここでは、第２露光工程後のレジスト膜５に対してポストエクスポージャーベーク（ＰＥＢ）を１１０℃で４分間行った後、現像液として東京応化（株）製の「ＭＮＤ−３」を用いて６０秒間現像し、その後、ポストベークを１１０℃で４分間行った。
【００１８】
次に、レジストパターン５０をマスクとして、下記の条件によりドライエッチングを行う。これにより、配線材料膜３については、レジストパターン５０の下側部分３１が配線パターンとして残るが、それ以外の部分３２は除去される。反射防止膜４は、レジストパターン５０の下側でない部分４１と、レジストパターン５０の凹部５３の下側となる部分４２が除去されて、両者の間の部分４３がパッド形成部として残る。なお、下部バリア層２は、配線材料膜３と同様に、レジストパターン５０の下側部分２１が配線パターン３１と同じパターンで残り、それ以外の部分２２は除去される。
＜エッチング条件＞
第１ステップ
エッチングガス組成：ＢＣｌ3 ／ＳＦ6
エッチングガス流量：ＢＣｌ3 ３０ＳＣＣＭ、ＳＦ6 ４０ＳＣＣＭ
高周波パワー：３０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：１２秒
第２ステップ
エッチングガス組成：ＢＣｌ3 ／Ｃｌ2
エッチングガス流量：ＢＣｌ3 ６０ＳＣＣＭ、Ｃｌ2 ９０ＳＣＣＭ
高周波パワー：９０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：９０秒
第３ステップ
エッチングガス組成：ＢＣｌ3 ／ＳＦ6
エッチングガス流量：ＢＣｌ3 ３０ＳＣＣＭ、ＳＦ6 ４０ＳＣＣＭ
高周波パワー：３０Ｗ
圧力：１６ｍＴｏｒｒ
エッチング時間：１５秒
次に、下記の条件によるアッシングを行うことにより、レジストパターン５０を除去する。その結果、図１（ｅ）に示すように、配線パターン３１と、その幅方向両端の上部のパッド端部４３と、配線パターン３１と同一のバリヤ層パターン２１とが同時に形成される。また、配線パターン３１の表面の両パッド端部４３の間が、ボンディングパッド部８となる。
＜アッシング条件＞
アッシングガス組成：Ｏ2 ／ＣＦ4
アッシングガス流量：Ｏ2 ４００ＳＣＣＭ、ＣＦ4 ２０ＳＣＣＭ
圧力：１．４Ｔｏｒｒ
アッシング時間：５０秒
以上のように、この第一実施形態の方法によれば、２回の露光で形成された一つのレジストパターン５０により、反射防止膜４と配線材料膜３と下部バリヤ層２に対するエッチングを行う。これにより、現像工程およびエッチング工程がそれぞれ一回で済むため、従来の方法よりも工程数が少なくなる。
【００１９】
図２は、本発明の第二実施形態の方法を工程順に説明するための、ウエハの部分断面図である。ここでは、図２（ｅ）に示すような、ウエハ上にキャパシタＣと抵抗Ｒを有する半導体装置を形成する工程を示す。
【００２０】
先ず、図２（ａ）に示すように、表面にシリコン酸化膜（ＳｉＯ2 ）１が形成されているウエハ上に、下側導電膜１１としてポリシリコン膜を２００ｎｍ、絶縁膜１２としてシリコン酸化膜（ＳｉＯ2 ）を３０ｎｍ、上側導電膜１３としてポリシリコン膜を３５０ｎｍ、この順に積層する。これが請求項３の成膜工程に相当する。
【００２１】
次に、図２（ｂ）に示すように、上側導電膜１３の上に、東京応化（株）製のポジ形レジスト「ＴＳＭＲ ８９００ ＭＤ２」を塗布することにより１３００ｎｍのレジスト膜１５を形成し、下側導電膜１１に形成するキャパシタ用パターン１６ａおよび抵抗用パターン１６ｂを有する第１のマスク１６を用いて、このレジスト膜１５を照度２１００Ｊ／ｍ2 で露光する。これが請求項３の第１露光工程に相当する。この第１露光工程により、レジスト膜１５に露光部分１５ａと未露光部分１５ｂ，１５ｃが生じ、露光部分１５ａはレジスト膜１５の厚さ方向全体が露光されている。
【００２２】
次に、レジスト膜１５の現像を行わずに、図２（ｃ）に示すように、抵抗幅に応じた隙間１７ａを有する第２のマスク１７を用いた露光を行う。すなわち、隙間１７ａが第１露光工程での抵抗形成側の未露光部分１５ｃに合うように、第２のマスク１７をレジスト膜１５の上方に配置して、照度６９０Ｊ／ｍ2 で露光する。これが請求項３の第２露光工程に相当する。この第２露光工程により、レジスト膜１５の第１露光工程での未露光部分１５ｃのうち、上側から所定厚さの部分１５ｄが露光される。
【００２３】
その後、このレジスト膜１５を現像すると、図２（ｄ）に示すように、キャパシタＣおよび抵抗Ｒの両パターンに対応する、一つのレジストパターン５００が形成される。すなわち、このレジストパターン５００は、塗布厚と同じ厚さで残存するキャパシタ側部分５００Ａと、塗布厚より薄い所定厚さで残存する抵抗側部分５００Ｂとを有する。これが請求項３のレジストパターン形成工程に相当する。ここでは、第２露光工程後のレジスト膜１５に対してポストエクスポージャーベーク（ＰＥＢ）を１１０℃で４分間行った後、現像液として東京応化（株）製の「ＭＮＤ−３」を用いて５０秒間現像し、その後、ポストベークを１１０℃で４分間行った。
【００２４】
次に、レジストパターン５００をマスクとして、下記の条件によりドライエッチングを行う。これにより、下側導電膜１１については、レジストパターンのキャパシタ側部分５００Ａおよび抵抗側部分５００Ｂの下側部分１１ａ，１１ｂは残り、それ以外の部分１１ｃは除去される。絶縁膜１２および上側導電膜１３は、レジストパターンのキャパシタ側部分５００Ａの下側部分１２ａ，１３ａのみが残り、それ以外の部分１２ｂ，１３ｂは除去される。
＜エッチング条件＞
第１ステップ
エッチングガス組成：Ｃｌ2
エッチングガス流量：４０ＳＣＣＭ
高周波パワー：４０Ｗ
圧力：５ｍＴｏｒｒ
エッチング時間：１０秒
第２ステップ
エッチングガス組成：Ｃｌ2 ／Ｏ2
エッチングガス流量：Ｃｌ2 ３６ＳＣＣＭ、Ｏ2 ４ＳＣＣＭ
高周波パワー：４０Ｗ
圧力：５ｍＴｏｒｒ
エッチング時間：１２５秒
次に、下記の条件によりアッシングを行うことによりレジストパターン５００を除去する。その結果、図２（ｅ）に示すように、ウエハ表面のシリコン酸化膜１上に、導電膜１１ａ，１３ａと絶縁膜１２ａとで構成されるキャパシタＣ、および下側導電膜１１ｂで構成される抵抗Ｒを有する半導体装置が形成される。
＜アッシング条件＞
第１ステップ
アッシングガス組成：Ｏ2 ／ＣＨＦ3
アッシングガス流量：Ｏ2 ３００ＳＣＣＭ、ＣＨＦ3 ３０ＳＣＣＭ
圧力：１．４Ｔｏｒｒ
アッシング時間：６０秒
第２ステップ
アッシングガス組成：Ｏ2
アッシングガス流量：８００ＳＣＣＭ
高周波パワー：９００Ｗ
圧力：０．８５Ｔｏｒｒ
アッシング時間：６０分
以上のように、この第二実施形態の方法によれば、２回の露光で形成された一つのレジストパターン５００により、上側導電膜１３と絶縁１２と下側導電膜１１に対するエッチングを行う。これにより、現像工程およびエッチング工程がそれぞれ一回で済むため、従来の方法よりも工程数が少なくなる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、従来よりも少ない工程で、ウエハ上に連続的に積層された複数の薄膜に対してそれぞれ異なるパターンを形成することができる。その結果、半導体装置の製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の方法を工程順に説明するための、ウエハの部分断面図である。
【図２】本発明の第二実施形態の方法を工程順に説明するための、ウエハの部分断面図である。
【図３】ボンディングパット部を有する配線層をウエハ上に形成する従来の方法を工程順に説明するための、ウエハの部分断面図である。
【符号の説明】
１ シリコン酸化膜
２ 下部バリア層
３ 配線材料膜
４ 反射防止膜
５ レジスト膜
６ 配線パターン用マスク
７ ボンディングパットパターン用マスク
８ ボンディングパット部
１１ 下部導電膜
１２ 絶縁膜
１３ 上部導電膜
１５ レジスト膜
１６ 第１のマスク
１７ 第２のマスク
３１ 配線パターン
５０ レジストパターン
５００ レジストパターン
Ｃ キャパシタ
Ｒ 抵抗
Claims (2)
- ボンディングパット部を有する配線層をウエハ上に形成する工程を含む半導体装置の製造方法において、
ウエハ上に、配線材料からなる配線材料膜と反射防止膜材料からなる反射防止膜とをこの順に積層する成膜工程と、この反射防止膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、配線パターン用マスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、ボンディングパットパターン用マスクを用いてレジスト膜に所定照度で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、配線パターンとボンディングパットパターンの両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして配線材料膜および反射防止膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法。 - ウエハ上にキャパシタと抵抗とを形成する工程を含む半導体装置の製造方法において、
ウエハ上に、導電性材料からなる下側導電膜、絶縁性材料からなる絶縁膜、および導電性材料からなる上側導電膜をこの順に積層する成膜工程と、上側導電膜の上にレジスト膜を形成するレジスト膜形成工程と、このレジスト膜に対して、下側導電膜に形成する第１パターンに応じた第１のマスクを用いて所定照度で露光を行う第１露光工程と、この第１露光工程の後にレジストの現像を行わずに、絶縁膜および上側導電膜に形成する第２パターンに応じた第２のマスクを用いてレジスト膜に所定照度で露光を行う第２露光工程と、この第２露光工程後にレジスト膜の現像を行うことにより、第１および第２の両パターンに対応させた一つのレジストパターンを形成するレジストパターン形成工程と、このレジストパターンをマスクとして下側導電膜、絶縁膜、および上側導電膜をエッチングするエッチング工程を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28377097A JP3651645B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28377097A JP3651645B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121456A JPH11121456A (ja) | 1999-04-30 |
| JP3651645B2 true JP3651645B2 (ja) | 2005-05-25 |
Family
ID=17669901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28377097A Expired - Fee Related JP3651645B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651645B2 (ja) |
-
1997
- 1997-10-16 JP JP28377097A patent/JP3651645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121456A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306678B2 (ja) | 金属パターン膜の形成方法 | |
| US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| JPH0573338B2 (ja) | ||
| JPS6366939A (ja) | 集積回路の製法 | |
| JP2001343757A (ja) | レジストパターンの形成方法 | |
| JP3651645B2 (ja) | 半導体装置の製造方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JP3030550B2 (ja) | アナログ半導体装置の製造方法 | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| JP3725811B2 (ja) | 半導体装置の製造方法 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 | |
| US20030073041A1 (en) | Partial photoresist etching | |
| JP2004200659A (ja) | 微細パターン形成方法 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JP3651638B2 (ja) | 半導体装置の製造方法 | |
| KR100672725B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| KR20040001845A (ko) | 반도체소자의 패턴 형성방법 | |
| JP2004031762A (ja) | 電子部品の製造方法 | |
| JPH09102496A (ja) | 配線形成方法及びこれを用いた半導体装置の製造方法 | |
| JPH11135478A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |