JP2004031762A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2004031762A
JP2004031762A JP2002187637A JP2002187637A JP2004031762A JP 2004031762 A JP2004031762 A JP 2004031762A JP 2002187637 A JP2002187637 A JP 2002187637A JP 2002187637 A JP2002187637 A JP 2002187637A JP 2004031762 A JP2004031762 A JP 2004031762A
Authority
JP
Japan
Prior art keywords
layer
positive resist
etching
etched
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002187637A
Other languages
English (en)
Inventor
Yuji Toyoda
豊田 祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002187637A priority Critical patent/JP2004031762A/ja
Publication of JP2004031762A publication Critical patent/JP2004031762A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】同一のエッチャントでエッチングされる2層以上の層を含む多層膜パターンの製造方法において、サイドエッチングを防ぐための保護部を形成する方法を提供する。
【解決手段】基板および多層膜パターン上にポジレジストを塗布し露光量の調整によって所定の部分に保護部を形成する。あるいは、あらかじめサイドエッチングを発生させて多層膜パターンの側面に凹部を形成したのち、基板および多層膜パターン上にポジレジストを塗布して露光、現像することにより、前記凹部内に保護部を形成する。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法、特に多層膜パターンを有する電子部品の製造方法に関わる。
【0002】
【従来の技術】
高周波配線基板などの電子部品においては、同一のエッチャントでエッチング可能な材料の層を少なくとも2層以上含む多層膜パターンを有することがある。そのような電子部品の製造工程においては、同一のエッチャントでエッチング可能な層の中のある層を選択的にエッチング除去することがある。高周波配線基板は例えば次のように形成される。まず図4(a)に示すようにアルミナ基板10の表面に順に第1のNiCr層21、第1のAu層22、第2のNiCr層23が積層され、エッチングによって図4(b)に示すようにパターニングされる。次に、図4(c)に示すようにSiOからなる絶縁層24が形成され、図4(d)に示すように絶縁層24に孔を形成したのちに、Ti層25、第2のAu層26が形成され、Ti層25および第2のAu層26をエッチングによってパターニングしたのちに絶縁層24のうち不要な部分が除去され、図4(e)に示した状態となる。ここで、第2のNiCr層23は、第1のAu層22と絶縁層24との密着性を高めるために形成されているのであるが、絶縁層24が除去された部分においては既に第2のNiCr層23は不要である。また、良好な高周波特性を要求される高周波基板の線路においてNiCrのごとき抵抗の高い金属膜が形成されていると線路損失などが大きくなり伝送特性の悪化を招くため、第2のNiCr層23は除去される必要がある。また、線路とボンディングワイヤとの接合強度を低下させないためにも第2のNiCr層23は除去される必要がある。
【0003】
【発明が解決しようとする課題】
しかしながら、上述した第2のNiCr層23を除去するにあたってウェットエッチングを用いると、図4(f)に示したように、同一の材料で形成される第1のNiCr層21の露出している部分もエッチングされる。すなわち第1のNiCr層21にサイドエッチングが発生し、電極がアルミナ基板10からはがれてしまうという問題が発生していた。サイドエッチングを防ぐために電極の側面をフォトリソグラフィによって形成されたレジストで覆う方法もあるが、フォトマスクを使用するフォトリソグラフィ工程が増えて製造コストが上昇するうえ、電極の側面部分を過不足なくレジストで覆うためにはフォトリソグラフィ時のアライメントおよびレジスト寸法に高い精度が要求されて管理が困難になる。
【0004】
あるいは、サイドエッチングを発生させないように異方性ドライエッチングによって第2のNiCr層23を除去するという方法も考えられるが、異方性ドライエッチングは設備や材料が高価であるうえ、アルミナ基板10がエッチングガスにさらされて基板表面にダメージが発生し、特性が劣化することがある。
【0005】
上記の理由により、異方性ドライエッチングを用いず、かつサイドエッチングの発生を防ぐことが望まれている。
【0006】
【課題を解決するための手段】
上記問題点を解決するために本発明による電子部品の製造方法は以下の特徴を有する。
【0007】
請求項1に記載の発明は、基板上に、同一のエッチャントでエッチング可能な材料からなる層が2層以上ある多層膜パターンを形成する工程と、前記基板および前記多層膜パターンにポジレジストを塗布する工程と、露光量を調整して前記ポジレジストを露光し、現像することによって、前記多層膜パターンの側面のうち所定の部分に前記ポジレジストを残す工程と、前記同一のエッチャントでエッチング可能な材料からなる層のうち前記ポジレジストを残していない層をエッチングにより除去する工程とを含むことを特徴とする。これによって、多層膜パターンの側面に残ったポジレジストがサイドエッチングの発生を効果的に防ぐ。さらに、露光量の調整によってポジレジストを多層膜パターンの側面に残すため、フォトマスクを用いる必要がないので製造コストが低減される。
【0008】
請求項2に記載の発明は、基板上に、同一のエッチャントでエッチング可能な材料からなる層が2層以上ある多層膜パターンを形成する工程と、前記多層膜パターンのうちの少なくとも1層をサイドエッチングして凹部を形成する工程と、前記基板および前記多層膜パターンにポジレジストを塗布する工程と、前記ポジレジストを露光、現像して、前記凹部内に充填されている前記ポジレジストを残す工程と、前記同一のエッチャントでエッチング可能な材料からなる層のうち前記ポジレジストを残していない層をエッチングにより除去する工程とを含むことを特徴とする。これによって、凹部内に残ったポジレジストがサイドエッチングの発生を効果的に防ぐ。なお、本発明においては凹部を形成するためにサイドエッチングが行われるものの、凹部の深さは浅くても構わないので、前記従来技術と比較すればサイドエッチングされる程度を大きく抑えることができるのである。
【0009】
請求項3に記載の発明は、前記サイドエッチングして凹部を形成する工程においては、ウェットエッチングによってサイドエッチングすることを特徴とする。安価であるウェットエッチングを用いることにより、製造コストが低減される。
【0010】
請求項4に記載の発明においては、前記多層膜パターンが、同一材料からなる層を少なくとも2層以上含むことを特徴とする。同一材料は同一のエッチャントによってエッチングされてしまうから、多層膜パターンの側面に残ったポジレジストあるいは凹部によって遮光された部分に残ったポジレジストによって保護されることによってサイドエッチングの発生を防ぐ必要がある。
【0011】
請求項5に記載の発明は、前記多層膜パターンが、同一のエッチャントによってエッチングされる異なる材料からなる層を少なくとも2層以上含むことを特徴とする。多層膜パターンが、同一のエッチャントによってエッチングされる異なる材料からなる層を少なくとも2層以上含む場合には、多層膜パターンの側面に残ったポジレジストあるいは凹部によって遮光された部分に残ったポジレジストによって保護されることによってサイドエッチングの発生を防ぐ必要がある。
【0012】
【発明の実施の形態】
以下に図を参照しつつ、本発明の実施の形態について説明する。
【0013】
(実施の形態1)本発明の第1の実施例では、高周波配線の基板の一つであるフェイズシフタの基板について説明する。図1は、本発明の第1の実施例における各工程を示す断面図である。まず、図1(a)に示すようにアルミナ基板10上に、順に第1のNiCr層21、第1のAu層22、第2のNiCr層23を蒸着により形成する。第1のNiCr層21は、アルミナ基板10と第1のAu層22との密着性を高めるために形成されるものである。次に、フォトリソグラフィでレジストマスクを形成したのちにイオンミリングによって第1のNiCr層21、第1のAu層22、第2のNiCr層23をエッチングし、図1(b)に示すように電極パターンを形成する。次に、図1(c)に示すようにアルミナ基板10および電極パターン上に、スパッタリングによってSiOからなる絶縁層24を形成する。このとき、第2のNiCr層23が、第1のAu層22と絶縁層24との密着性を高める働きをする。次に、図1(d)に示すように、所定形状のレジストマスクを施したのちにウェットエッチングを行って、絶縁層24に孔を形成し、この絶縁層24上に、順にTi層25、第2のAu層26を蒸着によって形成する。Ti層25は、絶縁層24とAu層26との密着性を高めるために形成されるものである。なお、ここでは第2のAu層26は第1のAu層22とのクロス配線のために形成されている。クロス配線が必要であるときに、エアブリッジを用いることもできるが、エアブリッジを形成することは工程が増加するので本実施例は絶縁層24を介してAu層を2層形成する構造としている。
【0014】
次に、ウェットエッチングによってTi層25および第2のAu層26を図1(e)に示すようにパターニングし、さらにウェットエッチングにより、絶縁層24を図1(f)に示すようにパターニングする。
【0015】
ここで、第2のNiCr層23は、第1のAu層22と絶縁層24との密着性を高めるために形成されているのであるが、絶縁層24が除去された部分においては既に第2のNiCr層23は不要である。加えて、良好な高周波特性を要求されるフェイズシフタの線路においてNiCrのごとき抵抗の高い金属膜が上面に形成されていると、表皮効果によって線路損失などが大きくなり伝送特性の悪化を招くため、第2のNiCr層23は除去される必要がある。また、線路上にはダイオードやコンデンサ等の素子が電気的に接続されることになるので、線路とボンディングワイヤとの接合強度を低下させないためにも第2のNiCr層23は除去される必要がある。
【0016】
そこで次に、第2のNiCr層23をウェットエッチングにより除去するのであるが、この際、第1のNiCr層21が同時にエッチングされてしまうことを防ぐために、あらかじめ第1のNiCr層21を保護する保護部を形成しておく必要がある。図2は保護部の形成工程を示す電極パターン付近の拡大図である。図2(a)に示すようにアルミナ基板10および電極パターン上にポジレジスト31を塗布する。次に、フォトマスクを用いずに全面露光して現像する。このとき、ポジレジスト31の厚みは、A部分とC部分とではほぼ等しく、B部分はA部分およびC部分よりも厚くなるため、露光量を調整することによって、現像後に図1(g)および図2(b)に示すように、電極パターン側面にポジレジスト31を残すことができる。この残ったポジレジスト31が保護部32となる。
【0017】
なお、本実施例においては、ポジレジスト31としてヘキスト社製ポジ型レジストAZ1500を用い、露光量は150mJ/cmとしたが、もちろん本発明の実施方法がこれに限られるものではないことは言うまでもない。
【0018】
次に、図2(c)に示すように、ウェットエッチングにより、第2のNiCr層23を除去する。第1のNiCr層21は保護部32によって保護されており、エッチング液にさらされないため、サイドエッチングは起こらない。保護部32を除去し、図1(h)に示すような所望の多層電極パターンを得る。
【0019】
(実施の形態2)以下において、薄膜抵抗配線基板の形成を例に挙げ、本発明の第2の実施例について説明する。図3は、本発明の第2の実施例の各工程を示す断面図である。アルミナ基板10上に、薄膜抵抗を構成するTaN層41をスパッタリングにより形成する。ここではTaN層41の膜厚は70nmとした。次に、順にTi層42、Pd層43、Au層44を蒸着によって形成する。このときの状態を図3(a)に示す。なお、TaN層41とTi層42は、同一のエッチャント、具体的には後述するようにフッ硝酸でエッチング可能な材料である。
【0020】
次に、Au層44上にフォトリソグラフィーによってレジストマスクを形成し、ウェットエッチングにより、図3(b)に示すように電極パターンを形成する。このとき、Pd層43およびAu層44のエッチングにはエッチャントとして王水を用い、Ti層42のエッチングにはフッ酸を用いた。Ti層42をエッチングする際には、ジャストエッチングとなるエッチング時間よりも少し長くエッチングし、サイドエッチングを発生させる。本実施例では、ジャストエッチングとなる時間よりも2秒長くエッチングした。サイドエッチングを発生させることにより凹部33が形成される。
【0021】
このように本実施例においては意図的にサイドエッチングを発生させるのであるが、電極はがれなどの問題は発生しない。なぜなら、本実施例ではサイドエッチングの発生を制御できるからである。従来技術の方法では選択的に除去したい膜が完全に除去されるまではサイドエッチングが発生しつづけることとなり、例えば後述するように膜厚が70nmのTaN層41をエッチングするには30秒程度かかり、このとき同時にTi層42がエッチャントにさらされていれば、本実施例よりも大きくサイドエッチングが発生する。
【0022】
なお、従来技術の方法によっても、TaN層41をできるだけ薄くすればエッチングに要する時間が短くなってサイドエッチングの程度を抑えることができるが、TaN層41の膜厚は抵抗特性に反映されてしまうため、所望の特性によって膜厚が決定されてしまうから、TaN層41の膜厚を薄くするには限界がある。
【0023】
次に、図3(c)に示すようにアルミナ基板10および電極パターン上にポジレジスト31を塗布し、露光、現像する。このとき、サイドエッチングによって形成された凹部33内に充填されているポジレジスト31には光があたらないので、凹部33内にポジレジスト31が残る。この、残ったポジレジスト31がTi層42を保護する保護部32となる。また、TaNによる抵抗を形成する部分はフォトマスク34によって光をさえぎり、ポジレジスト31を残す。露光、現像後の状態を図3(d)に示す。
【0024】
次に、エッチャントにフッ硝酸を用いてポジレジスト31に覆われていないTaN層41を除去する。ここで、Ti層42フッ硝酸によってエッチングされる材料であるが、保護部32によって保護されておりエッチャントにさらされないため、エッチングされない。保護部32を除去し、図3(e)に示すような抵抗50および電極等が形成された所望の薄層抵抗配線基板が得られる。
【0025】
なお、本発明の実施の形態は上記第1および第2の実施例に限られるものではなく、少なくとも2層以上の多層膜パターンを有する電子部品の製造方法であれば本発明の製造方法を適用可能である。
【0026】
【発明の効果】
以上説明したとおり本発明によれば、基板および多層膜パターンにポジレジストを塗布し、露光量の調整によって所定の部分にポジレジストを残して保護部を形成するから、サイドエッチングの発生による電極はがれなどを防ぐことができる。また、保護部を形成する際にフォトマスクを用いないから、製造コストの低減を図ることができる。異方性ドライエッチングを用いないので、基板等がダメージを受けることによる特性の劣化を起こさない。
【0027】
あるいは本発明によれば、基板および多層膜パターンにポジレジストを塗布し、サイドエッチングを発生させることによって凹部を形成し、ポジレジストを露光して凹部に充填されたポジレジストを残してこれを保護部とするから、サイドエッチングが発生する程度を抑えて、電極はがれなどを防ぐことができる。また、保護部を形成する際にフォトマスクを用いないから、製造コストの低減を図ることができる。
【0028】
サイドエッチングを発生させる際に安価なウェットエッチングを用いることにより、製造コストの低減を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における製造工程を示す断面図である。
【図2】本発明の第1の実施例における、保護部の製造工程を示す拡大図である。
【図3】本発明の第2の実施例における製造工程を示す断面図である。
【図4】従来の製造工程を示す断面図である。
【符号の説明】
10    アルミナ基板
21    第1のNiCr層
22    第1のAu層
23    第2のNiCr層
24    絶縁層
25    Ti層
26    第2のAu層
31    ポジレジスト
32    保護部
33    凹部
34    フォトマスク
41    TaN層
42    Ti層
43    Pd層
44    Au層
50    抵抗

Claims (5)

  1. 基板上に、同一のエッチャントでエッチング可能な材料からなる層が2層以上ある多層膜パターンを形成する工程と、
    前記基板および前記多層膜パターンにポジレジストを塗布する工程と、
    露光量を調整して前記ポジレジストを露光し、現像することによって、前記多層膜パターンの側面のうち所定の部分に前記ポジレジストを残す工程と、
    前記同一のエッチャントでエッチング可能な材料からなる層のうち前記ポジレジストを残していない層をエッチングにより除去する工程とを含むことを特徴とする、電子部品の製造方法。
  2. 基板上に、同一のエッチャントでエッチング可能な材料からなる層が2層以上ある多層膜パターンを形成する工程と、
    前記多層膜パターンのうちの少なくとも1層をサイドエッチングして凹部を形成する工程と、
    前記基板および前記多層膜パターンにポジレジストを塗布する工程と、
    前記ポジレジストを露光、現像して、前記凹部内に充填されている前記ポジレジストを残す工程と、
    前記同一のエッチャントでエッチング可能な材料からなる層のうち前記ポジレジストを残していない層をエッチングにより除去する工程とを含むことを特徴とする、電子部品の製造方法。
  3. 前記サイドエッチングして凹部を形成する工程においては、ウェットエッチングによってサイドエッチングすることを特徴とする、請求項2に記載の電子部品の製造方法。
  4. 前記多層膜パターンが、同一材料からなる層を少なくとも2層以上含むことを特徴とする、請求項1ないし請求項3に記載の電子部品の製造方法。
  5. 前記多層膜パターンが、同一のエッチャントによってエッチングされる異なる材料からなる層を少なくとも2層以上含むことを特徴とする、請求項1ないし請求項3に記載の電子部品の製造方法。
JP2002187637A 2002-06-27 2002-06-27 電子部品の製造方法 Pending JP2004031762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002187637A JP2004031762A (ja) 2002-06-27 2002-06-27 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002187637A JP2004031762A (ja) 2002-06-27 2002-06-27 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2004031762A true JP2004031762A (ja) 2004-01-29

Family

ID=31182613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187637A Pending JP2004031762A (ja) 2002-06-27 2002-06-27 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2004031762A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147215A (ja) * 2007-12-17 2009-07-02 Fuji Electric Holdings Co Ltd 半導体デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147215A (ja) * 2007-12-17 2009-07-02 Fuji Electric Holdings Co Ltd 半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JPH02321A (ja) アパーチュア形成方法
JP2004031762A (ja) 電子部品の製造方法
JPH07307549A (ja) 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH07212045A (ja) 電子部品及びその製造方法
JP2004103605A (ja) 微細配線形成方法
US20080037198A1 (en) Methods of forming individual formed-on-foil thin capacitors for embedding inside printed wiring boards and semiconductor packages
JP5532201B2 (ja) 半導体装置の製造方法
JPH10224013A (ja) 回路基板の製造法
JP4062022B2 (ja) 微細配線形成方法
JP2003347706A (ja) 導電膜の形成方法
JP3651645B2 (ja) 半導体装置の製造方法
JP2621634B2 (ja) ポリイミド樹脂多層配線基板の製造方法
JP2000077414A (ja) 半導体装置の製造方法
KR100244293B1 (ko) 반도체 소자의 제조 방법
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
JP2830636B2 (ja) 半導体装置の製造方法
JP2000353748A (ja) 半導体装置の製造方法
JPH09252180A (ja) 回路基板の製造方法
KR100255156B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000269326A (ja) 半導体装置の製造方法
JPH05308182A (ja) 膜回路基板の製造方法
JPH09102496A (ja) 配線形成方法及びこれを用いた半導体装置の製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JP2000165041A (ja) 薄膜配線基板の修正方法
KR20040054082A (ko) 웨이퍼 상에 전기 회로 배선의 형성 방법